# ELECTRÓNICA DIGITAL. CIRCUITOS SECUENCIALES

## por Aurelio Gallardo

7 - Noviembre - 2023



Electrónica Digital. Circuitos Secuenciales. By Aurelio Gallardo Rodríguez, Is Licensed Under A Creative Commons Reconocimiento-NoComercial-CompartirIgual 4.0 Internacional License.

# **Índice General**

A. ANEXO

1.	Introducción	2
2.	CIRCUITOS SECUENCIALES	2
	2.1. BIESTABLES O FLIP-FLOPS	3
	2.1.1. BIESTABLE RS (RESET-SET)	3
	2.1.2. BIESTABLE RS SÍNCRONO	4
	2.1.3. BIESTABLE RS MASTER-SLAVE	5
	2.1.4. BIESTABLE JK	5
	2.1.5. BIESTABLE T	5
	2.1.6. BIESTABLES D	6
	2.1.7. SEÑALES PRESET Y CLEAR	6
	2.2. ALGUNOS CIRCUITOS TÍPICOS CON BIESTABLES	6
	2.2.1. REGISTROS DE ALMACENAMIENTO	6
	2.2.2. REGISTROS DE DESPLAZAMIENTO	6
	2.2.3. CONTADORES	7

## 1. Introducción

En estos circuitos es fundamental el concepto de *memoria*. Ya que para cambiar el estado de las salidas de los circuitos, necesitamos conocer las entradas pero también el *estado de las salidas en un momento anterior*.

## 2. Circuitos secuenciales

Vamos a imaginarnos que en un circuito secuencial tengo varias entradas en un instante de tiempo t,  $E_t$  y varias salidas en ese instante de tiempo  $S_t$ . Pero además, **tendré un estado interno almacenado**  $Q_t$ .

- a) Las salidas serán función de las entradas y del estado interno:  $S_t = f_1(E_t, Q_t)$
- b) Y el estado interno cambiará para un instante posterior t+1:  $Q_{t+1} = f_2(E_t, Q_t)$

El estado interno, las variables lógicas  $Q_t$  (variables de estado), almacenan el estado anterior del sistema.

Los circuito secuenciales más sencillos se denominan *biestables*. Los biestables tienen la capacidad de almacenar un bit de información. Mientras el circuito esté alimentado, y no haya un cambio adecuado en sus entradas, almacenarán ese bit permanentemente.

También podemos encontrarlos con el nombre de *flip-flops* o incluso *latches*.

#### Retroalimentación o feedback

En todos los circuitos secuenciales que tienen la capacidad de almacenar información existirá algún tipo de **retroalimentación**: cuando las salidas actúan de alguna manera en las entradas.

#### Clasificación de los circuitos secuenciales




FIGURA (1). Señal de reloj o clock signal

Podemos clasificarlos en dos grandes grupos:

- Asíncronos: los cambios de estado tienen lugar cuando estén presentes las entradas adecuadas.
- Síncronos: el cambio de estado se produce cuando están presentes las entradas adecuadas y además se produce la transición de una señal, común a todos los circuitos del sistema, llamada señal de reloj o clock (1).

#### 2.1. **Biestables o Flip-Flops**

#### 2.1.1. **Biestable RS (Reset-Set)**


Vamos a estudiar el siguiente circuito retroalimentado. La salida q del primer NOR alimenta la entrada del segundo, y la salida **a** del segundo, alimenta la entrada del primero.

## 1º) Circuito con puertas **NOR** retroalimentado

#### 2º) Tabla de la verdad

#### 3°) Tabla de fases

Podemos resumir la tabla de la verdad como:



Y analizando con el

álgebra de Boole...

 $a = \overline{(S+q)} = \overline{S} \cdot \overline{q}$ 

 $q = \overline{(R+a)} = \overline{R} \cdot \overline{a} = \overline{R} \cdot (S+q)$ 

Si nos damos cuenta, q no depende de sí misma exactamente. Si a q lo llamo  $Q_t$ , estado en un tiempo t, y en un instante posterior  $Q_{t+1}$ , la expresión correcta es:

1

 $Q_{t+1} = \overline{R} \cdot (S + Q_t)$ 

Además, la señal a...

1

Cuya tabla de la verdad es:

R	S	Qt	Qt+
0	0	0	0
0	0	1	1
0	1	0	1
0	1	1	1
1	0	0	0
1	0	1	0
1	1	0	0
1	4	1	_

U	U	U	U
0	0	1	1
0	1	0	1
0	1	1	1
1	0	0	0
1	0	1	0
1	1	0	0
1	1	1	0

En un principio, en los biestables se prohíbe la combinación

RS = 11


 $a = \overline{(S + Q_t)}$ Si S = 0, entonces  $a = \overline{Q_t}$ Si S = 1, a = 0. En la tabla vemos que si RS = 01,  $Q_t = 1$ , por lo que vemos que se cumple completamente

 $a = \overline{O_t}$ 

Algunos conceptos en torno a los biestables RS...

- 1. Si la entrada es siempre RS=00, el estado del sistema no cambia. La salida coincide con el estado s=Q. En la salida de la otra puerta se puede obtener su inversa.
- 2. Si la entrada es RS=01, se dice que se ha llevado a cabo un SET. El estado ha cambiado a Q=1. Si soltamos el SET y volvemos a la entrada RS=00, queda establecido el estado, y almacenado, de «1».
- 3. Si la entrada es RS=10, se dice que se ha llevado a cabo un RESET. El estado ha cambiado a Q=0. Si soltamos el RESET y volvemos a la entrada RS=00, queda establecido el estado, y almacenado, de «0».
- 4. La entrada RS=11 en este biestable queda prohibida. Si nos damos cuenta, no es necesaria para el almacenamiento y el cambio del estado, y usarla puede llevar a problemas de inestabilidad, ya que:
  - a) Si R=1, la salida del primer NOR siempre es cero y fuerza a Q=0
  - b) Si S=1, la salida del segundo NOR siempre es cero y fuerza a  $\overline{Q} = 0$
  - c) Y como el circuito no puede permanecer siempre forzando  $Q = \overline{Q} = 0$ , se inestabiliza.

#### 2.1.2. Biestable RS síncrono



**FIGURA (2).** Problema del Biestable RS asíncrono. Cronograma.

Imaginemos un sistema en el que van cambiando las entradas del biestable RS y obtenemos su estado Q. Ya sabemos que no podemos usar el estado RS=11 porque es inestable. Podemos dibujar un gráfico de cómo cambian los estados del biestable RS en función de las señales aplicadas a las entradas RS. Todo se explica muy bien en este vídeo. (https://youtu.be/KdRcHo1msxI?si=Gbc748y6InKGvxfe).

En un biestable asíncrono, puede pasar que las señales, aunque prohíba explícitamente la entrada RS=11 ocurran. Imaginemos que son dos pulsadores manuales o mecánicos. No

podemos asegurar que, en algún momento, y quizás por un instante muy pequeño, el paso de RS=01 a RS=10 (o al revés) no sea perfecto y aparezca la señal RS=11, desestabilizando el biestable RS.

También nos podría pasar que las puertas NOR no fueran exactamente iguales, presentaran retardos distintos y el efecto producido de desestabilización fuese el mismo.

¿Qué solución puedo darle a este problema? Una forma de solucionarlo es usar una señal externa, denominada reloj (clock), que aplique los cambios en las entradas al circuito cuando estemos seguros de que éstas son estables. El biestable RS que usa esta señal simplemente necesita una puerta AND por cada entrada.





FIGURA (3). Biestable RS Síncrono

La señal de reloj puede ser de cuatro tipos (1):

- → Disparada por nivel: cuando la señal de reloj llegue a «1» (nivel alto) activa la puerta AND y se produce el cambio en las entradas.
- → Disparada por flanco de subida (edge triggered rising edge): el cambio se produce en un período mucho más corto de tiempo. Ocurre cuando la señal de reloj cambia del estado bajo al alto. También se denomina señal de reloj activada por flanco de subida.
- ⇒ Disparada por nivel en estado bajo: cuando la señal de reloj llegue a «0» (nivel bajo) se activan las entradas.
- → Disparada por flanco (edge triggered falling edge): ocurre cuando la señal cambia del estado alto al bajo.

  También denominada señal de reloj activada por flanco de bajada.



#### 2.1.3. Biestable RS Master-Slave

Otra estrategia que se usa para conseguir una configuración estable es la de Master-Slave. En ella, el biestable se duplica. Las señales de entrada RS se aplican al master en la transición alta de la señal de reloj cambiando el estado y las salidas del mismo. En la transición del estado bajo del reloj, las salidas del master se aplican como entradas al segundo, el slave, trasvasándolas a la salida.




FIGURA (4). Biestable RS Master-Slave o Maestro-Esclavo

En este biestable, las señales conmutan en los flancos de ba-

*jada de la señal de reloj* (no aparecen en la salida hasta que el reloj no tiene un flanco de bajada - de subida en el slave -) . Las entradas RS se leen en los flancos de subida. **Por lo tanto es un RS activo por flanco de bajada**. Se representa con un triángulo más un circulito en la señal de reloj.

Piensa: ¿Qué debo hacer para construir un biestable RS activo por flanco de subida?

#### 2.1.4. Biestable JK

El biestable JK es una evolución del biestable RS en el que la entrada JK=11 está permitida, y ahora, con dicha combinación de entrada, lo que hace es cambiar el estado por su complementado. Podemos encontrar versiones de este biestable o flip-flop JK activado por flanco positivo, o negativo, etc.




#### 2.1.5. Biestable T

El biestable T (toggle - intercambiar) es un biestable que se construye sencillamente uniendo las entradas J y K. Por tanto en este biestable quedan anuladas la función de set y de reset. Por tanto, cuando T=0, J=K=0 y los estados no cambian. Y cuando T=1, J=K=1 y el biestable bascula.

Una aplicación típica del biestable T consiste en hacer un divisor de frecuencias. Tenemos una señal de reloj  $C_k$  de una frecuencia y al pasarlo por un biestable T la frecuencia se divide entre dos.

El biestable T no es comercial. Se construye a partir de biestables JK o D.



Т	Q	Q <sub>siguiente</sub>
0	0	0
0	1	1
1	0	1
1	1	0

FIGURA (5). Biestable T síncrono a partir de JK

#### 2.1.6. Biestables D

Los biestables D (delay, retraso) también se obtienen en base a biestables JK. Pero esta vez, la señal J se aplica a la K invertida: J=D y K=D'. Los biestables D no tiene sentido usarlos de forma asíncrona, solo síncrona. Cuando reciben un pulso de reloj, almacenan su entrada a la salida. Por eso son también llamados **latches** (cerrojos).




FIGURA (6). Biestable D síncrono a partir de JK

#### 2.1.7. Señales PRESET y CLEAR

Algunos biestables cuentan con dos entradas adicionales **PRESET** y **CLEAR**. Son señales asíncronas. Cuando se activa el PRESET, independientemente del estado y de las entradas, la salida del biestable se pone a «1» y cuando el CLEAR se pone a «0».

Es importante no activar a la vez ambas señales. Pueden activarse según nivel alto o bajo.

### 2.2. Algunos circuitos típicos con biestables

#### 2.2.1. Registros de almacenamiento

Un registro de almacenamiento formado por biestables D es un circuito formado por uno o más biestables capaces de almacenar durante un tiempo de la señal de reloj los valores que tenían a la entrada.

En el siguiente circuito con 4 biestables D soy capaz de almacenar 4 bits de información. Cuando se activan según la señal de reloj (flanco de subida), las entradas pasan a las salidas y allí permanecen hasta un nuevo cambio.




FIGURA (7). Registro de almacenamiento

### 2.2.2. Registros de desplazamiento

Son circuitos formados por cerrojos D en serie. La salida de uno es la entrada del siguiente. Almacenan secuencias de señales de entrada serie al ritmo de cambio de la señal de reloj.

Tanto este tipo de circuito como el anterior son la base de sistemas más elaborados denominados *memorias*, muy usadas en el mundo de la electrónica y de la informática.

FIGURA (8). Registro de desplazamiento

#### 2.2.3. Contadores

Los contadores son circuitos secuenciales que, en sus salidas, reflejan la cuenta del número de impulsos que han recibido (normalmente en binario). Se fabrican a partir de biestables T (JK) o D. Los contadores pueden ser ascendentes o descendentes. También pueden ser asíncronos (la señal de reloj se aplica solo a la primera entrada) o síncronos (la señal de reloj se aplica a todos los biestables).




FIGURA (9). Contador con JK y cuenta asíncrona y señal de RESET Activado por flanco de bajada




FIGURA (10). Contador BCD con JK y cuenta asíncrona RESET automático al llegar a 10.

## A. Anexo

## Biestable RS con puertas NAND

Puede construirse un biestable RS con puertas NAND.

- Las entradas que se aplican son las complementadas a R y S.
- ≈ El estado prohibido es ahora el RS=00
- Este circuito RS con puertas NAND también se denomina de inscripción prioritaria. Con puertas NOR, de borrado prioritario

Para saber más sobre biestables RS: https://youtu.be/ipsJB2MKqvU?si=BEnahnNtxa1FwMoD




FIGURA (11). Circuito biestable RS con puertas NAND