



中山大學 软件工程学院
SUN YAT-SEN UNIVERSITY SCHOOL OF SOFTWARE ENGINEERING

计算机组成原理

授课老师：吴炜滨


➤ 主存储器

- 概述
- 半导体存储芯片简介
- 存储器与 CPU 的连接



➤ 主存储器

- 概述



- 保存程序、数据

- 要访问的存储单元的地址
- 访问存储单元还需经译码、驱动等电路才能找到指定存储单元

- 保存待读出或写入的数据
- 数据读写需经读写电路，并由控制电路控制

主存和 CPU 的联系



■ 存储体、驱动器、译码器、读/写电路、控制电路

- 制作在存储芯片中

■ MAR、MDR

- 制作在CPU芯片中

■ 数据总线


- 双向

■ 地址总线

- 单向

■ 控制总线

- 单向



主存中存储单元地址的分配



■ 存储字长

- 主存的一个存储单元所存储的二进制位数

■ 机器字长

- 计算机一次能处理的二进制数的位数
- 与存储字长不一定相等
 - 机器字长32位的计算机，可以采用16位、32位或64位的存储字长

主存中存储单元地址的分配



■ 12345678H 这个数据如何在主存储器中进行存储？

- 假设存储字长是32位，以字节为编址单位
- 高位字节 地址为字地址
 - 高位字节存放在低地址，低位字节存放在高地址
 - 大端、大尾方式
 - PowerPC处理器

字地址	字节地址			
0	0	1	2	3
4	4	5	6	7
8	8	9	10	11

数据存放

字地址				
0	12	34	56	78
4				
8				

主存中存储单元地址的分配



■ 12345678H 这个数据如何在主存储器中进行存储?

- 假设存储字长是32位，以字节为编址单位
- 低位字节 地址为字地址
 - 低位字节存放在低地址，高位字节存放在高地址
 - 小端、小尾方式
 - Intel x86处理器

字地址	字节地址			
0	0	1	2	3
4	4	5	6	7
8	8	9	10	11

数据存放				
字地址	0	4	8	
	78	56	34	12



■ 存储容量

- 主存能存放二进制代码的总位数
- 存储容量（位） = 存储单元个数 x 存储字长（位）
- 存储容量（字节） = 存储单元个数 x 存储字长（位） / 8

■ 存储速度

- 存取时间（存储器的**访问时间**）启动一次存储器操作（读或写）到完成该操作所需的时间
 - 读出时间：从存储器接收到有效地址开始，到产生有效输出所需的时间
 - 写入时间：从存储器接收到有效地址开始，到数据写入被选中单元为止所需的时间
- 存取周期
 - **连续两次独立的存储器操作**（读或写）所需的 **最小间隔时间**
 - 读周期、写周期
 - 通常存取周期大于存取时间

■ 存储器带宽

- 单位时间内存储器存取的信息量
 - 字/秒，字节/秒，位/秒



➤ 主存储器

- 半导体存储芯片简介

半导体存储芯片的基本结构




■ 主体

- 存储矩阵：存放数据
- 译码驱动：地址信号翻译为对应存储单元的选择信号
- 读写电路：完成读写操作

■ 外部连接

- 地址线（单向）、数据线（双向）、控制线（片选线、读/写控制线，单向）



半导体存储芯片的基本结构



■ 地址线、数据线

- 芯片容量计算
- $1K = 2^{10}$

地址线 (单向)

10

14

13

数据线 (双向)

4

1

8

芯片容量

$1K \times 4$ 位

$16K \times 1$ 位


$8K \times 8$ 位

半导体存储芯片的基本结构



■ 读/写控制线

- 决定芯片进行读/写操作
- 一根线
 - $\overline{WE}$: 低电平写, 高电平读
- 两根线
 - $\overline{OE}$: 低电平有效, 允许读
 - $\overline{WE}$: 低电平有效, 允许写




半导体存储芯片的基本结构



■ 片选线

- 芯片选择线：选择存储芯片
- 标识方式
 - $\overline{CS}$ ：芯片选择，低电平有效
 - $\overline{CE}$ ：芯片使能，低电平有效



半导体存储芯片的基本结构




- 片选线的作用：选择某一或某些存储芯片同时进行工作，以组成大容量的存储器
 - 例：用 $16\text{K} \times 1$ 位的存储芯片组成 $64\text{K} \times 8$ 位的存储器

存储芯片片选线的作用



■ 用 $16\text{K} \times 1$ 位的存储芯片组成 $64\text{K} \times 8$ 位的存储器

- 8片为一组，对组内各芯片的相同地址同时读写
 - 构成 $16\text{K} \times 8$ 位的存储器
- 四组 $16\text{K} \times 8$ 位
 - 构成 $64\text{K} \times 8$ 位的存储器，共32片存储芯片




存储芯片片选线的作用



■ 用 $16\text{K} \times 1$ 位的存储芯片组成 $64\text{K} \times 8$ 位的存储器

- 8片为一组，对组内各芯片的相同地址同时读写
 - 组内各芯片片选线相连接




存储芯片片选线的作用



■ 用 $16K \times 1$ 位的存储芯片组成 $64K \times 8$ 位的存储器

- 四组 $16K \times 8$ 位
 - 对地址空间进行划分: $0 \sim 16k - 1$, $16k \sim 32k - 1$, $32k \sim 48k - 1$, $48k \sim 64k - 1$
 - 当地址为 65535 ($64k - 1$) 时:
 - 第四组的片选信号有效



半导体存储芯片的译码驱动方式




译码驱动方式

- 给出地址后，如何找到指定的存储单元？
- 线选法、重合法

线选法

- 存储器容量
 - $2^4 \times 8$ 位
- 地址译码器每次只有一根输出线有效
 - 选中相应存储单元中的所有存储元件
- 读选通
 - 数据输出到数据总线
- 写选通
 - 数据总线上的数据写入




半导体存储芯片的译码驱动方式



■ 重合法

- 存储器容量
 - 1K × 1位
- X/行地址、Y/列地址：每次只有一根输出线有效
 - 共同选择存储单元
- 读选通
 - 数据输出到数据总线
- 写选通
 - 数据总线上的数据写入



半导体存储芯片的译码驱动方式



■ 重合法 vs. 线选法

- 假设存储器容量为 $1\text{M} \times 8$ 位，需要怎样的地址译码器？
 - 线选法
 - 输入：20条地址线，输出：1M条线
 - 需要的输出线数量过大，集成度低，只适用于小容量的存储芯片
 - 重合法
 - 用8个 $1\text{M} \times 1$ 位存储芯片构成
 - 行地址
 - 输入：10条行地址线，输出：1K条线
 - 列地址
 - 输入：10条列地址线，输出：1K条线
 - 集成度高，适用于大容量芯片

国产半导体存储芯片



■ 设计制造一体化的国产半导体存储芯片公司

- 长江存储
 - 专注于闪存
 - 代表产品：固态硬盘



国产半导体存储芯片



国产半导体存储芯片




■ 设计制造一体化的国产半导体存储芯片公司

- 长鑫存储
 - 专注于动态RAM (DRAM)
 - 代表产品：内存芯片 (内存颗粒)



长鑫存储技术有限公司

ChangXin Memory Technologies, Inc.



“要时不我待推进科技自立自强，只争朝夕突破卡脖子问题”



*来源: US-China semiconductor wars Apple freezes plan to use China's YTMC chips World English News

差评君 bilibili



不知道大家有没有发现



谢谢！