



中山大學 软件工程学院
SUN YAT-SEN UNIVERSITY SCHOOL OF SOFTWARE ENGINEERING

计算机组成原理

授课老师：吴炜滨

➤ 主存储器

- 存储器与 CPU 的连接
 - 存储器容量的扩展
 - 举例

➤ 主存储器


- 存储器与 CPU 的连接
 - 存储器容量的扩展
 - 位扩展
 - 字扩展
 - 同时扩展

位扩展（增加存储字长）



■ 如何用1K×4位 存储芯片组成 1K×8位 的存储器？

- 1K×8位：10根地址线，8根数据线
- 用2片1K×4位的存储芯片
 - 两个芯片的片选、读写信号相连，并连接到CPU控制线
 - CPU的地址线分别与每个芯片的地址线相连
 - 每个芯片的数据线分别和CPU数据线上的4条进行连接
 - 读时，会从两个芯片内的相同地址单元各读出4位数据
 - 写时，会向两个芯片内的相同地址单元各写入4位数据




字扩展（增加存储字的数量）



■ 如何用 $1\text{K} \times 8$ 位存储芯片组成 $2\text{K} \times 8$ 位的存储器？

- $2\text{K} \times 8$ 位：11根地址线，8根数据线
- 用2片 $1\text{K} \times 8$ 位的存储芯片
 - 地址、数据、读写线分别与CPU相应地址、数据、读写线相连
 - 两片芯片不能同时工作
 - 以 A_{10} 作为片选控制信号，实现地址空间的划分



字、位同时扩展



■ 如何用 $1\text{K} \times 4$ 位存储芯片组成 $4\text{K} \times 8$ 位的存储器？


- $4\text{K} \times 8$ 位：12根地址线，8根数据线
- 用8片 $1\text{K} \times 4$ 位存储芯片
 - 先**位扩展**：组成 $1\text{K} \times 8$ 位的存储器
 - 用2片 $1\text{K} \times 4$ 位存储芯片组成一组
 - 再**字扩展**：组成 $4\text{K} \times 8$ 位的存储器
 - 用4组上述存储器组成
- 12根地址线中
 - 10根与 $1\text{K} \times 4$ 位存储芯片的**地址线**相连
 - 2根作为 $1\text{K} \times 4$ 位存储芯片的**片选信号**

字、位同时扩展



■ 如何用1K×4位存储芯片组成4K×8位的存储器？

- 2片1K×4位 存储芯片组成一组1K×8位存储器 + 4组1K×8位存储器




字、位同时扩展



■ 2片 $1\text{K} \times 4$ 位 存储芯片组成一组 $1\text{K} \times 8$ 位存储器 + 4组 $1\text{K} \times 8$ 位存储器


- A_0 - A_9 连接每个存储芯片的地址线、 $\overline{\text{WE}}$ 连接每个存储芯片的读写线



字、位同时扩展



- 2片 $1K \times 4$ 位 存储芯片组成一组 $1K \times 8$ 位存储器 + 4组 $1K \times 8$ 位存储器
 - D_0 - D_7 分别与一组内2片存储芯片的**数据线**相连




字、位同时扩展



■ 2片1K×4位 存储芯片组成一组1K×8位存储器 + 4组1K×8位存储器

- A_{11} 、 A_{10} 作为片选控制信号：实现地址空间的划分
 - A_{11} 、 A_{10} 输入2-4译码器，每次只有一个片选信号有效





➤ 主存储器

- 存储器与CPU的连接
 - 举例

■ 存储器与CPU的连接的基本方法

- 合理选择存储芯片
 - 芯片类型
 - ROM: 存放系统程序、标准子程序、各类常数等, 只读
 - RAM: 存放用户程序, 可读可写
 - 芯片参数
 - 使连线简单
- 数据线的连接
 - CPU数据线与芯片数据线相连, 可能需要进行位扩展
- 读/写命令线的连接
 - CPU读/写命令线通常与每个芯片的读/写控制端相连
 - ROM只连接读命令线

■ 存储器与CPU的连接的基本方法

- 地址线的连接
 - 通常CPU的地址线数大于芯片地址线数，但CPU的全部地址线都要与各芯片进行连接
 - CPU低位地址线与芯片地址线相连
 - CPU高位地址线形成片选信号
- 片选线的连接：片选信号的产生
 - 确定CPU是否访存：CPU的访存控制信号 $\overline{MREQ}$
 - $\overline{MREQ}$ 输出低电平时，CPU访存，片选信号才需要有效
 - $\overline{MREQ}$ 输出高电平时，CPU访问I/O，片选信号无效
 - 当需要字扩展时
 - CPU高位地址线控制地址空间的划分
 - CPU的访存控制信号 $\overline{MREQ}$ 和CPU高位地址线共同控制片选信号的产生

举例




- 设CPU有16根地址线、8根数据线，并用 $\overline{MREQ}$ 作为访存控制信号（低电平有效），用 $\overline{WR}$ 作为读/写控制信号（高电平为读，低电平为写）。现有下列存储芯片：1K × 4位RAM、4K × 8位RAM、8K × 8位RAM、2K × 8位ROM、4K × 8位ROM、8K × 8位ROM及74138译码器和各种门电路。画出CPU与存储器的连接图，要求如下：
 - 主存地址空间分配：
 - 6000H~67FFH为系统程序区
 - 6800H~6BFFH为用户程序区
 - 合理选用上述存储芯片，说明各选几片
 - 详细画出存储芯片的片选逻辑图

举例



■ 6000H~67FFH为系统程序区， 6800H~6BFFH为用户程序区

- 写出对应的二进制地址码，确定地址范围的总容量
- 地址码与CPU地址线的位数要一致




举例



■ 确定芯片的数量及类型

- $2K \times 8$ 位ROM、 $4K \times 8$ 位ROM、 $8K \times 8$ 位ROM
- $1K \times 4$ 位RAM、 $4K \times 8$ 位RAM、 $8K \times 8$ 位RAM
- 根据地址范围的容量及该范围在计算机中的作用




举例



■ 分配CPU的地址线

- $A_{10} \sim A_0$ 接 $2K \times 8$ 位 ROM 的地址线
- $A_9 \sim A_0$ 接 $1K \times 4$ 位 RAM 的地址线




举例



■ 形成片选信号

- 74138译码器
- G_1 、 $\overline{G}_{2A}$ 、 $\overline{G}_{2B}$ 为控制端
- C、B、A为变量输入端
- $\overline{Y}_0, \dots, \overline{Y}_7$ 为变量输出端




举例



74138译码器

真值表



G_1	$\overline{G}_{2A}$	$\overline{G}_{2B}$	C	B	A	$\overline{Y}_7$	$\overline{Y}_6$	$\overline{Y}_5$	$\overline{Y}_4$	$\overline{Y}_3$	$\overline{Y}_2$	$\overline{Y}_1$	$\overline{Y}_0$
0	X	X	X	X	X	1	1	1	1	1	1	1	1
X	1	X	X	X	X	1	1	1	1	1	1	1	1
X	X	1	X	X	X	1	1	1	1	1	1	1	1
1	0	0	0	0	0	1	1	1	1	1	1	1	0
			0	0	1	1	1	1	1	1	1	0	1
			0	1	0	1	1	1	1	1	0	1	1
			0	1	1	1	1	1	1	0	1	1	1
			1	0	0	1	1	1	0	1	1	1	1
			1	0	1	1	1	1	0	1	1	1	1
			1	1	0	1	1	0	1	1	1	1	1
			1	1	1	0	1	1	1	1	1	1	1

举例


■ 形成片选信号

- C、B、A 分别连 A_{13} 、 A_{12} 、 A_{11}
- G_1 、 $\overline{G}_{2A}$ 分别连 A_{14} 、 A_{15}
- $\overline{G}_{2B}$ 连 $\overline{MREQ}$


A_{15}		A_{13}		A_{11}	A_{10}		$\dots$	A_7		$\dots$	A_4	A_3		$\dots$	A_0
0	1	1	0	0	0	0	0	0	0	0	0	0	0	0	0
$\vdots$															
0	1	1	0	0	1	1	1	1	1	1	1	1	1	1	1
0	1	1	0	1	0	0	0	0	0	0	0	0	0	0	0
$\vdots$															
0	1	1	0	1	0	1	1	1	1	1	1	1	1	1	1

1片ROM
2K × 8位

2片RAM
1K × 4位



举例



- 地址线
- 片选信号
- 读写线 ($\overline{PD}/Progr$: 功率下降/编程输入端, ROM读出时为低电平)
- 数据线

举例



- 设CPU有16根地址线、8根数据线，并用 $\overline{MREQ}$ 作为访存控制信号（低电平有效），用 $\overline{WR}$ 作为读/写控制信号（高电平为读，低电平为写）。现有下列存储芯片：1K × 4位RAM、4K × 8位RAM、8K × 8位RAM、2K × 8位ROM、4K × 8位ROM、8K × 8位ROM及74138译码器和各种门电路。画出CPU与存储器的连接图，要求如下：
 - 最小 4K为系统程序区，相邻 8K为用户程序区

■ 设计思路

- 根据地址范围**写出对应的二进制地址码**，确定地址范围的总容量
- 根据地址范围的容量及该范围在计算机中的作用，**确定芯片的数量及类型**
- 分配CPU的**地址线**
 - 对于每一个芯片，CPU低位地址作为芯片的输入地址、CPU高位地址用于形成芯片的片选信号，CPU所有地址信号都要用到，不能有遗漏
- 形成**片选信号**
 - CPU高位地址与CPU访存控制信号 $\overline{MREQ}$ 一起控制产生

举例




■ 写出对应的二进制地址码

- 最小 4K为系统 程序区，相邻 8K为用户程序区
- 地址码与CPU地址线的位数要一致

A_{15}	A_{14}	A_{13}		A_{11}	A_{10}	...	A_7	...	A_4	A_3	...	A_0	
0	0	0	0	0	0	0	0	0	0	0	0	0	} $4K \times 8\text{位}$
$\vdots$													
0	0	0	0	1	1	1	1	1	1	1	1	1	} $8K \times 8\text{位}$
0	0	0	1	0	0	0	0	0	0	0	0	0	
$\vdots$													
0	0	0	1	1	1	1	1	1	1	1	1	1	} $8K \times 8\text{位}$
0	0	1	0	0	0	0	0	0	0	0	0	0	
$\vdots$													
0	0	1	0	1	1	1	1	1	1	1	1	1	} $8K \times 8\text{位}$

■ 确定芯片的数量及类型

- $2K \times 8$ 位ROM、 $4K \times 8$ 位ROM、 $8K \times 8$ 位ROM
- $1K \times 4$ 位RAM、 $4K \times 8$ 位RAM、 $8K \times 8$ 位RAM




■ 分配CPU的地址线

- $A_{11} \sim A_0$ 接 ROM、RAM 的地址线

A_{15}	A_{14}	A_{13}		A_{11}	A_{10}	...	A_7	...	A_4	A_3	...	A_0	
0	0	0	0	0	0	0	0	0	0	0	0	0	} 4K × 8位 ROM1片
⋮													
0	0	0	0	1	1	1	1	1	1	1	1	1	} 4K × 8位 RAM1片
⋮													
0	0	0	1	0	0	0	0	0	0	0	0	0	} 4K × 8位 RAM1片
⋮													
0	0	0	1	1	1	1	1	1	1	1	1	1	} 4K × 8位 RAM1片
⋮													
0	0	1	0	0	0	0	0	0	0	0	0	0	} 4K × 8位 RAM1片
⋮													
0	0	1	0	1	1	1	1	1	1	1	1	1	} 4K × 8位 RAM1片
⋮													


■ 形成片选信号

- C、B、A 分别连 A_{14} 、 A_{13} 、 A_{12}
- G_1 、 $\overline{G}_{2A}$ 、 $\overline{G}_{2B}$ 分别连 电源、 A_{15} 、 $\overline{MREQ}$



A_{15}	A_{14}	A_{13}		A_{11}	A_{10}	...	A_7	...	A_4	A_3	...	A_0	
0	0	0	0	0	0	0	0	0	0	0	0	0	} 4K × 8位 ROM1片
⋮													
0	0	0	0	1	1	1	1	1	1	1	1	1	} 4K × 8位 RAM1片
⋮													
0	0	0	1	0	0	0	0	0	0	0	0	0	} 4K × 8位 RAM1片
⋮													
0	0	0	1	1	1	1	1	1	1	1	1	1	} 4K × 8位 RAM1片
⋮													
0	0	1	0	0	0	0	0	0	0	0	0	0	} 4K × 8位 RAM1片
⋮													
0	0	1	0	1	1	1	1	1	1	1	1	1	

举例



- 地址线
- 片选信号
- 读写线 ($\overline{\text{PD}}/\text{Progr}$: 功率下降/编程输入端, ROM读出时为低电平)
- 数据线



谢谢！