


SISTEMA DISCRETO

Lógica discreta + FPGA como controlador externo



UART
M7 carga Q1–Q3 y desplaza la trama serial hacia serial_data.

Dominio temporal único
M2 entrega el mismo baud rate a M3, M4 y M7.

Palabra de datos
Q1 = MSB · Q3 = LSB. El estado 000 no se genera; el LFSR recorre 7 estados.