Implementación y evaluación de un inversor monofásico con control PR de corriente

Kevin Aguilar, Kenneth Campos y Kevin Cortés
Escuela de Ingeniería Electrónica
Instituto Tecnológico de Costa Rica
EL4201 Procesamiento Electrónico de Potencia

Documento de trabajo. Validación experimental pendiente.

***Resumen*—Se organiza la evaluación de un inversor monofásico con carga RL y control PR discreto. Se presentan los modelos, el método de medida y los resultados de simulación disponibles, junto con apartados identificados para parámetros reales, registros de laboratorio y comparación cuantitativa. La copia funcional incorpora tiempo muerto, resistencia de conducción y medición nominal cuantizada. Los resultados experimentales aún no están disponibles; no se declara validado el montaje ni la integración con MicroBlaze V.**

***Palabras clave*—control de corriente, inversor, validación, PWM unipolar.**

I. Introducción

El objetivo es seguir referencias sinusoidales de 50 Hz y 0,2, 0,5 y 1 A pico en una carga RL, con bus de 12 a 24 V [1]. El documento de diseño adjunto desarrolla la topología, el dimensionamiento y el candidato PR; este informe concentra implementación, resultados y discrepancias.

Se distinguen cálculos, simulaciones y mediciones. El diseño de Potencia corresponde a los tres autores; la ejecución con MicroBlaze V se coordina con Taller. Si se emplea una plataforma alternativa en la demostración propia, se identificará y se separarán sus resultados de los integrados.

II. Montaje y parámetros

La solución prevista utiliza cuatro IRF540N, dos IR2110 DIP-14 y un ACS712 de 5 A [2], [3], [4]. Dos resistencias de $3,3\ \Omega$, 5 W, forman la carga nominal. Una tercera permite pasar de 6,6 a 9,9 Ω. El secundario del transformador se usa con el primario abierto y aislado.

Tabla I
Configuración y medidas por completar

Magnitud	Modelo	Montaje
Bus	12/24 V	Pendiente
R externa	$6,6\ \Omega$	Pendiente
R de devanado	$0,6\ \Omega$ aprox.	Confirmar
L constante	10 mH, supuesta	Verificar
PWM	10 kHz	Pendiente
Control	100 μs	Pendiente
Tiempo muerto	1 μs	Pendiente
Límite de modulación	$\pm 0,85$	Confirmar

Se midieron preliminarmente 9,291 mH a 120 Hz y 6,984 mH a 1 kHz. No se ha medido L a 50 Hz ni verificado su invariancia con la corriente.

Pendiente de completar: esquemático completo y fotografía, auxiliares y protección instalados, identificación del devanado, equipos y límites de alimentación.

III. Control y medición implementados

El candidato PR usa $K_p = 12$, $K_r = 200$, resonancia en 50 Hz y $\omega_c = 2\pi 2$ rad/s. La estructura de ancho de banda finito y su discretización se sustentan en [5]. La ecuación conservada es

$$\begin{aligned} r[k] = {} & 0,2509707453602995(e[k] - e[k-2]) \\ & + 1,996504651666988r[k-1] \\ & - 0,9974902925463971r[k-2]. \end{aligned} \tag{1}$$

Se suma $12e[k]$, se normaliza por 12 V y se aplica una muestra después, limitando la modulación. La implementación final deberá confirmar período, adquisición y actualización efectiva.

La medición funcional usa 185 mV/A, offset de 2,5 V, divisor de 4,7 kΩ/1 kΩ, filtro de evaluación de 10 nF y cuantización de 12 bits [4], [7]. Se supone calibración ideal, sin ruido ni deriva. El polo aproximado a 80 kHz no identifica el ancho de banda del módulo adquirido.

Pendiente de completar: plataforma y versión, período y jitter reales, calibración, alineación ADC, retardos y tratamiento de saturación.

IV. Método experimental

IV-A. Puesta en marcha

Se documentarán instrumentos, sondas, referencias de tensión, escalas, ancho de banda y muestreo. Antes de energizar el puente se comprobarán las compuertas y el tiempo muerto. Se registrarán apagado, limitación de corriente y desconexión. El sensor se calibrará con una medida independiente.

Pendiente de completar: capturas de compuerta, tiempo muerto medido, bootstrap, cero y sensibilidad del sensor e incertidumbre.

IV-B. Amplitud y fase

Se ajustará, sobre ciclos completos,

$$i(t) \approx a\sin(\omega_0 t) + b\cos(\omega_0 t) + c. \tag{2}$$

Así, $I_{1,pk} = \sqrt{a^2+b^2}$ y $\phi_i = \operatorname{atan2}(b,a)$. El desfase se expresará respecto de la fundamental de la referencia sincronizada. Con muestreo uniforme y ciclos completos puede utilizarse proyección seno/coseno; en otro caso se documentará el ajuste apropiado.

$$E_A = 100\frac{|I_{1,pk} - I_{\mathrm{ref},pk}|}{I_{\mathrm{ref},pk}}. \tag{3}$$

La ventana mínima es de cinco períodos completos de 50 Hz, equivalentes a 100 ms, después del establecimiento. No se sustituirá la fundamental por el máximo instantáneo ni por el RMS total.

IV-C. Rizado y transitorios

El residuo de conmutación se medirá respecto de una componente de baja frecuencia estimada mediante un procedimiento documentado. Se indicarán filtro, banda, resolución y ventana local. Los límites nominales son $E_A \le 10\,\%$ y $\Delta i_{\mathrm{sw},pp} \le 0,20$ A [1]. Se reporta fase sin límite adicional.

Los escalones de amplitud y carga se realizarán por separado, conservando registros de referencia, corriente, tensión y PWM. Se analizarán picos, establecimiento y límites, distinguiendo transitorio y régimen.

V. Simulación

El modelo PR discreto conserva el puente ideal. La copia funcional añade Ron de 44 mΩ y órdenes con tiempo muerto de 1 μs [2], [6]. No reproduce bootstrap, VGS, parásitos, temperatura, pérdidas de conmutación, caída o recuperación de diodos, saturación magnética ni anti-windup.

Tabla II
Seguimiento simulado de la copia funcional

V_{dc} (V)	$I_{\mathrm{ref},pk}$ (A)	$I_{1,pk}$ (A)	$\lvert E_A\rvert$ (%)	ϕ (°)
12	0,2	0,1913	4,36	-0,88
12	0,5	0,4804	3,91	-0,85
12	1,0	0,9623	3,77	-0,82
24	0,2	0,1942	2,91	-0,48
24	0,5	0,4876	2,49	-0,40
24	1,0	0,9772	2,28	-0,40

Tabla III
Simulación de transitorios a 12 V

Ensayo	$I_{1,pk}$ final (A)	$\lvert E_A\rvert$ final (%)	máx $\lvert m\rvert$
0,2 → 0,5 A	0,4804	3,91	0,449
0,5 → 1,0 A	0,9623	3,77	0,836
6,6 → 9,9 Ω	0,4719	5,62	0,459

La fundamental final se calcula entre 0,4 y 0,5 s. El máximo de modulación corresponde al registro completo; no es una medida del tiempo de establecimiento. La ventana nominal es [0,4; 0,5) s con exportación cada 2 μs. El máximo error nominal de la copia funcional fue aproximadamente 4,36 %. Los cambios de referencia se aplicaron a 0,205 s sin reiniciar la fase. La modulación alcanzó aproximadamente 0,836 en el cambio hacia 1 A, cercana al límite de 0,85.

Entre 0,100 y 0,101 s se comprobaron las órdenes cada 100 ns: hubo actividad en las cuatro señales, cero muestras de solapamiento y 40 huecos completos, con mínimo observado de 1 μs. Esto no verifica las compuertas físicas ni el PWM en RTL.

VI. Resultados experimentales

Esta sección se completará con datos originales del montaje. Las celdas pendientes no representan valores nulos ni criterios aprobados.

Tabla IV
Seguimiento experimental

V_{dc} (V)	$I_{\mathrm{ref},pk}$ (A)	$I_{1,pk}$ (A)	E_A (%)	ϕ (°)	Δi_{pp} (A)
12	0,2	Pend.	Pend.	Pend.	Pend.
12	0,5	Pend.	Pend.	Pend.	Pend.
12	1,0	Pend.	Pend.	Pend.	Pend.
24	0,2	Pend.	Pend.	Pend.	Pend.
24	0,5	Pend.	Pend.	Pend.	Pend.
24	1,0	Pend.	Pend.	Pend.	Pend.

Pendiente de completar: registros de las tres referencias a 12 y 24 V, condiciones reales y ventanas de análisis.

Tabla V
Transitorios experimentales

Ensayo	Pico de corriente	Establecimiento
0,2 a 0,5 A	Pendiente	Pendiente
0,5 a 1,0 A	Pendiente	Pendiente
R externa: +50 %	Pendiente	Pendiente

Pendiente de completar: capturas, criterio de establecimiento, modulación y temperatura.

VII. Comparación y discusión

Se compararán banco y PLECS en condiciones coincidentes. Una discrepancia de amplitud se puede expresar como

$$\delta_I = 100\frac{I_{1,pk}^{\mathrm{exp}} - I_{1,pk}^{\mathrm{sim}}}{I_{1,pk}^{\mathrm{sim}}}. \tag{4}$$

Se discutirán por separado calibración, ruido, cuantización, filtrado, retardo, tiempo muerto, semiconductores y variación de R y L. No se asignará una causa sin evidencia.

Pendiente de completar: comparación cuantitativa, rizado, incertidumbre, pérdidas y explicación de discrepancias.

VIII. Integración con Taller

Se documentará la cadena ACS712–XADC–MicroBlaze V–PWM–IR2110 y los ensayos conjuntos. Esta integración corresponde a un rubro independiente de los 80 puntos propios de Potencia [1].

Pendiente de completar: interfaces y versiones finales, adquisición sincronizada y pruebas integradas; si no se completan, registrar preparativos e intentos.

IX. Conclusiones

La simulación predice seguimiento nominal con error de amplitud inferior al 10 % bajo las hipótesis evaluadas, y recuperación después de los cambios de referencia y carga. La validación física y la comprobación final de rizado permanecen pendientes.

Pendiente de completar: conclusiones basadas en mediciones, cumplimiento, limitaciones y mejoras.

Evidencias adjuntas

Se acompañarán los modelos PLECS, scripts, parámetros, registros de simulación y datos experimentales originales, con instrucciones de reproducción. Cada figura deberá corresponder a un archivo y a condiciones identificadas. Los registros experimentales todavía no existen.

Referencias

[1] EL3313 y EL4201, *Proyecto 4: instructivo y rúbricas*, secc. 4.3, 8.2 y anexo B, II semestre, 2026.

[2] Infineon, *IRF540NPbF*, hoja de datos. [En línea]. https://www.infineon.com/assets/row/public/documents/24/49/infineon-irf540n-datasheet-en.pdf.

[3] Infineon, *IR2110/IR2113: High and Low Side Driver*, hoja de datos. [En línea]. https://www.infineon.com/assets/row/public/documents/24/49/infineon-ir2110-datasheet-en.pdf.

[4] Allegro MicroSystems, *ACS712*, hoja de datos, rev. 22. [En línea]. https://www.allegromicro.com/-/media/Files/Datasheets/ACS712-Datasheet.ashx.

[5] Imperix, *Proportional resonant controller*, TN110, 2024. [En línea]. https://imperix.com/doc/implementation/proportional-resonant-controller.

[6] Plexim, *PLECS 5.0 User Manual*. [En línea]. https://www.plexim.com/sites/default/files/plecsmanual-5-0.pdf.

[7] AMD, *7 Series FPGAs and Zynq-7000 SoC XADC User Guide*, UG480, v1.11, 2022, cap. 2. [En línea]. https://www.amd.com/content/dam/xilinx/support/documents/user_guides/ug480_7Series_XADC.pdf.