Diseño de un inversor monofásico con control proporcional resonante de corriente

Kevin Aguilar, Kenneth Campos y Kevin Cortés
Escuela de Ingeniería Electrónica
Instituto Tecnológico de Costa Rica
EL4201 Procesamiento Electrónico de Potencia

Documento de trabajo. Validación experimental pendiente.

***Resumen*—Se propone un puente H para regular corriente sinusoidal de 50 Hz en una carga RL con alimentación de 12 a 24 V y referencias de 0,2, 0,5 y 1 A pico. Se documentan la topología, los componentes disponibles, el dimensionamiento, el modelo promediado, un candidato PR discreto y el plan de validación. Las simulaciones respaldan la evaluación inicial bajo hipótesis identificadas. El accionamiento, la medición y los parámetros finales deberán contrastarse experimentalmente.**

***Palabras clave*—inversor monofásico, PWM unipolar, control PR, corriente.**

I. Objetivos y alcance

El objetivo es diseñar y comprobar un lazo de corriente sinusoidal. El instructivo exige error de amplitud fundamental no mayor del 10 % y rizado de conmutación no mayor de 0,20 A pico a pico en los puntos nominales [1]. El desfase se mide y reporta, sin límite adicional. La ejecución sobre MicroBlaze V se coordina con Taller; la evaluación propia de Potencia requiere igualmente una demostración física con PR discreto.

II. Topología, carga y selección

El puente H utiliza cuatro MOSFET de canal N. En PWM unipolar, las ramas comparan referencias de signos opuestos con una portadora común y producen niveles diferenciales $+V_{dc}$, 0 y $-V_{dc}$. Se distinguen la frecuencia por transistor y las componentes predominantes en la tensión diferencial.

Tabla I
Componentes principales disponibles

Cant.	Elemento	Función
4	IRF540N	Interruptores
2	IR2110 DIP-14	Accionamiento por rama
1	ACS712 de 5 A	Medición de corriente
3	$3,3\ \Omega$, 5 W	Carga resistiva
1	Secundario de transformador	Carga inductiva

Dos resistencias forman $R_{\text{ext}} = 6,6\ \Omega$; la tercera permite llegar a $9,9\ \Omega$, un aumento del 50 %. La inserción debe conservar un camino para la corriente inductiva.

Se midieron 9,291 mH a 120 Hz y 6,984 mH a 1 kHz en el secundario, con el primario abierto. La resistencia observada del devanado es aproximadamente $0,6\ \Omega$. El modelo usa 10 mH constantes como hipótesis; no es una medición a 50 Hz ni una extrapolación validada. El primario permanecerá abierto y con terminales aislados. La corriente nominal del transformador no demuestra linealidad como inductor.

III. Modelo y dimensionamiento

Para $R = 6,6 + 0,6 = 7,2\ \Omega$:

$$L\frac{di_L}{dt} + Ri_L = v_{AB}, \qquad G_{vi}(s) = \frac{1}{Ls+R}. \tag{1}$$

En promedio ideal, $\overline{v}_{AB} = mV_{dc}$. Se adopta inicialmente $|m| \leq 0,85$. La amplitud necesaria para una senoide es

$$V_{1,pk} = I_{pk}\sqrt{R^2 + (2\pi f_0 L)^2}. \tag{2}$$

Con L de 10 mH y 50 Hz, $|Z| \approx 7,856\ \Omega$. A 1 A pico se requieren aproximadamente 7,856 V pico: $m_{pk} \approx 0,655$ a 12 V y 0,327 a 24 V, antes de caídas y tiempo muerto.

Para una senoide, $I_{\text{rms}} = I_{pk}/\sqrt{2}$. A 1 A pico, cada resistencia disipa 1,65 W y el devanado pierde aproximadamente 0,30 W por resistencia de cobre. Las resistencias de 5 W ofrecen margen nominal, sujeto a temperatura y montaje. No se incluyen pérdidas magnéticas.

III-A. Semiconductores y pérdidas

El IRF540N tiene tensión nominal de 100 V y Ron máxima de 44 mΩ especificada a $V_{GS} = 10$ V y 25 °C [2]. El umbral de compuerta no equivale a una tensión suficiente de accionamiento; se requieren drivers.

Con dos canales conduciendo, $P_{\text{cond}} \approx 2R_{\text{DS(on)}}I_{\text{rms}}^2$, equivalente a 0,044 W para 1 A pico y 44 mΩ, sin pérdidas de diodos ni variación térmica. La estimación de conmutación se completará con

$$P_{\text{sw}} \approx \sum_j \tfrac{1}{2}V_{\text{DS},j}|I_j|(t_{r,j} + t_{f,j})f_{\text{sw}}. \tag{3}$$

Pendiente de completar: tiempos efectivos con las resistencias de compuerta elegidas, pérdidas de diodos, temperatura y margen térmico final.

III-B. Accionamiento y frecuencia

Se propone un IR2110 por rama, con VDD de 3,3 V y VCC fijo de 12 V, separado del bus variable [3]. El capacitor bootstrap se conecta entre VB y VS; HO se mide respecto a VS y LO respecto a COM. El esquema de una rama y su tabla de terminales se conservan en la documentación de componentes.

Se evalúan resistencias de compuerta de 22 Ω, resistencias compuerta–fuente de 10 kΩ, desacoplos locales y tiempo muerto de 1 μs. Se verificarán apagado y ausencia de conducción simultánea antes de energizar el bus.

Se toma 10 kHz como frecuencia inicial, con control cada 100 μs y 200 actualizaciones por ciclo de 50 Hz. La selección final debe contrastar rizado, pérdidas, resolución y ejecución. Las frecuencias digitales adicionales de 20 y 25 kHz aún requieren validación de potencia.

IV. Medición

El ACS712 de 5 A se conecta en serie con la carga y se alimenta a 5 V regulados. Nominalmente, $v_s = 2,5 + 0,185 i_L$ [4]. El divisor propuesto de 4,7 kΩ/1 kΩ produce

$$v_{\mathrm{ADC}} = v_s/5,7 \approx 0,4386 + 0,03246 i_L. \tag{4}$$

A ± 1 A, resulta aproximadamente 0,406–0,471 V. El XADC se usa en el rango unipolar de 0 a 1 V y 12 bits [7]: la resolución ideal equivale a unos 7,52 mA por código. A 0,2 A pico la excursión es de unos 27 códigos respecto al cero.

La copia funcional evalúa 10 nF en el nodo ADC, con $\tau \approx 8,25$ μs. No es un filtro final validado. Se medirán cero, sensibilidad, signo, ruido, precisión y retardo; si el rango útil es insuficiente, se revisará la ganancia analógica.

V. Control PR y discretización

Se estudia la estructura de ancho de banda finito [5]:

$$C(s) = K_p + \frac{2K_r\omega_c s}{s^2 + 2\omega_c s + \omega_0^2}. \tag{5}$$

El candidato usa $K_p = 12$ V/A, $K_r = 200$ V/A, $\omega_0 = 2\pi 50$ rad/s y $\omega_c = 2\pi 2$ rad/s. La estructura concentra ganancia alrededor de la referencia. Estos parámetros son un candidato evaluado, no una sintonización final demostrada.

Se aplica Tustin preajustado a 50 Hz:

$$s = \kappa \frac{1 - z^{-1}}{1 + z^{-1}}, \qquad \kappa = \frac{\omega_0}{\tan(\omega_0 T_s/2)}. \tag{6}$$

Con $T_s = 100$ μs, la rama resonante cumple

$$\begin{aligned} r[k] = {} & b_0(e[k] - e[k-2]) \\ & - a_1 r[k-1] - a_2 r[k-2], \end{aligned} \tag{7}$$

con $b_0 = 0,2509707453602995$, $a_1 = -1,996504651666988$ y $a_2 = 0,9974902925463971$. Se calcula $v_{\mathrm{PR}} = 12e + r$ y se aplica $m[k] = \mathrm{sat}_{0,85}(v_{\mathrm{PR}}[k-1]/12)$, con normalización fija y una muestra de retardo.

Para la planta con retención, $A = e^{-RT_s/L}$ y $B = (1 - A)/R$. Con $q = z^{-1}$ y $C(q) = N_C(q)/D(q)$, el polinomio cerrado es

$$(1 - Aq)D(q) + (V_{dc}/12)Bq^2 N_C(q). \tag{8}$$

La recursión de Schur confirma estabilidad en doce combinaciones de R total de 7,2/10,5 Ω, L de 6,984/9,291/10 mH y bus de 12/24 V. Esta comprobación lineal excluye medición, tiempo muerto y saturación.

Pendiente de completar: procedimiento y justificación de sintonización final, márgenes, retardos medidos, saturación y anti-windup.

VI. Plan de validación

Primero se comprobarán auxiliares, apagado, bootstrap, compuertas y tiempo muerto; se documentarán límite de corriente, fusible y desconexión. Se calibrará el ACS712 con una medida independiente y se comprobará la carga.

Se realizarán por separado: (i) las tres referencias nominales; (ii) cambios de 0,2 a 0,5 A y de 0,5 a 1 A pico; (iii) cambio resistivo de al menos 25 % a 0,5 A pico. Cada registro identificará referencia, corriente, tensión de carga, PWM y parámetros reales. La fundamental se extraerá en al menos cinco períodos completos. El rizado local se separará de la componente de baja frecuencia.

VII. Estado del diseño

Se dispone de componentes principales, mediciones preliminares y modelos reproducibles. Falta completar el esquema del montaje, caracterizar la medición, cerrar pérdidas y controlador y verificar físicamente los criterios. Los datos experimentales permitirán actualizar el documento de diseño y sustentar el informe final.

Referencias

[1] EL3313 y EL4201, *Proyecto 4: instructivo y rúbricas*, secc. 4.3, 8.2 y anexo B, II semestre, 2026.

[2] Infineon, *IRF540NPbF*, hoja de datos. [En línea]. https://www.infineon.com/assets/row/public/documents/24/49/infineon-irf540n-datasheet-en.pdf.

[3] Infineon, *IR2110/IR2113: High and Low Side Driver*, hoja de datos. [En línea]. https://www.infineon.com/assets/row/public/documents/24/49/infineon-ir2110-datasheet-en.pdf.

[4] Allegro MicroSystems, *ACS712*, hoja de datos, rev. 22. [En línea]. https://www.allegromicro.com/-/media/Files/Datasheets/ACS712-Datasheet.ashx.

[5] Imperix, *Proportional resonant controller*, TN110, 2024. [En línea]. https://imperix.com/doc/implementation/proportional-resonant-controller.

[6] Plexim, *PLECS 5.0 User Manual*. [En línea]. https://www.plexim.com/sites/default/files/plecsmanual-5-0.pdf.

[7] AMD, *7 Series FPGAs and Zynq-7000 SoC XADC User Guide*, UG480, v1.11, 2022, cap. 2. [En línea]. https://www.amd.com/content/dam/xilinx/support/documents/user_guides/ug480_7Series_XADC.pdf.