

5. SISTEMAS LÓGICOS COMBINACIONALES

(edición 2010)

Introducción: Antes de llegar a la definición, veremos algunos ejemplos de Sistemas Lógicos Combinacionales sencillos:

Ej.1: Efectuar el diseño lógico de máquina que mediante una salida luminosa indique cuándo tres bits que se presentan a su entrada conforman los dígitos octales 4, 5 ó 7.

Veamos el esquema básico de nuestra máquina:




Figura 5-1.

La solución lógica es muy sencilla y surge de la siguiente tabla de verdad:

Octal	b_2	b_1	b_0	S
0	0	0	0	0
1	0	0	1	0
2	0	1	0	0
3	0	1	1	0
4	1	0	0	1
5	1	0	1	1
6	1	1	0	0
7	1	1	1	1

Tabla 5-1

Desarrollando S por la primera forma canónica, tenemos:

$$S = b_2 \cdot \overline{b_1} \cdot \overline{b_0} + b_2 \cdot \overline{b_1} \cdot b_0 + b_2 \cdot b_1 \cdot b_0$$

Vemos que es factible simplificar, agregando $b_2 \cdot \overline{b_1} \cdot b_0$ como termino redundante para facilitar la simplificación:

$$S = b_2 \cdot \overline{b_1} \cdot \overline{b_0} + b_2 \cdot \overline{b_1} \cdot b_0 + b_2 \cdot b_1 \cdot b_0 + b_2 \cdot \overline{b_1} \cdot b_0$$

$$S = b_2 \cdot b_1 + b_2 \cdot b_0$$

Efectuando el diagrama lógico:




Figura 5-2

Ej.2: Efectuar el diseño lógico de una máquina que represente en salida el doble de la cantidad que se presente en la entrada. Suponer que en la entrada sólo puede presentarse una cantidad codificable mediante dos bits. Se trata entonces de un sistema con dos entradas, que llamaremos b_0 y b_1 . Procedamos a determinar el número de salidas.

e	b_1	b_0	s_2	s_1	s_0	s
0	0	0	0	0	0	0
1	0	1	0	1	0	2
2	1	0	1	0	0	4
3	1	1	1	1	0	6

Ejemplo 5-1.

Esto implica que la solución de nuestro problema pasa por el desarrollo de tres funciones (s_0 , s_1 , y s_2), de dos variables (b_0 y b_1), cuyas formas simplificadas resultan: $s_2 = b_1$, $s_1 = b_0$, $s_0 = 0$ (cero constante)

Este resultado absolutamente sencillo, muestra que un problema puede ser resuelto evaluando los resultados posibles mediante la tabla de verdad y luego obteniendo cada una de las funciones de salida ó con una evaluación lógica del problema; Si la salida es la entrada multiplicada por 2 y esta expresada en binario, estamos multiplicando por la base del sistema binario, y por lo visto en sistemas numéricos todo número multiplicado por la base del sistema genera un resultado igual a la entrada con el agregado de un cero en la última posición.

Por lo mencionado se obtiene directamente la salida produciendo un desplazamiento hacia la izquierda de la entrada y agregando un cero en la última posición.

Ej.3: Efectuar el diseño lógico de una máquina que produzca el cuadrado de la cantidad de tres bits que se presente en la entrada.




Figura 5-3.

Como la cantidad máxima representable con tres bits es 7, el cuadrado de 7 es 49 y por ende se necesitan 6 dígitos binarios para representar la salida.




Figura 5-4.

Surge entonces la siguiente tabla de verdad:

	4	2	1	32	16	8	4	2	1	
n	b ₂	b ₁	b ₀	s ₅	s ₄	s ₃	s ₂	s ₁	s ₀	n ²
0	0	0	0	0	0	0	0	0	0	0
1	0	0	1	0	0	0	0	0	1	1
2	0	1	0	0	0	0	1	0	0	4
3	0	1	1	0	0	1	0	0	1	9
4	1	0	0	0	1	0	0	0	0	16
5	1	0	1	0	1	1	0	0	1	25
6	1	1	0	1	0	0	1	0	0	36
7	1	1	1	1	1	0	0	0	1	49

Tabla 5-2.

Deduciendo las funciones mediante la primera forma canónica y simplificando:

$$s_5 = b_2 \cdot b_1 \cdot \overline{b_0} + b_2 \cdot b_1 \cdot b_0 = b_2 \cdot b_1$$
$$s_4 = b_2 \cdot \overline{b_1} \cdot \overline{b_0} + b_2 \cdot \overline{b_1} \cdot b_0 + b_2 \cdot b_1 \cdot b_0 = b_2 \cdot \overline{b_1} + b_2 \cdot b_0$$
$$s_3 = \overline{b_2} \cdot b_1 \cdot b_0 + b_2 \cdot \overline{b_1} \cdot b_0$$
$$s_2 = \overline{b_2} \cdot b_1 \cdot \overline{b_0} + b_2 \cdot b_1 \cdot \overline{b_0} = b_1 \cdot \overline{b_0}$$
$$s_1 = 0$$
$$s_0 = b_0$$

Definición de sistema lógico combinacional.

Las distintas máquinas desarrolladas pertenecen al campo de los denominados Sistemas Lógicos Combinacionales, los que pueden ser definidos como aquellos en los que en cada instante, el estado lógico de sus salidas depende únicamente del estado presente de sus entradas y no de la historia de sus estados previos. Todo S.L.C. responde al siguiente esquema de bloque:




Figura 5-5.

Las **n** variables de entrada provienen de una fuente externa. Las **m** variables de salida se dirigen hacia un destino externo.

Para **n** variables de entrada, existen **2ⁿ** combinaciones posibles de valores de entrada binaria. Para cada combinación de entrada posible hay una y sólo una combinación de salida posible. El S.L.C. puede describirse mediante m funciones del Álgebra de Boole: una por cada variable de salida.

Cada función responde a las **n** variables de entrada.

Método de diseño.

Comprende los siguientes pasos:

- a) Se enuncia el problema.
- b) Se define el número de variables de entrada y salida requeridas.
- c) Se asignan nombres a las variables de entrada y salida.
- d) Se construye la tabla de verdad.
- e) Se simplifican las formas canónicas obteniéndose expresiones del tipo "suma de productos" o "producto de sumas", que tengan un número mínimo de términos con el menor número de variables posible en cada uno de ellos.
- f) Se dibuja el circuito lógico.

Definición y descripción de las compuertas lógicas de base.

Los elementos que la tecnología electrónica ha desarrollado para realizar las funciones básicas del Álgebra de Boole, es decir reunión, intersección, negación como funciones simples, y otras más complejas, tales como reunión excluyente, reunión negada (NO-O), intersección negada (NO-Y), constituyen los circuitos lógicos de base con los que se construyen los Sistemas Lógicos Combinacionales y, como veremos en la Unidad VI, los Sistemas Lógicos Secuenciales.

Circuitos lógicos.

Compuerta interseccion (Y o AND): Su salida será 1, sí y sólo sí todas las entradas son 1.





Figura 5-6.

La compuerta AND es fundamentalmente un elemento de control:
Supongamos una compuerta Y de dos entradas en la que una de ellas es una señal de control (c) mientras que la otra (d) constituye el dato.



c	d	s
0	0	0
0	1	0
1	0	0
1	1	1


s = 0

s = d

Figura 5-7.

Obsérvese en el cuadro combinacional que para que el dato alcance la salida (s = d) se requiere que la señal de control lo autorice (c = 1).

Compuerta Reunión (O o OR): Su salida será 1, si y sólo si una o más de sus entradas es 1.



$s = e_0 + e_1 + + e_n$

Figura 5-8.

Compuerta NO (inversora): Su salida será 0, si y sólo si su entrada es 1, ó será 1, si su entrada es 0.





Figura 5-9.


Cuando la compuerta NO se emplea en conjunción con otro elemento lógico, se la representa mediante el pequeño círculo de su salida conectado directamente al otro elemento.



$S = \overline{e_0} + e_1$

Figura 5-10.


Compuerta NO-Y (NAND): Su salida será 0 si y sólo si todas sus entradas son 1.



$S = \overline{e_0 . e_1 e_n}$

Figura 5-11.

Compuerta NO-O (NOR): Su salida será 0 si y sólo si al menos una de sus entradas es 1.



$S = \overline{e_0 + e_1 + + e_n}$

Figura 5-12.

Compuerta Reunion excluyente: Su salida será 1, si y sólo si un número impar de entradas es 1.



$S = e_0 \oplus e_1 \oplus \oplus e_n$

Figura 5-13.

Nota: Se considera al cero como número par.

Veamos el caso de una compuerta OR excluyente de dos variables:




$s = e_0 . \overline{e_1} + \overline{e_0} . e_1 = (\overline{e_0} + e_1) . (e_0 . e_1) = e_0 \oplus e_1$

Figura 5-14.

La extensión a n variables se deduce aplicando primero a dos variables y seguidamente entre el resultado de las dos primeras con la tercera y así sucesivamente.

Ejemplificando con tres variables, vemos:



$s = (e_0 \oplus e_1) \oplus e_2$


Figura 5-15.

Cabe acotar que la tecnología electrónica no produce compuertas OR excluyentes de más de dos entradas. Para más que esta cantidad se resuelve de la manera indicada para tres.

e ₂	e ₁	e ₀	e ₀ ⊕ e ₁	s
0	0	0	0	0
0	0	1	1	1
0	1	0	1	1
0	1	1	0	0
1	0	0	0	1
1	0	1	1	0
1	1	0	1	0
1	1	1	0	1

Tabla 5-3.

La compuerta OR excluyente resuelve la función Imparidad. La función paridad se logra complementando la salida de la compuerta OR excluyente.




e ₁	e ₀	s
0	0	1
0	1	0
1	0	0
1	1	1

Figura 5-16.

La salida de esta compuerta será 1, sí y sólo sí un número par de entradas es 1.

Para tres o mas variables, la función paridad se logra obteniendo la reunión excluyente y negando la salida final. Aplicando lo dicho para el caso de tres variables, tenemos:



$S = \overline{(e_0 \oplus e_1) \oplus e_2}$

Figura 5-17.

e ₂	e ₁	e ₀	s
0	0	0	1
0	0	1	0
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	1
1	1	0	1
1	1	1	0

Tabla 5-4.

La función paridad no debe confundirse con la función llamada identidad lógica. Ambas presentan la misma tabla de verdad en el caso de dos variables, pero no así para tres ó más variables.

La identidad lógica es la función que toma el valor 1, cuando todas las variables de entrada se encuentran en el mismo estado lógico y el valor 0 en el caso contrario.

De este modo, sus tablas de verdad para dos y tres variables son:

e ₁	e ₀	s
0	0	1
0	1	0
1	0	0
1	1	1

Tabla 5-5a

e ₂	e ₁	e ₀	s
0	0	0	1
0	0	1	0
0	1	0	0
0	1	1	0
1	0	0	0
1	0	1	0
1	1	0	0
1	1	1	1


Tabla 5-5b

La función Identidad Lógica se denomina también Equivalencia ó Comparación.

Empleo de compuertas lógicas de base en el diseño de sistemas lógicos combinacionales típicos de los ordenadores digitales.

Comparadores.

Son circuitos combinacionales que comparan dos números binarios. El caso más simple es $x = y$ para números de un solo bit.



x	y	x = y
0	0	1
0	1	0
1	0	0
1	1	1

Figura 5-18.

Veamos ahora un caso más complejo de diseño. Se trata de la comparación de dos números de dos bits cada uno, identificando si son iguales ó cuál es mayor.




Figura 5-19.

Primera manera de encarar el diseño.

x ₁	x ₀	y ₁	y ₀	A x > y	B x = y	C x < y
0	0	0	0	0	1	0
0	0	0	1	0	0	1
0	0	1	0	0	0	1
0	0	1	1	0	0	1
0	1	0	0	1	0	0
0	1	0	1	0	1	0
0	1	1	0	0	0	1
0	1	1	1	0	0	1
1	0	0	0	1	0	0
1	0	0	1	1	0	0
1	0	1	0	0	1	0
1	0	1	1	0	0	1
1	1	0	0	1	0	0
1	1	0	1	1	0	0
1	1	1	0	1	0	0
1	1	1	1	0	1	0

Tabla 5-6.

$$A = \overline{x_1} \cdot \overline{x_0} \cdot \overline{y_1} \cdot \overline{y_0} + x_1 \cdot \overline{x_0} \cdot \overline{y_1} \cdot \overline{y_0} + x_1 \cdot \overline{x_0} \cdot \overline{y_1} \cdot y_0 + x_1 \cdot \overline{x_0} \cdot y_1 \cdot \overline{y_0} + x_1 \cdot \overline{x_0} \cdot y_1 \cdot y_0 +$$

$$+ x_1 \cdot x_0 \cdot \overline{y_1} \cdot \overline{y_0} = \overline{x_1} \cdot \overline{y_1} + \overline{x_1} \cdot \overline{x_0} \cdot \overline{y_0} + \overline{x_0} \cdot \overline{y_1} \cdot \overline{y_0}$$

$$B = \overline{x_1} \cdot \overline{x_0} \cdot \overline{y_1} \cdot \overline{y_0} + \overline{x_1} \cdot \overline{x_0} \cdot y_1 \cdot \overline{y_0} + \overline{x_1} \cdot x_0 \cdot \overline{y_1} \cdot \overline{y_0} + x_1 \cdot \overline{x_0} \cdot y_1 \cdot \overline{y_0}$$

$$C = \overline{x_1} \cdot \overline{x_0} \cdot y_1 \cdot \overline{y_0} + \overline{x_1} \cdot \overline{x_0} \cdot y_1 \cdot y_0 + \overline{x_1} \cdot x_0 \cdot \overline{y_1} \cdot \overline{y_0} + \overline{x_1} \cdot x_0 \cdot \overline{y_1} \cdot y_0 + \overline{x_1} \cdot x_0 \cdot y_1 \cdot \overline{y_0} +$$

$$+ \overline{x_1} \cdot x_0 \cdot y_1 \cdot y_0 = \overline{x_1} \cdot y_1 + \overline{x_1} \cdot \overline{x_0} \cdot \overline{y_0} + \overline{x_0} \cdot y_1 \cdot \overline{y_0}$$

La implementación por esta forma resulta ardua y cara, si se la compara con la siguiente.

Segunda manera de encarar el diseño.

Se hace buscando intuitivamente una solución más eficiente. Por ejemplo, en lugar de combinar las cuatro variables como en el caso anterior, se han tratado en esta solución los bits x_1 , e y_1 , (los de mayor peso) en forma independiente de x_0 e y_0 (los de menor peso).

Surgen así las expresiones siguientes:

$$(x > y) = (x_1 > y_1) + (x_1 = y_1) \cdot (x_0 > y_0) \tag{1}$$

$$(x = y) = (x_1 = y_1) \cdot (x_0 = y_0) \tag{2}$$

$$(x < y) = (x_1 < y_1) + (x_1 = y_1) \cdot (x_0 < y_0) \tag{3}$$

Es necesario ahora resolver las funciones que aparecen en las expresiones anteriores para reemplazarlas:

x _n	y _n	>	=	<
0	0	0	1	0
0	1	0	0	1
1	0	1	0	0
1	1	0	1	0

Tabla 5-7.

$$(x_1 > y_1) = x_1 \cdot \overline{y_1}$$
$$(x_1 = y_1) = \overline{x_1} \cdot \overline{y_1} + x_1 \cdot y_1$$
$$(x_1 < y_1) = \overline{x_1} \cdot y_1$$
$$(x_0 > y_0) = x_0 \cdot \overline{y_0}$$
$$(x_0 = y_0) = \overline{x_0} \cdot \overline{y_0} + x_0 \cdot y_0$$
$$(x_0 < y_0) = x_0 \cdot y_0$$

Reemplazando en (1) , (2) y (3)

$$(x > y) = x_1 \cdot \overline{y_1} + (x_1 \equiv y_1) \cdot x_0 \cdot \overline{y_0}$$
$$(x = y) = (x_1 \equiv y_1) \cdot (x_0 \equiv y_0)$$
$$(x < y) = \overline{x_1 \cdot y_1} + (x_1 \equiv y_1) \cdot \overline{x_0 \cdot y_0}$$





Figura 5-20

Codificadores y Decodificadores.

Se define a un codificador como un circuito combinacional que acepta cualquier número de entradas y las convierte en un código binario. Mientras que el decodificador ejecuta la función inversa.

Primer ejemplo: Codificador Octal-Binario.

DÍGITOS OCTALES								DIG. BINARIOS		
d ₇	d ₆	d ₅	d ₄	d ₃	d ₂	d ₁	d ₀	b ₂	b ₁	b ₀
0	0	0	0	0	0	0	1	0	0	0
0	0	0	0	0	0	1	0	0	0	1
0	0	0	0	0	1	0	0	0	1	0
0	0	0	0	1	0	0	0	0	1	1
0	0	0	1	0	0	0	0	1	0	0
0	0	1	0	0	0	0	0	1	0	1
0	1	0	0	0	0	0	0	1	1	0
1	0	0	0	0	0	0	0	1	1	1



$$b_0 = d_1 + d_3 + d_5 + d_7$$
$$b_1 = d_2 + d_3 + d_6 + d_7$$
$$b_2 = d_4 + d_5 + d_6 + d_7$$

Figura 5-21.

Segundo ejemplo: Decodificador "1,de 4"

Convierte un código binario de dos variables en cuatro señales de salida (una por cada combinación).

a	b	0	1	2	3
---	---	---	---	---	---

0	0	1	0	0	0
0	1	0	1	0	0
1	0	0	0	1	0
1	1	0	0	0	1

Tabla 5-9.

También se puede representar estas funciones con módulos NOR.

$0 = \overline{a + b}$
 $1 = \overline{\overline{a} + \overline{b}}$
 $2 = \overline{a + \overline{b}}$
 $3 = \overline{\overline{a} + b}$




Figura 5-22.

Tercer ejemplo: convertidor de binario natural (8421) a BCD Aiken (2421).

pesos → decimal ↓	8 d	4 c	2 b	1 a	2 d'	4 c'	2 b'	1 a'
0	0	0	0	0	0	0	0	0
1	0	0	0	1	0	0	0	1
2	0	0	1	0	0	0	1	0
3	0	0	1	1	0	0	1	1
4	0	1	0	0	0	1	0	0
5	0	1	0	1	1	0	1	1
6	0	1	1	0	1	1	0	0
7	0	1	1	1	1	1	0	1
8	1	0	0	0	1	1	1	0
9	1	0	0	1	1	1	1	1
10	1	0	1	0	-	-	-	-
11	1	0	1	1	-	-	-	-
12	1	1	0	0	-	-	-	-
13	1	1	0	1	-	-	-	-
14	1	1	1	0	-	-	-	-
15	1	1	1	1	-	-	-	-

Tabla 5-10.




Figura 5-23.

Selectores de Datos (Multiplexores y Demultiplexores).

Multiplexores (entrada en paralelo y salida en serie).

Los multiplexores son SLC formados por un cierto número **m** de compuertas **Y** , conectadas a una única compuerta **O**, que poseen **n** entradas de selección **S** (tal que 2ⁿ = m).

Cada combinación binaria presente en las entradas de selección, produce la apertura de una sola compuerta **Y** , para que la información presente en la entrada **d** correspondiente pueda pasar por la salida de la compuerta **O**, por lo que, cambiando esa combinación se logra que el circuito se comporte como un conmutador electrónico.

Ejemplo: Multiplexor de 4 entradas.

Tabla de verdad del selector de entradas:

s ₁	s ₀	L
0	0	0
0	1	1
1	0	2
1	1	3

Tabla 5-11.

Siendo L, el número de dígito seleccionado para dejar pasar a la salida, d₃, d₂ , d₁,y d₀ las líneas de entrada de datos y s₁ y s₀ señales de control del selector de entrada de datos.




Figura 5-24.

Demultiplexores (entrada en serie, salida en paralelo).




Figura 5-25.

Los demultiplexores son SLC con un entrada de información **d**, y **m** salidas, además de **n** entradas de selección (tal que $2^n = m$). La información **d** se puede hacer aparecer en cualquiera de las salidas aplicando la combinación binaria adecuada a las entradas de selección.
Ejemplo: Demultiplexor digital de cuatro salidas.

SUMADORES Y RESTADORES.
Suma aritmética binaria.

Semisumadores

La suma de dos dígitos binarios da como resultado un nuevo dígito binario y eventualmente produce un acarreo (otro dígito binario).
Un diagrama de bloques sería:




Figura 5-26.

Y su tabla de verdad:

Sumandos		acarreo	suma
b	a	c	s
0	0	0	0
0	1	0	1
1	0	0	1
1	1	1	0

Tabla 5-12.

Para completar esta tabla, hacemos la suma de (a + b) y entonces:

(0 + 0) es igual a 0 (S) y el acarreo igual a 0 (C)
(1 + 0) o (0 + 1) es igual a 1 (S) y el acarreo igual a 0 (C)
(1 + 1) es igual a 10, o sea S = 0 y el acarreo igual a 1 (C).

Las expresiones correspondientes a las salidas son:

$S = a \cdot \bar{b} + \bar{a} \cdot b = a \oplus b$

$C = a \cdot b$

y el circuito lógico correspondiente:




Figura 5-27.

Con este diseño lógico se resuelve la suma binaria de dos bit y lo denominamos *Semisumador*.

Sumador total.

Si se desea sumar dos números binarios de varios bit cada uno, nos encontramos que además de los dos dígitos a sumar en cada columna, tenemos que sumar el acarreo de la columna anterior, por lo tanto, la cantidad de dígitos de entrada mínima, en este caso es tres, y tendremos que diseñar un nuevo circuito al que llamaremos *sumador total*. Podemos llegar al diseño lógico por dos, o más, caminos diferentes.

Primer forma de encarar el diseño: Se construye en base a dos semisumadores. El primero para sumar los dos primeros dígitos y el segundo suma el resultado del primero con el tercer dígito. El problema que se presenta es que las dos semisumas producen una salida de acarreo cada una y deben ser agrupadas en

una sola. Para ello analicemos las diferentes combinaciones posibles de estas salidas de acarreo en una tabla de verdad.

C ₁	C ₂	C
0	0	0
0	1	1
1	0	1
1	1	X

Tabla 5-13.

Si los dos acarreos intermedios son igual a 0, el acarreo es = 0, si primero es 1 y el otro 0 o viceversa, el acarreo es = 1. No se puede dar la posibilidad de que los dos acarreos sean = 1, dado que si analizamos la tabla de la semisuma vemos que existe acarreo solo cuando los dos dígitos son = 1 y en este caso el resultado (salida S) es = 0, por lo tanto, si hubo acarreo en la primer semisuma no puede haberlo en la segunda y viceversa. Entonces a este estado se lo puede marcar como indiferente para la simplificación.




Figura 5-28.

Por segunda forma canónica, la expresión mas simple es: $C = C_1 + C_0$, y el circuito completo para el sumador total será:

Segunda forma de encarar el diseño: Desarrollar la tabla de verdad para tres entradas:

C _n	b	a	C	S
0	0	0	0	0
0	0	1	0	1
0	1	0	0	1
0	1	1	1	0
1	0	0	0	1
1	0	1	1	0
1	1	0	1	0
1	1	1	1	1

Tabla 4-14.

de donde se deducen las expresiones:

$$S = a \cdot \overline{b} \cdot C_n + \overline{a} \cdot b \cdot \overline{C_n} + \overline{a} \cdot \overline{b} \cdot C_n + a \cdot b \cdot C_n$$

$$C = a \cdot b \cdot \overline{C_n} + a \cdot \overline{b} \cdot C_n + \overline{a} \cdot b \cdot C_n + a \cdot b \cdot C_n$$

que simplificado queda:

$$S = a \oplus b \oplus C_n$$

$$C = a \cdot b + a \cdot C_n + b \cdot C_n$$

y el circuito:




Figura 5-29.

Esquema de bloques para ambas figuras:




Figura 5-30.

Encadenamiento de Sumadores.

El diseño creado en el punto anterior resuelve la suma de una sola posición o columna de dos números binarios. Si queremos realizar la suma de dos números de n dígitos debemos colocar n sumadores totales encadenados de la siguiente forma: (Ej. para 4 dígitos).




Figura 5-31.

Una forma mas simple de representarlo es unir los sumadores y asumir que la conexión de los acarros es interna.




Figura 5-32.

Una expresión mas simple aun podría ser:




Figura 5-33.

Restador Total.

Si bien empleando la misma metodología que para la suma, se puede desarrollar un circuito que realice la resta, se puede construir el circuito a partir de sumadores, según el método visto en la unidad III de resta por suma del complemento a dos del sustrayendo.

Para realizar la resta por este método se debe analizar cuales son las modificaciones a realizar en la información para que mediante una suma se obtenga la diferencia.

- a) El primer operando (minuendo) no tiene diferencias y por lo tanto ingresa igual que para la suma.
- b) El segundo operando (sustrayendo) debe ser complementado a dos. Para ello primero debemos complementarlo a uno (complemento a uno) y luego sumarle uno. El complemento a uno lo podemos lograr aplicando complemento (modulo inversión) a cada dígito. Y luego se le debe sumar uno, para lo cual se puede utilizar la tercer entrada del último sumador (no utilizada en la suma) donde forzamos un uno.

Ejemplificando el proceso:

1 1 0 1₂ (13)

0 1 1 0₂ (06)

0 1 1 1₂ (07)

1 1 0 1₂ (minuendo igual)

1 0 0 1₂ (complemento a 1)

+ 1₂ (complemento a 2)

1 0 1 1 1₂

De esta forma queda:




Figura 5-34.

Sumador - Restador.

Dado que las diferencias entre el sumador y su versión de restador no son grandes, es posible desarrollar a partir de un grupo de sumadores, un circuito que realice la suma o la resta (dependiendo de una variable de control) de dos valores de entrada. Para ello se debe analizar como deben comportarse cada una de las variables de entrada para las dos operaciones. Se define una nueva variable P tal que si P = 0 se deben sumar los operandos y si, P = 1 se debe hallar la diferencia.

- a) El primer operando no varía entre la suma y la resta, por lo tanto puede ser ingresado directamente al sumador.
- b) El segundo operando debe ingresar en forma directa o complementada dependiendo del valor de P, y se puede analizar el resultado en una tabla de verdad.

P	y _n	y _n '
0	0	0
0	1	1
1	0	1
1	1	0

Tabla 5-15.

O sea: $y_n' = y_n \oplus P$

NOTA: esta expresión debe ser aplicada a cada uno de los dígitos del segundo operando.

c) Por último debemos analizar el tercer dígito del ultimo sumador, el que debe ser 0 para la suma y 1 para la resta. Y como si P (en este ej.) es igual a 0 se debe sumar y si es igual a 1 se debe restar, resolvemos el problema conectando directamente P a esta entrada. De esta forma queda:




Figura 5-35.

Suma en BCDN.

Para obtener un circuito que realice la suma en BCDN, hay que remitirse al procedimiento usado para realizar esta operación visto en la unidad 3. Esto es, realizar la suma normalmente tomando de a cuatro dígitos binarios (1 dig. BCDN) y luego hacer el reajuste, si el resultado es superior a nueve.

La detección de si es mayor a nueve o no, se puede realizar mediante un sistema combinacional (**DSCN**) y la salida de este sistema será una variable con la cual se administra si se debe realizar en reajuste del resultado sumándole 6 o no.




Figura 5-36.

Resta en BCDN.

Para realizar la se puede tomar como base el diseño anterior, dado que la misma se realiza mediante la suma del complemento a nueve del sustrayendo. Se debe agregar entonces a este desarrollo un sistema que calcule el complemento a nueve. Recordar que en este caso no se puede hacer invirtiendo los valores, por lo tanto habrá que hacer un diseño a partir de una tabla de verdad. El sistema resultante será entonces:




Figura 5-37.

Suma y resta en BCD ex 3.

En este caso la operatoria es similar a lo visto anteriormente, con las siguientes variantes:

- a) Se simplifica el reajuste que se debe realizar después de la suma, dado directamente por el acarreo sabemos si se suma o resta 3 al resultado.
- b) En la resta se simplifica también el módulo de complemento a 9, ya que, por ser el código BCD ex 3 autocomplementario, se puede hallar el mismo aplicando complemento a cada dígito.

Multiplicación.

Tal como se estudio en la unidad 3 la metodología para realizar la multiplicación binaria es igual a la método decimal, con la ventaja que aquí el dígito por el cual se multiplica es 0 o 1.

Si se colocan grupos de sumadores anidados y desfasados en una posición donde ingresa por una entrada el resultado anterior y por la otra el multiplicando y, habilitamos el ingreso de esta última entrada con cada uno de los dígitos del multiplicador, obtendremos en el conjunto de salidas el resultado.

El circuito general será:




Figura 5-38.

ANEXO I

CONCEPTOS BÁSICOS DE ELECTROTECNIA.

1- Corriente eléctrica:

La corriente eléctrica consiste en el movimiento de electrones (partículas físicas con carga eléctrica elemental) en los materiales conductores de electricidad.

La carga eléctrica total que atraviesa una determinada sección del conductor por unidad de tiempo se denomina **intensidad de corriente eléctrica**. La unidad de medida de la corriente eléctrica es el Amper.

2- Resistencia eléctrica:

La resistencia puede entenderse como la dificultad opuesta por los componentes del circuito a la circulación de la corriente eléctrica. La unidad de medida de la resistencia eléctrica es el Ohm (Ω).

3- Diferencia de Potencial Eléctrica o tensión:

Una corriente eléctrica de intensidad **I**, que circula por un componente eléctrico de resistencia **R**, genera entre los extremos del mismo una diferencia de potencial o tensión **U**, que se relacionan por:

$$U = I \times R$$

La unidad de medida de la tensión es el **Volt.**

4- Potencia Eléctrica:


Una corriente eléctrica **I**, que circula a través de una resistencia **R**, transforma energía eléctrica en energía térmica. La nueva energía transformada por unidad de tiempo se denomina Potencia. Esta expresión se conoce como Ley de Joule.

$$P = (I)^2 \times R$$

La unidad de potencia eléctrica es el **Watt.**

EL CIRCUITO ELÉCTRICO. Sus Componentes.

El esquema de la figura es una simplificación de un circuito eléctrico real, y se analizara en las clases de teoría para aplicar conceptos de lógica .




El numero 1, en el circuito representativo de la batería indica que la misma esta cargada, de lo contrario correspondería anotar un 0.

Los Generadores.

Los generadores de corriente continua poseen dos bornes o polos: el positivo (P o +) que se codifica con el color rojo; y el negativo (N o -) que se codifica con el color negro.


Así suele decirse que los generadores de energía son componentes polarizados. Los generadores se caracterizan por sus Fuerza Electromotriz (fem), medida en Volt, la cual origina una corriente eléctrica que recorre todo el circuito cuando el interruptor se encuentra cerrado.



Los Receptores De Energía.

Los componentes eléctricos denominados receptores de energía pueden ser a) No Polarizados, cuando su accionar es independiente del sentido de la corriente que los atraviesa, por ejemplo las lamparas de filamento incandescente, los resistores, etc y b)Polarizados, como los transistores, los diodos, los LEDs, etc., donde el sentido de la corriente esta estrictamente fijado. Los receptores polarizados se conectan siempre de manera que la corriente eléctrica entre por su terminal positivo y salga por su terminal negativo.

El LED, (Light Emitter Diode, diodo emisor de luz), es una carga polarizada. Su polaridad se identifica a través de sus dos terminales, el Catodo y el Ánodo. Este dispositivo esta construido con elementos semiconductores de electricidad. Cuando una corriente atraviesa el LED, el dispositivo emite luz, la cual no es producida por una temperatura elevada, sino por el paso de los electrodos por la juntura semiconductor. Es importante tener en cuenta que tanto una corriente eléctrica directa excesiva, como una tensión inversa elevada, pueden destruir al componente en fracciones de segundo.




Convención Lógica Para Los Interruptores.

Por su construcción, los interruptores pueden clasificarse en: a) Normalmente Abiertos (NA), y b) Normalmente Cerrados (NC). Las denominaciones anteriores hacen referencia al estado del interruptor no actuado o en reposo. Se propone la siguiente convección lógica:

Tipo de Interruptor	Estado Lógico	
	En reposo	Actuado
NA	0	1
NC	1	0

En la siguiente figura, se muestran los diagramas unifilares para uno de los casos anteriores, cuando se controla el encendido de una lampara.



Conductores y Aislantes.

Los metales son conductores y tienen muy poca resistencia eléctrica. Un alambre de cobre de 1 mm² de sección y de una longitud de 56 m tiene una resistencia de 1 Ohm. Los aisladores ofrecen una gran resistencia al paso de la corriente eléctrica. En la practica, no existen materiales conductores ni aisladores perfectos, pero para el estudio podemos suponerlos ideales.

Entre los conductores podemos encontrar:

Resistores.

Son elementos que limitan el paso de la corriente eléctrica, se fabrican de distintos valores y tolerancias. La unidad de medida es el Ohm (Ω) y se los puede clasificar en:

- FIJAS:

De disipación

De precisión
- VARIABLES:

De composición

De potencia

De alambre

La Ley de Ohm, que expresa que la Tensión o F.E.M. (V),al ser aplicada a una Resistencia (R), produce un flujo o circulación de electrones denominado Corriente Eléctrica:

I (A) = V (V) / R (Ω)

- I = Corriente que circula por el resistor en Amper.
- V = Es la tensión en bornes del resistor. Su unidad de medida es el Volt.
- R = Valor de la resistencia en Ohm.

Dos características importantes de un resistor son su tolerancia (1%, 5%, 10%), y la potencia que es capaz de disipar, medida esta última en (Watts).
Sus usos son múltiples y van desde la electrónica hasta la electricidad de potencia.




Figura 5a-1.

- Ejemplos de usos: Polarización de transistores.
- Limitadores de corrientes.
- Construcción de filtros.

Ejemplos prácticos: Un resistor variable es por ejemplo el elemento que regula el volumen de una radio.
Un resistor fijo, es por ejemplo el elemento que genera calor en una estufa eléctrica.

Se los identifica a través de un código de colores y una banda de tolerancia. No poseen polaridad.

Entre los elementos fabricados con semiconductores, encontramos:

Diodos.

Son elementos que permiten la circulación de la corriente eléctrica en un solo sentido. Se los construye a partir de materiales semiconductores de distinta polaridad:

- Material tipo "N"
- Material tipo "P"

Suele denominárselos rectificadores, pues este es su uso principal y en general se los construye utilizando principalmente germanio o silicio.
Para que el diodo conduzca, el Ánodo (A) debe ser positivo respecto del Cátodo (K), es decir el potencial en A(V_A) debe ser mayor que en K(V_k).

En los diodos comerciales, el pin correspondiente al cátodo (K) se lo identifica con una línea fina transversal en el cuerpo del elemento.

Cuando este semiconductor conduce, entre A y K, se produce una diferencia de potencial constante de 0,2 a 0,3 (V) en el de Germanio y de 0,6 a 0,7 (V) en el de Silicio. Los de silicio son los más usados.




Figura 5a-2.

Las características más importantes de un diodo son la corriente media de conducción máxima y la tensión máxima de pico inverso.


También es importante saber hasta que frecuencia se comporta como diodo. Para lo cual existen distintos ensayos al respecto.

Existe una gran cantidad de diodos especiales entre los que podemos mencionar:

- Zener
- Varicap
- Tunel
- Láser
- L.E.D.

Este último es muy común en equipos electrónicos y emiten luz de distintos colores pertenecientes al espectro de luz visible.

Ejemplo de uso como rectificador de media onda:



Ejemplo de rectificación de media onda

- R_L = Resistencia de carga.
- V_e = Tensión de entrada.
- V_L = Tensión aplicada a la carga. (en este caso R_L)




Figura 5a-3.

Transistores.

Existe una variedad casi infinita de características, usos y tipos constructivos de transistores. Son dispositivos semiconductores, al igual que los diodos, pero en este caso de tres terminales llamadas Base (B), Colector (C) y Emisor (E).




Figura 5a-4.

Uno de los tipos más difundidos es el transistor Bipolar, que puede estar construido de Germanio o Silicio y con polaridades del tipo **PNP** o **NPN**.


Esto último indica en que forma debe estar polarizada la base (B) para que el transistor cumpla su función, la cual fundamentalmente consiste en amplificar la corriente que circula por la base (B).

En electrónica digital se los utiliza generalmente como llaves electrónicas, es decir que el transistor conduce a su máxima capacidad o no conduce.

Los datos determinantes para la elección de un transistor son:

Corriente de Base.
Corriente de Colector.
Factor de Amplificación.

Ejemplo de uso de un transistor tipo NPN como Amplificador



Ejemplo de funcionamiento en modo corte - saturación

Figura 5a-5.

Modo corte: El interruptor SW_1 se encuentra abierto y por lo tanto no circula corriente desde $+v$ a través de R_1 (el LED permanece apagado). Esto implica que la base del transistor permanece a un potencial de 0 voltios o cero lógico y por lo tanto no circula corriente a través de la resistencia de carga R_L , por lo tanto se dice que el transistor está cortado.

Modo saturación: En este caso SW_1 está cerrado y circula corriente desde $+v$ a través de R_1 y hacia la base B (el LED se enciende). La base del transistor ahora está a un potencial mayor de 0 voltios y esto provoca la circulación de corriente a través de la resistencia de carga R_L , por lo que se dice que el transistor se encuentra saturado.

Compuertas lógicas empleando Diodos Semiconductores (lógica positiva):




Figura 5a-6.

En el ejemplo de la intersección lógica (AND). En este circuito la salida (S) vale $+v$ si las dos entradas, A y B, valen $+v$. Pero basta que una de las entradas (A y/o B) valga 0 voltios para que el diodo correspondiente conduzca y lleve el valor de S muy próximo a 0 voltios (exactamente S va a valer 0,7 voltios en el caso de ser un diodo de silicio).

El mismo razonamiento podemos hacer en la reunión lógica (OR). La salida (S) se aproxima a $+v$ (existe como en el ejemplo anterior una pequeña pérdida de tensión) siempre que por lo menos una entrada valga $+v$.

Estos métodos permiten construir puertas AND y OR pero no puede lograrse la realización de un operador complemento (negador) y tampoco permite la conexión de varias compuertas en serie, debido a la caída de tensión inherente a los diodos.

Compuertas lógicas con Transistores:

Los dos problemas citados anteriormente fueron solucionados con la introducción del transistor, que permite estabilizar las tensiones de salidas de las compuertas, a la vez que puede actuar como inversor o no.

NOT (negación).




Figura 5a-7.

Si la entrada A se encuentra a un potencial de 0 voltios (0 lógico), entonces no circula corriente a través de R hacia la base B del transistor y este permanece "cortado" o lo que es lo mismo, S permanece a un potencial $+v$ voltios (1 lógico).

Si la entrada A vale $+V$ (1 lógico), entonces circula una corriente a través de R y de la base B polarizando al transistor en saturación y de esta forma la salida S vale 0 voltios (0 lógico).

IDENTIDAD.




Figura 5a-8.

Este caso es similar al anterior aunque el resultado obtenido en la salida es totalmente opuesto. Cuando la entrada A vale 0 Voltios (0 lógico), el transistor no conduce (esta cortado) y entonces S=0 (0 voltios). Cuando la entrada A está en +v (1 lógico), el transistor entra en conducción y S pasa a valer +v (1 lógico).

NAND (intersección)




Figura 5a-9.

En este caso y debido a la resistencia R, el transistor se encuentra en permanente estado de conducción.

Es suficiente que el valor de una de las entradas A o B sea igual a cero (0) (-V Volt) para que este cese de conducir y S pase a tomar el valor uno (1) (+V Volé)

NOR (Reunión)




Figura 5a-10.

El transistor se encuentra en permanente estado de **no** conducción. Es suficiente que el valor de una de las entradas A o B sea igual a uno (1) (+V Volt) para que cambie el valor de S de uno (1) a cero (0).

Ejemplo De Uso

En dicho ejemplo, observamos al transistor cumpliendo la función de inversor o simplemente amplificador, tal cual lo expresado anteriormente.

También observemos como el transistor mantiene los valores de tensión del circuito en sus valores nominales.




Figura 5a-11.