

6. SISTEMAS LÓGICOS SECUENCIALES

(edición 2004)

Introducción:

En las dos unidades anteriores hemos definido y diseñado desde el punto de vista lógico, sistemas lógicos combinacionales.

Recordemos que en SLC, el estado lógico de sus salidas depende, en todo momento, del estado presente de sus entradas y no de la historia de sus estados previos.

En la presente unidad estudiaremos los Sistemas Lógicos Secuenciales (SLS). Estos constituyen la otra gran familia de los sistemas lógicos.

Definición:
Los Sistemas Lógicos Secuenciales son aquellos en los que el valor de las variables de salida depende no solamente de los valores actuales de las variables de entrada, sino también de los valores tomados anteriormente por las mismas.

Multivibradores.

Estos son circuitos secuenciales que proveen dos salidas, la salida propiamente dicha (Q), y otra, el complemento de la anterior ($\bar{Q}$).

Hay tres tipos de multivibradores:

- * biestables
- * monoestables
- * astables

En este curso veremos particularmente los biestables.

Biestables.

Son multivibradores que poseen dos estados estables. Mediante ellos pueden "recordar" el valor cero o el valor uno. Veremos distintos tipos de biestables, pero todos ellos son derivaciones del biestable S-R que estudiaremos en primera instancia.

Biestable S-R.

Veamos su representación esquemática:



Figura 6-1.

Obsérvese que es un sistema que posee dos entradas denominadas S y R, una salida Q y el complemento de ésta $\bar{Q}$. La entrada **S** es la abreviatura en inglés de SET que traducimos por puesta a uno y **R** es la abreviatura en inglés de RESET que traducimos por puesta a cero. Para definir su funcionamiento agreguemos botones pulsadores en sus entradas y convengamos que mientras los botones no se pulsan las entradas se encuentran en el estado cero y cuando se pulsan la entrada correspondiente se encuentra en estado uno.




Figura 6-2.

El biestable S-R es tal que:

- * Si se pulsa la "puesta a 1" memoriza un uno. Este hecho se manifiesta porque la salida Q adopta el estado uno y lo conserva luego que se deja de pulsar la "puesta a 1".
- * Si se pulsa la "puesta a 0" memoriza un cero. En este caso, la salida Q adopta el estado cero y lo conserva luego que se deja de pulsar la "puesta a 0".

Describimos gráficamente mediante un esquema temporal el comportamiento expuesto en los párrafos anteriores:




Figura 6-3.

Veamos especialmente lo indicado para los instantes 0 a 6:

- En 0 : suponemos un "estado inicial" cero del biestable pues $Q = 0$ cuando aún no han sido pulsados los botones de comando de las entradas.
- En 1: el operador "pula la puesta" a uno pues S pasa de cero a uno. El biestable memoriza el uno pues su salida Q pasa de 0 a 1.
- En 2: el operador deja de pulsar la "puesta a uno" pues S pasa de uno a cero. Obsérvese que el biestable ha registrado el 1 dado que su salida Q permanece en 1 aun después que S vuelve al estado 0.
- En 3: nueva pulsación de la "puesta a uno". Esto no ocasiona cambios en el estado del biestable dado que éste ya memorizó un 1 con la orden anterior.
- En 4: el operador pulsa la "puesta a cero" dado que R pasa de 0 a 1. El biestable responde memorizando el cero puesto que su salida Q pasa de 1 a 0.
- En 5: el operador deja de pulsar la "puesta a cero" pues R pasa de uno a cero. El cero ha quedado registrado ya que la salida Q permanece en 0.
- En 6 : nueva pulsación de la "puesta a cero" que no ocasiona cambios en el estado del biestable dado que éste ya memorizó un 0 con la orden anterior.

Existe una restricción en el empleo de este biestable que es: **"no puede pulsarse al mismo tiempo la puesta a uno y la puesta a cero"**.

Teniendo bien en claro la descripción de funcionamiento enunciada del biestable S-R podemos deducir la expresión algebraica de la función Q:

"Para tener Q ($Q = 1$) se necesita tener S ($S = 1$) ó tener Q y *no* R (es decir $R = 0$)".

Entonces : $Q = (Q + S) \cdot R$ (1)

Esta ecuación conduce al siguiente esquema lógico:




Figura 6-4.

Obsérvese la expresión algebraica anterior y compáresela con cualquier expresión de las vistas para los Sistemas Lógicos Combinacionales. La particularidad de (1) es que en ella la variable de salida o función Q se encuentra en ambos lados de la ecuación. Este hecho se traduce en el esquema lógico por la presencia de un vínculo entre la salida del módulo intersección y la entrada del módulo reunión.

Este vínculo se denomina LAZO DE REALIMENTACION y es propio de los Sistemas Lógicos Secuenciales.

Es en realidad lo que los caracteriza y distingue, y les permite cumplir con la función de memorizar.

Para una mejor comprensión de la función que cumplen los lazos de realimentación aconsejamos efectuar el siguiente ejercicio:

"siguiendo los valores que adoptan las variables de entrada S y R en el esquema temporal desde el instante(0) en que al biestable se le ha asignado arbitrariamente estado cero (es decir $Q = 0$), verificar que el esquema lógico propuesto es correcto".

Realización del biestable S-R mediante módulos NO-O.

En la práctica el biestable S-R se construye mediante módulos NO-O o módulos NO-Y.

Veremos a continuación de qué manera podemos convertir el biestable S-R anterior en uno realizado con dos módulos NO-O.

Recordemos que mediante un módulo NO-O de dos entradas e inversores podemos realizar la reunión y la intersección de dos variables.

Para realizar la reunión se requiere:




Figura 6-5.

Y, para lograr la intersección se necesita:




Figura 6-6.

Reemplazando entonces en el biestable S-R se obtiene:




Figura 6-7.

Teniendo en cuenta que dos negadores que se siguen se anulan, podemos eliminarlos y reestructurando el esquema anterior llegar a:




Figura 6-8.

Se puede comprobar fácilmente que la salida de 2 es Q, dado que el sistema es simétrico.
Análisis de funcionamiento del biestable S-R realizado mediante módulos NO-O.
Con tal finalidad recordamos la tabla de verdad del módulo NO-O.

X	Y	S
0	0	1
0	1	0
1	0	0
1	1	0

De la misma se desprende que todas la entradas deben valer 0 para que la salida alcance el valor 1. Basta que una sola entrada se encuentre en estado 1 para que la salida sea 0.
Teniendo en cuenta estas observaciones comenzamos el análisis:

- 1) *Supongamos que pulsamos R* : El estado 1 de R , impone el estado 0 en la salida del módulo 1. Es decir, hace que Q valga cero cualquiera sea el estado de su otra entrada. Pero estando Q en estado 0 y teniendo en cuenta que S vale 0, la salida del módulo 2 se encuentra entonces en el estado 1, es decir Q vale 1. Sintetizando lo dicho iniciamos la confección de una tabla de verdad en la que escribimos:

S	R	Q
0	1	0

(1)

- 2) *Dejamos de pulsar R* : La entrada R del módulo 1 regresa a 0. Pero como $\overline{Q}$, que es la otra entrada del módulo 1 se encuentra en el estado 1, la salida Q continúa en el estado 0. Por lo tanto este cambio no provoca alteraciones en el estado del biestable. Podemos entonces escribir:

S	R	Q
0	0	0

(2)

- 3) *Pulsemos ahora S*. El cambio de S del estado 0 al 1 impone el valor 0 en la salida del módulo 2. Es decir provoca que Q cambie del estado 1 al 0. Observemos entonces que en el módulo 1 la entrada $\overline{Q}$ pasa al estado 0, con lo que el módulo 1 es obligado a adoptar el valor 1 en salida. Es decir Q alcanza el valor 1 y podemos escribir:

S	R	Q
1	0	1

(3)

- 4) *Dejemos de pulsar S*. La entrada S del módulo 2 regresa a 0 , pero como Q que es la otra entrada de este módulo, ya se encuentra en el estado 1, la salida Q debe continuar en el estado 0. Por lo tanto este cambio no provoca alteraciones en el estado del biestable y podemos entonces escribir:

S	R	Q
0	0	1

(4)

- 5) *Concretemos la tabla de verdad*. Con tal finalidad resumimos los estados que para las diferentes combinaciones de entrada ha experimentado la salida del biestable:

S	R	Q
0	1	0
0	0	0
1	0	1
0	0	1

(1) (2) (3) (4)

De la misma se desprende que en los casos en que S y R se encuentran ambas en 0 (fila 2 y 4), Q conserva el valor que alcanzó en las combinaciones previas (fila 1 y 3).
Por esa causa podemos escribir:

S	R	Q
0	1	0
1	0	1
0	0	Q
1	1	no permitido

Obsérvese que la combinación $S = R = 1$ no puede emplearse con este biestable. El motivo de esta prohibición es que los dos módulos alcanzan al mismo tiempo el estado 0, o sea: *invalidando el requisito exigido a un biestable de poseer una salida y otra que sea su complemento*.

Biestable S-R Síncrono.

En el biestable S-R, la información es memorizada en el momento en que la misma se presenta. Es decir cuando S o R pasan del estado 0 al estado 1.

En el biestable que veremos a continuación, que se denomina S-R Síncrono, sólo ingresa información en el momento en que ésta es "autorizada" o "habilitada" por una entrada adicional de control que denominamos Ck:




Figura 6-9.

Las dos compuertas intersección permiten aislar el biestable S-R de la fuente de datos.

La sigla Ck es la forma abreviada de la expresión inglesa CLOCK, es decir reloj. Por lo general la señal de control Ck tiene su origen en un GENERADOR DE IMPULSOS o RELOJ que sincroniza el funcionamiento de las diferentes partes que componen un sistema digital. Veamos el siguiente esquema temporal que permite apreciar el biestable S-R Síncrono.




Figura 6-10

En este esquema se supone entonces que la señal que recibe la entrada Ck es una señal oscilante de período constante proveniente de un generador de impulsos. Agreguemos; y para nuestros fines es suficiente; que consideramos IMPULSO a cada lapso de tiempo en que periódicamente la señal mencionada se encuentra en el estado 1.

De allí que en el esquema temporal considerado podamos enumerar 4 impulsos. En los instantes (1) y (2) se puede observar cómo el biestable cambia de estado autorizado por Ck. La forma abreviada de representación resulta ser:




Figura 6-11

Siendo la tabla de verdad la siguiente:

t_n		t_{n+1}
S'	R'	Q
0	1	0
1	0	1
0	0	Q
1	1	no permit.

Obsérvese que es la misma que se ha propuesto para el biestable S-R excepto que aparecen las inscripciones t_n y t_{n+1} . Éstas tienen el siguiente significado:

- ** t_n : es el instante previo a la aparición del impulso en la entrada Ck.
- ** t_{n+1} : es el instante posterior a la aparición del impulso en la entrada Ck.

Por lo tanto en la tabla de verdad se debe considerar los valores indicados para S' y R' como los que estas entradas deben poseer al momento en que CK autoriza y al correspondiente valor de Q como el que esta salida adopta luego de producirse la autorización.

Puesta a uno directa y puesta a cero directa.

En muchas situaciones, conviene que un biestable como el S-R síncrono, cuyas entradas de puesta a uno y puesta a cero S' y R' están controladas por la señal de autorización, cuente también con entradas directas S y R.

En tal caso un diseño como el siguiente resuelve el problema (se utiliza compuertas NO-O de 3 entradas) :




Figura 6-12.

El estado permanente de S y R debe ser cero. Toda vez que, momentáneamente, S o R adopte el valor 1, el biestable memorizará un uno o un cero. Estas entradas directas son útiles por ejemplo, para fijar un estado inicial para el biestable.

El biestable del esquema anterior se representa en forma breve de la manera siguiente:




Figura 6-13.

Biestable D.

El biestable S-R o el "S-R Síncrono" poseen dos entradas de información. El biestable D que veremos a continuación, posee una sola entrada de información, la entrada D y según el estado 1 o 0 de ésta al momento en que aparece el impulso CK, es el valor que memoriza.

Veamos el esquema lógico siguiente:




Figura 6-14.

En él, aparece un negador que permite que:

- ** si D = 1 , la información ingrese por la compuerta C₁.
- ** si D = 0 , la información ingrese por la compuerta C₂.

Lo expresado puede apreciarse en el siguiente esquema temporal:




Figura 6-15.

Se puede apreciar que en el instante (1) el dato D vale 1 y por lo tanto la salida Q adopta el valor 1 al ser el biestable D autorizado por Ck a memorizar. En cambio, en el instante (2) el dato D vale 0 de modo que al producirse la autorización por parte de Ck, el biestable D memoriza este valor.

Por lo tanto, podemos decir que el biestable D "copia" el valor que se encuentra en su entrada de datos, en el momento en que se produce la autorización.

El biestable D se representa esquemáticamente de la manera siguiente:




Figura 6-16.

Siendo su tabla de verdad:

t_n	t_{n+1}
D	Q
0	0
1	1

Para este biestable cabe la posibilidad de agregar puesta a uno directa y puesta a cero directa, como las que presentamos para el biestable S-R Síncrono, si se emplean compuertas NO-O de 3 entradas.

La representación abreviada del biestable D con ese agregado, resulta:




Figura 6-17.

Limitaciones de los biestables S-R Síncrono y D.

El biestable síncrono (S-R o D) es perfectamente útil en tanto sus aplicaciones se restrinjan a aquellas en las que en un ciclo de reloj solo se escriba o se lea. Por el contrario, no puede emplearse si en un mismo ciclo de reloj se pretende:

- * primero, leer el dato previamente almacenado.
- * segundo, escribir uno nuevo en él.

El por qué de estas restricciones se verán con detenimiento al estudiarse las aplicaciones de los biestables denominados Registros de Desplazamiento.

Configuración AMO/ESCLAVO.

Esta configuración permite que un biestable admita, en un mismo ciclo de reloj, la lectura y la escritura simultánea sin funcionamiento errático.

La constitución de un biestable AMO-ESCLAVO se logra con 2 biestables S-R Síncrono, uno denominado AMO y el otro ESCLAVO, que se acoplan de la manera siguiente:




Figura 6-18.

Y que en forma abreviada podemos representar:




Figura 6-19.

Nótese entonces que este biestable se ha constituido combinando dos biestables S-R Síncronos e insertando un negador entre las entradas Ck. Teniendo en cuenta que $S_2 = Q_1$ y $R_2 = \overline{Q_1}$, el ESCLAVO "copia" el estado del AMO, pero debido a la negación de CK lo hace cuando éste vale 0.

Representamos entonces en un esquema temporal el caso en el que se pretende que el biestable A/E memorice un 1:




Figura 6-20.

En el esquema se observa entonces que con el frente positivo del impulso "2" (pasó del nivel 0 al nivel 1) la salida del AMO Q_1 el estado 1 y que recién con el frente negativo del mismo impulso (pasó del nivel 1 al 0) la salida del esclavo Q_2 también lo alcanza.

Por lo tanto concluimos que un biestable del tipo AMO-ESCLAVO memoriza el estado solicitado (1 ó 0) cuando la entrada de control pasa del valor 0 al 1, pero sólo cuando ésta vuelve al estado 0, el valor alcanzado aparece en la salida.

Biestable D - AMO/ESCLAVO.

El biestable anterior es entonces un biestable SR Síncrono A/E. Podemos con la configuración A/E disponer además de tres biestables muy prácticos:

- Biestable D A/E
- Biestable J-K
- Biestable T

El biestable D A/E es una derivación directa del anterior en el que se sustituye el biestable AMO S-R Síncrono por uno D.




Figura 6-21.

Y que en forma abreviada podemos representar:




Figura 6-22.

Biastable J-K.

Recuérdese que ninguno de los biastables ya estudiados (S-R, S-R Síncrono, S-R A/E) admite la presencia del estado 1 en ambas entradas de información al mismo tiempo. En cambio, veremos que el biastable J-K es un biastable del tipo A/E que permite que ambas entradas de información que se denominan J y K puedan valer 1 al mismo tiempo.




Figura 6-23.

De este modo, para que el biastable AMO alcance el *estado 1* se requiere:

* $J = 1$, $CK = 1$ y **que el biastable ESCLAVO se encuentre en estado cero ($Q_2 = 0$)**.

Igualmente, para que el biastable AMO alcance el *estado 0* se necesita:

* $K = 1$, $CK = 1$ y **que el biastable ESCLAVO se encuentre en el estado uno ($Q_2 = 1$)**.

Finalmente, como en los biastables A/E ya vistos, el biastable ESCLAVO copiará el valor del AMO cuando Ck regrese al estado cero, dado que con $Ck = 0$, se cierran las compuertas C_1 y C_2 , y se habilitan las C_3 y C_4 . Hasta aquí el comportamiento del biastable J-K es similar al del biastable S-R Síncrono A/E. Pero véase qué ocurre si las entradas J y K se encuentran en el estado 1 al mismo tiempo:




Figura 6-24.

Se observa en el esquema temporal que bajo la condición $J = K = 1$, el biastable J-K permite que se obtenga un impulso de salida por cada dos impulsos que ingresan en la entrada CK. Por eso, este comportamiento se denomina *DIVISOR POR DOS*.

Por ese motivo puede enunciarse además que, si mientras persiste la condición mencionada ingresa un pulso en la entrada CK, la salida cambia de estado (véanse las flechas en el esquema temporal).

En efecto, obsérvese que con el pulso 1 en Ck, la salida Q pasa del estado cero al uno; con el pulso 2 del uno al cero y así sucesivamente mientras dura la condición $J = K = 1$.

Se muestra a continuación el esquema de representación global del biastable J-K y su tabla de verdad:




Figura 6-25.

t_n		t_{n+1}	Q_{n+1}	
J	K	Q_n		
0	0	Q_n		(1)
0	1	0		(2)
1	0	1		(3)
1	1	—		(4)

Siendo:

- t_n : el instante previo al momento en que CK pasa del estado 0 al 1.
- t_{n+1} : el instante posterior al momento en que CK pasa del estado 1 al 0.
- Q_{n+1} : el valor que posee la salida en el instante t_{n+1} .
- Q_n : el valor que posee la salida en el instante t_n .

Biestable T (Toggle)

Si en el biestable J-K fijamos las entradas J y K permanentemente al estado 1 se tiene el esquema siguiente:




Figura 6-26.

En este caso sólo se puede obtener el comportamiento DIVISOR POR DOS, con lo que la tabla de verdad anterior se reduce a la siguiente:

t_n		t_{n+1}
J	K	Q_{n+1}
1	1	$\overline{Q_n}$

En ésta se aprecia el comportamiento ya enunciado que toda vez que aparece un impulso en la entrada CK, la salida cambia de estado, es decir, conmuta.

El biestable de Conmutación T surge, entonces, de especializar el biestable J-K en su comportamiento DIVISOR POR DOS, que se logra eliminándose las entradas J y K. En este biestable la entrada CK toma el nombre particular T (abreviatura de la expresión inglesa Toggle).

La representación breve de este biestable es la siguiente:




Figura 6-27. Biestable de Conmutación T

Biestables activados por flancos.

Un biestable activado por flanco, ignora el valor de las entradas mientras el reloj esta en un nivel constante (0 o 1) y sólo acepta el ingreso de éstas (se dispara) en el instante de transición de 0 a 1; **flanco ascendente**; o de 1 a 0; **flanco descendente**; de esta forma este tipo de biestables nos aseguran que la salida cambia una sola vez por ciclo de reloj.

Podríamos decir que los biestables del tipo amo-esclavo se disparan por flanco, ya que la salida toma el valor correspondiente en el momento en que el reloj pasa de 1 a 0 (o viceversa si complementamos la entrada de reloj), pero en realidad a este tipo de biestable se clasifica como activados por **NIVEL**, ya que lo que se trasmite al esclavo es el valor que tomo el amo durante el período activo del reloj. La diferencia no se notará en biestables del tipo S-R ó D, pero si en los J-K y consecuentemente también los T, porque en los primeros (S-R, D) si el valor de las entradas varia durante el período activo del reloj las mismas serán ignoradas y solo se tomará como valida la última, o sea el valor que tengan las variables de entrada en el instante en que el reloj pasa de 1 a 0. Mientras que en un biestable del tipo J-K el amo depende de la salida del esclavo para actualizarse, por lo tanto una vez que lo haya hecho no podrá ser modificado (aunque desaparezcan los valores de entrada que lo generaron) hasta que no se actualice el esclavo (próximo ciclo de reloj)).

Existen variadas formas de construir un biestable que trabaje por flanco, una de ellas es el siguiente ejemplo.




Figura 6-28

Si observamos la figura 6-28 vemos que el circuito responde lógicamente a la identidad:

$Ck \bullet \overline{Ck} = 0$

Pero si lo analizamos físicamente el complemento tendrá un pequeño retardo correspondiente al paso por un módulo lógico, por lo tanto cuando Ck este en cero tendremos a la entrada de la intersección 1 y 0. Al pasar Ck de cero a uno, llegará antes Ck a la intersección que su complemento y por un instante tendremos 1 y 1 lo que hará valer a Ck' uno.

Otra forma de diseño es la siguiente:




Figura 6-29

En la figura 6-29 podemos visualizar un biestable del tipo D que se activa por flanco positivo, cuando $Ck=0$, S y R son igual a cero y por lo tanto no se modifica la salida Q aunque cambie la entrada D , mientras tanto los biestables de entrada registran el ultimo valor de D y su complemento. Cuando Ck pasa a valer 1 la lógica permite el paso del ultimo valor de D para actualizar el biestable principal e inhabilita nuevos registros de valores de entrada.

Aplicaciones de los biestables.

Veremos a continuación las aplicaciones que más nos interesan de los biestables y que dividiremos para su estudio en:

- Registros Acumuladores
- Registros de Desplazamiento
- Registros Contadores

Una cuarta aplicación (la construcción de memorias masivas), se verá, dada su complejidad, en una unidad temática especialmente dedicada a la misma.

Registro Acumulador. (RA).

Hemos visto que un biestable puede "recordar" o "memorizar" un bit. Igualmente decimos que puede "REGISTRAR" un bit. Un conjunto de biestables constituyen entonces un REGISTRO. Si la función del registro es memorizar información, éste recibe el nombre de Registro Acumulador.

Por lo general, un conjunto de bits recibe el nombre de palabra. De aquí que la memorización de una palabra se la denomina ESCRITURA y por contraposición, a la acción que se emprende para conocer el contenido de un registro se denomina LECTURA.

La mayor parte de las operaciones en una computadora u otros procesadores digitales son transferencias de palabras de un registro a otro.

No es muy exagerado decir que las manipulaciones de palabras conllevan una gran cantidad de transferencias entre registros mezcladas con muy pocas operaciones lógicas y aritméticas. Por consiguiente es de suma importancia lograr registros acumuladores que faciliten la transferencia de palabras.

Veremos cómo con biestables D y el agregado de compuertas de tres estados se organizan interconexiones muy complejas con relativa facilidad.

Implementación de un RA con biestables D:

Con tal finalidad empleamos el biestable D con puesta a uno directa y puesta a cero directa.




Figura 6-30.

Con 4 biestables de este tipo construimos a continuación un Registro Acumulador de 4 bits:




Figura 6-31.

y cuya representación esquemática es la siguiente:




Figura 6-32.

Pero este esquema puede simplificarse aún más reduciéndose a:




Figura 6-33.

Este Registro Acumulador posee 4 entradas paralelas de datos, D₀ a D₃ y cuatro salidas, Q₀ a Q₃. La escritura o memorización de palabra se efectúa en el momento en que Ck vale uno.

Esta orden de Transferencia o de Escritura que puede ser asincrónica o bien sincrónica depende de un generador de pulsos.

La entrada R se denomina Puesta a Cero General o Borrado pues toda vez que vale uno provoca la puesta a cero simultánea de todos los biestables que constituyen el registro.

Obsérvese que la escritura es destructiva pues una palabra que ingresa reemplaza a la anterior.

En estos ejemplos nos referiremos a registros de 4 bits, pero lo dicho para éstos, es válido para registros de cualquier número de bits.

Transferencia entre Registros.

Entre dos Registros:




Figura 6-34.

El ejemplo muestra el caso en el que la salida de R₁ constituye la entrada a R₂ . En este caso, toda vez que C₂ autoriza, R₂ "copia" el contenido de R₁.

De dos Registros a un tercero.

Obsérvese el siguiente esquema simplificado:




Figura 6-35.

Dado que los registros poseen una sola entrada por dato, para resolver este caso se necesita agregar un sistema de selección en la entrada del registro receptor R₃ .




Figura 6-36.

En este ejemplo lo que se ha agregado es un multiplexor de 2 canales de 4 datos cada uno con una variable de selección S, la que estando en uno permite conectar la salida R₁ con la entrada de R₃ y estando en cero permite conectar R₂ con R₃.

Simplificando la representación tenemos:




Figura 6-37.

Entre 3 Registros donde la información de uno cualquiera puede ser transferida a cualquiera de los restantes.




Figura 6-38.

Del ejemplo anterior se podrá observar la complejidad creciente del multiplexor con el número de registros (con 3 registros se requiere un Multiplexor de 2 canales, para 4 registros se requiere un Multiplexor de 3 canales, etc.).

Pero el sistema si bien es complejo, permite la transferencia simultánea entre varios canales. Por ejemplo con $C_1 = 1$, $C_2 = 1$, $S_1 = 0$ y $S_2 = 0$, se copia el contenido de R_3 en R_1 y R_2 .

Barra de Información (Tercer Estado).

La transferencia simultánea en muchos casos no es necesaria y en otros puede reemplazarse por una transferencia secuenciada, con lo que disminuye la complejidad del circuito. Para esto se deben conectar las Salidas de los Registros a una "Barra de Información" (BUS):




Figura 6-39.

y a su vez la barra debe conectarse a las entradas de todos los registros:




Figura 6-40.

La conexión directa de las salidas de los registros entre sí, sólo es posible con la tecnología actual si se emplean Compuertas de salida de Tres Estados.

Estas compuertas (sean del tipo Inversor, NO-O, NO-Y, etc.) poseen además de las entradas clásicas de variables, una entrada denominada de "Habilitación de Salida" y cuya función es, si está activa, la de "conectar" la salida.

Con el agregado de esta entrada nos encontramos frente a compuertas especiales que presentan tres estados posibles:

- Estado 0 Lógico
- Estado 1 Lógico
- Estado "Desconectado" (D)

Así, para la compuerta Inversora de tres estados que se representa de la manera siguiente:




Figura 6-41.

E	Hs	S
0	1	1
1	1	0
X	0	D

(X = 0 ó 1)

El estado desconectado lo podemos imaginar como un corte en el terminal de salida toda vez que la entrada Hs (Habilitación de salida) está inactiva ($Hs = 0$)




Figura 6-42.

Si "la compuerta se encuentra aislada", el estado X de la entrada E, implica "indiferente". Es decir, la salida S se muestra indiferente al estado de entrada en el caso que $Hs = 0$.

He aquí a título de ejemplo la representación de una compuerta NO INVERSORA de tres estados:




Figura 6-43.

E	Hs	S
0	1	0
1	1	1
X	0	D

y la de una compuerta NO-Y de tres estados




Figura 6-44.

E1	E2	Hs	S
0	0	1	1
0	1	1	1
1	0	1	1
1	1	1	0
X	X	0	D

Los registros cuyas salidas deben conectarse a una barra de Información deben poseer el "Tercer Estado" representándose los mismos de la manera siguiente:





Figura 6-45.

Obsérvese la presencia del triángulo que indica TRES ESTADOS.
El siguiente esquema muestra la conexión de tres registros de este tipo a una barra de Información:




Figura 6-46.

Con este sistema si, por ejemplo, se desea "copiar el contenido de R₂ en R₁" se debe conectar la salida de R₂ a la barra (Hs₂ = 1), mantener desconectados R₁ y R₃ (Hs₁ = Hs₃ = 0) y habilitar las entradas de R₁ haciendo C₁ = 1. Simplificando la representación:




Figura 6-47.

Habilitación de entradas.

A las básculas D que componen los registros se les agrega una habilitación de entradas He que, cuando está en cero, impide que el pulso C (que por lo general proviene del Generador de Pulsos) provoque el ingreso del dato.

Agregando entonces la Habilitación de Entradas a cada uno de los registros y uniendo las entradas C, el esquema anterior se convierte en el siguiente:




Figura 6-48.

Ahora si se quiere copiar R₂ en R₁ se debe conectar la salida de R₂ con la barra (haciendo Hs₂ = 1) y al mismo tiempo autorizar el ingreso a R₁ (haciendo He₁ = 1).

Con este estado la presencia del pulso C provoca la transferencia.

Conexión Salida de los Registros a Varias Barras.

Si un registro debe conectarse a más de una barra, la solución más conveniente es emplear compuertas de tres estados exteriores al registro. Véase el ejemplo siguiente de un registro cuyas salidas deben conectarse a 2 barras denominadas B₁ y B₂ :




Figura 6-49.

En el ejemplo el registro no posee salidas de 3 estados administrándose la información que llega a las barras mediante puertas no inversoras de tres estados exteriores al mismo.
Transferencia de Información entre Barras.

Otra aplicación que ofrece la tecnología de tres estados se puede observar a continuación:




Figura 6-50.

Habilitando las compuertas [1] se transmite información desde B₁ a B₂ y desde B₂ a B₁ cuando se habilitan las compuertas [2].

Registros de desplazamiento.

Estos registros están constituidos por biestables que se conectan entre sí de modo tal que cuando se aplica una señal de sincronismo, que por lo general se denomina orden de desplazamiento, el estado de cada uno debe transferirse al siguiente.

Dicho de otro modo, cada biestable "copia" el estado del que le precede. Por lo tanto, los biestables que constituyen estos registros deben ser del tipo AMO-ESCLAVO para permitir que durante la aplicación de una orden de desplazamiento cada uno de ellos pueda recibir el estado del que le antecede y entregar su estado al que le sucede.

Primer Ejemplo: Registro de desplazamiento con entrada y salida serie.

Supongamos que deseemos construir registros de desplazamiento de 4 bits en los que la información ingresa y egresa en forma seriada.

Elegimos biestables del tipo D AMO-ESCLAVO, con puesta a cero directa.

Se representa a continuación el esquema del registro propuesto:




Figura 6-51.

Ck = Orden de Desplazamiento R = Puesta a cero General

El mismo posee una puesta a cero general R para permitir la fijación de un estado inicial cero para todos los biestables; una entrada serie Es de datos y una salida serie Ss de datos.

El esquema temporal siguiente muestra la carga seriada de los bits b₀=1, b₁=1, b₂=0 y b₃ = 1 en sincronismo con la orden de desplazamiento




Figura 6-52.

En la columna (*) del esquema temporal se aprecia que luego del cuarto pulso T la carga ha sido completada es decir Q₀ = b₀, Q₁ = b₁, Q₂ = b₂ y Q₃ = b₃.

Si no se desea que haya un nuevo desplazamiento con el que se provoque la salida del primer bit que ingresó y la entrada de uno nuevo, la orden de desplazamiento debe ser detenida.

Se presenta a continuación un esquema de bloque del registro estudiado:




Figura 6-53.

Segundo Ejemplo: Registro de Desplazamiento con Entrada y Salida Serie y Habilitación de Entrada. Para la realización de este registro usaremos biestables J-K A/E.




Figura 6-54.

Este registro posee una señal de habilitación He que cuando vale 1 habilita la entrada Es y conecta los biestables. Siendo ésta la única diferencia funcional con relación al primer ejemplo. La representación esquemática es la siguiente:




Figura 6-55.

Registro de desplazamiento con entrada y salida serie.

Tercer Ejemplo: Registro de Desplazamiento Entrada y Salida paralela

Muy frecuentemente las aplicaciones de los registros de desplazamiento requieren que posean entrada paralela y/o salida paralela de datos. Veremos a continuación un ejemplo de cómo podemos construir un registro de desplazamiento que posea además de la entrada y la salida en serie, entradas y salidas paralelas:




Figura 6-56.

Para su realización hemos empleado biestables del tipo D A/E con entradas directas de puesta a uno (S) y puesta a cero (R). Las compuertas intersección permiten el ingreso de los 4 bits del dato toda vez que la señal de habilitación He vale 1.

Al registro visto podemos representarlo esquemáticamente de la siguiente manera:




Figura 6-57.

Con este registro pueden realizarse aplicaciones básicas tales como:

- Entradas serie / salida paralelo
- Entradas paralela / salida serie
- Rotación de un dato por conexión de Ss con Es

Cuarto Ejemplo: Registro de Desplazamiento reversible

En los ejemplos examinados, la información se desplaza en el registro sólo en un sentido. En los casos considerados el sentido adoptado ha sido de izquierda a derecha. Existen aplicaciones para las cuales conviene que en el registro pueda desplazarse la información en ambos sentidos. En este caso al registro se lo denomina de desplazamiento reversible.

Supongamos que deseamos diseñar un registro de este tipo, partiendo del registro de desplazamiento visto en el ejemplo primero. Al mismo, debemos agregar las conexiones que permitan un desplazamiento de derecha a izquierda y las compuertas que autoricen el funcionamiento reversible.

En el esquema siguiente se presentan las conexiones que permiten el desplazamiento de derecha a izquierda:




Figura 6-58.

Comparando este esquema con el del registro del primer ejemplo, se deduce que para lograr el registro reversible es necesario agregar compuertas intersección controladas por una señal que podemos denominar SENTIDO. Convergamos para la misma:

S = 1 para IZQ -----> DER

S = 0 para DER -----> IZQ

Denominemos además:

- * Ssd y Esd a la salida y entrada serie para desplazamiento de derecha a izquierda.
- * Ssi y Esi a la salida y entrada serie para desplazamiento de izquierda a derecha.

Agregando las compuertas de selección de sentido se obtiene:




Figura 6-59.

Finalmente el esquema anterior puede representarse sintéticamente de la siguiente manera:




Figura 6-60.

Registros Contadores.

La tercer aplicación que nos interesa de los biestables es la de conformar con ellos REGISTROS CONTADORES, es decir, elementos capaces de contar eventos.

Con esta formalidad los biestables deben organizarse de forma tal que el registro resultante progrese de estado en estado, en respuesta a un impulso o evento.

Se denomina MODULO del contador al número de estados que éste atraviesa antes de volver al estado inicial.

Como con un biestable -tal como su nombre lo indica- se puede memorizar dos estados; con "n" biestables se puede disponer de 2^n estados. Si se utilizan todos los estados disponibles el MODULO MÁXIMO resulta ser 2^n .

Primer Ejemplo: Contador de Anillo.

Consideremos el esquema siguiente constituido por biestables D A/E:




Figura 6-61.

El mismo posee dos entradas. La entrada I permite fijar un estado inicial: 1 para Q_0 y cero para los demás biestables.

En la entrada T ingresan los pulsos a contar. Dado que hemos colocado una lámpara testigo en la salida Q de cada biestable podemos con las mismas observar el estado del contador.

Si se fija el estado inicial mediante un pulso I, se observará que con el primer pulso "T", la lámpara "0" se apagará, encendiéndose la lámpara "1". Con el segundo se apagará la "1" y se encenderá la "2". Con el tercero se apagará la "2" y se encenderá la "3". Hasta aquí, podemos decir que el contador que nos ocupa permite contar tres eventos, dado que un cuarto impulso ocasiona su regreso al valor inicial "0".

El esquema siguiente representa su comportamiento temporal:




Figura 6-62.

Siendo éste un contador MODULO 4, la cantidad máxima que puede contar es 3.

El contador de anillo no aprovecha la máxima capacidad de los biestables. En efecto con cuatro biestables el número total de estados es $2^4 = 16$, aprovechándose de ellos con el montaje estudiado sólo cuatro.

Segundo Ejemplo: Contador Johnson.

El montaje de éste es similar al anterior, salvo que:

1. El estado inicial provoca la puesta a cero de todos los biestables.

2. La unión del biestable 3 con el biestable 0 se hace entre D₃ y Q₀




Figura 6-63.

La tabla siguiente muestra el estado que adopta el sistema de biestables y las expresiones lógicas que se requieren para decodificar cada posición:

dec.	Q ₃	Q ₂	Q ₁	Q ₀	rango	
0	0	0	0	0	$\overline{Q_3}$	$\overline{Q_0}$
1	1	0	0	0	Q ₃	$\overline{Q_2}$
2	1	1	0	0	Q ₂	$\overline{Q_1}$
3	1	1	1	0	Q ₁	$\overline{Q_0}$
4	1	1	1	1	Q ₃	Q ₀
5	0	1	1	1	$\overline{Q_3}$	Q ₂
6	0	0	1	1	$\overline{Q_2}$	Q ₁
7	0	0	0	1	$\overline{Q_1}$	Q ₀
0	0	0	0	0	Q ₃	$\overline{Q_0}$

Tabla 6-1.

Tercer Ejemplo: Contador Síncrono de módulo máximo 2ⁿ.

En los ejemplos anteriores los contadores se constituyen mediante registros de desplazamiento en los que los biestables no son empleados en forma económica. En efecto, como ya vimos el contador de anillo es un contador de módulo n. El contador Jonhson, si bien es más eficiente, dado que su módulo es 2.n, requiere un decodificador.

Veremos ahora un contador síncrono - como los dos anteriores - pero con eficiencia máxima pues su módulo es 2ⁿ.

El mismo permite contar en binario puro y su diseño se basa en el uso de biestables J-K AMO-ESCLAVO con las entradas J y K unidas.

Ejemplifiquemos mediante el empleo de 4 biestables, por lo que el módulo resulta 2⁴ = 16, es decir que partiendo del estado cero se puede llegar a contar hasta 15 eventos.

Para comprender entonces el diseño de este contador repasemos primero la tabla siguiente:

Q ₃	Q ₂	Q ₁	Q ₀	dec.
2 ³ (8)	2 ² (4)	2 ¹ (2)	2 ⁰ (1)	
0	0	0	0	0
0	0	0	1	1
0	0	1	0	2
0	0	1	1	3
0	1	0	0	4
0	1	0	1	5
0	1	1	0	6
0	1	1	1	7
1	0	0	0	8
1	0	0	1	9
1	0	1	0	10
1	0	1	1	11
1	1	0	0	12
1	1	0	1	13
1	1	1	0	14
1	1	1	1	15

Tabla 6-2.

Como ya hemos visto, la misma, representa en forma ordenada los primeros 16 números binarios. Observamos en la tabla que:

- 1 - En las columnas de menor significación, es decir la correspondiente al peso 2⁰, el bit cambia de valor con cada cuenta.
- 2 - En la columna siguiente, la del peso 2¹ el bit cambia de valor en la cuenta que sigue a aquella en la que el bit del peso 2⁰ alcanza el valor 1.
- 3 - En la columna del peso 2² el bit cambia de valor en la cuenta que sigue a aquella en la que los bits de las dos columnas de menor significación alcanzan simultáneamente el valor 1.
- 4 - En las columnas de peso 2³ ocurre lo mismo pero con las tres columnas de menor significación.

Concluimos que el bit de una columna determinado cambia de valor en la cuenta que sigue a aquella en la que los bits de las columnas de menor significación alcanzan simultáneamente el valor 1.

Teniendo en cuenta lo dicho surge el siguiente diseño del contador síncrono modulo 2ⁿ:




Figura 6-64.

Cada biestable J-K-A/E representa al estado de una columna. Se puede corroborar fácilmente que para que cada uno de ellos cambie de estado, los que le preceden deben encontrarse en el estado 1. La compuerta C₁, si bien no es necesaria, se la emplea para poder generalizar y normalizar el diseño. Se presenta a continuación un gráfico temporal en el que se puede observar las conmutaciones de los biestables para los primeros 8 impulsos o eventos.




Figura 6-65.

ESTRUCTURA DE LOS SISTEMAS DIGITALES.

El reloj en los sistemas digitales.

En la figura 6-66 se representa un esquema genérico de un sistema digital arbitrario, constituido por bloques con circuitería combinacional y secuencial. Un bloque adicional -el reloj-, genera una serie de pulsos que permiten regular la actividad del sistema. Entre dos pulsos de reloj, los biestables se mantienen inalterados; entonces, las salidas del sistema (S) resultan funciones de las entradas (E) y de los estados de los biestables (x), es decir: $S = S(E, x)$. Además de generar las salidas S, el circuito combinacional también genera nuevas entradas para controlar los biestables (x_e); pero los estados x solo podrán cambiar cuando arriben al sistema las señales de reloj (ck). De este modo, las modificaciones de los estados de los biestables y de las salidas del sistema digital ocurrirán siempre en concordancia (sincronismo) con los pulsos del reloj.




Figura 6-66: Esquema genérico de un sistema digital

Características de la onda de reloj.

Desde el punto de vista constructivo, el reloj es un circuito electrónico constituido básicamente por dos módulos: un oscilador de frecuencia muy estable, y un circuito conformador de la onda de salida deseada (usualmente, una serie de pulsos rectangulares y equiespaciados en el tiempo). En la figura 6-67 se representan sólo 5 pulsos correspondientes a una salida típica de reloj (ck) en función del tiempo (t). En cada pulso se identifican dos flancos (uno ascendente y otro descendente), que evolucionan entre los dos estados lógicos posibles adoptados por Ck (0 y 1). Se denomina periodo (T) del reloj al tiempo que transcurre entre la aparición de dos flancos ascendentes consecutivos. Dada la regularidad de la onda Ck, la frecuencia del reloj es la inversa del período, es decir $f = 1/T$.

NOTA: en ondas periódicas de periodo T, suele establecerse la siguiente equivalencia angular:

$1\ T \equiv 360^\circ \equiv 2\ \pi\ \text{rad}.$

Otras unidades: $1\ \mu\text{s}$ (microsegundo) = $10^{-6}\ \text{s}$

$1\ \text{ns}$ (nanosegundo) = $10^{-9}\ \text{s}$

$1\ \text{Hz}$ (Hertz) = $1\ \text{s}^{-1}$

$1\ \text{Mhz}$ (Megahertz) = $10^6\ \text{Hz}.$

Ejemplo: Si $T = 0,1 \mu s = 10^{-7} s$; entonces $f = 1/T = 10 \text{ Mhz}$. Esto significa que hay 10 millones de pulsos en transcurso de 1 segundo.




Figura 6-67: Características de la onda de reloj.

En los circuitos sincrónicos, los pulsos del reloj determinan los instantes en que pueden producirse cambios en los estados lógicos de los biestables. En tales circuitos, dichos cambios ocurrirán siempre en concordancia con uno de los flancos de los pulsos (por ej., con el flanco ascendente si el biestable "dispara" por flanco ascendente).

Clasificación de los sistemas digitales.

Sistemas digitales de fase simple y de fase múltiple.

En un sistema digital (SD), el reloj permite sincronizar el funcionamiento de los biestables. Sin embargo, no necesariamente todos los biestables del sistema deben estar sincronizados con la misma señal de reloj. En la figura 6-68 se representan dos SDs diferentes. La 6-68a esquematiza un SD de fase simple, en el cual todas las modificaciones de los estados lógicos de los biestables se producirán en concordancia con la única señal de reloj C_0 . En la figura 6-68b, se muestra un SD de fase múltiple, donde se utilizan 3 señales de reloj diferentes: C_0, C_1, C_2 . En este último caso, es importante notar que las 3 señales tienen la misma frecuencia; pero difieren en sus fases de manera que, en cada instante de tiempo, sólo una de las señales tiene estado lógico igual a 1. El SD contará con 3 conjuntos de biestables que podrán modificar sus estados en concordancia con alguna de las 3 señales de reloj.




Figura 6-68: Sistemas digitales de fase simple y fase múltiple.

Sistemas digitales sincrónicos y asincrónicos.

En la Figura 6-69 se representa un SD sincrónico de fase simple, compuesto por dos subsistemas sincrónicos. Alternativamente, dicha figura puede representar a un sistema sincrónico que forme parte de un sistema asincrónico mas grande. Ambos subsistemas sincrónicos están regulados por la misma señal de reloj C_0 ; y, entonces, todos los biestables del sistema deben cambiar sus estados lógicos en el mismo instante de tiempo. Del punto de vista del diseño de ambos subsistemas, las entradas de cualquier biestable del subsistema A pueden ser funciones de las salidas de cualquier puerta lógica o biestable del subsistema A y/o B. Análogamente, las entradas de cualquier biestable del subsistema B pueden se funciones de las salidas de cualquier puerta lógica o biestable del subsistema A y/o B. Es decir, los dos subsistemas sincrónicos forman un sistema sincrónico global; y en todo sistema sincrónico "todo elemento puede mirar a cualquier otro".





Figura 6-69: Sistema digital sincrónico de fase simple



a) ambos subsistemas asincrónicos b) un subsistema asincrónico y otro sincrónico

Figura 6-70: Sistemas digitales asincrónicos de fase simple.

En la figura 6-70 se representan dos Sds asincrónicos de fase simple. En la 6-70.a) se considera que el sistema asincrónico global está compuesto por dos subsistemas asincrónicos. En tal caso, ninguno de los subsistemas puede utilizar como entradas las salidas de los biestables y/o de las puertas lógicas del otro subsistema. Si así se hiciera, se correría el riesgo de recibir un cambio en la señal de entrada a los biestables anticipado a la transición de las entrada de reloj, lo que podría conducir a un estado ambiguo de la salida. En la 6.70.b) se muestra un sitema asincrónico compuesto por un subsistema asincrónico y otro síncronico. En este caso, el sistema global puede funcionar en forma eficaz aún cuando el subsistema síncronico reciba información de cualquier parte del sistema, incluso de subsistema asincrónico.

Veamos ahora algunos ejemplos de SDs de fase múltiple. Un caso particular de un SD de dos fases es el de los biestables amo-esclavo, donde el biestable esclavo "mira" al amo y "dispara" por flanco descendente de la señal de reloj. A su vez, en algunos biestables (como el J-K), la entrada al biestable amo depende de la salida del esclavo; y el "disparo" del amo se produce por flanco ascendente de la señal del reloj.




Figura 6-71: Interconexión de dos sistemas digitales asincrónicos mediante dos fases de reloj.

Otro ejemplo de Sds de dos fases se esquematiza en la Figura 6-71, donde se muestra una forma de interconectar dos subsistemas asincrónicos. Por ejemplo, el subsistema A podría incluir circuitería asincrónica y entregar datos al subsistema B. Cuando B recibe datos de A, opera por si mismo, y luego realimenta los resultados a A. La transferencia bilateral de datos requerida entre los dos subsistemas asincrónicos puede realizarse mediante el uso de dos fases de reloj. Entonces, cuando A "mira" a B (en la transición C₀), B se mantiene inalterado; y cuando B "mira" a A (en la transición C₁), A se mantiene inalterado.

Máxima velocidad de operación de los sistemas digitales.

Maxima velocidad del reloj para un circuito síncronico.

En esta sección estudiaremos cómo determinar la velocidad máxima a la que puede operar el reloj, para que un circuito síncronico dado opere confiablemente. La limitación en la velocidad del reloj se debe a los retardos de propagación soportado por las señales en su paso por las compuertas lógicas y los biestables que conforman el circuito; y por el tiempo de "setup" de los biestables (es decir, el tiempo de tolerancia posterior al cambio de una de sus entradas, y anterior a la transición del reloj).

En la figura 6-72 se muestra un bloque de un circuito síncronico genérico conformado por dos biestables y un bloque combinacional con n niveles de puertas lógicas. A partir de lo indicado en la figura, es posible estimar el período mínimo de reloj (T_{min}) y, entonces, calcular la frecuencia máxima (f_{max}) a la que puede operar el reloj. Los cálculos se efectúan a partir de las siguientes relaciones:

$$T_{min} = \text{Máximo retardo de propagación en el biestable} +$$
$$+ n \times \text{Máximo retardo de propagación en las puertas lógicas} +$$
$$+ \text{Tiempo de "setup" del biestable}$$

$$f_{max} = \frac{1}{T_{min}}$$




Figura 6-72: Estimación de T_{min} para el cálculo de la máxima velocidad de reloj en un circuito síncronico.

Máxima velocidad del reloj para un sistema digital.

Analicemos el caso de SD de fase simple que incluye subsistemas asincrónicos y subsistemas síncronicos. La máxima frecuencia de reloj se determina de una forma muy similar a la utilizada para el caso de un

circuito sincrónico, pero ahora se deberá tener en cuenta el efecto del "rippling" de los biestables involucrados.

En la figura 6-73 se muestra su SD cuyo biestable de salida (B4) recibirá una "puesta a 1" cuando el contador asincrónico de 3 bits pase de 7 a 0 (es decir, del estado 111 al 000). Para ello, en el mismo pulso de reloj, los 3 biestables deben cambiar de estado lógico, las señal propagarse por dos niveles de compuertas y producirse el setup de B4.

Para el cálculo de T_{min} , resulta apropiado definir el nivel de "rippling" (**r**) del subsistema asincrónico, que está relacionado sólo con los biestables asincrónicos "vistos" por las compuertas. El valor de r se calcula como el número de retardos de propagación en los biestables que deben ocurrir para que quede precisamente determinada la entrada a las compuertas. Por ejemplo, en la Figura 6-73, $r=3$.




Figura 6-73: Ejemplo del efecto de la circuitería asincrónica en el cálculo de la máxima velocidad de reloj.

En definitiva, el valor de T_{min} en un circuito digital se calcula como:

$$T_{min} = r \times \text{Máximo retardo de propagación en el biestable} +$$
$$+ n \times \text{Máximo retardo de propagación en las puertas logicas} +$$
$$+ \text{Tiempo de "setup" del biestable}$$