

7. MEMORIAS

(edición 2004)

En la unidad temática anterior hemos estudiado los Registros Acumuladores (R.A.) entre las diversas aplicaciones de los biestables.

Dijimos que los R.A. tienen la función de memorizar un conjunto de bits y recordemos que al conjunto de bits memorizados en un R.A. se lo denomina PALABRA.

En esta unidad temática estudiaremos los dispositivos que tienen la función de memorizar Conjuntos de Palabras y que llevan el nombre genérico de MEMORIAS.

En realidad hoy en día la estructura de Memoria de una computadora abarca todo tipo de dispositivo de almacenamiento, dado que el sistema operativo dinámicamente administra la misma moviendo constantemente la información mas utilizada a soportes de acceso rápido (normalmente más costosos y por lo tanto reducidos) y la menos utilizada a los más lentos (más económicos y por lo tanto voluminosos).

Podemos graficar esta jerarquía de las memorias en función del tamaño, costo, rendimiento, como una pirámide:



Figura 7-1

Definiciones:

Mínima unidad de memoria: Se denomina **bit** abreviatura de **binary digit** y soporta un dígito binario.

Mínima unidad direccionable: Son grupos de BITS accesibles simultáneamente, también llamadas posiciones de memoria, que de acuerdo a la cantidad de bits adoptan los nombres: 4 bits, **NIBBLE** (cuarteto), 8 bits, **BYTE** (octeto). Otros agrupamientos no tienen nombres particulares. Dados los códigos actualmente usados que ocupan 8 dígitos para representar un carácter, el Byte es la medida mas comúnmente usada.

Palabra: Puede ser de uno o más bytes, su tamaño esta relacionado con el del bus o canal de datos de entrada/salida y/o la capacidad de los registros.

Direccionamiento: Se denomina así a la **SELECCIÓN** de una determinada posición de la memoria para introducir (Escribir) información en ella o leer lo que contenga.

Capacidad: Si llamamos "m" a la capacidad de la memoria (en bytes), para optimizar la capacidad de selección se hace que "m" sea una potencia de 2. Si "n" es el número de variables binarias necesarias para seleccionar o direccionar "m" palabras resulta: **$m = 2^n$**

Así: Sí $n = 4$ entonces $m = 2^4 = 16$ bytes
 Sí $n = 10$ entonces $m = 2^{10} = 1024$ bytes = 1 Kb

Al valor 1024 por similitud con el sistema decimal se denomina K (Kilo), por ser el valor más próximo a 1000. De aquí surge el Kbyte (Kb) y para mayores capacidades se mide en múltiplos de Kbyte, entonces:

2 Kb 2048 bytes, siendo $n = 11$
16 Kb 16384 bytes, siendo $n = 14$

Además:

1000 Kb = 1048576 bytes = 1 Mb (Megabyte), siendo $n = 20$
1000 Mb = 1 Gb (gigabytes), siendo $n = 30$

Un primer ejemplo Introdutorio.

Supongamos que deseamos construir con biestables una unidad de memoria que posee una capacidad de almacenamiento de ocho palabras de cuatro bits cada una.

Su diseño lógico deberá responder al siguiente esquema de bloque:




Figura 7-2.

Hemos dicho que nuestra U. de M. posee 8 palabras de cuatro bits. La misma consta entonces de 8 Registros Acumuladores, teniendo cada uno de ellos 4 biestables.

Si se desea escribir una información es decir, memorizar 4 bits en uno de los ocho registros Acumuladores disponibles se debe proceder como sigue:

- 1.- Presentar la Información a memorizar en las 4 entradas E₃, E₂, E₁ y E₀
- 2.- Presentar en las líneas de Dirección D₂, D₁ y D₀ el código binario que determina en cuál de los 8 Registros debe ingresar la Información.
- 3.- Emplazar un 0 a la señal de selección de la operación a realizar ESCRITURA / LECTURA
- 4.- Habilitar esta U. de M. mediante un 1 en la entrada "H".




Figura 7-3.

En caso que se desee Leer la Información almacenada en uno de los ocho registros se debe proceder a:

- 1.- Presentar en las líneas de Dirección D₂, D₁ y D₀ el código binario que determina en cual es el registro que se desea Leer.
- 2.- Emplazar un 1 la señal de selección de la operación a realizar ESCRITURA / LECTURA
- 3.- Habilitar esta U. de M. mediante un 1 en la entrada "H".

Un esquema lógico que responde a las especificaciones descriptas se muestra en la Figura 7-3 .

Obsérvese la presencia del decodificador que convierte los bits D₂, D₁ y D₀ denominados bits de Dirección o simplemente Dirección en un nivel 1 sólo para R₀ o R₁ R₇ , obsérvese además que la Unidad de Memoria así direccionada sólo está habilitada por la señal "H".

Sin la presencia de esta señal la U. de M. se encuentra aislada en sus líneas de entrada y salida y no es posible mientras dure esa condición (H = 0) escribir o leer cualquiera de sus registros.

Esta unidad de memoria, que mediante su descripción nos hemos introducido en este tema, se denomina Memoria de Acceso Aleatorio de Escritura/Lectura no simultánea.

Es de acceso aleatorio por cuanto el tiempo que se requiere para acceder a cualquiera de sus registros es el mismo.

Es de Escritura/Lectura no simultánea pues durante un acceso, un solo registro puede ser leído o escrito.

Memorias de Acceso Aleatorio - M.A.A. (RAM, Random Access Memory)

Son aquellas en las que el tiempo de acceso tanto en operación de lectura como de escritura es el mismo cualquiera sea la posición de la memoria a la que se desee acceder.




Figura 7-4.

Del esquema anterior:

n_1 : Bits de información por posición que se desea leer o escribir simultáneamente.

n_2 : Bits de dirección que permiten seleccionar la posición de n_1 bits que se desean leer o escribir simultáneamente.

Selección de E/L: Señal lógica que indica a la M.A.A. si se desea ESCRIBIR O LEER.

Habilitación de E/L : Señal lógica que según su estado autoriza o no la operación de escritura o lectura.

Entrada y Salida de información: Del esquema general se observa la presencia de una barra para ENTRADA y de una barra para SALIDA de la información.

Alternativas para la organización de la decodificación de la dirección.




Figura 7-5.

Hemos visto que la selección de una palabra se realiza mediante n bits de dirección que son las variables de entrada a un decodificador.

Éste, ya sabemos, es un sistema combinacional, que tiene un N° de salidas igual al de combinaciones posibles de las variables de entrada, activando para cada combinación de las variables de entrada una y sólo una de las variables de salida.

La organización más simple del sistema de direccionamiento se aprecia en el esquema siguiente, organización esta que se denomina "Organización lineal o por palabra"

Su inconveniente: el número de conexiones de direccionamiento crece linealmente con el número de posiciones. Así para 12 bits de direcciones, $n_2=12$ y entonces: $2^{n_2} = 4096$ conexiones.

Una organización más compleja pero que reduce el número de conexiones es la denominada ORGANIZACIÓN POR COINCIDENCIA:




Figura 7-5.

Su ventaja: reduce el número de conexiones. Así para 12 bits de direcciones resulta:

$$2^{n_2/2} + 2^{n_2/2} = 2^6 + 2^6 = 128 \text{ conexiones}$$

Mucho menor que 4096 conexiones resultantes con Organización Lineal.

Otra forma de ver la aplicación es mediante filas y columnas, la fila la selecciona "X" y la columna la selecciona "Y".

Veamos un ejemplo de una memoria direccionada por 4 dígitos binarios (16 registros) que tendría $2^4 = 16$ conexiones en una organización lineal y sólo $2^2 + 2^2 = 8$ conexiones en la organización por coincidencia.




Figura 7-7.

MEMORIAS ACTIVAS:

Son aquellas que durante el funcionamiento del computador, pueden ser escritas y leídas. En la actualidad son volátiles, es decir, pierden la información guardada desde el momento en que se les corta la energía.

En la actualidad se usan dos diferentes tipos estas memorias las estáticas y las dinámicas.

RAM estática (SRAM): Esta construida en base a semiconductores (biestables), se emplea cuando el tamaño de la memoria necesario es pequeño (Ej.: 1 Mbyte), dado que su costo es superior al de la RAM dinámica.

RAM dinámica (DRAM): Son mucho más económicas que las SRAM y por ello son utilizadas cuando se necesita mayor capacidad de memoria. El método de acceso es el mismo pero la diferencia es que el soporte físico son capacitores integrados y solo pueden retener la información durante 2 o 4 ms (milisegundos). Después de 2 o 4 ms, hay que 'refrescar' por completo el contenido de la memoria, porque los capacitores, que almacenan el 1 o 0 lógico, pierden sus cargas. Los ciclos de refrescos se logran mediante un ciclo de lectura, escritura o uno especial de refresco, que no lee ni escribe datos. El ciclo de refresco es interno de la DRAM y se logra mientras funcionan otros componentes del sistema. Esto se denomina refresco oculto, transparente o a veces robo de ciclo. El uso de este tipo de memoria representa una perdida del tiempo de la computadora poco significativo en relación al menor costo de la misma.

MEMORIAS PASIVAS (ROM):

Si bien la modalidad de acceso es igual a las memorias de acceso aleatorio, estas memorias se diferencian de las anteriores en que no son volátiles, es decir no se borran aunque se desconecte la alimentación.

En la memoria ROM (**R**ead **O**nly **M**emory o memoria de sólo lectura) se almacenan en forma permanente programas y datos que residen en el sistema y que no deben cambiar cuando se corta la corriente.

La ROM esta disponible en la actualidad en varias configuraciones:

ROM propiamente dicha es programada en el momento de su fabricación en base a información proporcionada por el cliente y no puede ser modificada. Se utiliza un negativo fotográfico (mascara) para controlar las conexiones eléctricas en el circuito. Se requiere una mascara especial para cada conjunto diferente de información a ser almacenada, lo que hace que este tipo de memoria sea conveniente sólo si se encarga en grandes cantidades.

La figura 7.8 muestra la estructura de una ROM bipolar. Contiene 16 celdas de memoria colocadas en 4 renglones (registros) de 4 celdas cada uno. Cada celda está formada por un transistor bipolar conectado en configuración de colector abierto (entrada en la base, salida en el emisor). Nótese que algunos transistores tienen sus bases conectadas a la línea y otros no, esto es lo que determina que la celda sea igual a 1 (conectado) o 0 (abierto).

Dado que a un tiempo sólo puede estar habilitado un solo renglón, todas las celdas correspondientes a una misma posición de un registro pueden ser conectadas a una salida común.




Figura 7-8.

PROM se programan una vez fabricadas. La estructura de estas memorias es muy parecidas, la diferencia esta en que en la base de los transistores se coloca un fusible de nichrome o de oxido de silicio (ver figura 7-9). Este tipo de memoria se entrega con todos los fusibles intactos (todas las celdas valen 1) y el usuario cortando o quemando selectivamente los fusibles la va programando. Esta tarea se realiza electrónicamente haciendo pasar un pulso de alto voltaje (10 - 30 V) en el fusible que se desea quemar (pasa a valer 0), actualmente no son muy utilizadas. Estas memorias se pueden programar una sola vez, es decir que si se comete un error de programación o se desea modificar un programa la memoria debe ser reemplazada en su totalidad.




Figura 7-9.

EPROM es un tipo ROM que se puede programar y borrar. Se utiliza cuando se debe cambiar la programación a menudo o cuando hay poca demanda de la misma. Para borrar este tipo de memoria, se la debe exponer a luz ultravioleta de alta intensidad. El inconveniente que tiene es que el proceso de borrado afecta a la totalidad de la memoria, es decir se borra complementamente y debe ser programada nuevamente, completamente.

EEPROM (ROM programable y eléctricamente borrrable). Su característica es muy parecida a la EPROM, la diferencia radica en que como el borrado no realiza por exposición a luz ultravioleta sino mediante cargas eléctricas, se puede seleccionar los registros que se desean borrar.

Otros tipos, más nuevos, de memorias que podríamos denominar *mayormente de lectura*, son las memorias *flash*, y encontramos entre ellas la EARM (eléctricamente alterable) o NOVRAM (RAM no volátil). Estos dispositivos de memoria se pueden borrar por acción eléctrica en el sistema, pero se requiere más tiempo para bórralas que una RAM normal.

Dispositivos Lógicos Programables (PLD).

La misma tecnología que se utiliza para confeccionar las memorias ROM programables se utiliza para el desarrollo de los dispositivos lógicos programables o arreglos lógicos programables. La idea básica es proporcionar circuitos integrados con lógica combinatorial AND y OR en los cuales se puedan programar funciones lógicas fundiendo o no fusibles.




Figura 7-10.

Cada una de las líneas de productos están conectadas mediante una conexión fusible a la entrada de una compuerta OR. Interrumpiendo apropiadamente alguna de esta conexiones se logra programar las diferentes funciones deseadas. Por ejemplo:

Con todas las conexiones intactas, $O_1 = \overline{A} \cdot \overline{B} + \overline{A} \cdot B + A \cdot \overline{B} + A \cdot B$

Si interrumpimos la conexión 1 y 4, $O_1 = 0 + \overline{A} \cdot B + A \cdot \overline{B} + 0 = \overline{A} \cdot B + A \cdot \overline{B}$

Simbología del PLD.

El ejemplo de la figura 7-11 sólo tiene dos variables de entrada y el diagrama ya es bastante denso, es por eso que los fabricantes adoptaron una simbología especial para representar el circuito de estos dispositivos. En lugar de trazar una línea por cada conexión, se traza una sola por modulo AND o OR que pasa por todas las posibles entradas. Si en la intersección de esa línea con la entrada hay una cruz (X) es una conexión fusible. Si hay un punto (•) es una conexión alambrada, no se puede modificar. La ausencia de alguno de estos símbolos indica que no existe conexión alguna.




Figura 7-11.

En el mercado existen circuitos integrados en donde esta alambrado el arreglo AND y con fusible el OR, la inversa , ósea con fusible el arreglo AND y alambrado el OR o con fusible ambos arreglos.

Memorias de Acceso Serie (M.A.S.)

Son aquellas en las que el tiempo que tarda en accederse para escribir o leer una información en una determinada posición depende de las situación física de esta en el interior de la memoria.




Figura 7-12.

Para ESCRIBIR: La información debe pasar por todas la posiciones que preceden a la posición pretendida.

Para LEER: La información debe pasar por todas la posiciones que siguen a la posición pretendida.

Veremos dos formas principales de organizar la información en Memorias de Acceso Serie (M.A.S.).

1) Organización en Serie de los bits: En esta se colocan en serie las posiciones y los bits de cada posición.




Figura 7-13.

Este esquema representa 2^{n_2} posiciones de n bits, siendo el número total de bits $2^{n_2} \cdot n_1$. A esta organización le corresponde el diagrama de bloques:




Figura 7-14.

2) Organización paralela de los bits: En esta organización se colocan en serie las posiciones mientras que los bits de cada posición se colocan en paralelo.




Figura 7-15.

que puede condensarse en el siguiente diagrama de bloque:




Figura 7-16.

LIFO - FIFO.

Los ejemplos anteriores referentes a memorias de acceso secuencial fueron mostrados sobre una memoria con organización FIFO (**F**irst **I**n **F**irst **O**ut), es decir que el primer dato en entrar a la memoria es el primero en ser accedido. Este tipo de memoria también puede ser estructurada con una organización del tipo LIFO (**L**ast **I**n **F**irst **O**ut), es decir que el ultimo dato en ingresar a la memoria es el primero en ser accedido. A esta ultima organización responde la memoria de **pila de datos** y el diagrama tiene el siguiente formato:




Figura 7-17.

Memoria de Pila.

Si bien las memorias secuenciales fueron creadas debido a que por su lógica de funcionamiento eran mucho mas económicas que las memorias de acceso directo, solo podían ser utilizadas para ciertos fines específicos como por ejemplo la resolución de ecuaciones expresadas en notación polaca y el almacenamiento de punteros de retorno en los llamados de programa a un subprograma.

En la actualidad esta lógica de memoria de pila es utilizada para almacenar punteros de retorno, pero no esta soportado físicamente en una memoria secuencial. Si no que se simula la misma en un sector de la memoria RAM, y en lugar de correr la información en un sentido u otro, lo que modifica es un puntero que apunta a lo que seria el registro tope de la pila. Ahondaremos en este punto, cuando veamos la lógica de llamado de un programa a un subprograma en la siguiente unidad.

La memoria Rambus.

Un caso específico de estudio es el desarrollado por Rambus para dar solución a uno de los mayores problemas que existen en el diseño de una memoria.

Como ya hemos visto cuando se direcciona un registro de memoria, la transferencia desde su posición física al registro de salida o viceversa se realiza a través de un bus paralelo, de la cantidad de vías que tenga el bus depende la cantidad de información que se puede transmitir simultáneamente en un ciclo de reloj.

El mayor inconveniente en estos casos es la integración de una considerable cantidad de vías en un circuito, reduciendo al máximo la posibilidad de error por efecto de radiofrecuencia.

La salida de Rambus es incrementar la velocidad del controlador de memoria (por ejemplo para un procesador que trabaja con un reloj de 100 Mhz usar una señal externa de 800 Mhz.) y multiplexar en una salida de 64 bits, 8 señales de 8 bits cada una.