

## **Universidad ORT**

## Obligatorio 2 - Diseño Digital

FACULTAD DE INGENIERÍA

Agustín Costábile (281288) Mateo Silva (282489) Luca Stefanoli (285859)

Profesores: Diego Sáez, Gonzalo Díaz

30 de noviembre de 2023

# Índice

1.	Introducción	1
2.	Especificaciones del sistema	1
3.	Diagrama de caja negra	2
4.	Diagrama de bloques	3
5.	Esquemático	4
6.	Explicación	4
	6.1. <i>Counter</i>	5
	6.2. Seven segment display (1)	7
	6.3. ContadorSel	8
	6.4. <i>Led display</i>	10
	6.5. <i>Timer</i>	11
	6.6. ContadorVel	13
	6.7. <i>Alarma</i>	14
	6.8. Signal selector	15
	6.9. 16 to 7 Segment	17
	6.10. FewLeftAlarm	19
	6.11. Alarm ignite	20
	6.12. ResetBox	21
	6.13. <i>Clocks</i>	23
7.	Asignaciones	24
8.	Opcionales	25
	8.1. Opcional A	25
	8.2. Opcional B	26

9.	Anexos	27
	9.1. Enlace al vídeo, Opcional A	27
	9.2. Enlace al vídeo, Opcional B	28

#### 1. Introducción

En este archivo se encuentra la documentación de la materia de Diseño Digital. Dicho obligatorio consiste en el diseño en *VHDL* de un sistema de control de un estacionamiento. Se simula un sensor en cada cubículo, siendo 10 en total, siendo en este trabajo cada sensor igual a un *switch* de la placa Altera, desde SW0 a SW9, que simboliza un estado ocupado con la posición alta de valor lógico '1', y la posición baja representa un estado libre. Además, se utilizarán los LEDs presentes en las placas para facilitar la nevegación entre menúes, así como se utilizarán los cuatros displays de siete segmentos disponibles. Para la realización del diseño, se planteó una solución que divida el problema en pequeños bloques, que trabajen de forma interconectada, derivando de esta forma las tareas de una forma controlada, buscando siempre la mayor eficiencia posible.

### 2. Especificaciones del sistema

El sistema implementado se realizó para que funcione de la siguiente manera: Los dos displays de derecha de la placa (HEX\_0 y HEX\_1), muestran en cada instante de funcionamiento la cantidad de lugares libres, con un máximo de 10, y un mínimo de 0. Por otra parte, los dos displays de la izquierda(HEX\_2 y HEX\_3) se ven delegados a la muestra de numerosas funciones. Estas funciones son accesibles mediante la navegación de un menú, dicha navegación esta controlada por medio del botón SEL (BUTTON1). Además, la posición del menú a la cual se esta accediendo esta dada por los LEDs en la placa, desde LED9 hasta LED0, aunque cabe destacar que la posición undécima esta representada por el encendido de los LEDs 9,8,7,6 y 5, mientras que la duodécima se representa con el encendido de los LEDs 4,3,2,1 y 0. Las posiciones 9 a 0 del menú corresponden a la muestra de la función de tiempo, que contabiliza el tiempo que cada switch ha estado en alto, correspondiendo el número de switch con el numero de LED. Además, la función 11 corresponde al registro de la cantidad de vehículos que han ingresado al comercio desde que se encendió la alimentación, una observación pertinente es que en este contador no están considerados los vehículos que ya estaban en el estacionamiento, es decir, si ya hay 3 espacios ocupados al momento del encendido, esta función no los contemplará. Por otra parte, la duodécima y última función, es la encargada del sistema de alarmas, esto consiste de un valor variante entre 0 y 99 interpretado como el umbral de alarma. Dicho umbral puede ser aumentado o disminuido con el uso de los botones INCR (BUTTONO) y DECR(BUTTON2). Otro aspecto constructivo a considerar es la activación de la alarma, dicho estado esta representado por el punto decimal del más extremo de los displays de siete segmentos, siendo este el HEX\_3 También es necesario destacar que la navegación del

menú es cíclica, es decir, una vez se llega al último estado, la próxima iteración dirige al primero. Por último una pulsación prolongada del botón SEL (*BUTTON1*) funciona como un reset de la placa, es decir, todos los contadores de uso vuelven a 0, así como el contador de visitas; dejando el umbral de alarma a su estado por defecto, 45.

### 3. Diagrama de caja negra

Si se busca abstraer el problema planteado lo máximo posible, se puede llegar a lo mostrado en la figura XX, siendo esto el diagrama de caja negra. Dicho diagrama facilita la visualización de los parámetros de entrada o *inputs* así como los de salida o *outputs*. En el caso discutido, se puede observar que la todos los datos a manejar estan dados por... A su vez, se buscó implementar una resolución que cumpla todos los aspectos pedidos por letra minimizando la cantidad de salidas, ya que esto facilitaria hipoteticas conexiones.




Figura 1: Diagrama de caja negra

## 4. Diagrama de bloques

Debido al gran número de funciones requeridas al sistema, se buscó dividir el problema en distintos bloques, delegando de esta forma las responsabilidades. Si bien cada bloque puede en si mismo contener múltiples instancias, se busca una agrupación coherente, que sea abarcativa de la función de debe cumplir, esto con el fin de mantener el orden y la eficiencia.




Figura 2: Diagrama de bloques

## 5. Esquemático

Lo mostrado en el diagrama de bloques(Figura 2) corresponde a una simplificación, ya que cada uno de estos bloques se vieron implementados usando múltiples símbolos. El esquemático completo refiere a lo mostrado en la figura 3.




Figura 3: Esquemático completo

## 6. Explicación

Con el fin de explicar el funcionamiento completo, se va a describir la operación de cada bloque mostrado en el diagrama de bloques, expandiendo individualmente en los símbolos que se ven involucrados en su funcionamiento.

#### 6.1. Counter

El símbolo Counter toma como entrada una señal de clk, en este caso la nativa de la placa correspondiente a 50MHz, y un array de 10 posiciones llamado Switches [0..9] que esta asignado a cada uno de los switches de la placa. El símbolo esta encargado de enviar un numero binario, count [3..0] que corresponda a la cantidad de posiciones altas que tenga el array previamente mencionado, cada actualización ocurre en el pulso clk.




Figura 4: Símbolo *Counter* 

El código utilizado es el siguiente:

```
1 library IEEE;
2 use IEEE.STD_LOGIC_1164.all;
  use IEEE.STD_LOGIC_ARITH.all;
 use IEEE.STD_LOGIC_UNSIGNED.all;
  entity SwitchCounter is
    Port (
      clock : in STD_LOGIC;
      reset : in STD_LOGIC;
      switches : in STD_LOGIC_VECTOR(9 downto 0);
      count : out integer range 0 to 15
    );
  end entity;
14 architecture Behavioral of SwitchCounter is
    type State is (S0, S1, S2, S3, S4, S5, S6, S7, S8, S9,S10);
15
    signal next_state: State;
17
    signal switch_count : integer range 0 to 15;
18
20 begin
21
    process (clock, reset)
    begin
22
      if reset = '1' then
23
24
        next_state <= S0;</pre>
        switch_count <= 0;</pre>
25
```

```
elsif rising_edge(clock) then
          case next_state is
27
            when SO =>
28
              if switches(0) = '0' then
                 switch_count <= switch_count + 1;</pre>
30
              end if:
31
              next_state <= S1;</pre>
33
            when S1 =>
34
              if switches(1) = '0' then
                 switch_count <= switch_count + 1;</pre>
36
37
              end if;
              next_state <= S2;</pre>
39
            when S2 \Rightarrow
40
              if switches(2) = '0' then
                 switch_count <= switch_count + 1;</pre>
42
              end if;
43
              next_state <= S3;</pre>
44
45
            when S3 =>
46
              if switches(3) = '0' then
                 switch_count <= switch_count + 1;</pre>
48
              end if;
              next_state <= S4;</pre>
50
51
            when S4 \Rightarrow
              if switches(4) = '0' then
53
                 switch_count <= switch_count + 1;</pre>
54
              end if;
55
              next_state <= S5;</pre>
56
57
            when S5 =>
58
              if switches(5) = '0' then
59
                switch_count <= switch_count + 1;</pre>
60
              end if;
61
              next_state <= S6;</pre>
63
            when S6 =>
              if switches(6) = '0' then
                 switch_count <= switch_count + 1;</pre>
66
              end if;
67
              next_state <= S7;</pre>
```

```
when S7 =>
70
              if switches(7) = '0' then
                 switch_count <= switch_count + 1;</pre>
73
              end if;
              next_state <= S8;</pre>
74
75
            when S8 =>
76
              if switches(8) = '0' then
                 switch_count <= switch_count + 1;</pre>
              end if;
              next_state <= S9;</pre>
80
            when S9 =>
82
              if switches(9) = '0' then
83
                 switch_count <= switch_count + 1;</pre>
              end if;
85
              next_state <= S10;</pre>
86
            when S10 =>
88
               count <= switch_count;</pre>
89
               switch_count <= 0;</pre>
              next_state <= S0;</pre>
            end case;
          end if;
93
       end process;
94
95 end architecture Behavioral;
```

### **6.2.** Seven segment display (1)

Este símbolo es encargado del pasaje de un numero binario de 4 dígitos, en este caso el saliente del bloque anteriormente descripto, y expulsar una señal binaria de 14 dígitos que contenga la codificación de dos módulos de 7 segmentos. A fines prácticos, se asigna cada valor de este *array* de salida a su correspondiente segmento del *display*.



Figura 5: Símbolo Seven segment display(1)

El código utilizado es el siguiente:

```
1 library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
3 use IEEE.STD_LOGIC_ARITH.ALL;
5 entity SevenSegmentDisplay is
    Port (
      clk : in STD_LOGIC;
      reset : in STD_LOGIC;
      binary_input : in STD_LOGIC_VECTOR(3 downto 0);
      segment_output : out STD_LOGIC_VECTOR(13 downto 0)
    );
13 end SevenSegmentDisplay;
  architecture Behavioral of SevenSegmentDisplay is
    signal segment_data : STD_LOGIC_VECTOR(13 downto 0);
17 begin
18
    process(clk, reset, binary_input)
19
      begin
20
             case binary_input is
             when "0000" => segment_data<= "011111110000000";</pre>
             when "0001" => segment_data<= "00001100000000";</pre>
23
             when "0010" => segment_data<= "10110110000000";</pre>
             when "0011" => segment_data <= "10011110000000";</pre>
             when "0100" => segment_data <= "11001100000000";</pre>
26
             when "0101" => segment_data <= "11011010000000";</pre>
             when "0110" => segment_data <= "11111010000000";</pre>
             when "0111" => segment_data <= "00001110000000";</pre>
             when "1000" => segment_data<= "111111110000000";</pre>
             when "1001" => segment_data <= "11001110000000";</pre>
31
             when "1010" => segment_data<= "011111110000110";</pre>
32
             when others => segment_data <= "11111111111111";</pre>
33
             end case;
34
      end process;
       segment_output <= not (segment_data);</pre>
36
38 end Behavioral;
```

#### 6.3. ContadorSel

Este símbolo es el encargado de llevar registro de las pulsaciones del botón de navegación, debido a la naturaleza cíclica del problema, cuando llega a un numero determinado, este

comienza a contar nuevamente. Su salida, que es un binario conteniendo dicha información, se ve utilizada en **Led display**, con el fin de ser visualizada; y también se utiliza como *control bus* en el bloque **Signal selector**.




Figura 6: Símbolo ContadorSel

```
1 library IEEE;
2 use IEEE.STD_LOGIC_1164.ALL;
3 use IEEE.STD_LOGIC_ARITH.ALL;
4 use IEEE.STD_LOGIC_UNSIGNED.ALL;
6 entity contadorSel is
    Port(
      btn : in STD_LOGIC;
      count : out STD_LOGIC_VECTOR(3 downto 0);
      reset : in STD_LOGIC
    );
11
  end contadorSel;
14 architecture Behavioral of contadorSel is
15
    signal counter_internal : STD_LOGIC_VECTOR(3 downto 0) := "0000";
17 begin
    process(btn)
18
    begin
      if rising_edge(btn) then
20
        if counter_internal = "1011" or reset = '1' then
21
           counter_internal <= "0000";</pre>
22
23
           counter_internal <= counter_internal+1;</pre>
24
         end if;
      end if;
26
27
    end process;
28
    count <= counter_internal;</pre>
30 end Behavioral;
```

### 6.4. Led display

Este símbolo es el encargado de tomar el binario dado por *ContadorSel* y expulsar un binario con una cantidad de dígitos igual al numero de LEDs, de la primera a la décima configuración cada dígito corresponde a su misma configuración, mientras que en los casos décimo-primero y décimo-segundo se prenden los cinco primeros y últimos respectivamente.



Figura 7: Símbolo Led display

El codigo utilizado es el siguiente:

```
1 library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
  use IEEE.STD_LOGIC_ARITH.ALL;
5 entity ledDisplay is
    Port (
      clk : in STD_LOGIC;
      reset : in STD_LOGIC;
      binary_input : in STD_LOGIC_VECTOR(3 downto 0);
      led_output : out STD_LOGIC_VECTOR(9 downto 0)
10
11
    );
  end ledDisplay;
14
  architecture Behavioral of ledDisplay is
    signal segment_data : STD_LOGIC_VECTOR(9 downto 0);
17
    process(clk, reset, binary_input)
19
      begin
20
             case binary_input is
             when "0000" => segment_data<= "1000000000";</pre>
22
             when "0001" => segment_data<= "0100000000";</pre>
23
             when "0010" => segment_data<= "0010000000";</pre>
24
             when "0011" => segment_data<= "0001000000";</pre>
             when "0100" => segment_data<= "0000100000";</pre>
26
             when "0101" => segment_data<= "0000010000";</pre>
```

```
when "0110" => segment_data<= "0000001000";</pre>
              when "0111" => segment_data<= "0000000100";</pre>
29
              when "1000" => segment_data<= "0000000010";</pre>
30
              when "1001" => segment_data<= "0000000001";</pre>
              when "1010" => segment_data<= "1111100000";</pre>
32
              when "1011" => segment_data<= "00000111111";</pre>
              when others => segment_data<= "1111111111";</pre>
35
              end case;
36
       end process;
    led_output <= segment_data;</pre>
  end Behavioral;
```

#### 6.5. Timer

El bloque *Timer* es utilizado un total de 10 veces. Dicho bloque toma como entrada uno de los *switches*, así como una señal de clk, y un binario dado por **Alarma**. Esta encargado de contabilizar el tiempo en segundos que su entrada *switch* esta alto, expulsando este resultado como un binario de 16 dígitos (timer\_out). También pone en alto a la salida alarma si el binario dado por la entrada (umbral) es menor al contador.




Figura 8: Símbolo *Timer* 

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.STD_LOGIC_ARITH.ALL;
use IEEE.STD_LOGIC_UNSIGNED.ALL;

entity Timer is

Port( clk : in STD_LOGIC;
 reset : in STD_LOGIC;
 switch : in STD_LOGIC;
 umbral : in STD_LOGIC_VECTOR(15 downto 0);
alarma : out boolean;
```

```
timer_out : out STD_LOGIC_VECTOR(15 downto 0)
   );
13
14 end entity;
15 architecture Behavioral of Timer is
    signal count : STD_LOGIC_VECTOR(15 downto 0) := "0000000000000000";
   type StateType is (IDLE, COUNTING);
    signal state : StateType := IDLE;
    signal alarma_internal : boolean := false;
20
21 begin
    process(clk, reset, switch)
     if reset = '1' then
        state <= IDLE;</pre>
25
        count <= "0000000000000000";
26
      elsif rising_edge(clk) then
        case state is
28
          when IDLE =>
29
            if switch = '1' then
               state <= COUNTING;</pre>
31
               count <= "0000000000000000";
32
            end if;
33
          when COUNTING =>
34
              if switch = '0' then
                state <= IDLE;</pre>
                count <= "0000000000000000";
37
               else
38
                count <= count +1;</pre>
39
               end if;
40
        end case;
41
        if count = umbral or count > umbral then
42
           alarma_internal <= true;
43
        else
           alarma_internal <= false;</pre>
45
        end if;
46
      end if;
47
    end process;
    timer_out <= count;</pre>
    alarma <= alarma_internal;</pre>
52 end Behavioral;
```

#### 6.6. ContadorVel

Este símbolo es el encargado de contar el número de altos de todos los *switches* desde el momento de encendido. Para esto, toma como entrada el mismo *array* que **Counter**, así como una señal de clk.




Figura 9: Símbolo ContadorVel

```
1 library IEEE;
2 use IEEE.STD_LOGIC_1164.ALL;
3 use IEEE.STD_LOGIC_ARITH.ALL;
4 use IEEE.STD_LOGIC_UNSIGNED.ALL;
6 entity contadorVel is
    Port (
      swtch : in STD_LOGIC_VECTOR(9 downto 0);
      count : out STD_LOGIC_VECTOR(15 downto 0);
      reset : in STD_LOGIC;
      clk
           : in STD_LOGIC
11
    );
12
  end contadorVel;
14
15 architecture Behavioral of contadorVel is
      signal counter_internal : STD_LOGIC_VECTOR(15 downto 0) :=
      "0000000000000000";
      signal prevStates : STD_LOGIC_VECTOR(9 downto 0) := (others => '0');
     signal initialized : BOOLEAN := FALSE;
19 begin
      process(clk, reset)
20
      begin
21
          if reset = '1' then
23
               counter_internal <= "000000000000000";</pre>
          elsif rising_edge(clk) then
```

```
if not initialized then
              for i in swtch range loop
26
                prevStates(i) <= swtch(i);</pre>
              end loop;
              initialized <= TRUE;</pre>
29
30
              for i in swtch range loop
                if swtch(i) = '1' and prevStates(i) = '0' then
32
                   counter_internal <= counter_internal + 1;</pre>
33
                end if;
                prevStates(i) <= swtch(i);</pre>
              end loop;
36
           end if;
           end if;
38
       end process;
39
       count <= counter_internal;</pre>
41
42 end Behavioral;
```

#### 6.7. Alarma

Este símbolo toma 3 entradas, una señal de clk y dos *inputs* asignados a los botones de control. Por cada *rising\_edge* de la señal clk, verifica si uno esta pulsado, y si esto ocurre aumenta o disminuye. Si el contador llega a 99 vuelve de manera cíclica al 0, esto también ocurre en el caso inverso.




Figura 10: Símbolo Alarma

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.STD_LOGIC_ARITH.ALL;
use IEEE.STD_LOGIC_UNSIGNED.ALL;

entity alarma is
Port(
clk: in STD_LOGIC;
```

```
btn_1 : in STD_LOGIC;
      btn_2 : in STD_LOGIC;
10
      reset : in STD_LOGIC;
      count : out STD_LOGIC_VECTOR(15 downto 0)
    );
14 end alarma;
16 architecture Behavioral of alarma is
    signal counter_internal : STD_LOGIC_VECTOR(15 downto 0) :=
      "000000000101101";
19 begin
     process(clk)
      begin
          if rising_edge(clk) then
          if reset = '1' then
23
             counter_internal <= "000000000101101";</pre>
24
           end if;
25
               if btn_1 = '0' then
                    if counter_internal = "00000000000000" then
                        counter_internal <= "000000001100011";</pre>
28
                   else
                        counter_internal <= counter_internal - 1;</pre>
30
                   end if;
31
               elsif btn_2 = '0' then
32
                   if counter_internal = "000000001100011" then
33
                        counter_internal <= "0000000000000000";
                   else
                        counter_internal <= counter_internal + 1;</pre>
36
                   end if;
37
               end if;
38
           end if;
39
      end process;
41
    count <= counter_internal;</pre>
43 end Behavioral;
```

### **6.8.** Signal selector

Este símbolo funciona como un multiplexor, teniendo como entrada de control a la salida de **ContadorSel**, que selecciona entre las diez salidas de **Timer**, asi como la salida de **ContadorVel** y la de **Alarma**.




Figura 11: Símbolo Signal selector

```
1 library IEEE;
2 use IEEE.STD_LOGIC_1164.ALL;
3 use IEEE.STD_LOGIC_ARITH.ALL;
4 use IEEE.STD_LOGIC_UNSIGNED.ALL;
6 entity signalSelector is
    Port ( data_inZero : in STD_LOGIC_VECTOR(15 downto 0);
      data_inOne : in STD_LOGIC_VECTOR(15 downto 0);
      data_inTwo : in STD_LOGIC_VECTOR(15 downto 0);
      data_inTres : in STD_LOGIC_VECTOR(15 downto 0);
10
      data_inFour : in STD_LOGIC_VECTOR(15 downto 0);
      data_inFive : in STD_LOGIC_VECTOR(15 downto 0);
      data_inSix : in STD_LOGIC_VECTOR(15 downto 0);
13
      data_inSeven : in STD_LOGIC_VECTOR(15 downto 0);
14
      data_inOcho : in STD_LOGIC_VECTOR(15 downto 0);
15
      data_inNine : in STD_LOGIC_VECTOR(15 downto 0);
16
      data_inTen : in STD_LOGIC_VECTOR(15 downto 0);
      data_inEleven : in STD_LOGIC_VECTOR(15 downto 0);
      control_bus : in STD_LOGIC_VECTOR(3 downto 0);
19
      output : out STD_LOGIC_VECTOR(15 downto 0)
20
    );
22 end signalSelector;
24 architecture Behavioral of signalSelector is
```

```
25 begin
     process(control_bus)
       begin
         case control_bus is
           when "0000" => output <= data_inZero;</pre>
29
           when "0001" => output <= data_inOne;</pre>
30
           when "0010" => output <= data_inTwo;</pre>
           when "0011" => output <= data_inTres;</pre>
32
           when "0100" => output <= data_inFour;</pre>
           when "0101" => output <= data_inFive;</pre>
           when "0110" => output <= data_inSix;</pre>
           when "0111" => output <= data_inSeven;</pre>
           when "1000" => output <= data_in0cho;</pre>
           when "1001" => output <= data_inNine;</pre>
38
           when "1010" => output <= data_inTen;</pre>
39
           when "1011" => output <= data_inEleven;</pre>
           when others => output <= "000000000000000";</pre>
41
         end case;
42
43
    end process;
44 end Behavioral;
```

#### 6.9. 16 to 7 Segment

Este símbolo cumple una función similar a **Seven segment diplay(1)**, pero toma como entrada la salida de **Signal selector**, que es un binario de 16 dígitos. Además, su salida esta dividida en dos señales, cada una contiendo la información necesaria para cada uno de los dos 7 segmentos asignados.



Figura 12: Símbolo 16 to 7 Segment

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.STD_LOGIC_ARITH.ALL;
use IEEE.STD_LOGIC_UNSIGNED.ALL;
use IEEE.NUMERIC_STD.ALL;
```

```
7 entity sixteenBinaryToSegments is
    Port ( binary_input : in integer range 0 to 65535;
      segment_a, segment_b : out STD_LOGIC_VECTOR(6 downto 0);
      reset : in STD_LOGIC;
      clk : in STD_LOGIC
11
12
end sixteenBinaryToSegments;
15 architecture Behavioral of sixteenBinaryToSegments is
    signal decimal_value : integer range 0 to 99 := 0;
    signal display_value : integer range 0 to 99 := 0;
    signal segment_pattern_a, segment_pattern_b : STD_LOGIC_VECTOR(6 downto
     0);
19
    type segment_array is array(0 to 9) of STD_LOGIC_VECTOR(6 downto 0);
    constant seven_segment_mapping : segment_array := ("01111111", "0000110",
      "1011011", "1001111", "1100110", "1101101", "1111101", "0000111",
      "1111111", "1100111");
22
23 begin
    process(clk, reset)
24
      begin
        if reset = '1' then
26
          decimal_value <= 0;</pre>
           display_value <= 0;</pre>
28
         elsif rising_edge(clk) then
29
           decimal_value <= binary_input;</pre>
          if decimal_value < 100 then</pre>
             display_value <= decimal_value;</pre>
32
          else
33
             display_value <= 99;</pre>
34
           end if:
         end if;
    end process;
37
38
    process(display_value)
39
      begin
40
         if display_value < 10 then</pre>
41
           segment_pattern_a <= seven_segment_mapping(display_value);</pre>
           segment_pattern_b <= "0000000";</pre>
43
         else
44
           segment_pattern_a <= seven_segment_mapping(display_value mod 10);</pre>
           segment_pattern_b <= seven_segment_mapping(display_value / 10);</pre>
```

```
end if;
end process;

segment_a <= not(segment_pattern_a);
segment_b <= not(segment_pattern_b);

end Behavioral;
</pre>
```

### 6.10. FewLeftAlarm

Este símbolo toma como entrada a la salida de **ContadorVel**, y devuelve alto si esta entrada es menor o igual a 2.




Figura 13: Símbolo FewLeftAlarm

```
1 library IEEE;
2 use IEEE.STD_LOGIC_1164.ALL;
3 use IEEE.STD_LOGIC_ARITH.ALL;
4 use IEEE.STD_LOGIC_UNSIGNED.ALL;
6 entity fewLeftAlarm is
    Port( input : in STD_LOGIC_VECTOR(3 downto 0);
          output : out boolean
    );
10 end fewLeftAlarm;
architecture Behavioural of fewLeftAlarm is
    signal output_internal : boolean := false;
13
14 begin
    process(input)
16
      begin
        if input < 2 or input = 2 then</pre>
```

```
output_internal <= true;
else
output_internal <= false;
end if;
end process;
output <= output_internal;
end Behavioural;</pre>
```

### 6.11. Alarm ignite

Este símbolo tiene como entrada una señal unificada que llega desde una compuerta *OR* de 12 entradas. A esta compuerta se encuentran conectadas las salidas alarma de todos los **Timer**, así como la salida de **FewLeftAlarm** (son 11 en total, una esta conectada a GND). Si esta señal unificada es alta, el símbolo se encarga de enviar un código, en binario, asignado a los puntos decimales de los dos segmentos de la izquierda. Por tanto, si la alarma se enciende, ambos puntos decimales estarán encendidos




Figura 14: Símbolo *Alarm ignite* 

```
1 library IEEE;
 use IEEE.STD_LOGIC_1164.ALL;
3 use IEEE.STD_LOGIC_ARITH.ALL;
  entity igniteAlarm is
    Port (
      clk : in STD_LOGIC;
      reset : in STD_LOGIC;
      output : out STD_LOGIC_VECTOR(3 downto 0);
      input : in STD_LOGIC
10
    );
12 end igniteAlarm;
13
14 architecture Behavioural of igniteAlarm is
    signal output_internal : STD_LOGIC_VECTOR(3 downto 0) := "0000";
16
17 begin
```

```
process(input, reset)
19
       begin
         if reset = '1' then
20
           output_internal <= "0000";</pre>
         end if;
22
         if input = '1' then
23
            output_internal <= "1100";</pre>
25
            output_internal <= "0000";</pre>
26
         end if;
       end process;
28
       output <= not(output_internal);</pre>
30 end Behavioural;
```

#### 6.12. ResetBox

Este símbolo es encargado de enviar una señal alta si el botón *Sel* es presionado por mas de dos segundos. Para eso, toma como entrada una señal de clk, así como un *input* asignado al botón en cuestión. La señal de salida esta conectada a todas los bloques pertinentes con el fin de asegurar un correcto *reset*.




Figura 15: Símbolo ResetBox

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.STD_LOGIC_ARITH.ALL;
use IEEE.STD_LOGIC_UNSIGNED.ALL;

entity resetBox is
    Port ( clk : in STD_LOGIC;
        button : in STD_LOGIC;
        output : out STD_LOGIC);
end resetBox;

architecture Behavioral of resetBox is
```

```
type State_Type is (IDLE, TIMING);
       signal state : State_Type := IDLE;
15
      signal reset : STD_LOGIC := '0';
16
       signal counter : integer := 0;
18
19
       constant LONG_PRESS_TIME : integer := 2000000;
21
22
23 begin
       process(clk)
24
       begin
            if rising_edge(clk) then
           case state is
27
                when IDLE =>
                    if button = '0' then
                         counter <= 0;</pre>
30
                         state <= TIMING;</pre>
31
                    else
32
                         state <= IDLE;</pre>
33
                    end if;
34
35
               when TIMING =>
36
                    if button = '0' then
37
                         counter <= counter + 1;</pre>
38
                         if counter >= LONG_PRESS_TIME then
39
                             reset <= '1';
                              state <= IDLE;</pre>
41
                         end if;
42
                    else
43
                         counter <= 0;</pre>
44
                  reset <= '0';
45
                         state <= IDLE;</pre>
                    end if;
           end case;
48
       end if;
       end process;
51
      output <= '1' when reset = '1' else '0';
53 end Behavioral;
```

#### **6.13.** *Clocks*

Como se mencionó anteriormente, existen distintas señales de clk en el circuito, cada una dependiendo del problema a resolver por el bloque. Para esto, se crearon los siguientes divisores de frecuencia, considerando la entrada de 50MHz del pin G\_21. Se crearon divisores que dejen como salida valores de 1Hz, 1MHz y 5Hz. Su funcionamiento es igual en todos los casos, cambiando solamente el valor al que se quiere contar(en el caso del código posterior, dicha variable es llamada *counter*). Este es el código utilizado para el símbolo que divide a 1Mhz.

```
1 library IEEE;
2 use IEEE.STD_LOGIC_1164.ALL;
3 use IEEE.STD_LOGIC_ARITH.ALL;
4 use IEEE.STD_LOGIC_UNSIGNED.ALL;
6 entity clk1Mhz is
      Port ( clk_50M : in STD_LOGIC;
              reset : in STD_LOGIC;
              output : out STD_LOGIC);
10 end clk1Mhz;
12 architecture Behavioral of clk1Mhz is
      signal counter : integer range 0 to 50 := 0;
      signal out_internal : STD_LOGIC := '0';
15 begin
      process(clk_50M, reset)
      begin
17
           if reset = '1' then
18
               counter <= 0;</pre>
               out_internal <= '0';</pre>
20
           elsif rising_edge(clk_50M) then
21
               if counter = 50 then
                    counter <= 0;</pre>
23
                    out_internal <= not out_internal;</pre>
24
               else
                    counter <= counter + 1;</pre>
               end if:
27
           end if;
      end process;
29
30
      output <= out_internal;</pre>
32 end Behavioral;
```

## 7. Asignaciones

A continuación, se detalla la tabla de asignaciones de todas las señales usadas en el proyecto.




Figura 16: Asignaciones, parte primera




Figura 17: Asignaciones, parte segunda

### 8. Opcionales

## 8.1. Opcional A

Como primer ejercicio opcional, se concreta la implementación de una memoria no volátil. El objetivo es que el programa compilado se guarde en una unidad *EPROM* y no en una unidad *RAM*, de esta forma, al apagar y prender la placa, esta volverá a tener la configuración ya ingresada. Para lograr esto, primeramente se configura el dispositivo mediante la ventana *Device and pin options*.




Figura 18: Ventana Device and pin options

En la parte de configuración, se tilda *Use configuration device* y se selecciona la opción *EPCS4*. En segunda instancia, es necesario recompilar el programar, y a la hora de cargarlo se cambia el modo a *Active Serial Programming*.




Figura 19: Ventana *Programmer* 

Ahora es necesario seleccionar el archivo a cargar (.pof), por medio de Add file. Luego es

necesario tildar *Program/Configure* y *Verify*. Antes de cargar la placa, es necesario apagarla y mover el *switch* al modo *PROG*; de esta forma, el programa puede ser cargado de forma persistente. Como muestra de su correcto funcionamiento, ver Anexo 8.1.

### 8.2. Opcional B

Como segundo ejercicio opcional, se elije la implementación lógica y el armado físico de un sistema sonoro que funcione como alerta cuando una alarma es encendida. Se agrega un símbolo nuevo. Este toma como entrada una señal de clk, y otra de alarma. El código se ejecuta cuando la señal de alarma es alta. Se selecciona la frecuencia del *buzzer* y del clk, mediante una relación dada por las mismas se consigue enviar una frecuencia audible para el oído humano, reproducida por el *buzzer*.



Figura 20: Símbolo BuzzerController

```
1 library IEEE;
2 use IEEE.STD_LOGIC_1164.ALL;
3 use IEEE.STD_LOGIC_ARITH.ALL;
4 use IEEE.STD_LOGIC_UNSIGNED.ALL;
6 entity Buzzer_Controller is
    Port ( clk : in STD_LOGIC;
        alarm : in STD_LOGIC;
           output : out STD_LOGIC);
  end Buzzer_Controller;
12 architecture Behavioral of Buzzer_Controller is
    constant clockFreq : integer := 50_000_000;
13
    constant buzzerFreq : integer := 1500;
15
    signal counter : integer range 0 to clockFreq / buzzerFreq / 2 := 0;
16
    signal buzzerSignal : STD_LOGIC := '0';
17
18
19 begin
   process(clk)
```

```
begin
       if rising_edge(clk) and alarm = '1' then
         if counter = 0 then
23
           buzzerSignal <= not buzzerSignal;</pre>
           counter <= clockFreq / buzzerFreq / 2 - 1;</pre>
25
         else
26
           counter <= counter - 1;</pre>
27
         end if;
28
       end if;
29
    end process;
30
31
32
    output <= buzzerSignal;</pre>
34 end Behavioral;
```




Figura 21: Conexiones en protoboard

Se determina un pin de salida para la secuencia de salida, elegido convenientemente, el cual se conecta a la protoboard y por tanto, al *buzzer*. Como muestra de su correcto funcionamiento, ver Anexo 8.2.

#### 9. Anexos

## 9.1. Enlace al vídeo, Opcional A

https://www.youtube.com/shorts/zFkUcAv1\_8A

# 9.2. Enlace al vídeo, Opcional B

https://www.youtube.com/watch?v=lHbx9J\_3sS0