

FPGA TABANLI SAYISAL SİNYAL İŞLEME  
ALGORİTMALARINA ÖZELLEŞTİRİLMİŞ YARDIMCI İŞLEMCİ  
TASARIMI

ABDULLAH GİRAY YAĞLIKÇI

YÜKSEK LİSANS TEZİ  
BİLGİSAYAR MÜHENDİSLİĞİ

TOBB EKONOMİ VE TEKNOLOJİ ÜNİVERSİTESİ  
FEN BİLİMLERİ ENSTİTÜSÜ

TEMMUZ 2014

ANKARA

Fen Bilimleri Enstitü onayı

---

Prof. Dr. Osman EROĞUL  
Müdür

Bu tezin Yüksek Lisans derecesinin tüm gereksinimlerini sağladığını onaylarım.

---

Doç. Dr. Erdoğan DOĞDU  
Anabilim Dalı Başkanı

ABDULLAH GİRAY YAĞLIKÇI tarafından hazırlanan FPGA TABANLI SAYISAL SİNYAL İŞLEME ALGORİTMALARINA ÖZELLEŞTİRİLMİŞ YARDIMCI İŞLEMCİ TASARIMI adlı bu tezin Yüksek Lisans tezi olarak uygun olduğunu onaylarım.

---

Doç. Dr. Oğuz ERGİN  
Tez Danışmanı

Tez Jüri Üyeleri

Başkan : Yrd. Doç. Dr. Ahmet Murat ÖZBAYOĞLU

Üye : Doç. Dr. Oğuz ERGİN

Üye : Doç. Dr. Coşku KASNAKOĞLU

## TEZ BİLDİRİMİ

Tez içindeki bütün bilgilerin etik davranış ve akademik kurallar çerçevesinde elde edilerek sunulduğunu, ayrıca tez yazım kurallarına uygun olarak hazırlanan bu çalışmada orijinal olmayan her türlü kaynağa eksiksiz atıf yapıldığını bildiririm.

Abdullah Giray Yağlıkçı

Üniversitesi : TOBB Ekonomi ve Teknoloji Üniversitesi  
Enstitüsü : Fen Bilimleri  
Anabilim Dalı : Bilgisayar Mühendisliği  
Tez Danışmanı : Doç. Dr. Oğuz ERGİN  
Tez Türü ve Tarihi : Yüksek Lisans – Temmuz 2014

Abdullah Giray Yağlıkçı

**FPGA TABANLI SAYISAL SİNYAL İŞLEME  
ALGORİTMALARINA ÖZELLEŞTİRİLMİŞ YARDIMCI İŞLEMÇİ  
TASARIMI**

**ÖZET**

Sayısal sinyal işlemede yaygın olarak büyük veri setleri üzerinde kullanılan fonksiyonların hızlandırılması için günümüzde çok çekirdekli işlemciler, grafik işlemciler, FPGA tabanlı sistemler ve ASIC tasarımlar kullanılarak paralel hesaplama ile sağlanır. Bu tez çalışması, ASELSAN - TOBB ETÜ iş birliğinde yürütülen ve çıktısı FPGA tabanlı ve OpenCL destekli, ölçeklenebilir ve özelleştirilebilir tasarıma sahip bir yardımcı işlemci ünitesi olan projenin donanım tasarımı kısmını kapsar. Bu çalışmada sinyal işleme uygulamalarında yaygın olarak kullanılan fonksiyonlar için özelleştirilmiş, OpenCL destekli ve ölçeklenebilir bir paralel işlemci mimarisi tasarlanmış ve FPGA platformunda gerçekleştirilmiştir.

**Anahtar Kelimeler:** FPGA, hızlandırıcı, yardımcı işlemci, OpenCL.

**University** : TOBB University of Economics and Technology  
**Institute** : Institute of Natural and Applied Sciences  
**Science Programme** : Computer Engineering  
**Supervisor** : Assoc. Prof. Oğuz ERGİN  
**Degree Awarded and Date** : M.Sc. – July 2014

**Abdullah Giray Yağlıkçı**

**DESIGN OF AN FPGA BASED CO-PROCESSOR FOR DIGITAL  
SIGNAL PROCESSING APPLICATIONS**

**ABSTRACT**

Typical digital signal processing algorithms executes the same DSP functions on different data sets. Parallelizing this process dramatically decreases execution time of such kind of functions. There are 4 popular platforms for parallelized applications: Many-core processors, GPGPUs, ASIC chips and FPGA based applications. Although each kind of platform has own pros and cons, GPGPU and FPGA based applications are more popular than others because of lower price and higher parallel processing capabilities. This MSc thesis consists of hardware design of FPGA based OpenCL ready highly scalable and configurable co-processor which is a project of ASELSAN and TOBB ETÜ. In this work, a scalable and configurable parallel processor architecture which supports OpenCL is designed and implemented on FPGA platform.

**Keywords:** FPGA, accelerator, co-processor, OpenCL.

## TEŞEKKÜR

Bu çalışmayı tamamlamamda emeği geçen değerli danışman hocam Doç. Dr. Oğuz Ergin'e; tez çalışmasına teknik ve mali desteğinden ötürü ASELSAN'a ve ASELSAN yetkilisi Dr. Fatih Say'a; kıymetli çalışma arkadaşlarım Hasan Hassan, Hakkı Doğaner Sümerkan, Serdar Zafer Can, Serhat Gesoğlu, Volkan Keleş ve Osman Seçkin Şimşek'e; tez çalışmam sırasında beni destekleyen aileme ve değerli arkadaşlarım Fahrettin Koç, Tuna Çağlar Gümüş ve Emrah İşlek'e; çalışma ortamımızı sağladığı için TOBB ETÜ Mühendislik Fakültesi ve Fen Bilimleri Enstitüsüne teşekkür ederim.

# İçindekiler

<b>1</b>	<b>GİRİŞ</b>	<b>1</b>
<b>2</b>	<b>TEMEL BİLGİLER</b>	<b>4</b>
2.1	FPGA: Field Programmable Gate Array . . . . .	4
2.2	GPGPU: General Purpose Graphics Processing Unit . . . . .	7
<b>3</b>	<b>GEREKSİNİM ANALİZİ</b>	<b>10</b>
3.1	Mimari Gereksinimleri . . . . .	10
3.2	Başarım Etkenleri . . . . .	13
3.3	Fonksiyonların Gerçeklenmesi . . . . .	15
3.3.1	Toplama işlemi . . . . .	15
3.3.2	Çıkarma işlemi . . . . .	15
3.3.3	Çarpma işlemi . . . . .	16
3.3.4	Bölme işlemi . . . . .	16
3.3.5	Toplam işlemi . . . . .	17

3.3.6	Max,Min,Ortalama,Ortanca, Karşılaştırma . . . . .	17
3.3.7	Nokta çarpımı . . . . .	17
3.3.8	FFT/IFFT . . . . .	18
3.3.9	Logaritma . . . . .	19
3.3.10	Üssel Fonksiyon . . . . .	20
3.3.11	Norm . . . . .	20
3.3.12	Evrişim . . . . .	20
3.3.13	Alt Matris, Flip, Reverse, Eşlenik ve Transpoz . . . . .	21
3.3.14	Determinant . . . . .	21
3.3.15	Trigonometrik İşlemler . . . . .	21
3.3.16	Filtreleme ve Windowing . . . . .	21
3.3.17	Türev . . . . .	22
3.3.18	Sıralama . . . . .	22
3.3.19	Varyans ve Standart Sapma . . . . .	22
3.3.20	Karekök . . . . .	22
3.3.21	İşaret . . . . .	23
3.3.22	İnterpolasyon . . . . .	23
3.3.23	Özet . . . . .	23



<b>4</b>	<b>BENZER MİMARİLER VE ÖNCEKİ ÇALIŞMALAR</b>	<b>25</b>
4.1	Paralel işleme taksonomisi . . . . .	25
4.2	Mevcut Mimariler . . . . .	27
4.2.1	Homojen az çekirdekli işlemciler . . . . .	27
4.2.2	Homojen çok çekirdekli işlemciler . . . . .	27
4.2.3	Heterojen yapıdaki işlemciler . . . . .	31
<b>5</b>	<b>GENEL İŞLEMCİ MİMARİSİ</b>	<b>32</b>
5.1	Buyruk Kümesi Mimarisi . . . . .	32
5.2	Hesaplama Modülleri . . . . .	38
5.3	Boru Hattı Mimarisi . . . . .	39
5.3.1	Warp Seçimi . . . . .	41
5.3.2	Buyruk Çekme . . . . .	42
5.3.3	Buyruk Çözme . . . . .	43
5.3.4	Yazmaç Çekme . . . . .	43
5.3.5	Hesap Modülü Atama . . . . .	43
5.3.6	Hesap . . . . .	43
5.3.7	Geri Yazma . . . . .	44
5.4	Veri Yolu Mimarisi . . . . .	44
5.4.1	Ada İçi Veri Yolu Mimarisi . . . . .	47

<b>6 SONUÇ</b>	<b>54</b>
6.1 Tosun Performans Analizi . . . . .	55
6.2 Tosun Kaynak Kullanımı Analizi . . . . .	63
6.3 Çalışma Sonuçları . . . . .	66
6.4 Gelecek Çalışmalar . . . . .	67
<b>KAYNAKLAR</b>	<b>68</b>
<b>ÖZGEÇMİŞ</b>	<b>71</b>

# Şekil Listesi

2.1	FPGA Mantık Hücreleri ve Bağlantı Yapısı . . . . .	4
2.2	FPGA Genel Mimari Yapısı . . . . .	6
2.3	CUDA Örnek Kodu . . . . .	8
2.4	CUDA programlama modeli . . . . .	9
3.1	Radix 2 için butterfly işlemi . . . . .	18
3.2	8 noktalı sinyal için FFT Radix 2 algoritması . . . . .	19
4.1	Flynn Taksonomisi . . . . .	26
4.2	Intel Nehalem Mimarisi . . . . .	28
4.3	Nvidia GPU . . . . .	29
4.4	Tile Mimarisi . . . . .	30
4.5	Sony Playstation Cell Mimarisi . . . . .	31
5.1	Tosun Buyruk Türleri . . . . .	37
5.2	Tosun Boru Hattı Mimarisi . . . . .	41

5.3	Tosun Üst Seviye Mimarisi . . . . .	45
5.4	Tosun Ada Mimarisi (Kavramsal) . . . . .	47
5.5	Tosun Ada Mimarisi (Boru Hattı) . . . . .	48
5.6	Tosun Yazmaç Öbeği . . . . .	49
5.7	Hesaplama Modülleri . . . . .	51
5.8	Tosun Paylaşımlı Bellek Mimarisi . . . . .	52
6.1	En iyi ve en kötü durumlarda buyruk başına çevrim sayısı . . . .	59
6.2	Ortalama buyruk başına çevrimin ada sayısına göre değişimi . . .	61
6.3	Ada alt modüllerinin kaynak kullanımı (Konfigurasyon 1) . . . .	64
6.4	Ada alt modüllerinin kaynak kullanımı (Konfigurasyon 2) . . . .	65

# Tablo Listesi

2.1	Xilinx FPGA Kaynakları . . . . .	5
3.1	Desteklenmesi beklenen fonksiyon listesi . . . . .	11
3.2	Gerekli Hesaplama Buyrukları . . . . .	23
4.1	CPU GPU Bellek Karşılaştırması . . . . .	29
5.1	Tosun Buyruk Listesi . . . . .	33
5.2	NVidia GPGPU Programları Yazmaç Kullanım Analizi . . . . .	35
6.1	Her Bir Buyruk için Hesap Aşaması Süreleri . . . . .	56
6.2	Tosun ve Xilinx IPCore FFT Performans Karşılaştırması . . . . .	62
6.3	Virtex 7 VC709 Geliştirme Kartı Kaynak Kapasitesi . . . . .	63
6.4	Bazı özel hesaplama birimlerinin yarıya düşürülmesinin performansa etkisi . . . . .	64
6.5	Bölme, logaritma ve üssel fonksiyon hesaplama birimlerinin yarıya düşürülmesinin performansa etkisi . . . . .	66

# 1. GİRİŞ

Sayısal sinyal işleme algoritmalarında sıklıkla aynı işlem, farklı veriler üzerinde uygulanmaktadır. Geleneksel işlemcilerde bu tarz bir uygulama her veri için işlemin peşpeşe tekrarlanması ile gerçekleşir. Oysa ki algoritmaların bu özelliği, farklı veriler için uygulanacak aynı işlemin sırayla değil paralel çalıştırılması ile kayda değer performans artışlarını beraberinde getirir. Örneğin  $N$  elemanlı iki vektörün skalar çarpımı,  $N$  adet çarpma işleminden ve ardından  $N$  adet verinin toplanmasından oluşur.  $N$  adet çarpma işleminden herhangi birinin bir diğerini beklemeye ihtiyacı yoktur. Bu çarpma işlemlerinin peşi sıra yapıldığı ve paralel yapıldığı durumlar karşılaştırıldığında, paralel olan yöntemde  $N$  kata yakın performans artışı gözlenir. Paralleleştirmenin azımsanamayacak performans avantajından dolayı paralel çalışmayı destekleyecek donanım tasarımları üzerinde pek çok çalışma yapılmıştır. Literatürde öne çıkan çalışmaları 4 başlık altında toplamak mümkündür.

Geleneksel işlemcilerde birden fazla iş parçacığının eş zamanlı çalıştırılabilmesi için çok çekirdekli mimari tasarımları yaygın olarak kullanılmaktadır. Çok çekirdekli işlemcilerde bir çekirdek üzerinde 1 veya daha fazla thread koşturulması ile sinyal işleme fonksiyonlarında paralellik sağlanmaktadır. Endüstriyel uygulamalarda kullanılan DSP(Digital Signal Processor) yongaları da çok çekirdekli işlemci mimarisine sahip özelleştirilmiş donanımlardır.[2] Bu tarz mimarilerde çekirdeklerin programlanabilir olması uygulamada esneklik sağlar. Genel amaçlı çok çekirdekli CPU işlemciler, sinyal işleme uygulamalarında alternatiflerine göre daha az paralel ve daha yavaş kalırlarken DSP yongaları, ilave bir donanım olarak son ürünün ömrünü kısaltmakta ve güncellenebilirliğini azaltmaktadır.[3]

Bilgisayar ekranına basılacak piksellerin renk ve parlaklık değerlerinin hızlı ve paralel bir biçimde hesaplanabilmesi için geliştirilen grafik işlemcileri çok sayıda çekirdeğe sahiptir.[4] Hemen her bilgisayarda bulunan grafik işlemcilerinin genel amaçlı paralel hesaplama gerektiren işlerde kullanılması ekonomik ve yüksek performanslı bir çözüm olarak kendini göstermiştir. Grafik işlemcilerinin genel amaçlı kullanımını destekleyen iki kutup olarak NVidia ve Khronos

grubu, sırasıyla CUDA ve OpenCL desteği sağlayarak GPGPU (General Purpose Graphics Processing Unit) kullanımını yaygınlaştırmıştır. [5] [6] GPGPU programlama ile uygulamaların paralelleştirilmesi ek donanım gerektirmediği için ekonomik, çok sayıda çekirdekten oluşan donanımlar olduğu için yüksek derecede paralelleştirilebilir bir donanım alternatifidir. Ticari donanımlar olan grafik işlemcilerinin dezavantajı ise birinci önceliği piksel değeri hesaplayan çekirdeklerden oluşması ve çok özel amaçlı işlerde performans bakımından yetersiz kalmasıdır. Burada bahsi geçen yetersizlik buyruk kümesi tasarımı ile ilgilidir.

GPGPU ve DSP üzerinde donanımsal değişiklik yapmak mümkün değildir. Donanımsal değişiklik istenen durumlarda, donanım tasarımına müdahale edilebilen ASIC (Application Specific Integrated Circuit) tasarımlar ve FPGA(Field Programmable Gate Array) tabanlı sistemler ön plana çıkar. ASIC tasarımlar yarı iletken seviyesinde tasarlanan devrelerden oluşurken FPGA tabanlı sistemler, adından da anlaşılacağı üzere, FPGA yongalarında hazır bulunan LUT (Lookup Table), kapı, bellek vb. yapılar kullanılarak gerçekleştirir. Her iki yaklaşımın diğerlerinden farkı yazılım seviyesinde değil donanım seviyesine yapılan özelleştirme ile performans artışının sağlanmasıdır. ASIC - FPGA karşılaştırmasında ASIC uygulamalar yarı iletken seviyesinde, FPGA uygulamalar ise daha üst seviyede yapılır. Dolayısıyla ASIC tasarımdan alınan performans artışına FPGA seviyesinde erişilmesi mümkün değildir. Öte yandan ASIC uygulamaların, üretim gerektirdiği için maliyeti fazla, güncellenebilirliği azdır. [7]

Bu tez, sayısal sinyal işleme algoritmalarında yaygın olarak kullanılan fonksiyonların paralel çalıştırılması için tasarlanan FPGA tabanlı bir sistemin donanım tasarımını içerir. Söz konusu sistem ASELSAN ve TOBB ETÜ'nün ortak projesi olup, ASELSAN tarafından sayısal sinyal işleme uygulamalarında kullanılması planlanmaktadır. Dolayısıyla tasarımın temelini oluşturan kriterler ve fonksiyon listesi ASELSAN tarafından belirlenmiştir.

Tezin 3. bölümünde ASELSAN tarafından belirlenen tasarım kriterleri ve fonksiyon listesi özetlenmiş ve tasarım öncesi sistem özellikleri belirlenmiştir. 4. bölümde benzer özellikteki mimariler sunulmuş, avantajları ve dezavantajları

tartışılmıştır. 5. bölümde buyruk kümesi ve boru hattı tasarımı anlatılmış, 6. bölümde ise mimari tasarımı alt modüllere ayrılarak her bir modülün tasarımı açıklanmıştır. 7. bölümde sonuçların sunumu ile tez sonlandırılmıştır.




## 2. TEMEL BİLGİLER

Tez çalışması boyunca kullanılan teknolojiler hakkında temel bilgiler bu bölümde sunulmuştur.

### 2.1 FPGA: Field Programmable Gate Array

FPGA'ler birbirlerine programlanabilir bağlantı birimleriyle bağlı matris yapıda özelleştirilebilir mantık bloklarından (Configurable Logic Block/CLB) oluşan programlanabilir yarı iletken devrelerdir. FPGA'ler herhangi bir uygulama için kolayca programlanabilir, aynı FPGA içeriği değiştirilip tekrar programlanarak bir başka uygulama için de kullanılabilir. Bir FPGA'in lojik hücrelerinden oluşan iç mimarisi teorik olarak Şekil 2.1'de verilmiştir.



Şekil 2.1: FPGA Mantık Hücreleri ve Bağlantı Yapısı

FPGA'ler esnek mimari yapıları ve programlanma özellikleri sayesinde kendilerine endüstride hızla yer bulmuştur ve günümüzde de otomotivden, telekomünikasyona, uzay uygulamalarından savunma sanayine ve özellikle yüksek performansla birlikte esneklik isteyen birçok uygulama alanında tercih edilmektedirler. [?]

Xilinx ve Altera firmaları dünya üzerinde en çok müşteriye sahip iki firmadırlar. Bu firmalar birçok uygulamaya özel ve farklı ihtiyaçlara hitap eden değişik FPGA aileleri üretmektedirler. Xilinx firmasının piyasada sıklıkla kullanılan farklı FPGA ailelerinden FPGA örnekleri ve özellikleri Tablo 2.1’de verilmiştir.


Tablo 2.1: Xilinx FPGA Kaynakları

	<b>Logic Slice</b>	<b>Block RAM (kb)</b>	<b>DSP Slice</b>	<b>User I/O</b>
Spartan-3A CX3S200A	4032	288	16	248
Spartan-3A CX3S1400A	25344	576	32	502
Virtex-5 XC5VLX50	9600	1152	32	400
Virtex-5 XC5VLX330	103680	10368	192	1200
Virtex-7 XC7V585T	182100	28620	1260	850
Virtex-7 XC7V690T	433200	866400	3600	1032
Virtex-7 XC7V2000T	305400	46512	2160	1200

Mantık hücresi (logic slice) olarak isimlendirilen birimler FPGA'lerin işlem ve depolama birimlerini içerir. Bir mantık hücresinin içinde temel olarak 4 veya daha fazla girişli look up table (LUT), 1 adet flip flop ve çeşitli çoklayıcılar bulunur.

Basitçe doğruluk tablosunu oluşturabilen sade devreler 1 adet mantık hücresi kullanılarak gerçekleştirilebilir. Fakat karmaşık mantık yapısına ve çokça yazmaca ihtiyaç duyan devreler ancak birden çok mantık hücresi ile gerçekleştirilebilirler.

Sürekli gelişmekte olan FPGA teknolojisinde artık FPGA yongalarının içerisine özel fonksiyona sahip makro birimler yerleştirilmektedir. Bu makro birimler hard olarak yongaya gömülü durumda olup sadece izin verilen ölçüde parametreleri programlanabilmektedirler. Bu makro bloklara örnek olarak DCM, RAM, DSP slice, çarpıcı birimleri gösterilebilir. Genel olarak bir FPGA'in mimari yapısı Şekil ??'de görülebilir. Bu tez çalışması için Xilinx Virtex 7 ailesinden XC7VX690T



Şekil 2.2: FPGA Genel Mimari Yapısı

FPGA'i seçilmiştir. Bu FPGA içinde 433200 LUT slice, 866400 CLB flip flop, 3600 DSP çekirdeği, 2940 adet 18kbit block ram primitive vardır.

## 2.2 GPGPU: General Purpose Graphics Processing Unit

GPU teknolojisindeki ilerlemelerle birlikte, günümüzde kullanılan modern GPU'lar programlanabilir arayüzler sunar hale gelmişlerdir. Bu programlanabilir arayüzler sayesinde GPU'nun işlem gücü ve paralel işleyebilme yeteneği sadece grafik işlemlerinde değil aynı zamanda genel amaçlı hesaplamalarda da kullanılabilir hale gelmiştir. Bu durum ortaya grafik işlem birimi üzerinde genel amaçlı hesaplama (GPGPU - General Purpose programming on Graphic Processing Unit) kavramını çıkarmıştır.

GPU'lar yukarıdaki kısımlarda açıklanan işlem hattı mimarisi sayesinde, paralel olarak işlenebilecek nitelikte verinin yüksek performanslı bir şekilde paralel olarak işlenmesi konusunda çok elverişlidirler. GPGPU uygulamaları GPU'ların grafik aygıtlarına özel olan köşe kenar dönüşümü, dokulandırma, renklendirme, gölgelendirme vb. özelliklerinden ziyade SIMD şeklinde çalışan işlem hattı mimarisinden yararlanırlar. GPGPU uygulamaları genel olarak; işaret işleme, ses işleme, görüntü işleme, şifreleme, bioinformatik, yapay sinir ağları, paralelleştirilebilen bilimsel hesaplamalar, istatistiksel hesaplamalar gibi yüklü miktarda verinin küçük parçaları üzerinde bağımsız ve paralel olarak işlem yapılmasına uygun olan uygulama alanlarında başarılıdır. [?]

GPGPU uygulamaları genel olarak CPU üzerinde çalışan bir host program ve GPU'daki çekirdekler üzerinde hesaplama yapacak olara çekirdek fonksiyonundan (kernel function) oluşur. Her çekirdekte çalışan çekirdek fonksiyonu, stream şekilde GPU'ya iletilen verinin kendine düşen daha küçük bir birimi üzerinde işlem yapar. Giriş verisinin GPU'ya iletilmesi, sonuç verisinin toplanması istenilen formata dönüştürülmesi gibi ardışık işlemleri CPU'da çalışan host program yürütür.


Şekil 2.4'da modern GPGPU dillerinden CUDA programlama diline ait programlama modeli yapısı [1], Şekil 2.3'de ise C programlama diliyle yazılmış CPU

C	<pre> void add_matrix_cpu (float *a, float *b, float *c, int N) {     int i,j,index;     for (i= 0 ; i &lt; N ; i++)         for (j= 0 ; j &lt; N ; j++)             index= j+i*N;     c[index]= a[index] + b[index]; }  void main(){     ...     add_matrix (a,b,c,N);     ... } </pre>
CUDA	<pre> _global_ void add_matrix_gpu (float *a, float *b, float *c, int N){     int i= blockIdx.x*blockDim.x+threadIdx.x;     int y= blockIdx.y*blockDim.y+threadIdx.y;     int index= j+i*N;     if (i&lt;N &amp;&amp; j&lt;N)         c[index]= a[index] + b[index]; }  void main () {     dim3 dimBlock(blocksize,blocksize);     dim3 dimGrid(N/dimBlock.x,N/dimBlock.y);     add_matrix_gpu « dimGrid , dimBlock » (a,b,c,N); } </pre>

Şekil 2.3: CUDA Örnek Kodu

üzerinde çalışan bir matris toplama fonksiyonu ile yine aynı matris toplama fonksiyonunu GPU üzerinde gerçekleyen, CUDA programlama diliyle yazılmış GPU üzerinde çalışan bir kernel fonksiyonu ve C’de yazılmış bir host program gösterilmiştir. Şekil 2.4’da görüldüğü üzere, CUDA programlama modelinde GPU aygıtı grid olarak görülür ve çok sayıda bloktan oluşur. GPU’da bulunan çok sayıdaki çekirdekten her biri aynı anda bir blok işleyebilir. Bir blok içerisinde paralel olarak çalıştırılabilen çok sayıda thread bulunur. Bu threadlerin her biri kendisine düşen veri öbeği üzerinde tanımlanmış olan çekirdek fonksiyonu çalıştırır.

Şekil 2.3’de görüldüğü gibi C programlama dilinde yazılmış olan matris toplama fonksiyonu matris elemanları üzerinde ardışık döngüler şeklinde işlem yaparak



Şekil 2.4: CUDA programlama modeli

matris toplama işlemini gerçekleştirir. CUDA ile yazılmış matris toplama programına bakıldığında, program CPU üzerinde çalışan host programdaki main fonksiyonundan ve GPU üzerinde çalışan `add_matrix_gpu` çekirdek fonksiyonundan oluşur. Host program bir bloğun boyutunu ve grid içerisindeki blok sayısını belirler. Daha sonra bloklar üzerinde paralel olarak çalışacak olan `add_matrix_gpu` fonksiyonunu çağırır. Çağrı sonucu `add_matrix_gpu` çekirdek fonksiyonu bloklar ve bloklardaki threadler üzerinde paralel olarak yürütülür. Her bir thread kendi thread numarası (thread ID), blok numarası (block ID) ve blok boyutunu (blockDim) kullanarak kendine düşen veri parçası için matris toplama işlemini gerçekleştirir.

### 3. GEREKSİNİM ANALİZİ

OpenCL ve CUDA altyapıları kullanılarak gerçekleştirilen sinyal işleme uygulamalarının, özelleştirilebilir, milli tasarım bir donanım üzerinde çalıştırılması amacı ile başlatılan projenin gereksinimleri 3.1 Mimari Gereksinimleri başlığı altında sunulmuştur. 3.2 Başarım Etkenleri başlığı altında proje için performans metrikleri belirlenmiş, 3.3 Fonksiyonların Gerçeklenmesi başlığı altında, Tablo 3.1: Fonksiyon Listesi Tablosunda verilen fonksiyonların matematiksel ifadeleri ve sayısal sistemler üzerinde gerçekleştirme algoritmaları sunulmuştur.

#### 3.1 Mimari Gereksinimleri

Proje gereksinimleri şu şekildedir:

1. Tasarlanan işlemci çok çekirdekli mimariye sahip olmalıdır.
2. Tasarlanan işlemcinin buyruk kümesi OpenCL 1.2 desteklemelidir.
3. Tüm işlemler 32 bit integer ve floating point sayılar üzerinden yapılmalıdır. Floating point sayılar için IEEE754 standardı kullanılmalıdır.
4. Tasarım modüler olmalı alt modül sayıları parametrik tanımlanmalı, bütün mimari modülleri özelleştirilebilir olmalıdır.
5. Gelecek çalışmalarda tasarlanacak özel hesaplama ipcore modülleri için standart bir arayüzü desteklemelidir.
6. Tasarım sayısal sinyal işleme uygulamalarında sıklıkla kullanılan ve Tablo 3.1 içinde belirtilen fonksiyonları desteklemelidir.
7. Verilen bir matrisin kopyası oluşturulup kopya üzerinden işlem yapılmalıdır.
8. Reel sayılar matrisi oluşturulurken bellekte yalnızca reel sayıların sığabileceği bir alan kullanılmalıdır, karmaşık sayılar matrisi oluşturulurken reel ve imajiner kısımlar için ayrı yer ayrılmalıdır.

9. Satır, sütun veya alt matris üzerinde işlem yapılırken yalnızca ilgili veriler kopyalanmalıdır.

Tablo 3.1: Desteklenmesi beklenen fonksiyon listesi

Fonksiyon	Açıklama
Toplama	İki matrisin eleman eleman toplanması Matrisin tüm elemanlarına sabit eklenmesi
Çıkarma	İki matrisin eleman eleman farkı Matrisin tüm elemanlarından sabit çıkarılması
Çarpma	Matrislerin eleman - eleman çarpımı Matris çarpımı Matrisin tüm elemanlarının sabit ile çarpımı
Bölme	Matrislerin eleman - eleman bölümü Matrisin tüm elemanlarının sabite bölümü
Elemanların toplamı	Matrisin satır toplamı Matrisin sütun toplamı Matrisin tüm elemanlarının toplamı
Max, Min, Mean, Median	Her satır için Her sütun için Matrisin tüm elemanları için En büyük elemanın ilk indisi Mutlak en büyük elemanın değeri Mutlak en büyük elemanın ilk indisi
Nokta çarpımı	İki vektörün nokta çarpımı
FFT/IFFT	Her satırın fourier ve ters fourier dönüşümü Her sütunun fourier ve ters fourier dönüşümü
Logaritma	Her eleman için doğal logaritma hesabı Her eleman için 10 tabanında logaritma hesabı
Üssel fonksiyon	10 tabanında eksponansiyel Doğal tabanda eksponansiyel

Sonraki sayfada devam etmektedir.



**Tablo 3.1 – devam**

<b>Fonksiyon</b>	<b>Açıklama</b>
Büyüklüğü	Matrisin mutlak büyüklüğü Matrisin enerjisi
Evrişim	Dairesel konvolüsyon (Circular convolution) Doğrusal konvolüsyon (Linear convolution)
Eşlenik	Bir matrisin karmaşık eşleniği
Transpoz	Bir matrisin transpuzu Bir matrisin eşleniksiz transpuzu
Determinant	Bir kare matrisin determinanı
Trigonometrik	Her eleman için sin/cos/tan değerleri
Filtreleme	Her satırı FIR ve IIR Filtreleme Her sütunu FIR ve IIR Filtreleme
Windowing	Hamming, Hanning ve Gaussian
Alt matris	Matrisin bir satırını al / değiştir Matrisin bir sütununu al / değiştir Matrisin bir alt matrisini al / değiştir
Türev	Bir vektörün 1. derecede türevi
Norm	Matrisin ve vektörün p. dereceden normu
Sıralama	Satır sıralama Sütun sıralama Matris sıralama (vektör sıralama gibi)
Varyans, Standart	Satır bazlı Sütun bazlı
Sapma	Matris bazlı
İşaret	Her bir eleman için signum fonksiyonu
Flip	Yatay ve düşey ekseninde flip
Karekök	Her eleman için karekök
Reverse	Elemanların sırasını tersine çevirir
İnterpolasyon	Lineer interpolasyon
Karşılaştırma	Satır, sütun bazlı veya matris için karşılaştırma

Tasarlanan donanımın temel tasarım kararlarını oluşturan gereksinimler ve fonksiyon listesi incelenmiş, her bir matematiksel işlem için gerekli buyruklar ve donanım birimleri belirlenmiştir.

## 3.2 Başarım Etkenleri

Tablo 3.1 içinde belirtilen işlemlerin paralelleştirilmesi ile işlem sürelerinin kısalması beklenmektedir. Paralel hesaplamada işlem süresini belirleyen 4 unsur vardır.

Bunlardan birincisi bellek işlemlerine ayrılan süredir. Programlanabilir her sistemde olduğu gibi bir işlem veya işlem dizisi başlarken bellekten veri okunur, sonlandığında ise tekrar belleğe sonuçlar yazılır. İşlemler paralelleştirilse de paralelleştirilmese de bellek için harcanan süre toplamda yakındır. [?] Hem yazılım hem de donanım seviyesinde bellek işlemlerinde yerelliği artırmak bellek işlemlerinin daha hızlı işlenmesine olanak sağlar.

İkinci unsur paralelleştirmenin bir ölçüsü olan thread sayısıdır. Söz konusu işlem birbirinden bağımsız iş parçacıklarına bölünür ve her bir iş parçacığı farklı donanımlarda koşturularak paralel işleme sağlanır. Literatürde bu iş parçacıkları İngilizce ismi olan thread kelimesiyle ifade edilmekte ve thread kelimesinin buradaki anlamını taşıyan bir Türkçe tercümesi bulunmamaktadır. Bu sebeple tezin devamında sürekli olarak thread kelimesi kullanılacaktır. Thread sayısındaki artış, programın daha paralel koşturulabilmesine olanak sağlar.

Üçüncü unsur donanımda gerçekleşmiş thread yolu sayısıdır. Her bir thread, bir thread yoluna atanır ve o yol üzerinde koşturulur. Eğer thread yolu sayısı thread sayısından büyük veya eşitse, tek seferde bütün threadler işlenir ve program sonlanır. Eğer thread sayısı, thread yolu sayısından fazla ise threadler, thread yolu sayısı kadar elemana sahip kümelerle bölünür. NVidia'nın dokümanlarında warp ismi ile anılan bu thread kümelerinin her biri tek seferde işlenir. Toplam işlem süresi ise warp sayısına bağlı olarak artar. Thread yolu sayısının artırılması

warp sayısında ve işlem süresinde azalmaya yol açar. Ancak fiziksel kısıtlardan dolayı thread yolu sayısının bir üst limiti vardır.

Dördüncü unsur ise her bir thread için harcanan yürütme zamanıdır. Thread başına düşen yürütme zamanı thread içindeki buyruk sayısına, buyrukların çevrim sayılarına, buyruklar arası veri bağımlılıklarına, işlemcinin boru hattı mimarisine ve işlemcinin frekansına bağlı olarak değişir.

Dolayısıyla paralelleştirilmiş bir uygulamanın yürütme zamanı denklem 3.1’de gösterildiği şekilde formüle dökülebilir.

$$t_{program} = t_{bellek} + t_{thread} \times \frac{N_{thread}}{N_{threadyolu}} \times t_{thread} = N_{buyruk} \times C_{ortalama} \times T_{saat} \quad (3.1)$$

Burada  $t_{program}$  program süresini,  $t_{bellek}$  bellek işlemleri süresini,  $t_{thread}$  thread süresini,  $N_{thread}$  toplam thread sayısını,  $N_{threadyolu}$  toplam thread yolu sayısını,  $N_{buyruk}$  thread içindeki buyruk sayısını,  $C_{ortalama}$  her buyruk için harcanan çevrim sayılarının ortalamasını,  $T_{saat}$  işlemci saatinin periyodunu ifade eder.

Thread yolu sayısının 1 olduğu durumda aynı anda tek bir thread işlenebilir. Dolayısıyla işlem paralelleştirilmemiş olur. Thread yolu sayısının sonsuza gitmesi halinde ise program süresi bellek işlemleri için harcanan zamana eşit olur.

### **Program süresi bileşenlerinin optimize edilmesi**

Thread sayısı ve thread içindeki buyruk sayısı yazılım katmanında belirlenen değerlerdir. Bellek işlemleri için harcanan süre kaçınılmaz olmasına rağmen yazmaç öbeği, paylaşımlı bellek ve ana bellek ara yüzü gibi load ve store işlemleri ile ilgili donanımların tasarımlarında yapılan iyileştirmeler bellek için harcanan süreyi azaltabilir. Öte yandan işlemci frekansı ve işlemler için harcanan ortalama çevrim sayıları da hesaplama işlemlerinin süresini doğrudan belirleyen bileşenler olup optimize edilmesi gerekmektedir. Bu tarz bir optimizasyon için buyruk kümesi ve boru hattı mimarisi belirleyici yapılardır. Buyruk kümesi tasarımı için fonksiyon listesinde bulunan işlemler

### 3.3 Fonksiyonların Gerçeklenmesi

Fonksiyon listesinde belirtilen fonksiyonların tamamında veriler bellekten okunmakta ve sonuçlar yine belleğe yazılmaktadır. Dolayısıyla load ve store işlemleri fonksiyonların tümünde olmalıdır. Her bir fonksiyon için gerekli buyruklar ise her fonksiyonun kendi başlığı altında belirtilmiştir.

#### 3.3.1 Toplama işlemi

İki matrisin eleman eleman toplamında her bir thread  $C_{i,j} = A_{i,j} + B_{i,j}$  işlemini yapar. Bu işlem için ihtiyaç duyulan buyruklar floating point ve integer toplama buyruqlarıdır. Bir matrisin sabit sayı ile toplanması durumunda ise her bir thread  $C_{i,j} = A_{i,j} + k$  işlemini yapar. Burada  $k$  değeri integer veya floating point bir sayı olup, bellekten okunabileceği gibi anlık olarak da verilebilir. Dolayısıyla önceki buyruklara ek olarak integer ve float için anlık değer ile toplama buyruqları da gereklidir.

#### 3.3.2 Çıkarma işlemi

İki matrisin eleman eleman toplamında her bir thread  $C_{i,j} = A_{i,j} - B_{i,j}$  işlemini yapar. Bu işlem için ihtiyaç duyulan buyruklar floating point ve integer çıkarma buyruqlarıdır. Bir matristen sabit sayının çıkarılması durumunda ise her bir thread  $C_{i,j} = A_{i,j} - k$  işlemini yapar. Burada  $k$  değeri integer veya floating point bir sayı olup, bellekten okunabileceği gibi anlık olarak da verilebilir. Dolayısıyla önceki buyruklara ek olarak integer ve float için anlık değer çıkarma buyruqları da gereklidir.

### 3.3.3 Çarpma işlemi

$M \times N$  ve  $N \times P$  büyüklükteki iki matrisin çarpılması işlemi  $M \times P$  adet sonuç üretir. Bu sonuçların her biri için bir thread oluşturulur (toplamda  $M \times P$  adet) ve her bir thread  $C_{i,j} = \sum_{n=0}^N (A_{i,n} \times B_{n,j})$  işlemini yapar. Bu işlem bir döngü içinde çarpma ve toplama yapılması ile gerçekleşir. Dolayısıyla döngü oluşturabilmek için gerekli atlama, karşılaştırma ve dallanma buyrukları gereklidir. Hesaplama için çarpma buyruğuna da ihtiyaç vardır. Bu işlemin gerçekleşmesinde performans artırmaya yönelik DSP uygulamalarında sıklıkla kullanılan çarp-topla (muladd) işlemi kullanılmalıdır.

Matrislerin eleman eleman çarpılması işleminde ise oluşturulan her bir thread  $C_{i,j} = A_{i,j} \times B_{i,j}$  işlemini yapar. Bu işlem için herhangi bir döngü yapısına ihtiyaç kalmaksızın çarpma buyruğu yeterlidir.

Matrisin tüm elemanlarının sabit bir sayı ile çarpılması işleminde her bir thread  $C_{i,j} = A_{i,j}/k$  işlemini yapar. Burada  $k$  sayısının anlık alınması istenirse anlık ile çarpma buyruğuna da ihtiyaç duyulur. Bütün çarpma ve çarp-topla buyruklarının float ve integer için versiyonlarının bulunması gerekir.

### 3.3.4 Bölme işlemi

İki matris arasında eleman-eleman bölme işlemi için oluşturulan her bir thread  $C_{i,j} = A_{i,j}/B_{i,j}$  işlemini yapar. Bu işlem için float ve integer bölme buyrukları gereklidir. Bir matrisin sabit sayıya bölümü işleminde ise her bir thread  $C_{i,j} = A_{i,j}/k$  işlemini yapar. Burada  $k$  sayısının anlık alınması istenirse anlık değere bölme buyruğunun gerçekleşmesi gerekir.

### 3.3.5 Toplam işlemi


Bir matrisin satır toplamlarını, sütun toplamlarını veya tüm elemanların toplamını bulur. Bütün program ikişerli eleman toplamlarından oluşur. Örneğin tüm satır toplamları için satır başına  $\log_2 N$  kez, sütun toplamaları için sütun başına  $\log_2 M$  kez ardışık toplama işlemi yapılması gerekir. Tüm elemanların toplamı içinse  $\log_2(M \times N)$  kez ardışık toplama işlemi yapmak gerekir. İhtiyaç duyulan buyruk ise toplama buyruğudur.

### 3.3.6 Max,Min,Ortalama,Ortanca, Karşılaştırma

Verilen herhangi N elemanlı bir veri seti üzerinde (matris veya matrisin bir parçası) max ve min hesapları için ardışık  $\log_2 N$  adet karşılaştırma işlemi yapılır. Ortalama hesabı için elemanların toplamı bulunup bölme işlemi yapılır. Ortanca hesabı için ise sıralama yapılması gerekmektedir. Merge-sort algoritması düşünülürse,  $\log_2 N$  ardışık karşılaştırma ile sıralama yapılır ve ortanca terim bulunur. Bu fonksiyonlar için öncekilerden farklı olarak karşılaştırma buyrukları gereklidir.

### 3.3.7 Nokta çarpımı

$v_1$  ve  $v_2$  iki adet N elemanlı vektör olsun  $v_1.v_2 = \sum_{i=1}^N v_1[i]xv_2[i]$  şeklinde tanımlıdır. Daha önce matris çarpımında belirtildiği şekilde çarp, çarp-topla ve topla buyrukları kullanılarak bu işlem gerçekleştirilir. Burada her bir çarpımı oluşturmak için ayrı bir thread oluşturularak paralellik sağlanabilir.



Şekil 3.1: Radix 2 için butterfly işlemi

### 3.3.8 FFT/IFFT


Ayrık zamanda Fourier ve Ters Fourier dönüşümü için günümüzde yaygın olarak kullanılan algoritma Cooley-Tukey FFT algoritmasıdır. [9] Bu algoritmanın radix-2 decimation in time gerçeklemesinin uygulanması durumunda her bir thread bir butterfly işlemini çalıştırır. 8 elemanlı bir vektörün FFT işlemi Şekil 3.2’de sunulmuştur.

Fourier transformu alınacak olan giriş sinyali  $x(n)$ , bu sinyalin fourier transformu ise  $X(n)$  olsun. Radix-2 yönteminde  $x(n)$  vektörünün elemanları tek indisli elemanlar ve çift indisli elemanlar olarak ayrılıp, ikiyeşli gruplara bölünürler. Daha sonra her bir eleman kendinden  $N/2$  uzaktaki eleman ile butterfly işlemine alınır. Şekil 3.2’de sunulan algoritma, Şekil 3.1’de çizimi sunulan butterfly işlemlerinden oluşur. Her bir butterfly işleminde yapılan hesaplama denklem 3.2’de gösterildiği gibidir.

$$k_1 = \cos\left(-\frac{2\pi i}{N}\right) \quad k_2 = \sin\left(-\frac{2\pi i}{N}\right)$$

$$\begin{bmatrix} c_{Re} & c_{Im} \\ d_{Re} & d_{Im} \end{bmatrix} = \begin{bmatrix} a_{Re} & a_{Im} \\ a_{Re} & a_{Im} \end{bmatrix} + \begin{bmatrix} b_{Re} & b_{Re} \\ -b_{Re} & -b_{Re} \end{bmatrix} \begin{bmatrix} k_1 \\ k_2 \end{bmatrix} + \begin{bmatrix} -b_{Im} & b_{Im} \\ b_{Im} & -b_{Im} \end{bmatrix} \begin{bmatrix} k_2 \\ k_1 \end{bmatrix} \quad (3.2)$$

Denklem 3.2’de görüldüğü üzere her bir butterfly işlemi matris çarpımları ve matris toplamları şeklinde ifade edilebilir. İşleme alınan parametreler  $a$  ve  $b$  sayılarının reel ve imajiner kısımlarının yanı sıra  $\sin(-2\pi/N)$  ve  $\cos(-2\pi/N)$  değerleridir. Burada  $N$  değeri sonuç vektörünün her bir elemanın indisi olup, bir



Şekil 3.2: 8 noktalı sinyal için FFT Radix 2 algoritması

eleman için bir kez hesaplanır.

FFT gerçektelemesi için sin ve cos değerlerinin hesaplanabilmesi gerekmektedir. Dolayısıyla matris çarpma ve toplama işlemlerinin yanı sıra trigonometri buyrukları da gerekmektedir.

### 3.3.9 Logaritma

Verilen bir veri setinin her elemanı için doğal logaritma (e tabanında) ve 10 tabanında logaritma hesaplanması gerekir. Xilinx tarafından sağlanan IPCore ile doğal logaritma hızlı bir şekilde hesaplanabilmektedir.  $\log_a(x) = \log_e(x)/\log_e(a)$  denkleğinden faydalanılarak herhangi tabanda logaritma hesaplanabilir. Burada buyruk kümesine  $\log_e x$  buyruğunun da eklenmesi gerekir.



### 3.3.10 Üssel Fonksiyon

Verilen bir veri setinin her elemanı için  $10^x$  ve  $e^x$  değerlerinin hesaplanması gerekir. Xilinx tarafından sağlanan IPCore ile  $e^x$  hızlı bir şekilde hesaplanabilmektedir.  $a^b = e^{b \log_e a}$  denkleğinden faydalanılarak herhangi  $a^x$  değeri hesaplanabilir.

### 3.3.11 Norm

Sinyal işlemede yaygınlıkla kullanılan matris normları 1, 2 ve  $\infty$  normlardır. 1-norm sütun toplamalarının maksimumu şeklinde tanımlıdır.  $\|X\|_1 = \max_j(\sum_i(a_{ij}))$  2-norm matrisin karesinin en büyük özdeğeri karekökü olarak tanımlanmıştır.  $\|X\|_2 = \sqrt{\max(\text{eig}(AXA))}$ . Bir matrisin  $\infty$  normu ise satır toplamalarının maksimumu olarak tanımlanmıştır.  $\|X\|_\infty = \max_i(\sum_j(a_{ij}))$ . [8]

2-norm için kullanılacak özdeğerlerin hesaplanması bu işlemin bir alt parçasıdır. Özdeğer hesaplama algoritmasının gerçekleşmesinde matris büyüklüğü sabit kabul edilemeyeceği ve toplama ve kaydırma gibi temel işlemler cinsinden paralelleştirilebilir bir program yazılabileceği için özdeğer hesaplama işini yazılım seviyesinde gerçeklemek daha uygundur. [10]

### 3.3.12 Evrişim

Evrişim (ing. convolution) sinyal işlemede sıklıkla kullanılan bir işlemdir. İki vektörün evrişimi  $Conv(f, g)[n] = \sum_{m=-\infty}^{\infty} (f[n]xg[n - m])$  şeklinde hesaplanır. Formülden de anlaşılacağı üzere evrişim sonuç vektörünün her bir elemanı bir dizi çarpımın toplamı şeklinde hesaplanır. Burada sonuç vektörünün her bir elemanı için ayrı thread koşturulursa, 1 çarp ve N-1 çarp-topla buyruğu ile sonuç hesaplanmış olur.

### 3.3.13 Alt Matris, Flip, Reverse, Eşlenik ve Transpoz

Karmaşık sayılar düzleminde  $a + ib$  şeklinde tanımlanan bir karmaşık sayının eşleniği  $a - ib$  sayıdır. Sayısal sistemlerde karmaşık bir sayının reel ve imajiner kısımları ayrı değerler olarak tutulduğundan imajiner kısmın işaretinin değiştirilmesi eşlenik hesaplaması için yeterlidir. Transpoz işlemi ise matris elemanlarının yerlerinin değiştirilmesi yani okunup işlem yapılmadan yazılması ile gerçekleşir. Alt matris, flip ve reverse işlemleri ise yalnızca okuma ve yazma bellek işlemlerinden oluşur.

### 3.3.14 Determinant

Genel geçer determinant hesaplama yönteminde matris, 2x2 boyutunda alt parçalarına ayrılır determinantlarından yeni bir matris oluşturulur, oluşan matris üzerinde yine aynı işlem uygulanır. En son tek elemana düştüğünde matrisin determinantı hesaplanmış olur. 2x2 matrisin determinantı  $det(A) = a_{00}a_{11} - a_{01}a_{10}$  şeklinde hesaplanır. Bu işlem 1 çarpma 1 çarp-topla buyruğu ile gerçekleştirilebilir.

### 3.3.15 Trigonometrik İşlemler

Tüm trigonometrik işlemler sin ve cos cinsinden ifade edilebilir. FPGA platformunda Xilinx IPCore kullanılarak sin ve cos işlemleri hızlıca hesaplanabilir.

### 3.3.16 Filtreleme ve Windowing

Filtreleme ve windowing işleminde önceden belirlenmiş bir vektör veya matris işleme alınacak vektör yada matris üzerinde gezdirilerek eleman eleman çarpma ve toplama işlemleri yapılır. Gereksinimlerde belirtilen Hamming Hanning Gaussian

windowing işlemlerinde window değişir, işlem aynıdır. FIR ve IIR filtrede de temel işlemler windowing ile aynı olup, algoritma seviyesinde farklılıklar ile gerçekleşir. Bir  $f$  vektörü üzerine uygulanacak  $g$  maskesi ile filtreleme veya windowing  $y[n] = \sum_{i=0}^N f[i]xg[i]$  şeklinde gösterilebilir.

### 3.3.17 Türev

Bir vektörün türevi, ayrık zamanda ardışık elemanların farkı şeklinde tanımlıdır.  $N$  elemanlı bir vektörün türevinin hesaplanması için  $N$  adet thread oluşturulur ve her bir thread bir çıkarma işlemi yapar.

### 3.3.18 Sıralama

Satır, sütun ve matris elemanlarının sıralanması uygulaması herhangi bir sıralama algoritması ile gerçekleştirilebilir. Alt seviyede her bir thread basit karşılaştırma işlemleri yapar.

### 3.3.19 Varyans ve Standart Sapma

Varyans ve standart sapma için dizinin ortalaması hesaplanır, elemanların ortalamaya uzaklıkları üzerinden toplama, karesini alma ve karekök alma gibi işlemler yapılır.

### 3.3.20 Karekök

Karekök işlemi kendi başına bir uygulama olarak değil diğer uygulamaların içinde bir işlem olarak kendini gösterir. Xilinx IPCore kullanılarak karekök işlemi hızlı bir şekilde yapılabildiğinden IPCore kullanımı tercih edilmiştir.

### 3.3.21 İşaret

İşaret fonksiyonu bir matris veya vektörün tüm elemanları için eleman pozitif ise 1, 0 ise 0, negatif ise -1 değerini döndürür. Eleman sayısı adetinde thread oluşturularak hızlı bir şekilde bu işlem gerçekleştirilebilir.

### 3.3.22 Interpolasyon

Interpolasyon işlemi, ardışık elemanların ağırlıklı ortalamalarının hesaplanması ile gerçekleşir. Temel toplama, çarpma, kaydırma, bölme gibi işlemler ile ağırlıklı ortalama hesaplanır. Eleman sayısı kadar thread oluşturularak işlem paralelleştirilebilir.

### 3.3.23 Özet

Listedeki fonksiyonların incelenmesi ile gerekli hesaplama buyrukları çıkarılmıştır. Fonksiyon listesinin gerçekleştirilebilmesi için gerekli buyruklar Tablo 3.2’de sunulmuştur.

Tablo 3.2: Gerekli Hesaplama Buyrukları

Fonksiyon	Açıklama
add, addi, fadd	Float ve tamsayı değerleri için toplama ve tamsayı için anlık toplama işlemleri
sub, subi, fsub	Float ve tamsayı değerleri için çıkarma ve tamsayı için anlık çıkarma işlemleri
mul, muli, fmul	Float ve tamsayı değerleri için çarpma ve tamsayı için anlık çarpma işlemleri
div, divi, fdiv	Float ve tamsayı değerleri için bölme ve tamsayı için anlık bölme işlemleri

Sonraki sayfada devam etmektedir.

**Tablo 3.2 – devam**

<b>Buyruk</b>	<b>Detay</b>
fma, fma	Float ve tamsayı deęerler iin fused multiply add iřlemi
sin, cos, fsin, fcos	Float ve tamsayı deęerler iin trigonometrik iřlemler
log, flog	Float ve tamsayı deęerler iin e tabanında logaritma iřlemi
exp, fexp	Float ve tamsayı deęerler iin $e^x$ iřlemi
shl, shr, shra	Aritmetik ve mantık kaydırma buyrukları
sqr, fsqr	Float ve tamsayı deęerler iin karekk iřlemi
cmp, br, jump	Dng ve kořul oluřturabilmek iin gerekli karřılařtırma, dallanma ve atlama buyrukları

## 4. BENZER MİMARİLER VE ÖNCEKİ ÇALIŞMALAR

Paralel hesaplama için literatürde var olan mimariler Flynn taksonomisi adıyla binilen bir sınıflandırmaya tabidir. Söz konusu donanım, özelliklerine göre bu sınıflandırmada bir sınıfa yerleştirilir. Literatür taramasında öncelikle bu sınıflandırmadan bahsedilmiş, ardından belirlenen sınıfta ön plana çıkan mimariler incelenmiştir.


### 4.1 Paralel işleme taksonomisi

Bilgisayar bilimlerindeki tüm uygulamalar ve donanımlar paralellik bakımından 4 sınıfta incelenir. Bu sınıflandırma literatürde Flynn Taksonomisi adıyla geçer [11]. Literatürdeki kısaltmalarıyla bu 4 sınıf, SISD (Single Instruction Single Data), SIMD (Single Instruction Multiple Data), MISD (Multiple Instruction Single Data) ve MIMD (Multiple Instruction Multiple Data) şeklinde isimlendirilir.

SISD mimarilerde herhangi bir paralellikten bahsetmek söz konusu değildir. Tek thread çalıştıran mimariler SISD için örnek olarak gösterilebilir.

SIMD mimariler bir buyruğun birden fazla veri seti üzerinde çalıştırıldığı mimarilerdir. Örneğin  $N \times M$  büyüklüğünde matrislerin toplandığı bir matris toplama işleminde  $N \times M$  adet veri seti üzerinde basit bir toplama işlemi yapılmaktadır. Gereksinimler ışığında SIMD mimari bu çalışmanın mimari alternatifleri arasındadır.

MISD mimariler bir veri seti üzerinde birden fazla buyruğun çalıştırıldığı mimarilerdir. MISD yaygın olarak hata düzelten sistemlerde tercih edilir. Örneğin uzay ortamında çalışması hedeflenen bir hesaplama biriminin ışımalara maruz kalması sebebiyle hesaplamasında veya kaydettiği sonuçlarda yanlışlık olabilir [12]. Bu tarz potansiyel problemlere önlem olarak yapılan her işlem aynı veri seti



Şekil 4.1: Flynn Taksonomisi

üzerinde birden fazla kez yapılır ve sonuçlar birden fazla yerde saklanır. Daha sonra aynı verinin kopyaları arasında karşılaştırma yapılarak hatalar algılanır ve düzeltilir.

MIMD mimariler bu taksonominin en karmaşık mimarileri olup birden fazla veri seti üzerinde birden fazla buyruğun çalıştırıldığı mimarilerdir. Buna örnek olarak günümüzde kullanılan CPU mimarileri verilebilir. Örneğin Intel Larrabee mimarisi GPU mimarisinde işlevsellik bakımından geliştirilmiş çekirdeklerin kullanılması ile ortaya çıkan bir GPGPU (General Purpose Graphical Processing Unit) olup aynı anda birden fazla veri seti üzerinde birden fazla işlemi koşturabilmektedir [13].

Proje gereksinimlerinde ve fonksiyon listesinde belirtilen, hedef donanım hakkındaki ihtiyaçlar, Flynn taksonomisinde SIMD sınıfı ile örtüşmektedir. MIMD bir mimari ise proje gereksinimlerinin üzerinde bir özellik olup, eniyileştirmeye yönelik bir çalışma olabilir.

## 4.2 Mevcut Mimariler

Gereksinimlerde belirtilen fonksiyonlar ışığında hesaplamalar için kullanılacak modüller belli IPCore donanımları ve basit hesaplama modüllerinden oluşur. Paralel işlemeye özel donanımlarda yürütme zamanının en büyük bileşeni verilerin okunması ve yazılmasından oluşan bellek işlemleri olduğu için mimari seviyesinde donanım özelliklerini belirleyici unsur, veri yolu tasarımıdır.

Veri yolu mimarisi, bellek, yazmaç öbekleri ve hesaplama birimleri arasındaki bağlantı ile bu yapıların mimari hiyerarşisinden oluşur. Literatürde öne çıkan veri yolu mimarileri üç sınıfta değerlendirilebilir: Homojen az çekirdekli işlemciler, homojen çok çekirdekli işlemciler ve heterojen yapıdaki işlemciler.


### 4.2.1 Homojen az çekirdekli işlemciler

Homojen az çekirdekli mimariler birbirinin aynı olan az sayıda yüksek işlem kapasiteli çekirdeklerin 2. veya daha üst seviyede önbellekler üzerinden veri paylaşımı sağladığı işlemcilerdir. Bu mimaride her işlemci çekirdeğin kendisine ait bir önbelleği vardır. Bunlar bir interconnect yardımıyla bütünleşik bir paylaşımlı önbelleğe bağlanırlar. Bu yapıya örnek olarak Intel'in Nehalem işlemcisi gösterilebilir [14] [15]. Nehalem mimarisinde hususi önbellek 2 seviyeye ayrılmıştır ve paylaşımlı önbellek 3. seviyeyi oluşturmaktadır. Çekirdekler 3. seviye önbelleğin ardından Şekil 4.2'deki gibi bir bellek denetleyicisi ile sistemin ana belleğine bağlanır.

### 4.2.2 Homojen çok çekirdekli işlemciler

Homojen çok çekirdekli mimariler birbirinin aynı olan çok sayıda düşük işlem kapasiteli çekirdeklerden oluşan yapılardır. Bunlara örnek olarak grafik işlemcileri verilebilir [16]. Şekil 4.3'teki gibi bir yapıya sahip olan grafik işlemcilerde amaç,






Şekil 4.2: Intel Nehalem Mimarisi

paralelliği ön plana çıkarmak, çok sayıda verinin aynı anda işlenebilmesine olanak sağlamaktır. Az çekirdekli işlemcilerin aksine belleği kullanmak isteyen daha çok çekirdek olacağından bu mimarilerde bellek açısından bir darboğaz oluşmasına sebep olur. Homojen çok çekirdekli mimarilerin bellek hiyerarşisi 2 seviyeli önbellek ve ana bellekten oluşur. Her iki önbellek de çekirdek adacığında paylaşımlıdır. Az çekirdekli mimarilerin aksine çok çekirdekli mimarilerde genel bir yazmaç öbeği tüm çekirdeklerin erişimine açık olup yürütme zamanında her bir çekirdeğe özel olarak atanır.

Homojen az çekirdekli mimariler genel amaçlı kullanılan CPU (Central Processing Unit) mimarilerinde tercih edilirken çok çekirdekli mimariler GPU (Graphical Processing Unit) ön plana çıkar. CPU çekirdekleri yüksek işlem gücüne sahip ve az sayıda iken GPU çekirdekleri düşük işlem gücüne sahip ve çok sayıdadır. CPU üzerinde koşturulan programların dallanma ve bellek işlemleri için harcadığı zamanın azaltılması için çekirdeklere yakın büyük kapasiteli önbellekler kullanılır. GPU çekirdeklerinin sayıca fazla olması paralel hesaplamayı ön plana çıkarmakta




Şekil 4.3: Nvidia GPU

ve ana bellek erişimi için kullanılan veri yolu genişliği, önbellek büyüklüğünden daha önemli bir kriter olmaktadır. Tablo 4.1 içinde CPU ve GPU mimarilerinin bellek özellikleri sunulmuştur [17].

Tablo 4.1: CPU GPU Bellek Karşılaştırması

	CPU	GPU
Bellek	6 - 64 GB	768 MB - 6 GB
Bellek Bant Genişliği	24 - 32 GB/s	100 - 200 GB/s
L2 Önbellek	8 - 15 MB	512 - 768 KB
L1 Önbellek	256 - 512 KB	16 - 48 KB


Homojen çok çekirdekli mimarilere verilebilecek bir örnek de sunucu sistemlerinde kullanılan Tile mimarisidir. [18] Bu mimaride 36-100 arasında RISC işlemciden oluşan çekirdekler birbirlerine bağlanarak yüksek paralellik elde edilir. Tile mimarisinde bellek mimarisi olarak Şekil 4.4'te sunulan NUCA (non-uniform cache architecture) önbellek mimarisi kullanılır.



Şekil 4.4: Tile Mimarisi

Bu mimaride çekirdeklerin her birinin kendine ait özel önbelleği vardır. İkinci seviye önbellek olarak diğer çekirdeklerin önbellekleri kullanılır. Örnek olarak, 64 çekirdekli bir işlemcide her bir çekirdeğin 32 KB önbelleği olduğunu varsayarsak; 1 numaralı çekirdeğin 32 KB 1. seviye ve 2016 KB 2. seviye önbelleği olacaktır. Bu tasarımda herhangi bir çekirdeğin diğer tüm çekirdeklerin önbelleklerine bağlantısı olmalıdır.

Çekirdek sayısının artması ile bu gereksinim bir wiring problemine dönüşür ve uzun yollar kritik yolu etkileyerek toplam gecikmeye katkıda bulunabilir. Bu kısıttan dolayı Tile mimarisinde 2 boyutlu bir MESH ağı kurulmuş ve her bir çekirdek bu ağdaki bir node olarak yerleştirilmiştir. Her node bir çekirdek, bir önbellek ve bir routerdan oluşur. Bir çekirdek kendinden farklı tüm çekirdeklerin ön belleklerini ikinci seviye ön bellek olarak kullandığından MESH network üzerinden her birine erişimi vardır. Ancak fiziksel olarak kendisine uzak olan veriye erişebilmesi komşuluğundaki routerlar üzerinden her seferinde bir birim şeklindedir. Bu davranış satranç tahtası üzerinde şahın hareketi gibi düşünülebilir. MESH network yapısında tüm verilere erişim hızı aynı olmamakla birlikte, maksimum gecikme, node sayısının karekökü ile orantılı olarak artar.



Şekil 4.5: Sony Playstation Cell Mimarisi

### 4.2.3 Heterojen yapıdaki işlemciler

Birbirinin aynı olan çekirdeklerin az veya çok sayıda gerçekleşmesi ile elde edilen paralel hesaplama donanımları çoğu uygulamada performans açısından yeterli gelse de, bir takım uygulamalarda sık kullanılan bazı işlemlerin hızlandırılması adına özel donanımlar gerçekleşir. Literatürde bu tip işlemciler heterojen yapıdaki işlemciler olarak adlandırılır.

Heterojen mimariler doğrudan amaca yönelik hazırlandıkları için çok farklı mimari yapılarda gerçekleştirilebilirler. Heterojen mimarilerin temel özelliği bir işi her zaman o işi en hızlı yapan donanıma vermeleridir. Bu sebeple sık kullanılan hemen her işlem için ayrı hesaplama birimleri yerleştirilerek, özel fonksiyonların yazılım seviyesinden donanım seviyesine indirilmesi sağlanır. Örnek olarak Şekil 4.5'te sunulan heterojen mimari çizimi Playstation oyun konsollarında kullanılan Cell mimarisine aittir.

Şekil 4.5'te gösterilen Cell mimarisinde PPE (Power processing element) ana işlemci olup, SPE (Synergistic processing element) bloklarının her biri ise DSP benzeri SIMD işlemcilerdir.

## 5. GENEL İŞLEMÇİ MİMARİSİ

İşlemci tasarımı buyruk kümesinin tasarlanması ile başlar. Daha sonra buyrukların koşturulabilmesi için gerekli donanımlar belirlenir ve bu donanımların yüksek verimli kullanımını sağlamak için boru hattı mimarisi tasarlanır. Tezin bu bölümünde öncelikli olarak buyruk kümesi mimarisi anlatılacak, ardından her buyruğun ihtiyaç duyduğu hesaplama modülleri belirlenecek, sonrasında kullanım senaryoları üzerinden boru hattı mimarisi tasarımı anlatılacaktır. Son olarak Tosun işlemcisinin veri yolu mimari yapısı ve tasarım kararları üzerinde durulacaktır.

### 5.1 Buyruk Kümesi Mimarisi

Hedeflenen işlemciye benzer özelliklerde mevcut paralel işlemcilerin buyruk kümesi mimarileri incelenmiş, gereksinim analizinde fonksiyonların gerçekleştirilmesi için gerekli olarak belirlenen buyruklar bu buyruk kümesi mimarilerine eklenerek Tosun işlemcisi için bir buyruk kümesi mimarisi oluşturulmuştur. Mevcut buyruk kümelerinin incelenmesinin sebebi paralel işlemcilerin mimari özelliklerinden bağımsız olarak sahip olması gereken ortak özelliklerin bulunmasıdır. Bu özelliklerden bazıları yükleme ve saklama operasyonları, threadler arası senkronizasyonun sağlanması, çekirdeklerin bellek erişimlerinde kullanılan adres hesaplamaları, yazmaçlar üzerinde yapılan okuma ve yazma işlemleridir.

Tosun buyruk kümesi mimarisinin oluşturulmasında NVidia PTX [19] buyruk kümesi paralel işleme mimarisi olarak temel alınmıştır. Ayrıca adres hesapları, dallanmalar, temel aritmetik ve mantık işlemleri gibi her işlemcinin sahip olması gereken temel buyruklar için de Intel x86 [20] ve MIPS [21] buyruk kümeleri referans alınmıştır.

Tosun buyruk kümesi mimarisinde bulunmasına karar verilen buyruklar Tablo 5.1 içinde; tüm buyruk türlerinin bit yapısı Şekil 5.1’de sunulmuştur.

Tablo 5.1: Tosun Buyruk Listesi

Buyruk	Açıklama	Türü
addi	$r_d = r_{s1} + \text{anlık}$	Anlık
andi	$r_d = r_{s1} \& \text{anlık}$	Anlık
ori	$r_d = r_{s1}   \text{anlık}$	Anlık
xori	$r_d = r_{s1} \oplus \text{anlık}$	Anlık
divi	$r_d = r_{s1} / \text{anlık}$	Anlık
muli	$r_d = r_{s1} x \text{anlık}$	Anlık
subi	$r_d = r_{s1} - \text{anlık}$	Anlık
movi	$r_d(\text{alt}) = \text{anlık}$	Anlık
movhi	$r_d(\text{ust}) = \text{anlık}$	Anlık
fabs	$r_d =  r_{s1} $	Y1
fadd	$r_d = r_{s1} + r_{s2}$	Y2
fcom	$r_d = \text{com}(r_{s1}, r_{s2})$	Karşılaştırma
fdiv	$r_d = r_{s1} / r_{s2}$	Y2
fmul	$r_d = r_{s1} x r_{s2}$	Y2
fsqrt	$r_d = \text{sqrt}(r_{s1})$	Y1
fcos	$r_d = \cos(r_{s1})$	Y1
fsin	$r_d = \sin(r_{s1})$	Y1
ffma	$r_d = r_{s1} x r_{s2} + r_{s3}$	Y3
ffms	$r_d = r_{s1} x r_{s2} - r_{s3}$	Y3
fmin	$r_d = \min(r_{s1}, r_{s2})$	Y2
fmax	$r_d = \max(r_{s1}, r_{s2})$	Y2
fln	$r_d = \log_e(r_{s1})$	Y1
fmod	$r_d = r_{s1} \% r_{s2}$	Y2
f2int	$r_d = r_{s1}$	Y1
int2f	$r_d = r_{s1}$	Y1
fchs	$r_d = -r_{s1}$	Y1
fexp	$r_d = e^{r_{s1}}$	Y1
add	$r_d = r_{s1} + r_{s2}$	Y2

Sonraki sayfada devam etmektedir.

Tablo 5.1 – devam

Buyruk	Açıklama	Türü
and	$r_d = r_{s1} \& r_{s2}$	Y2
or	$r_d = r_{s1}   r_{s2}$	Y2
xor	$r_d = r_{s1} \text{ XOR } r_{s2}$	Y2
div	$r_d = r_{s1} / r_{s2}$	Y2
mul	$r_d = r_{s1} \times r_{s2}$	Y2
shl	$r_d = r_{s1} \ll r_{s2}$	Y2
shr	$r_d = r_{s1} \gg r_{s2}$	Y2
shra	$r_d = r_{s1} \ggg r_{s2}$	Y2
sub	$r_d = r_{s1} - r_{s2}$	Y2
min	$r_d = \min(r_{s1}, r_{s2})$	Y2
max	$r_d = \max(r_{s1}, r_{s2})$	Y2
chs	$r_d = -r_{s1}$	Y1
not	$r_d = \neg r_{s1}$	Y1
abs	$r_d =  r_{s1} $	Y1
com	$r_d = \text{com}(r_{s1}, r_{s2})$	C
mod	$r_d = r_{s1} \% r_{s2}$	Y2
brv	Verilen yazmaçtaki bitleri ters sırada hedef yazmaca yazar	Y1
bfr	Verilen yazmacın belirtilen kadar kısmını maskeleyip hedef yazmaca yazar	Y1
br	Karşılaştırma bayraklarında belirtilen koşul varsa, verilen adres kadar ileri atlar	Dallanma
fin	Programı sonlandırır	Sistem
ldshr	Paylaşımlı bellekten yükleme işlemi yapar	Y1
stshr	Paylaşımlı belleğe saklama işlemi yapar	Y1
sync	Tüm threadler aynı noktaya gelinceye kadar önce gelen threadleri bekletir.	Sistem
ldram	Ana bellekten yükleme işlemi yapar	Y1
stram	Ana belleğe saklama işlemi yapar	Y1

Sonraki sayfada devam etmektedir.

Tablo 5.1 – devam

Buyruk	Açıklama	Türü
mov	$r_d = r_{s1}$	Taşıma
jmp	Program sayacına belirtilen sayıyı ekleyerek atlar	Atlama

Tosun buyruk kümesinde toplam 56 adet buyruk belirlenmiştir. Tablo 5.1 içinde verilen buyruklar içerdikleri işlenen tür ve sayılarına göre türlere ayrılmıştır. Bu sınıflandırma buyruk içinde belirtilmesi gereken işlenen cins ve sayılarına göre yapılmıştır. Buyruk türlerinin bit yapısının belirlenebilmesi için öncelikle buyruk içine yerleştirilecek bilgilerin bit genişlikleri belirlenmelidir.

Buyruk bit yapılarında kaynak ve hedef hafıza birimleri olarak yazmaç numaraları kullanılır. Buyruk içinde bir yazmacın kaç bit ile ifade edileceği, bir thread için tahsis edilen yazmaç sayısına bağlıdır. İşlemci mimarisinde yazmaç sayısının belirlenmesi bir ödünleşimli karardır. Yazmaç sayısının artması yazmaçlar için kullanılan alanı artıracak gibi yazmaç numaraları için kullanılan karşılaştırmacı devrelerin de büyümesine sebep olur. Öte yandan yazmaç sayısının azlığı bellek işlemlerinin artmasına ve başarımın düşmesine sebep olacaktır. Tosun mimarisinde çok çekirdekli bir mimariden söz edildiği için yazmaç sayılarının artışı tek çekirdekli işlemcilere oranla daha fazla bir alan kullanımında artışa sebep olmaktadır. Bu yüzden Tosun mimarisinde hedef programlara yetebilecek minimum sayıda yazmaç kullanılmıştır. Bu çalışmada NVidia CUDA ile çalışan 184 adet paralel hesaplama uygulamasının yazmaç kullanım adetleri incelenmiştir. Elde edilen sonuçlara göre Tablo 5.2’te sunulduğu şekilde 64 adetten fazla sayıda yazmaç kullanan program ile karşılaşılmamıştır.

Tablo 5.2: NVidia GPGPU Programları Yazmaç Kullanım Analizi


Açıklama	Adet
32 veya daha az sayıda yazmaç kullanan uygulamalar	138
32 ile 64 adet arasında yazmaç kullanan uygulamalar	46
64 yazmaçtan fazla sayıda yazmaç kullanan uygulamalar	0



Neticede her bir thread için 64 adet yazmaçtan oluşan yazmaç öbeği kullanılmasına karar verilmiştir. Projenin bir diğer isteği olan OpenCL desteği ise OpenCL spesifikasyonlarında belirtilen bazı özel amaçlı yazmaçların gerçekleşmesini zorunlu kılmaktadır. Lokal thread numarası ve global thread numarası gibi programcının erişimine açık olması gereken ve spesifikasyonda belirtilen bilgiler program içinde özellikle adres hesaplamalarında sıklıkla kullanılmakta olduğundan yazmaç öbeğinde tutulması faydalı olacaktır. Bu bilgilerin yanı sıra program parametrelerinin de yazmaç öbeğine dahil edilmesi ile yazmaç sayısı 128 adete çıkarılmıştır. Ancak 128 yazmacın yalnızca ilk 64 adedi genel amaçlı olup, son 64 adeti özel mov buyruğu ile erişilebilir olarak belirlenmiştir. Toplamda 64 adet genel amaçlı yazmaç, buyruk içinde 6 bit ile ifade edilebilir.

Tüm işlemler 32 bit genişliğinde float veya tam sayılar ile yapılmaktadır. Yazmaç sayıları ve işlem kodu da hesaba katıldığında genel olarak buyrukların 32 bit genişliğe sığdırılabileceği hesaplanmıştır. Buyruklar için ayrılan bellek alanının verimli kullanılabilmesi için buyruk genişliklerinin de 32 bitten fazla olmamasına karar verilmiş, bu sebeple de buyruk içinde verilen anlık değerler 16 bit genişliğine sabitlenmiştir. Bir yazmaca anlık bir değer yazılması ise movi ve movhi buyruklarının peş peşe kullanılması ile mümkündür.

Anlık türü buyruklar bir kaynak yazmacı, bir hedef yazmacı ve bir anlık değer içerir. Dolayısıyla işlem kodu için yalnızca 4 bitlik boş yer kalır. 4 bit, işlem koduna yeterli olmadığı için, olası tasarım çözümleri anlık değer daraltılması veya buyruk genişliğinin artırılmasıdır. Buyruk genişliğinin değiştirilmesi durumunda bellek yönetimi, buyruk çekme ve kod çözme donanımları karmaşıklaşırken anlık değer daraltılması durumunda ilave buyruklar gerekeceği gibi, programcının da tasarımı karmaşıklaşmaktadır. Bu probleme özel bir çözüm olarak anlık türü buyrukların 4 bit işlem koduna sahip olmasına karar verilmiştir. Anlık buyruklarda işlem koduna 4 bit ayrılmış olması, işlem kodunun kalan alt bitlerinin x ile doldurulması anlamına gelir. Toplamda 9 adet anlık türü buyruk bulunmaktadır. Dolayısıyla üst 4 biti [0,9] aralığında olan işlem kodları anlık türünde, [10,15] aralığında olan işlem kodları ise diğer türlerdedir. Buyruk kümesinde anlık türü olmayan, 46 adet buyruk vardır. Üst 4 bit için kullanılmayan



Şekil 5.1: Tosun Buyruk Türleri

6 farklı değer olduğundan alt bitler için 8 farklı değer, dolayısıyla 3 bit gereklidir.

Anlık türü buyruklardan kaynaklı bu değişiklik ile Tosun buyrukları 7 bit işlem kodu ile ifade edilir, 0000000 - 1001111 aralığındaki işlem kodları anlık türü buyruklara karşılık gelir, anlık türü buyruklarda alt 3 bit önemsiz olarak kabul edildiğinden yalnızca üst 4 bit buyruk içinde yer alır. Örneğin 0000xxx işlem kodu addi buyruğuna karşılık gelir. Dolayısıyla alt 3 bit buyruğun bit dizisi içinde yer almaz ve gelen herhangi bir buyruk için üst 4 bit 0000 ise buyruğun addi olduğu anlaşılır.

## 5.2 Hesaplama Modülleri

Buyruk listesinde her bir buyruk için mimariye eklenmesi gereken hesaplama modülleri irdelenmiş, her bir buyruk için verimin yüksek tutulması adına ilgili optimize edilmiş Xilinx IPCore kullanımına öncelik verilmiştir.

- add, addi, sub, subi, abs, chs buyruklarının hesaplamaları tamsayı toplayıcı ipcore kullanılarak yapılır. Bu işlem birimi hem toplama hem çıkarma işlemini gerçeklemektedir.
- mul ve muli buyrukları integer çarpma IPCore kullanılarak gerçekleştirir.
- and, andi, or, ori, not, xor, xori, brv ve bfr buyrukları mantıksal bit işlemleri yaparlar. Bu buyrukların her biri için ayrı bir işlem modülü kullanılır.
- min, max ve com buyrukları için iki sayının karşılaştırılması gerekmektedir. Bu üç buyruk bir karşılaştırıcı modülünü kullanır. Com buyruğu işlem neticesinde büyük, küçük ve eşit bayraklarının değerini değiştirirken min ve max işlemleri sayılardan küçük olanı veya büyük olanı sonuç yazmacına yazar.
- div, divi ve mod buyrukları bölme işlemi için hazırlanmış ipcore kullanırlar.
- shl, shr, shra buyrukları kaydırıcı modül kullanılarak gerçekleştirirler.
- f2int ve int2f buyrukları float ve integer veri tipleri arasında dönüşüm sağlar. Her ikisi için de hazır IPCore gerçekleştirir.
- fadd ve fsub buyrukları için float toplayıcı IPCore kullanılarak gerçekleştirir.
- fabs ve fchs buyrukları IEEE754 standardında işaret bitinin değiştirilmesi ile sağlanabilir. Bu iki buyruk için tek bir bit operasyon modülü gerçekleştirir.
- fcom, fmin ve fmax işlemleri floating point bir karşılaştırıcı IPCore kullanırlar.

- fdiv ve fmod işlemleri floating point bir bölücü IPCore kullanılarak gerçekleştirilir.
- fexp  $e^x$  hesabı yapan IPCore kullanılarak gerçekleştirilir.
- ffma ve ffms işlemleri floating point fused multiply add IPCore kullanılarak gerçekleştirilir.
- fln buyruğu floating point doğal logaritma IPCore kullanılarak gerçekleştirilir.
- fmul buyruğu floating point çarpma IPCore kullanılarak gerçekleştirilir.
- fsqrt buyruğu floating point karekök IPCore kullanılarak gerçekleştirilir.
- fsin ve fcos buyrukları trigonometri IPCore kullanılarak gerçekleştirilir.

### 5.3 Boru Hattı Mimarisi

Buyruk kümesinde bulunan her buyruğun çalıştırılması sırasında geçmesi gereken sabit adımlar vardır. Öncelikle bir buyruk bellekten çekildikten sonra işlem kodu okunmalı ve uygun şekilde bitler ayrılarak buyruk içinde gelen yazmaç numaraları, anlık değerler vb. ayrıştırılmalıdır. Sonrasında ilgili yazmaçlarda tutulan değerler okunmalı, buyruk ile ilgili işlem seçilip okunan değerler üzerine uygulanmalı ve son olarak sonuç yazmacına sonuç yazılmalıdır. Bu adımlar arasına flip floplar eklenerek bir buyruğun adımları ardışık saat vuruşlarında takip etmesi sağlanabilir. Böylece bir buyruğun geçtiği adımdaki donanımlar boşa çıkar ve söz konusu buyruk tüm işlemleri tamamlamadan yeni bir buyruk aynı donanımları kullanarak hesaplamaya girebilir. Boru hattı tasarımında kaynakların etkin kullanımı son derece önemlidir. Eğer programın genelinde tüm boru hattı aşamaları aynı anda doldurulamıyorsa boru hattı kullanmanın avantajı yoktur. Öte yandan boru hattı aşamaları etkin bir şekilde doldurulabilirse buyruklar birbirinin çalışma sürelerini gizlerler ve her saat vuruşunda yeni bir sonuç üretilmiş olur.

Boru hattı aşamalarının tam doldurulması konusunda güncel problemlerin başında veri bağımlılıkları gelir. Eğer n. buyruğun kullanacağı bir veri m. buyruk tarafından hesaplanıyorsa, m. buyruk sonucu yazmaç öbeğine yazmadan n. buyruk yazmaç değerlerini okuyamaz. Veri bağımlılığı önlenemeyen bir problemdir. Bunun yerine literatürde veri bağımlılığı olmayan buyrukların, bekleyen buyrukların önüne alınması yöntemiyle çözülmektedir. Bu yaklaşıma "Out of order execution" ismi verilir. [22] [23]

Sırasız çalıştırma yöntemi beraberinde yazmaçların analizi, veri bağımlılıklarının çözülmesi, yazmaçların donanım seviyesinde yeniden adlandırılması, yazmaç sayıları ile ilgili bir sanallaştırma katmanı tanımlanması gibi donanımsal karmaşıklıkları da beraberinde getirmektedir. Oysa ki aynı anda çok fazla threadin koşturulacağı bir işlemcide, boru hattının etkin kullanımı için daha sade bir çözüm olarak aralıklı işlem modeli kendini gösterir. [24]


Aralıklı İşlem Modeline göre çalışan işlemciler her bir buyruğun çalıştırılmasında sonra farklı bir thread'e geçiş yaparak çalışırlar. Çok sayıda birbirinden bağımsız işlemi bir arada yürütmeye çalışan işlemciler için Aralıklı İşlem tercih edilen bir yöntemdir [25] [26]. Bu şekilde çalışan işlemciler her bir thread için ayrı yazmaç öbeği ve program sayacı tutar. Herhangi bir thread'den boruhattına buyruk ataması yapıldığı zaman, farklı bir thread seçilerek bir sonraki buyruk o thread'in program sayacının gösterdiği yerden çekilir.

Aralıklı İşlem Modelinde veri bağımlılığı oluşmadığı için boruhattının etkin kullanımı sağlanmış olur. Farklı thread'ler arasında, yazmaç bazında, veri paylaşımı olmadığı için farklı thread'lerden buyrukların boruhattına alınması veri bağımlılığı sorunlarına yol açmaz. Böylece çok sayıda çevrim gerektiren buyruklar, farklı thread'lerden gelen buyrukların çalıştırılmasıyla gizlenmiş olur. Örnek vermek gerekirse, Tosun mimarisinde sin/cos işlemleri 28 saat vuruşunda tamamlanmaktadır. Tek bir thread üzerinden çalışan bir sistem düşünülürse bu sin/cos buyruğundan sonra gelen ve bunun sonucunu kullanan buyruk sin/cos'un tamamlanmasını beklemek zorunda kalır. Bu uzun süre içerisinde de boru hattının büyük bir bölümü boşta bekler. Aralıklı İşlem Modelinde ise aralarında

veri bağımlılığı olma ihtimali olmadığı için farklı thread'lerden gelen buyruklar boruhattının içine alınabilir. Böylece sin/cos veya diğer çok sayıda saat vuruşunda sonuç veren işlemler için geçen süre başka buyrukların çalıştırılmasıyla gizlenmiş olur.

Aralıklı işlem modelinin bir sonucu olarak farklı threadler arasında hızlı bir şekilde "context switch" yapmak gerekmektedir. Yani bir thread çalışırken bir anda farklı bir thread'e geçilebilmesi gerekmektedir. Klasik işlemcilerde tüm yazmaç verilerinin belleğe kaydedilmesi ve diğer thread'e ait verilerin bellekten kopyalanması anlamına gelen context switch oldukça pahalı bir işlemdir. Oysa ki aralıklı işlem modelinden faydalanabilmek için 1 saat çevriminde context switch yapılması gerekmektedir. Bu hızda bir context switch ancak farklı threadlere ait yazmaçların da yazmaç öbeğinin bir kısmında saklanması ile mümkün olur. Tosun mimarisinde bu işlemin nasıl yapıldığı "Yazmaç Öbeği" başlığı altında anlatılacaktır.

Aralıklı işlem modeli ile çalışan Tosun boru hattı mimarisinin aşamaları Şekil 5.2'de gösterilmiştir.



Şekil 5.2: Tosun Boru Hattı Mimarisi

### 5.3.1 Warp Seçimi

Warp NVidia tarafından literatüre kazandırılmış bir terimdir. Threadlerin bir araya toplanması ile oluşan thread grubuna warp ismi verilmiştir. Thread sözlükte ipliğe karşılık gelirken warp da dokumacılıkta kullanılan çözgü anlamını taşımaktadır. N adet thread'e sahip bir uygulamanın M adet SIMD Lane kapasitesi bulunan bir işlemcide çalıştırılması senaryosunda 3 farklı ihtimal vardır.  $N = M$  ise

her bir SIMD lane üzerinde bir thread kořturulur.  $N < M$  ise bazı SIMD lane'ler boş kalır ve bunların sonuçları değerdendirilmez. En sık rastlanan durum olan  $N > M$  olması durumunda ise  $N$  adet thread  $M$  adet kapasiteli alt gruplara bölünür ve bir seferde  $M$  adet thread çalıştırılır. Arkasından ikinci ve üçüncü  $M$  adet thread barındıran gruplar çalıştırılır. Burada her  $M$  adet thread'den oluşan gruba warp ismi verilir. Dolayısıyla warp kapasitesi donanımda tanımlı SIMD lane sayısına bağılı iken warp sayısı uygulamadaki toplam thread sayısının warp büyüklüğüne bölümü ile hesaplanır. Threadlerin warplara ayrılma işlemi derleyici tarafından yapılır.

Aralıklı işlem modelinin bir uygulaması olarak, bir SIMD lane'e her saat vuruşunda farklı bir warp'a ait bir thread atanır. Hangi warp'un seçileceğı boru hattının "Warp Seçimi" aşamasında belirlenir. Bu seçim Round-Robin politikasına göre gerçekleştirilir. Her warp için durum bitleri tutulur. Bu bitler warp'un "yürütme için uygun", "çalışıyor", "tamamlandı" gibi durumlarını gösterir. Uygun olan warp'lardan biri seçilir ve bu warp'un numarası boru hattının bir sonraki aşamasına aktarılır. Seçilen warp, boru hattını tamamlamadan bir daha seçilememesi için durum bitleri değıştirilerek işaretlenir. Aynı warp'un bir kez daha boru hattına alınması thread'lerin bir sonraki buyruklarının işlenmesi anlamına gelir. Bir warp boru hattını tamamlamadan ikinci kez boru hattına alınmadığında ikinci buyruk da boru hattına girmemiş olacağından herhangi bir veri bağımlılığı kontrolüne gerek kalmaz.

### 5.3.2 Buyruk Çekme

Buyruk çekme aşamasında bir önceki aşamadan gelen warp id'nin sıradaki buyruğı bellekten çekilir. Program buyrukları harici RAM'de tutulur. Buyruklara erişim program akışı sebebiyle genel olarak sıralı ve aralıklı işlem modeline göre tekrarlı olduğu için RAM'den gelen buyrukları bir süre Buyruk Önbelleğı yapısında tutmak bu aşamayı oldukça hızlandıran bir optimizasyondur. Buyruğun çekilmesi ile bu aşama tamamlanır ve buyruk bir sonraki aşamaya geçirilir.

### 5.3.3 Buyruk Çözme

Bu aşamada buyruk çözümlenerek hangi işlem biriminin kullanılacağı, hangi yazmaçların okunup, hangilerine yazılacağı belirlenir. Tüm buyrukların 32 bit olması, işlem kodu genişliklerinin buyruklar arasında fazla farklılık göstermemesi ve neredeyse tüm buyrukların aynı yazmaçlara erişim yapabilmesinden dolayı, boru hattının bu aşaması sade bir yapıdadır.

### 5.3.4 Yazmaç Çekme

Burada çalıştırılmak üzere olan buyruğun işlem sırasında kullanacağı verilen yazmaç öbeğinden alınır. Her bir SIMD lane üzerinde her bir warp için ayrı bir Yazmaç Öbeği vardır ve bunlardan kullanılacak veriler aynı anda çekilir. İki adet kaynak yazmacı bulunan buyruklarda ve 16 çekirdekli bir adada toplam 32 (16 x 2) adet 32-bitlik veri ortalama 1 çevrimde okunur.

### 5.3.5 Hesap Modülü Atama

Boru hattının bu aşaması hesaplamanın başlatıldığı yerdir. Bu aşamaya gelen bir buyruğun tüm verileri hesaplamaya hazır bir halde beklemektedir. Bu aşamada işlem koduna bakılarak buyruk gerekli hesaplama donanımına gönderilir.

### 5.3.6 Hesap

Hesaplamanın yapıldığı aşamadır. Burada birçok işlem birimi yer alır. Bunlardan, sık kullanılan ve daha az alan kaplayan işlem birimleri SIMD lane adetindedir. Bu şekilde, bu işlem birimleri gelen tüm verileri aynı anda işleme sokabilecek durumdadır. Daha nadir erişilen trigonometrik işlemler ve logaritma gibi hesaplardan sorumlu işlem birimleri ise daha az sayıda bulunabilir. Az sayıda bulunan



işlem birimlerinin kendi boru hattı mevcuttur. Örneğin SIMD lane sayısının yarısı adetinde olan bir hesaplama modülü ilk çevrimde gelen sayıların yarısını işleme alır, ikinci çevrimde ise diğer yarısını işleme alır. Böylece tüm sayılar boru hattında peşi sıra ilerlemiş olurlar. Örneğin 28 çevrim süren bir sinus işlemi için SIMD lane sayısının çeyreği kadar sinus hesaplama birimi yerleştirilmişse, tüm sayıların sinus sonuçlarının hesaplanması  $28 + 3 = 31$  çevrim sürer. Alan kullanımı ve performans optimizasyonu için esneklik sağlayan bu yapıda ilave 3 çevrim kabul edilerek alandan kazanılabilir ya da hesap modülü sayısı artırılarak performans artışı sağlanabilir. Hesap aşamasının sonunda bir sonuç buffer'ı bulunmaktadır. Hesap modüllerinin boru hattından çıkan sonuçlar önce bu buffer'lara yazılır ve yazılmak için kendi sıralarının gelmesini beklerler.

### 5.3.7 Geri Yazma


Geri yazma aşaması sonuçların yazmaç öbeklerine yazıldığı aşamadır. Geri yazma aşamasının kontrolcüsü sürekli olarak hesap modüllerinin çıkışlarındaki sonuç buffer'larını kontrol eder ve sırasıyla sonuçları ilgili yazmaçlara yazar.

## 5.4 Veri Yolu Mimarisi

Önceki bölümlerde Tosun mimarisinin buyruk kümesi, hesaplama donanımları ve boru hattı aşamaları belirlenmiştir. Parçaların birleştirilmesi ile veri yolu mimarisi oluşacaktır. Tasarım gereksinimleri arasında belirtilen ölçeklenebilirlik özelliğinden dolayı tüm kodlama parametrik olarak yapılmıştır. Mimarinin üzerine inşa edildiği temel parametrelerden biri de SIMD lane sayısıdır. SIMD lane sayısındaki artış, veri yolu genişliklerinin, karşılaştırıcı, kod çözücü ve kodlayıcı gibi donanımların katlanarak artmasına sebep olmaktadır. Bu etki hem alan kullanımında hem de sinyal gecikmelerinde artışa neden olur. Neticede performans kaygısı ile paralelliğin artması için SIMD lane sayısının artırılması ile alan kullanımı büyümekte, gecikmeler artmakta ve hem güç tüketimi artmakta hem

saat sıklığı azalmaktadır. Dahası FPGA içi routing işlemi de SIMD lane sayısının artması ile zorlaşmakta ve imkansız hale gelebilmektedir. Bu etki, kaçınılmaz olmakla beraber hiyerarşik tasarım kullanılarak azaltılabilir.

Tosun mimarisi routing ve timing ile ilgili kısıtları zorlayabilmek adına hiyerarşik bir yapıda tasarlanmıştır. Doğrudan  $N$  adet SIMD lane gerçekleştirilmesi yerine küçük gruplar halinde,  $N = N_1 \times N_2$  olacak şekilde  $N_1$  adet ada ve her adanın içinde  $N_2$  adet SIMD lane olacak şekilde gerçekleştirilmiştir. Hiyerarşinin üst seviyesinde, ölçeklenebilirliği olmayan PCI-e ve Ana bellek arayüzü gerçekleştirilmiş ve AXI bus yapısı ile  $N$  adet ada ismi verilen donanıma bağlanmıştır. Tosun üst seviye mimari çizimi Şekil 5.3'da sunulmuştur. Mimarinin büyük tek bir ada yerine çok sayıda daha küçük adalardan oluşmasının iki sebebi vardır.



Şekil 5.3: Tosun Üst Seviye Mimarisi

Her bir ada içindeki threadlerin veri paylaşabilmesi için ada içine yerleştirilen paylaşımlı belleğe erişimi olan çekirdek sayısı ile bu bellekte yaşanan gecikme doğrudan ilişkilidir. Paylaşımlı bellek açısından bakıldığında istemci sayısının artması istek paketlerinin beklediği kuyrukta uzamaya sebep olmaktadır. Bu durum sınav zamanında kütüphaneden kitap almak isteye öğrenciler analojisiyle açıklanabilir. Her bir öğrenci bir istek paketi, ulaşmak istedikleri kitaplar da paylaşımlı bellekte tutulan veriler olsun. Kütüphanede kitap ödünç alımıyla


ilgilenen personel sayısını sabit olarak 2 kabul edelim. Kitap sayısı sonsuz bile olsa,  $N$  adet öğrencinin bu iki personel üzerinden kitaplara erişim imkanı varken, öğrenci sayısının artması ile bir öğrencinin ortalama kitaba ulaşma süresi doğru orantılı olarak artacaktır. Artışı engellemek için yapılabilecek iki seçenekten birincisi öğrenci sayısını sınırlamak, ikincisi ise personel sayısını artırmaktır. Bu analogide personel sayısı FPGA üzerinde gerçekleştirilen Block RAM'lerin port sayısını ifade eder. Block RAM'lerin port sayısı 2'den fazla olamadığından istemci sayısını azaltmak tek çözümdür. Bu bağlamda tasarımı adalara ayırmak, kütüphaneyi parçalamaya ve kütüphane başına düşen öğrenci sayısını azaltmaya benzer. Dolayısıyla çok sayıda çekirdeği küçük gruplar halinde ayırarak her gruba bir paylaşımlı bellek tahsis etmek bellek işlemlerinin performansını artıracaktır.

Diğer bir sebep ise yukarıda bahsedilen, FPGA gerçeklemesi sırasında oluşabilecek timing ve routing problemleridir. Yapılan bir tasarım FPGA üzerinde gerçekleştirilirken herhangi bir kısıt tanımlanmamışsa birbirine yakın olması beklenen bazı donanım parçaları yonga üzerinde uzak yerlere denk gelebilir. Ölçeklenebilir tasarımlarda bu problem sıklıkla kaynakların verimsiz kullanımına ve tellerin uzaması ile kritik yollardaki gecikmelerin artmasına dolayısıyla saat frekansının düşmesine ve nihayetinde performans düşüşüne sebep olabilir. Bu problemlerden kaçınmak için sıklıkla hiyerarşik tasarımlar gündemde tutulur. Tosun tasarımının homojen adalardan oluşması sentez aracına hangi donanımların yakın olması gerektiği konusunda daha çok fikir vermekte ve bu konudaki potansiyel problemlerin indirgenmesine olanak sağlamaktadır.

Tasarımın adalara ayrılması ile donanım seviyesinde soyutlama sağlanmıştır. Ada mimarisi, Tosun üzerinde bir  $t$  anında koşan tüm threadlerin aynı anda aynı buyrukları koşturma zorunluluğunu ortadan kaldırır. SIMD mimarinin bir özelliği olarak herhangi bir  $t$  anında ada içerisinde çalışan tüm threadlerin aynı buyrukları koşturma, bütün threadler için o buyruk tamamlanmadan diğer buyruğa geçilmemektedir. Öte yandan aynı anda farklı adalarda farklı buyruklar çalışabilir. Bu sayede ana bellek erişimi farklı adalar için farklı zamanlarda gerçekleşebilir; böyle bir durumda beklemler azalır. Farklı adaların farklı zamanlarda bellek erişimi istemesi ise ilk bellek erişiminden sonra kaçınılmazdır.







Şekil 5.6: Tosun Yazmaç Öbeği

buyruklara göre aynı anda en fazla 3 okuma ve 1 yazma operasyonu (4 portlu) gelmektedir. 4 port üzerinden gelen isteklerin BRAM'lere bağlı 4 porta aktarılabilmesi için adreslerin 2'şerli gruplandığında farklı BRAM'leri göstermesi gerekir. Bu durumun her zaman olacağı garanti edilemeyeceğinden portlara bir öncelik ataması yapılmış ( $WR > RD1 > RD2 > RD3$ ) ve önceliği düşük olan 2 portun sonraki çevrim(ler)de işlenebilmesi için gerekli hafıza birimleri yerleştirilmiştir. Burada en kötü durum tüm portların aynı BRAM'e ait adresleri göstermesidir. Böyle bir durum olduğunda WR ve RD1 portunun istekleri aynı çevrimde işlenirken RD2 ve RD3 portları sonraki çevrimde işlenmek üzere bekletilir. Eğer sonraki çevrimde yeni bir WR operasyonu gelirse WR ve RD2 işlenir, RD3 bekletilir. Nihayetinde en kötü durumda 3. Çevrimde RD3'ün de okunması ile okuma işlemi tamamlanmış olur. Özetle Şekil 5.6'da gösterilen tasarıma sahip bir yazmaç öbeği kümesinde bulunan yazmaç öbeklerinde en kötü

durum için yazma işlemi 1 çevrimde okuma işlemi 3 çevrimde tamamlanmaktadır. Bu gecikmeler BRAM kısıtlarından kaynaklanmaktadır.


Yazmaç öbeği okuma işlemlerinin en kötü durumdaki cevap süresini kısaltmak mümkün olmasa da en kötü durumun oluşma ihtimalini azaltmak mümkündür. Bir iyileştirme olarak her bir thread'e ait 64 adet yazmaçtan oluşan yazmaç öbeği, 32 yazmaçlık 2'şer gruba bölünerek tüm thread'lere ait yazmaç öbeklerinin ilk yarıları ilk BRAM'de, ikinci yarıları ise ikinci BRAM'de saklanır. Bu saklama şekli sabit tutularak derleyicinin yazmaçları seçerken bu ayrımı göz önünde bulundurulması sağlanmakta ve en kötü durumun oluşma ihtimali en aza indirgenmektedir.

Yazmaç Öbeği Kümesi 11 bit ile adreslenir. Soldaki 5 bit warp numarasını, sağdaki 6 bit ise yazmaç numarasını belirtir. Bu şekilde farklı bir warp'a geçiş yapılacağı zaman sadece bu adresin 5 bitlik prefix'inin değiştirilmesi yeterli olur. Dolayısıyla hiç saat vuruşu kaybetmeden context switch yapılabilir.

#### 5.4.1.2 Hesaplama Modülleri

Tüm işlemler için hesaplama modüllerinin yapısı aynıdır. Giriş ve çıkışlardan da sadece "sayılar" girişleri içerideki birime göre değişken olabilir, diğer tüm giriş ve çıkışlar ise standarttır. Örneğin; toplama birimi için 2 adet 32-bitlik giriş varken, multiply-add işlemi için 3 adet sayı gerekir. Şekil 5.7'de "N" hesaplamada kullanılan eleman sayısını göstermektedir.

Hesaplama modülleri 5.7'de sağ tarafta gösterildiği gibi Hesaplama Grubu'nu oluşturur. Burada en fazla çekirdek sayısı kadar olmak üzere değişken sayıda işlem birimi yer alabilir. Grup içerisindeki işlem birimlerinin paylaştığı Sonuç Buffer'ı vardır. Sonuç Buffer'ı yine Hesaplama Grubu içerisinde yer alan "sayaç" ile birlikte bir FIFO yapısı gibi davranır. Hesaplama Birimlerinden çıkan sonuçlar Sonuç Buffer'ına yazılır ve "Geri-Yazma" biriminin bu verileri okuyup yazmaç öbeğine yazması beklenir. Geri yazma birimi round robin algoritmasını kullanarak hazır



Şekil 5.7: Hesaplama Modülleri

olan verileri sıradan yazmaç öbeğine yazar.

#### 5.4.1.3 Paylaşımlı Bellek


Threadlerin yazmaçları kendilerine özel olup dışarıdan bir modülün erişimi yoktur. Oysa ki paralel hesaplamalarda bir threadin ürettiği bir sonuç başka bir thread tarafından kullanılabilir. Threadler arası veri paylaşımı için iki seçenek vardır. Bir seçenek ana bellek üzerinden veri paylaşımı yapılması iken diğeri paylaşımlı bellek eklenmesidir. Ana bellek hem yonga dışında olduğundan hem de veri yolu genişliğinin sınırlı olmasından dolayı yavaş olacaktır.

FPGA üstünde paylaşımlı bellek gerçekleştirilmesi ancak Block RAM kullanımı ile mümkündür. Donanımda tanımlı Block RAM Primitive'ler 32kbit büyüklüğünde olup 2 portu desteklemektedir. Paylaşımlı bellek kapasitesinin artırılması birden fazla Block RAM Primitive üzerine adres uzayı taksim edilir.

Her bir çekirdeğin paylaşımlı belleğe erişiminin bulunması gerekmektedir. Bunun için çekirdek sayısı adetinde porta sahip bir paylaşımlı bellek Block RAM



Primitive'ler kullanılarak Şekil 5.8'de gösterildiği şekilde tasarlanmıştır.



Şekil 5.8: Tosun Paylaşımlı Bellek Mimarisi

Paylaşımlı belleğin girişindeki her bir port bir SIMD lane'e bağlıdır. Paylaşımlı belleğin içinde N adet 32kbit Block RAM Primitive Şekil 5.8'de gösterildiği gibi giriş portlarına öncelik atayıcı donanımlar üzerinden bağlıdır. Her block ram portu için bir öncelik atayıcı bulunmakta ve o block ram portunun hangi SIMD lane portu ile bağlanacağına karar vermektedir. Herhangi SIMD lane üzerinde paylaşımlı belleğe yazma veya okuma amaçlı erişmek isteyen bir buyruk olursa, o SIMD lane'e bağlı port üzerinden ilgili öncelik atayıcıya istek gelir. Her saat vuruşunda öncelik atayıcılar kendilerine gelen istekler üzerinden Round Robin algoritması ile bir seçim yapar. Seçilen paket block ram'e iletilirken, seçilmeyen paketler sırada tutulur. Bunun için her SIMD lane portunun girişinde bir FIFO tampon bellek bulunmaktadır. Her block ram primitive 2 adet porta sahip olduğu için SIMD lane portları ikiye bölünür. Yarısi block ram primitive'lerin

A portlarına bağlanırken diğer yarısı B portlarına bağlanır.

Paylaşımlı bellek mimarisi için en kötü durum tüm SIMD lane portlarından aynı block RAM primitive için istek paketleri gelmesidir. Bu durumda SIMD lane sayısının yarısı büyüklüğünde kuyruk oluşur ve işlemler buna göre gecikmeli gerçekleşir. En kötü durum ihtimalini ortadan kaldırmak mümkün değildir fakat ihtimali düşürmek adına adres uzayının block ram'lere dağıtım yönteminde iyileştirme yapılabilir.

Tosun paylaşımlı bellek mimarisinde kullanılan verilerin tamamı 32 bit genişliğinde, block ram primitivelere ise 32 kbit büyüklüğündedir. Dolayısıyla her block ram primitive 1000 adet adresten oluşur. Paylaşımlı bellek büyüklüğünün 128kbit olması durumunda toplamda 8 adet block ram bulunmaktadır Adres uzayı block ramlara paylaştırılırken üst bitler yerine alt bitlerin kullanılması ile ardışık adresler her zaman farklı block ram primitive'lerini gösterir ve en kötü durum ihtimali azaltılır.

## 6. SONUÇ

Sayısal sinyal işleme algoritmaları, DSP ve GPGPU platformlarında koşturulmaktadır. Uygulamalar, karakteristik SIMD özellikleri sayesinde paralelleştirilerek hızlandırılmaya oldukça elverişli olduğu için son yıllarda GPGPU platformlarında CUDA ve OpenCL kullanılarak gerçekleştirilen sinyal işleme uygulamaları türetilmiştir. GPGPU mimarileri donanım seviyesinde özelleştirilemezken, platform bağımsız OpenCL sayesinde yüksek seviyede esnekliğe sahiptir. Öte yandan bazı uygulamalarda donanım seviyesinde değişiklikler yapmak istenebilir. Donanım seviyesinde değişiklik GPGPU donanımlarında mümkün olmadığı gibi ASIC tasarımlarda da maliyetlidir. Bu noktada FPGA tabanlı OpenCL destekli bir mimari hem donanım seviyesinde müdahale edilebilir, ölçeklenebilir bir yapıya hem de yazılım seviyesinde OpenCL'in sağladığı esnekliğe sahip olacaktır. Bu motivasyon ile tez çalışması dahilinde tasarlanan FPGA tabanlı yardımcı işlemci ünitesi tümüyle ölçeklenebilir ve özelleştirilebilir bir yapıya sahip olarak tasarlanmıştır.

- Belirlenen buyruk kümesi OpenCL kullanılarak yazılmış herhangi bir uygulamayı koşturabilecek kabiliyete sahiptir.
- Boru hattı mimarisi, aralıklı işlem modeli ve yazmaç öbeği, farklı warplardan buyrukların bir arada çalıştırılması ile veri bağımlılıkları çözülmeksizin boru hattının etkin kullanımını sağlamaktadır.
- Tasarımın hiyerarşik olmasını sağlayan adalardan oluşan mimaride her ada içinde parametrik miktarda SIMD lane vardır. Bir adanın içindeki tüm SIMD lane'ler için aynı anda aynı buyruk çalıştırılırken farklı adalarda farklı buyruklar çalıştırılabilir. Bu sayede ortak kaynak kullanımı gerektiren ana bellek erişimi işlemlerine harcanan süre farklı adalar arasında faz farkı oluşturularak gizlenebilir.
- Threadler arası veri paylaşımı paylaşımlı bellek üzerinden sağlanır. Her adada bir paylaşımlı bellek bulunmaktadır.

- Paylaşımlı bellek farklı block ram'lere dağıtılmış bir adres uzayı üzerinde işlem yapmaktadır. Bu sayede SIMD lane adet port üzerinden gelen istekler çoğu durumda eş zamanlı olarak cevaplanabilmektedir.
- Paylaşımlı bellek adres uzayı, block ram'lere dağıtılırken ardışık adresler farklı block ramler'de olacak şekilde soyutlama yapılmıştır. Farklı portlardan gelen isteklerin eş zamanlı çalıştırılabilmesi için bu soyutlama ile yazılım seviyesinde optimizasyon imkanı sağlanmıştır.
- Hiyerarşik yapı, yazılım tarafından bakıldığında OpenCL destekli diğer platformlar gibi bazı kısıtlar getirmektedir. OpenCL ile gerçekleştirilmiş çekirdekler thread bloklarından oluşur. Her thread bloğunun içindeki threadler arasında veri paylaşımına izin vardır. Tosun mimarisinde her bir ada içinde paylaşımlı bellek gerçekleştirildiğinden bir adada çalışan herhangi bir thread, aynı ada içinde çalışan başka herhangi bir thread ile veri paylaşımında bulunabilir. Mevcut mimaride thread bloğu içindeki en fazla thread sayısı  $N_{SIMDlane} \times N_{warp}$  şeklinde ifade edilebilir.
- Hesaplama modüllerinin sabitlenmiş giriş çıkış ara yüzlerine uygun olmak şartı ile herhangi bir özel hesaplama modülü daha sonra tasarıma ilave edilebilir. Mevcut mimaride belirtilen buyruk kümesindeki tüm işlemler için gerekli olan hesaplama modülleri değişik sayılarda boru hattının hesap aşamasına eklenmiştir. Daha sonra ilave edilmek istenen bir hesap biriminden istenilen adette aynı giriş çıkış standardına bağlı kalınarak hesap aşamasına eklenebilir. Böylece buyruk kümesi genişletilebilir.

## 6.1 Tosun Performans Analizi

Tasarlanan mimaride performansın bir ölçütü buyrukların kaç çevrimde tamamlanmıştır. Her buyruğun boru hattını tamamlama süresi belli olsa da bir uygulamanın çalışmasında boru hattının etkin kullanımına göre toplam süre değişiklik gösterir. Mimariye uygun yazılan bir program için en iyi durumda

boru hattı bir kere doldurulduktan sonra her çevrimde bir buyruk tamamlanır. Boru hattının uzunluğu hesap aşaması haricinde tüm buyruklar için sabittir. Hesap aşamasında ise her işlemin farklı bir süresi vardır. Her bir buyruk için hesap aşamasının tamamlanma süresi Tablo 6.1’de sunulmuştur. Tablo 6.1’de verilen "Hesaplama Ç.S.", matematiksel işlem için kullanılan zamandır. Hesap aşamasında hesaplama modülüne bağlı olarak giriş ve çıkışta kuyruk yapıları kullanılır. Boru hattının etkin kullanımı için eklenen bu kuyruklar, çevrim sayısında artışa sebep olur. Kuyrukların etkisiyle beraber, boru hattının hesaplama aşaması için her bir buyruğun toplam çevrim sayıları da "Boru Hattı Aşaması Ç.S." sütununda verilmiştir.

Tablo 6.1: Her Bir Buyruk için Hesap Aşaması Süreleri

<b>Buyruk</b>	<b>Hesaplama Ç.S.</b>	<b>Boru Hattı Aşaması Ç.S.</b>
addi	2	4
andi	0	2
ori	0	2
xori	0	2
divi	20	24
mul	2	4
subi	2	4
movi	0	2
movhi	0	2
fabs	0	2
fadd	5	7
fcom	1	3
fdiv	10	14
fmul	2	4
fsqrt	14	18
fcos	28	32
fsin	28	32

**Sonraki sayfada devam etmektedir.**

**Tablo 6.1 – devam**

<b>Buyruk</b>	<b>Hesaplama Ç.S.</b>	<b>Boru Hattı Aşaması Ç.S.</b>
ffma	9	11
ffms	9	11
fmin	0	2
fmax	0	2
fln	12	16
fmod	10	14
f2int		4
int2f		4
fchs	0	2
fexp	8	12
add	2	4
and	0	2
or	0	2
xor	0	2
div	20	24
mul	2	4
shl	1	3
shr	1	3
shra	1	3
sub	2	4
min	1	3
max	1	3
chs	2	4
not	0	2
abs	2	4
com	1	3
mod	2	24
brv	0	2

**Sonraki sayfada devam etmektedir.**

**Tablo 6.1 – devam**

<b>Buyruk</b>	<b>Hesaplama Ç.S.</b>	<b>Boru Hattı Aşaması Ç.S.</b>
bfr	1	3
br	x	x
fin	x	x
ldshr	7-22	1 - 26
stshr	7-22	1 - 26
sync	x	x
ldram		
stram		
mov	0	2
jmp	x	x

Tosun üzerinde çalıştırılan bir buyruk işlenmek üzere bir adaya alındıktan sonra tüm boru hattı aşamalarından geçerek işlemini tamamlar. Tablo 6.1’de sunulan boru hattı aşaması çevrim sayıları yalnızca hesaplama aşamasına ait verilerdir. Nitekim buyruklar arası çevrim sayısı farklılıkları yalnızca hesaplama aşamasında oluşmaktadır. Diğer tüm boru hattı aşamaları, tüm buyruklar için sabit çevrim sayısına sahiptir.

Tasarlanan boru hattında bir buyruğun çalışması warp seçimi ile başlar. Warp seçimi donanımda aktif warp’ların tutulduğu bir Tablo üzerinde Round Robin algoritması ile seçim yapılmasından ibarettir ve 1 çevrimde sonuçlanır.

Seçilen warp için sıradaki buyruk bellekten çekilir. Bu aşamada buyruk ön belleğinde söz konusu buyruk bulunursa, 1 çevrimde aşama geçilir. Eğer buyruk önbellekte yoksa, ana bellek üzerinden buyruğun çekilmesi gerekmektedir. Ana belleğin cevap süresi anlık yoğunluğa göre değişmektedir. En kötü durum, tüm adaların hem veri hem buyruk portlarından istek gelirken aynı zamanda PCI ve ana bellek arasında da veri akışı varken, hiçbir isteğin önbellekte bulunamaması durumudur. En kötü durum tahmini cevap süresi  $35x(N_{ada}x2 + 1)$

The chart displays the distribution of word lengths in the Turkish lexicon, categorized by frequency. The Y-axis represents the number of words (Çevrim Sayısı) from 0.00 to 6.00. The X-axis represents word length (Çevrim Sayısı) from 1 to 26. The legend indicates four categories: En iyi durum (blue), En kötü durum (4 Ada) (red), En kötü durum (8 Ada) (green), and En kötü durum (16 Ada) (purple). The chart shows that the number of words generally increases with word length, with a significant peak at length 16 (En kötü durum (16 Ada)).

Buyruk çözme aşamasında yalnızca bit gruplarının ayrılması işlemi yapıldığından 1 çevrimde geçilebilir. Yazmaç çekme aşamasında her SIMD lane kendine ait yazmaç öbeğinden 1, 2 veya 3 adet yazmacın değerini okur. Yazmaç öbeğinin cevap süresi en kötü durumda 3, ortalamada 1 çevrimdir.

59



aşaması ise her buyruk için farklı cevap süresine sahiptir.

Hesaplamanın bitmesi ile birlikte hesaplama modüllerinin çıkışında bulunan tampon belleklerde sonuçlar yazılmak üzere sıraya alınır. Geri yazma gerektirmeyen veya yanlış bir dallanma ile gelen buyruklar bu aşamada yazılmaz fakat işlem süresi olarak beklemek zorundadırlar. Geri yazma işlemi sonucu yazmaç öbeğine yazarken warp listesinde de buyruğun ait olduğu warp'un hazır bayrağını 1 yapar. Böylece aynı warp daha sonra tekrar seçilebilir. Geri yazma aşaması toplamda 1 çevrimde tamamlanır.


Sonuç olarak herhangi bir buyruğun boru hattını baştan sona tamamlaması için gerekli çevrim sayısı, en iyi durum için Denklem 6.2'de belirtildiği şekilde; en kötü durum için Denklem 6.3'de belirtildiği şekilde hesaplanabilir.

$$T_{boruhatti} = T_{hesap} + 35x(2N_{ada} + 1) + 7 \quad (6.1)$$

$$T_{boruhattB} = T_{hesap} + 9 \quad (6.2)$$

Her buyruk için en iyi durum ve en kötü durumda çevrim sayısı, 16 SIMD lane'den oluşan 4 ada için Şekil 6.1'de sunulmuştur. Grafikte gösterilen çevrim sayıları, en kötü durumda buyruk başına boru hattının dolması için geçen süreyi ifade etmektedir. Boru hattının doldurulmasından sonra her çevrimde bir sonuç verilmesi beklendiğinden Şekil 6.1'de sunulan değerler olabilecek en kötü sonuçlardır.

Mimaride ada sayısının artışı ile aynı anda çalışabilecek thread bloklarının sayısı, dolayısıyla paralellik artmaktadır. Öte yandan ana bellek veri yolu genişliği sabit olup paralelleştirmede kısıtlayıcı etkindir. Mimaride eş zamanlı koşturulan toplam thread sayısının artırılması bellek işlemlerinde gecikmeyi artırır. En kötü durumda buyruk başına boru hattının ortalama dolma sürelerinin ada sayısına göre değişimi Şekil 6.2'de sunulmuştur.



Şekil 6.2: Ortalama buyruk başına çevrimin ada sayısına göre değişimi

Yukarıda da belirtildiği gibi sunulan değerler boru hattının doldurulması ile ilgili değerlerdir. N adet buyruktan oluşan bir programın ortalama çalışma süresi Denklem 6.3’de sunulduğu şekilde hesaplanır.

$$T_{program} = T_{hesap} + 7 + (N_{buyruk}/16) \times 35 \times N_{ada} \quad (6.3)$$

$T_{hesap}$  tüm buyrukların hesaplanması için geçen süreyi ifade eder ve programın içerdiği buyruk tiplerine ve sayılarına bağlı olarak değişir. Örneğin standart bir FFT uygulaması için yazılan bir programın boru hattı üzerinde ilerleyişi incelenerek toplam çalışma süresi hesaplanmıştır. Karşılaştırma amaçlı olarak Xilinx tarafından sağlanan FFT IPCore’unun tahmini çalışma süreleri alınmıştır. Değişik örnek sayıları için çalışma süreleri 250 MHz sıklığında saat çevrimi sayısı cinsinden Tablo 6.2’de sunulmuştur.

Tablo 6.2: Tosun ve Xilinx IPCore FFT Performans Karşılaştırması

Nokta Sayısı	Tosun Ç.S.	Xilinx IPCore Ç.S.
8	242	80
16	321	160
32	400	320
64	479	640
128	558	1280
256	1190	2560
512	2612	5120
1024	5772	10240
2048	12724	20480
4096	27892	40960
8192	60756	81920
16384	131540	163840
32768	283220	327680
65536	606804	655360

Tablo 6.2’de gözlendiği şekilde sinyalde nokta sayısının artması ile Tosun mimarisi, IPCore’a göre daha yüksek performans göstermektedir. Bunun sebebi nokta sayısının artması ile paralelleştirmenin avantajının artmasıdır. Karşılaştırmanın herhangi bir GPU, CPU veya ASIC tabanlı uygulama yerine IPCore ile yapılmasının sebebi IPCore’un Tosun mimarisi ile aynı FPGA platformunda çalıştırılabilmesidir. Diğer platformlarla karşılaştırmak için çevrim sayıları  $4 \times 10^{-9}$  ile çarpılarak saniye cinsinden zaman değerlerine ulaşılabilir.

## 6.2 Tosun Kaynak Kullanımı Analizi


Tosun mimarisinin büyük kısmını oluşturan ada yapısı alt modülleri seviyesinde irdelenerek devrenin alan - performans değişimi gözlenmiştir. Hedef platform olarak belirlenen Virtex7 FPGA'in kapasitesi Tablo 6.3'de verilmiştir.

Tablo 6.3: Virtex 7 VC709 Geliştirme Kartı Kaynak Kapasitesi

Kaynak	Kapasite
Slice LUT	433200
Slice Register	866400
Block RAM	2940 RAMB18
DSPs	3600
I/O	1032

Adanın her bir alt modülü hedef platforma göre sentezlenerek kaynak kullanımları gözlenmiş, alt modül sayılarında değişikliğe gidilerek farklı kombinasyonlarda kaynak kullanımı hesaplanmış ve performansa etkisi irdelenmiştir.

Şekil 6.3'de 16 SIMD lane'e sahip bir adada tüm hesap birimlerinden 16, float bölme, logaritma, üssel fonksiyon ve tamsayı bölme birimlerinden 8 adet gerçekleştirilmiştir. Elde edilen kaynak tüketim değerlerine göre 1 ada hedef platformun kaynaklarının %21.4'ünü kullanmaktadır. Dolayısıyla platformda en fazla 4 adet adadan söz edilebilir. Her bir adada 16 SIMD lane ve 32 warp bulunduğundan eş zamanlı olarak platform üzerinde çalışabilecek toplam thread sayısı 2048'dir. Bu seçenekte adalar yerleştirildikten sonra boş kalan %14.4'lük kısım bellek arayüzü, PCI-e arayüzü ve scheduler için değerlendirilir. Bu konfigürasyon için float bölme, logaritma, üssel fonksiyon ve tamsayı bölme işlemlerinde fazladan 1 çevrim hesap süresi, fazladan 2 çevrim kuyruklama süresi eklenir. Değişiklik ile 16 adet sayının hesaplanması için harcanan süredeki değişim Tablo6.4'de sunulmuştur. Buradaki değişiklik, boru hattının dolması sırasında söz konusudur. Boru hattı



Şekil 6.3: Ada alt modüllerinin kaynak kullanımı (Konfigurasyon 1)


doldurulduktan sonra "throughput" olarak her çevrimde 1 sonuç alınır.

Şekil 6.4'de 16 SIMD lane'e sahip bir adada tüm hesap birimlerinden 16, float çarp topla, float bölme ve logaritma 8'er adet, üssel fonksiyon ve tamsayı bölme birimlerinden 4'er adet gerçekleştirilmiştir. Elde edilen kaynak tüketim değerlerine göre 1 ada hedef platformun kaynaklarının %17.37'sini kullanmaktadır. Dolayısıyla platformda en fazla 4 adet adadan söz edilebilir.

Tablo 6.4: Bazı özel hesaplama birimlerinin yarıya düşürülmesinin performansa etkisi

İşlem	Eski Hesap Süresi	Yeni Hesap Süresi	Yüzde Değişim
Float Bölme	12	15	%25
Logaritma	14	17	%21
Üssel	10	13	%30
Tam Sayı Bölme	22	25	%14

Her bir adada 16 SIMD lane ve 32 warp bulunduğundan eş zamanlı olarak platform üzerinde çalışabilecek toplam thread sayısı 2048'dir. Bu seçenekte adalar yerleştirildikten sonra boş kalan %31.52'lik kısım bellek ara yüzü, PCI-e arayüzü ve scheduler için değerlendirilir.



Şekil 6.4: Ada alt modüllerinin kaynak kullanımı (Konfigurasyon 2)

Bu konfigurasyon için float çarp-topla, float bölme ve logaritma işlemlerinde fazladan 1 çevrim, üssel fonksiyon ve tamsayı bölme işlemlerinde fazladan 2 çevrim hesap süresi; her iki gruba da fazladan 2 çevrim kuyruklama süresi eklenir. Değişiklik ile 16 adet sayının hesaplanması için harcanan süredeki değişim Tablo 6.5'de sunulmuştur. Buradaki değişiklik, boru hattının dolması sırasında söz konusudur. Boru hattı doldurulduktan sonra "throughput" olarak her çevrimde 1 sonuç alınır.

Tablo 6.5: Bölme, logaritma ve üssel fonksiyon hesaplama birimlerinin yarıya düşürülmesinin performansa etkisi

İşlem	Eski Hesap Süresi	Yeni Hesap Süresi	Yüzde Değişim
Float Çarp-Topla	11	14	%27
Float Bölme	12	15	%25
Logaritma	14	17	%21
Üssel	10	14	%40
Tam Sayı Bölme	22	26	%18

### 6.3 Çalışma Sonuçları

ASELSAN tarafından desteklenen ve tez çalışmasını oluşturan bu yardımcı işlemci ünitesi tasarımı projesi kapsamında, temel sayısal sinyal işleme fonksiyonları için özelleştirilmiş, ölçeklenebilir ve OpenCL destekli bir paralel işlemci tasarlanmıştır. Fonksiyon listesi ve benzer mimarilerin sahip olduğu buyruk kümeleri incelenerek buyruk kümesi mimarisi oluşturulmuş, her bir buyruk için hesaplama birimleri tasarlanmıştır. Hesaplamanın paralelleştirilebilmesi için hesaplama birimleri paralel yollar üzerine kopyalanarak SIMD lane'ler oluşturulmuştur. Routing ve timing kısıtlarının sağlanabilmesi için farklı SIMD lane'ler için ortak olan işlemler tekrarlanmamıştır. Buyrukların baştan sona işlem akışı tasarlanmış ve saat sıklığının düşmemesi için boru hattı aşamalarına bölünmüştür. Boru hattının etkin kullanımı için aralıklı işleme modeli boru hattı üzerinde gerçekleştirilmiştir. Tasarımın ölçeklenebilirliğini artırmak ve bellek işlemlerindeki dar boğaz riskini azaltmak için hiyerarşik bir tasarıma geçilerek adalardan oluşan bir mimari tasarlanmış ve tüm yardımcı işlemci ünitesi bu şekilde gerçekleştirilmiştir.

Virtex 7 VC709 geliştirme kartı hedef platform olarak belirlenmiş, bu platforma

göre devreler sentezlenerek işlem süreleri ve kaynak kullanımları ölçülmüştür.

## 6.4 Gelecek Çalışmalar

Proje neticesinde tasarlanan yardımcı işlemci ünitesi ölçeklenebilir ve özelleştirilebilir bir yapıdadır. OpenCL destekli olan yardımcı işlemci ünitesi için tez çalışmasının kapsamı dışında derleyici yazılmıştır. Mevcut derleyici, LLVM ara katmanını kullanarak OpenCL ile yazılan herhangi bir programı Tosun buyruklarına derleyebilmektedir. Bu noktada projenin bulunduğu noktada gerekli yazılım katmanları ile birlikte çalışabilir bir paralel işlem ünitesi vardır.

Gelecek çalışmaların başında en iyileme çalışmaları gelmektedir. Bellek erişimi için kaybedilen zamanın indirgenmesi ve alan kullanımında en iyilemeye gidilerek daha fazla SIMD lane gerçekleşmesi performansı dramatik şekilde artıracaktır.

En iyileme çalışmalarının bir parçası olarak mevcut tasarım baz alınarak mimari seviyesinde yapılabilecek her bir değişim irdelenecek, bu değişimlerin performansa etkileri araştırılarak literatüre katkıda bulunulacaktır.

ASELSAN tarafından desteklenen Tosun işlemcisi genel amaçlı sinyal işleme algoritmaları için tasarlanmış, fakat tasarımda sağlanan standart ara yüzler sayesinde herhangi başka uygulama için hazırlanan hesaplama birimlerinin de entegre edilebileceği şekilde gerçekleşmiştir. Gelecek çalışmalarda daha spesifik uygulamalar için özel modüller entegre edilerek donanımda özelleştirme sağlanacak, böylece bir paralel hesaplama kütüphanesi kurulacaktır.



# Kaynakça

- [1] Lippert, A. (2009). NVIDIA GPU Architecture for General Purpose Computing, 18.
- [2] Edwin. J. Tan, Wendi. B. Heinzelman. 2003. DSP Architectures: Past, Present and Futures. ACM Sigarch Computer Architecture News
- [3] Hallmans, Daniel, et al. 2013. GPGPU for industrial control systems. IEEE 18th Conference on Emerging Technologies & Factory Automation ETFA
- [4] Emmett Kilgariff and Randima Fernando. 2005. The GeForce 6 series GPU architecture. In ACM SIGGRAPH 2005 Courses SIGGRAPH '05, John Fujii (Ed.). ACM, New York, NY, USA
- [5] Kirk, D. 2007. NVIDIA CUDA software and GPU parallel computing architecture. ISMM Vol. 7, pp. 103-104
- [6] Stone, J. E., Gohara, D., & Shi, G. 2010. OpenCL: A parallel programming standard for heterogeneous computing systems. Computing in science & engineering, 12(3), 66
- [7] Kuon, I., & Rose, J. 2007. Measuring the gap between FPGAs and ASICs. Computer-Aided Design of Integrated Circuits and Systems, IEEE Transactions on, 26(2), 203-215.
- [8] Smith, R.L., The MATLAB project book for linear algebra, 1997 Prentice Hall

- [9] Cooley, J. W., & Tukey, J. W. (1965). An algorithm for the machine calculation of complex Fourier series. *Mathematics of computation*, 19(90), 297-301.
- [10] Gotze, J.; Paul, S.; Sauer, M., Än efficient Jacobi-like algorithm for parallel eigenvalue computation, *Computers, IEEE Transactions on* , vol.42, no.9, pp.1058,1065, Sep 1993
- [11] Flynn, M. J. (September 1972). Some Computer Organizations and Their Effectiveness: *IEEE Trans. Comput.* C-21 (9): 948–960. doi:10.1109/TC.1972.5009071
- [12] Shivakumar, P., Kistler, M., Keckler, S. W., Burger, D., & Alvisi, L. (2002). Modeling the effect of technology trends on the soft error rate of combinational logic. In *Dependable Systems and Networks, 2002. DSN 2002. Proceedings. International Conference on* (pp. 389-398). IEEE.
- [13] Seiler, L., Carmean, D., Sprangle, E., Forsyth, T., Abrash, M., Dubey, P., ... & Hanrahan, P. (2008). Larrabee: a many-core x86 architecture for visual computing. *ACM Transactions on Graphics (TOG)*, 27(3), 18.
- [14] Molka, D., Hackenberg, D., Schone, R., & Muller, M. S. (2009, September). Memory performance and cache coherency effects on an Intel Nehalem multiprocessor system. In *Parallel Architectures and Compilation Techniques, 2009. PACT'09. 18th International Conference on* (pp. 261-270). IEEE
- [15] Hackenberg, D., Molka, D., & Nagel, W. E. (2009, December). Comparing cache architectures and coherency protocols on x86-64 multicore SMP systems. In *Proceedings of the 42Nd Annual IEEE/ACM International Symposium on microarchitecture* (pp. 413-422). ACM
- [16] Heinecke, A., Klemm, M., Bungartz H.J., From GPGPU to Many-Core: Nvidia Fermi and Intel Many Integrated Core Architecture *Computing in Science and Engineering*, vol. 14, no. 2, pp. 78-83, March-April, 2012

- [17] <http://supercomputingblog.com/cuda/cuda-memory-and-cache-architecture/>
- [18] Wentzlaff, D., Griffin, P., Hoffmann, H., Bao, L., Edwards, B., Ramey, C., Mattina, M., Miao, C.-C., III, J. F. B. & Agarwal, A. (2007). On-Chip Interconnection Architecture of the Tile Processor.. IEEE Micro, 27, 15-31.
- [19] <http://docs.nvidia.com/cuda/parallel-thread-execution/#texture-instructions>
- [20] [http://en.wikipedia.org/wiki/X86\\_instruction\\_listings](http://en.wikipedia.org/wiki/X86_instruction_listings)
- [21] <http://www.mrc.uidaho.edu/mrc/people/jff/digital/MIPSir.html>
- [22] Gieseke, B. A., Allmon, R. L., Bailey, D. W., Benschneider, B. J., Britton, S. M., Clouser, J. D., ... & Wilcox, K. E. (1997, February). A 600 MHz superscalar RISC microprocessor with out-of-order execution. In Solid-State Circuits Conference, 1997. Digest of Technical Papers. 43rd ISSCC., 1997 IEEE International (pp. 176-177). IEEE.
- [23] Garg, S., Hagiwara, Y., Lau, T. L., Lentz, D. J., Miyayama, Y., Trang, Q. H., ... & Wang, J. (1996). U.S. Patent No. 5,560,032. Washington, DC: U.S. Patent and Trademark Office.
- [24] Laudon, J., Gupta, A., & Horowitz, M. (1994). Interleaving: A multithreading technique targeting multiprocessors and workstations. ACM SIGPLAN Notices, 29(11), 308-318.
- [25] Control Data Corp, «CDC Cyber 170 Computer Systems; Models 720, 730, 750, and 760; Model 176 (Level B); CPU Instruction Set; PPU Instruction Set,» pp. 2-44.
- [26] A. e. a. Snavey, Multi-processor Performance on the Tera MTA, in IEEE Computer Society Proceedings of the 1998 ACM/IEEE conference on Supercomputing, 1998.

# ÖZGEÇMİŞ

## Kişisel Bilgiler

Soyadı, Adı : Yağlıkçı, Abdullah Giray  
Uyruğu : T.C.  
Doğum tarihi ve yeri : 09.08.1988 Ankara  
Medeni hali : Bekar  
Telefon :  
Faks :  
e-mail : agyaglikci@etu.edu.tr

## Eğitim

Derece	Eğitim Birimi	Mezuniyet Tarihi
Y. Lisans	TOBB Ekonomi ve Teknoloji Üniversitesi	2014
Lisans	TOBB Ekonomi ve Teknoloji Üniversitesi	2011

## İş Deneyimi

Yıl	Yer	Görev
2012-2014	TOBB Ekonomi ve Teknoloji Üniversitesi	Burslu Yüksek Lisans Öğrencisi

## Yabancı Dil

İngilizce (İleri Seviye)

## Yayınlar

Mustafa Cavus, Hakki Doganer Sumerkan, Osman Seckin Simsek, Hasan Hassan, Abdullah Giray Yaglikci, Oguz Ergin: GPU based Parallel Image Processing Library for Embedded Systems. VISAPP 2014