به نام خداوند بخشندهی مهربان

گزارش کار آزمایش دوم آز معماری کامپیوتر ضرب کنندهی ممیز ثابت

سید پارسا نشایی – 98106134 محمدطه جهانی نژاد – 98101363 امیرحسین باقری – 98105621

> نیمسال سوم ۱۳۹۹–۱٤۰۰ دانشگاه صنعتی شریف دانشکدهی مهندسی کامپیوتر

فهرست مطالب

مقدمه	صفحهی ۲
طراحی و بلوک دیاگرامهای طرح اولیه	صفحهی ۳
شرح انجام آزمایش و توضیح پیادهسازی	صفحهی ۱۴
تست و بررسی عملکرد	صفحهی ۲۲
فایلهای ضمیمه و مراجع	صفحهی ۲۵

مقدمه

در این آزمایش، یک ضرب کننده ی بدون علامت دودویی π بیتی (در طی ایمیل نگاری با استاد محترم، بیان شد که ضرب بدون علامت، کفایت می کند) طراحی شده است. در مدار طراحی شده در نهایت، دو عدد ورودی π بیتی در مبنای π (به نامهای π و π که به ترتیب، مضروب و مضروب فیه هستند) به مدار داده شده و سپس سیگنال ورودی π Start توسط کاربر، یک می شود؛ پس از این تغییر، ضرب کننده شروع به کار کرده و با الگوریتم π and add (که از دروس مدارهای منطقی، ساختار و زبان کامپیوتر و نیز معماری کامپیوتر با آن آشنا هستیم)، حاصل ضرب دو عدد ورودی را در طی چند کلاک، محاسبه کرده و آن را روی خروجی π بیتی مدار (π) قرار عماده و سیگنال خروجی π ایک می کند که به معنای اعلان پایان عملیات مدار از سوی مدار است. پس از طراحی مدار، درستی کار کرد آن با ورودی های مختلف ارزیابی شده است؛ به گونهای که انتظار می رود پس از اجرای مدار، به ازای هر دو عدد π بیتی مبنای π که به مدار داده شود، حاصل ضرب π رقمی آن دو، در خروجی مدار، مشاهده شود. جزئیات پیاده سازی بخش های مختلف مدار، در ادامه آمده است.

در دستور کار نوشته شده است: «هنگام طراحی مدار به کمک شبیه ساز سعی کنید از تراشه های TTL موجود در کتابخانه شبیه ساز و آزمایشگاه استفاده کنید. بدین ترتیب هنگام پیاده سازی عملی نیازی به تغییر مدار برای استفاده از تراشه های موجود نیست» که در طی ایمیل نگاری با استاد محترم، مقرر شد این قسمت در ترم کنونی نادیده گرفته شود.

طراحی مدار، شبیه سازی و بررسی درستی عملکرد آن، همان گونه که خواسته شده بود، در نرمافزار Proteus انجام شده است. نسخه ای از این نرمافزار که از آن استفاده شده، نسخه ی 8 • 12 است.

توجه مهم: برای محاسبه ی حاصل ضرب در مدار، با توجه به روش در پیش گرفته شده، حتما باید اگر Start در ابتدا یک بوده است، ابتدا صفر شود، ورودی ها تنظیم شده و سپس Start یک شود تا حاصل پس از چند کلاک در خروجی نمایش داده شود.

طراحی و بلوک دیاگرامهای طرح اولیه

بلوک دیاگرامهای این بخش، در صورت امکان، بر اساس سایر بلوکهای موجود، ترسیم شدهاند و در غیر این صورت، اگر از گیتهای پایه تشکیل می شدند، بر اساس آنها ترسیم شدهاند.


به علت روش انجام ضرب در این مدار که در دستور کار نیز مشخص شده است، مدار به صورت سنکرون – یعنی با سیگنال پالس ساعت – کار خواهد کرد و در نتیجه از یک Clock Generator استفاده شده است. جهت ذخیره اعداد ورودی داده شده در طی چند پالس ساعت، نیاز به شیفترجیستر داریم. برای ذخیرهی مضروب فیه، از یک شیفت رجیستر ۴ بیتی استفاده شده یک شیفت رجیستر ۴ بیتی استفاده شده است. دلیل این انتخاب، آن است که عملیات ضرب حداکثر ۴ کلاک طول می کشد. در طول این ۴ کلاک، هر بار مضروب به چپ و مضروب فیه به راست شیفت داده می شود؛ بنابراین برای جلوگیری از سرریز شدن بیتهای معنادار مضروب، باید از یک شیفت رجیستر ۸ بیتی استفاده شود و این در حالی است که ۴ بیت فضا برای ذخیره سازی مضروب فیه کفایت می کند. هم چنین، چون حاصل ضرب دو عدد ۴ بیتی، حداکثر ۸ بیتی است، برای ذخیره سازی آن ۸ بیت در نظر گرفته می شود.

طراحي الكوريتم Shift and Add

روش Shift and add عملا همان روش ضربی است که در دبستان آموخته ایم. برای ضرب دو عدد ۴ بیتی در یک دیگر به کمک این روش، حداکثر به ۴ مرحله نیاز است؛ در هر مرحله، مضروب را یک بیت به چپ Shift داده تا ارزش آن دو برابر شود (همانند کاری که روی کاغذ در ضرب اعداد ده دهی انجام شده و در هر مرحله، ارزش مضروب ده برابر می شود). سپس، کل مضروب، در یک بیت متناظر از مضروب فیه «ضرب» می شود. در سیستم دودویی، چون هر بیت برابر ۰ یا ۱ است، حاصل ضرب هر بار به ترتیب یا ۰ و یا خود بیت متناظر از مضروب خواهد بود؛ بنابراین، معادل عمل ضرب در این سیستم، عمل AND بیتی است.

در این الگوریتم، در مرحله i ام از محاسبات، باید مضروب در بیت i ام از مضروب فیه AND شود. برای اینکه اندکی پیچیدگی مدار کاهش یابد، می توان به جای پیدا کردن بیت i ام، در هر مرحله مضروب فیه را به راست شیفت داد تا بیت مدنظر در جایگاه کم ارزش ترین بیت عدد حاصل قرار گیرد و سپس کافیست که در انتهای هر مرحله، مضروب در بیت اول مضروب فیه AND شود. در نهایت، تمامی اعداد محاسبه شده باید با یک دیگر جمع شوند تا حاصل ضرب تولید شود؛ برای انجام این کار، در هر مرحله، حاصل ضربی که تاکنون به دست آورده شده، با عدد محاسبه شده در این مرحله جمع شده و در رجیستر حاوی حاصل ضرب، قرار داده می شود.

برای مشاهده ی جزئیات بیش تر الگوریتم مرسوم به کار گرفته شده، ASM Chart موجود در شکل (۱) راه گشاست (\mathbf{P}) راه گشاست (\mathbf{P}) راه گشاست (\mathbf{P}) رحیستری است که در آن حاصل عملیات قرار داده می شود).



شكل ۱ - نمودار ASM الگوريتم مرسوم Shift and Add (لينك)

طراحی مسیر داده و واحد کنترل

برای طراحی مدار متناظر با ASM Chart فوق، بر اساس مطالبی که از دروس مدارهای منطقی و طراحی سیستمهای دیجیتال فرا گرفته ایم، مدار در دو بخش مسیر داده (Data Path) و واحد کنترل (Unit) طراحی شده است.

موارد مهم برای تعبیه در بخش مسیر داده، عبارت هستند از:

- یک شیفت رجیستر با قابلیت بارگذاری موازی برای ذخیره مضروب
- یک شیفت رجیستر با قابلیت بارگذاری موازی برای ذخیره مضروبفیه
 - یک رجیستر با قابلیت بارگذاری موازی برای ذخیره حاصل ضرب
 - یک جمع کننده
- یک ماژول AND کننده ی بیتی (که معادل با واحد ضرب کننده در سیستم دهدهی دبستانی است؛ پیشتر، چرایی AND کردن به جای ضرب کردن، توضیح داده شده است)

در این الگوریتم و بر اساس شکل (۱)، چون مضروب همان A و مضروب فیه همان B است، شیفت رجیستر استفاده شده برای ذخیره سازی شده برای ذخیره سازی مضروب باید قابلیت شیفت به په و شیفت رجیستر استفاده شده برای ذخیره سازی مضروب فیه، باید قابلیت شیفت به راست را داشته باشد. جمع کننده ی مورد استفاده، باید A بیتی باشد (تا بتواند ورودی های حداکثر A بیتی که یکی از این ورودی ها از خروجی شیفت رجیستر حاصل ضرب که A بیتی است می آید را جمع کرده و خروجی A بیتی تولید کند که بتواند آن را در شیفت رجیستر حاصل ضرب که A بیتی است، بارگذاری موازی کند) که با استفاده از دیگر ماژول های آماده، ساخته شده و جلوتر توضیح داده شده است. تراشه های استفاده شده برای این شیفت رجیستر ها و نیز طرح کلی مدار، در بخش های بعدی آمده است.

ماژول AND کننده ی بیتی، طبق توضیحات داده شده، باید ۸ بیت ورودی (مضروب) دریافت کند و آن را با یک بیت ورودی دیگر (کمارزش ترین بیت مضروب فیه) AND کند و در خروجی ۸ بیت حاصل را نشان دهد. ساخت

این ماژول با ۸ گیت AND ممکن است که هر یک از این گیتها، کمارزش ترین بیت مضروب فیه را با یکی از بیت ماژول با ۸ گیت مصل را در بیت متناظر از خروجی نشان می دهد.

واحد كنترل

بخش Control Unit اصولا باید وضعیت (State) کنونی را ذخیره کند و در هر مرحله با توجه به سیگنالهای ورودی و وضعیت کنونی، سیگنالهایی را برای کنترل مسیر داده در خروجی تولید کند. با توجه به ASM داده شده و تعداد State box ها، در کل سه حالت مختلف داریم:

- حالت اولیه که ورودی ها در آن بارگذاری می شوند و ورودی Start هنوز فعال نشده است (با فعال شدن P <- 0 است محاسبه می رود) و متناظر با جعبه حالت P <- 0 است
- حالت محاسبه که در آن، با توجه به ورودیهای داده شده، محاسبات انجام می شوند، شامل یک حلقه به قبل از Shift left A, Shift right B) است و پس از پایان محاسبات، مدار به حالت نهایی می رود
- حالت نهایی که در آن، پاسخ آماده شده، سیگنال Finish فعال میشود و مادامی که سیگنال Start فعال باشد، خروجیها بدون تغییر میمانند (و در صورتی که صفر شود تا بخواهد بعدا مجددا یک شود و نشانگر شروع محاسبه ی بعدی باشد، مدار به حالت اولیه برمی گردد) و متناظر با جعبه حالت Done است

Shift وقتی یک می شود که پایان عملیات مشخص شود) و Finish بنا بر توضیحات فوق، به دو سیگنال Shift (وقتی یک می شود) نیاز است که این دو سیگنال، به ترتیب با (وقتی یک می شود که این معنا را منتقل کند که باید Shift انجام شود) نیاز است که این دو سیگنال، به ترتیب با Shift نامهای Shift و Shift در خروجی ماژول واحد کنترل آورده شدهاند. هم چنین، چون Shift حالت مختلف وجود دارد، می توان از

دو D-flip flop (که توانایی نمایش اعداد صفر تا $2^2-1=3$ را دارند)، برای ذخیرهسازی حالت کنونی استفاده کرد.

توضیحات مربوط به پیاده سازی دقیق ماژولها در ادامه آمده است.

طراحي ماژول واحد كنترل

مطابق آنچه از مدار منطقی میدانیم، میتوان به حالتها، کد تخصیص داد. حالت اولیه با کد صفر (۰۰ باینری)، حالت محاسبه با کد یک (۱۰ باینری) و حالت نهایی با کد دو (۱۰ باینری) در نظر گرفته میشود. این کدهای خروجی Q_1Q_0 در نظر گرفته میشوند (و با دو عدد Q_1Q_0 نگهداری میشوند)، یعنی Q_1Q_0 یا برابر ۱۰ است، یا برابر ۱۰ است و یا برابر ۱۰ است.

- S=0 و F=0 و F=0 و F=0 و F=0 در حالت اولیه، نیاز به شیفت نیست و پایان عملیات نیز صورت نگرفته است، پس
- در حالت محاسبه، نیاز به شیفت وجود دارد، ولی پایان عملیات صورت نگرفته است، پس F=0 و S=1
 - در حالت نهایی، نیاز به شیفت نیست، ولی پایان عملیات نیز صورت گرفته است، پس F = 1 و S = 0 در نتیجه،
- در حالت Q_1Q_0 برابر 10 (و 11 که don't care است و در نتیجه خودمان آن را در نظر می گیریم تا بتوان $F=Q_1Q_0$ برابر یک است، پس می توان در نظر گرفت $F=Q_1Q_0$
 - $S=Q_1'Q_0$ برابر S برابر یک است، پس می توان در نظر گرفت Q_1Q_0 در حالت Q_1Q_0

حال که خروجیهای مدار FSM واحد کنترل بر اساس حالت کنونی آن به دست آمدند، باید تعیین شود که حالت بعدی چگونه از روی حالت قبلی و نیز ورودیهای مدار به دست می آید. سه سیگنال به عنوان ورودیهای واحد کنترل، در نظر گرفته شدهاند:

- سیگنال پالس ساعت (کلاک)؛ چون این مدار فلیپ فلاپ دارد، به پالس ساعت نیاز است. طبیعتا این سیگنال در معادلات تعیین حالت بعدی، اثری ندارد.
- سیگنال Start؛ این سیگنال، در اصل، از ورودی کاربر گرفته می شود و برای «خروج از حالت اولیه و وارد شدن به حالت محاسبه» و همچنین «خروج از حالت نهایی و ورود به حالت اولیه» به آن نیاز است.
- سیگنال مشخص کننده ی b = 0؛ در پایان عملیات ضرب، ورودی b یا همان مضروب فیه برابر صفر می شود و در ورودی های واحد کنترل، سیگنالی که مشخص کند آیا مضروب فیه برابر صفر شده یا خیر، مورد نیاز است. طبیعتا، مقدار OR بیت به بیت ورودی b مشخص می کند که آیا مقدار داخل این رجیستر صفر شده است یا خیر (زیرا اگر حتی یک بیت b ناصفر بوده و در نتیجه b خود ناصفر باشد، b همهی بیتهای b برابر یک باشد، خواهد بود و پس می توان گفت اگر b همهی بیتهای b برابر صفر باشد، b صفر است). این ورودی، b نامگذاری شده b ناصفر و b ناصفر است). این ورودی، b ناصفر است).

در نتیجهی بندهای فوق، ورودیهای تعیین کنندهی حالت بعد، Start و Or_b هستند و:

- اگر حالت کنونی ۰۰ (اولیه) باشد،
- اگر ورودی Start صفر باشد، مستقل از Or_b، مدار در حالت اولیه میماند و در نتیجه حالت بعدی ۰۰ است.
- اگر ورودی Start یک باشد، مستقل از Or_b، مدار محاسبه را شروع کرده (به حالت محاسبه میرود) و در نتیجه حالت بعدی ۰۱ است.
 - اگر حالت کنونی ۱ (محاسبه) باشد،
- اگر ورودی Or_b صفر باشد، مستقل از Start، به این معناست که b صفر شده، محاسبه با صفر شدن مضروبفیه (b) به پایان رسیده و لازم است به حالت نهایی رفته و در نتیجه حالت بعدی ۱۰ است.

- اگر ورودی Or_b صفر باشد، مستقل از Start، به این معناست که b (هنوز) ناصفر است، محاسبه هنوز با صفر شدن مضروبفیه (b) به پایان نرسیده و لازم است دوباره دور بعد محاسبه اجرا شده و در اصل مدار باز هم به حالت محاسبه برود و در نتیجه حالت بعدی ۰۱ است.
 - اگر حالت کنونی ۱۰ (نهایی) باشد،
- اگر ورودی Start صفر باشد، مستقل از Or_b، به این معناست که پس از اتمام محاسبه، Start که در ابتدا یک شده بود، صفر شده و در نتیجه مدار باید منتظر بماند تا دوباره Start پس از بازتنظیم ورودیهای جدید، یک شود و بتواند محاسبه را آغاز کند و این انتظار، لازم است در حالت اولیه رخ دهد، در نتیجه مدار لازم است به حالت اولیه برود و در نتیجه حالت بعدی ۰۰ است.
- اگر ورودی Start صفر باشد، مستقل از Or_b، به این معناست که پس از اتمام محاسبه، Start که در ابتدا یک شده بود، هنوز صفر نشده و در نتیجه مدار باید منتظر بماند تا Start صفر شود که به حالت اولیه برود و منتظر یک شدن مجدد آن بماند (بر اساس طراحی انجام شده و نیز ASM Chart موجود در شکل (۱)، این استدلال آورده شده است)، پس مدار لازم است در حالت نهایی (Done) بماند و در نتیجه حالت بعدی ۱۰ است.

بر اساس موارد فوق، جدول تغییرات حالات مدار بر اساس ورودیها به صورت مشخص شده در جدول (۱) است.

Or_b	Start	$Q_1^+ Q_0^+$	
X	0	00	00
X	1	00	01
1	X	01	01
0	Х	01	10
X	1	10	10


Or_b	Start	Q_1Q_0	$Q_1^+Q_0^+$
X	0	10	00

جدول ۱ – تغییرات حالات مدار واحد کنترل بر اساس ورودیهای آن (علامت + در بالای هر حرف به معنای «حالت بعدی» بوده و \mathbf{X} نیز به معنای هر حرف به معنای (علامت + در بالای هر حرف به معنای «حالت بعدی» بوده و \mathbf{X} نیز به معنای (علامت + در بالای هر حرف به معنای «حالت بعدی» بوده و \mathbf{X} نیز به معنای است

بر اساس جدول فوق (حالتهای بررسی نشده، don't care اند):

- و در Start . $Q_1+(Or_b)'$. $(Q_0)'$. هنود که $Q_1+(Or_b)'$. یک شود که $Q_1+(Or_b)'$. یعنی وقتی: $Q_1^+=Start$. $Q_1+(Or_b)'$. $(Q_0)'$. نتیجه، $Q_1^+=Start$. $Q_1+(Or_b)'$. $(Q_0)'$. نتیجه، نتیجه، نتیجه وقتی:
- معادل سطر دوم از پایین Start . Q_1 یک باشد و Q_1 از حالت قبلی، یک باشد (یعنی Q_1 و معادل سطر دوم از پایین جدول)
- و یا Or_{-b} صفر باشد (نقیضش یک باشد) و Q_0 از حالت قبلی، یک باشد (یعنی Q_0 و باشد) و یا یین جدول)
- و تنها وقتی قرار است Q_0 حالت بعدی، یک شود که Q_0 حالت بعدی، یک شود که یاشد (و Q_0 : Q_0 : در نتیجه، Q_0 حالت بعدی، یک شود که Q_0 حالت بعدی، یک شود که یاشد (و د نتیجه، Q_0 حالت بعدی، یک شود که یاشد (و د نتیجه، Q_0 حالت بعدی، یک شود که یاشد (و د نتیجه، Q_0 حالت بعدی، یک شود که یاشد (و د نتیجه، یک باشد (و د نتیجه، یک با د نتیجه، یک باشد (و د نتیجه) (د نتیجه (و د نتیجه) (د نتیجه (و د نتیجه) (د نتیجه (و د نتیجه) (د نتیجه) (د نتیجه) (د نتیجه (و د نتیجه
- و معادل سطر چهارم از پایین Or_b . Q_0 و معادل سطر چهارم از پایین Q_0 و معادل سطر چهارم از پایین باشد و Q_0 و معادل باشد و $Q_$
- یا Start یک باشد، Q_0 از حالت قبلی، صفر باشد (یعنی نقیضش یک باشد) و Q_1 از حالت قبلی، صفر Q_1 یا نقیضش یک باشد)، یعنی Start (و معادل سطر پنجم از پایین جدول) باشد (یعنی نقیضش یک باشد)، یعنی Start (Q_0)'.


بنا به توضیحات داده شده و قرار دادن گیتهای منطقی برای تولید عبارات فوق (به گونهای که Q_1^+ و Q_1^+ و Q_1^+ و رودیهای و قرار داشته باشند)، بلوک دیاگرام واحد کنترل (Control Unit)، به صورت مشخص شده در شکل (۲) خواهد بود.



شکل ۲ – بلوک دیاگرام واحد کنترل فلیپفلاپ بالا مربوط به Q_{0} است فلیپفلاپ بالا مربوط به Q_{0} است

طراحي ماژول جمع كنندهي مسير داده


با اتصال آبشاری (Cascade) دو عدد جمع کننده ی چهار بیتی (مشابه آنچه در دروس مدارهای منطقی، ساختار و زبان کامپیوتر و نیز معماری کامپیوتر خوانده ایم)، یک جمع کننده ی هشت بیتی ساخته می شود. نحوه اتصال به این شکل است که خروجی CO (بیت نقلی تولید شده)ی ماژول اول، به ورودی CI (بیت نقلی مصرفی / ورودی) ماژول دوم، متصل می شود. به این صورت، P بیت کم ارزش تر در ماژول اول محاسبه شده و P بیت پرارزش تر در ماژول دوم محاسبه می شوند. بلوک دیاگرام این ماژول، در شکل P آمده است.



شکل ۳ – بلوک دیاگرام ماژول جمع کننده ی مسیر داده

طراحی ماژول And بیتی (Bitwise AND) مسیر داده

این زیرمدار، تنها حاوی ۸ واحد AND است؛ این ماژول، کم ارزش ترین بیت ورودی B (مضروب فیه) را گرفته، تک تک بیت های ورودی A (مضروب) را در آن AND کرده و حاصل را به صورت ۸ بیت خروجی می دهد. بلوک دیا گرام این ماژول، در شکل (۴) آمده است.



شکل ۴ – بلوک دیاگرام ماژول AND کنندهی بیتی مسیر داده


صفحهی ۱۲ از ۲۵

حال کافی است طبق توضیحات فوق، مسیر داده (Data Path) و واحد کنترلی (Control Unit) شکل داده شده و کنار هم قرار داده شوند (که شکل نهایی مدار در بخشهای بعدی آمده است). همانطور که بالاتر عنوان شد، مسیر داده از سه شیفترجیستر و دو زیر مدار که جزئیات تشکیل هر یک در فوق نوشته شده، تشکیل شده است. افزون بر موارد فوق، کافی است سیگنالهای کنترلی واحد کنترل، به ورودی شیفترجیسترها متصل شوند. زمانی که مدار در حالت اولیه باشد، اتفاقات زیر باید رخ دهند:

- خروجی مدار ریست شود
- ورودیها داخل رجیسترهای مخصوص بارگذاری موازی شوند

در حالت محاسبه، باید خروجی با استفاده از خروجی بخش جمع کننده، بارگذاری موازی شود و همچنین ورودیها یک واحد شیفت پیدا کنند.

جزئیات بیش تر از نحوه ی اتصال واحد کنترل و مسیر داده به هم، در بخشهای بعدی آمده است. بلوک دیاگرام کلی مسیر داده و نیز اتصال مسیر داده و واحد کنترل، در شکل (۵) آمده است.



شکل ۵ – بلوک دیاگرام کلی مسیر داده و نیز اتصال مسیر داده و واحد کنترل


شرح انجام آزمایش و توضیح پیادهسازی

طراحی ماژولها به کمک ساختن Sub Module در Proteus انجام گرفته است. برای تولید مقدار منطقی صفر، از Ground و برای تولید مقدار منطقی یک، از Power استفاده شده است.


مسير داده

شيفترجيسترها

پیش تر گفته شد که شیفترجیستر استفاده شده برای ذخیره سازی مضروب، باید قابلیت شیفت به چپ و شیفت رجیستر استفاده شده برای ذخیره سازی مضروب فیه، باید قابلیت شیفت به راست را داشته باشد. ماژولهای استفاده شده برای این دو، ماژولهای شماره ۷۴۱۹۸ و ۷۴۱۹۴ هستند که به ترتیب ۸ بیتی و ۴ بیتی بوده و قابلیت شیفت دوطرفه و بارگذاری موازی را نیز دارند. برای ذخیره سازی حاصل ضرب هم از همان ماژول ۷۴۱۹۸ استفاده شده است. این ماژولها در شکلهای (۶) و (۷) قابل مشاهده اند. در حالت محاسبه، باید خروجی با استفاده از خروجی بخش جمع کننده بارگذاری موازی شود و همچنین ورودی ها یک واحد شیفت پیدا کنند. با توجه به داکیومنت ماژول بخش جمع کننده بارگذاری موازی شود و همچنین ورودی ها یک واحد شیفت پیدا کنند. با توجه به داکیومنت ماژول بخش جمع کننده بارگذاری موازی شود و همچنین دارند)، ورودی های SR ، SL SO و SP تولید شده است. مستند (document) این رجیستر، از این لینک، مطالعه و به کار گرفته شده است.




شکل ۶ – ماژولهای ذخیرهسازی مضروب و مضروبفیه



شکل ۷ – ماژول ذخیرهسازی حاصل ضرب

ماژول AND کنندهی بیتی


برای طراحی این ماژول، از ۸ عدد گیت AND در Proteus و اتصالات آنها، مطابق توضیحاتی که پیشتر داده شده، استفاده شده است. نمایی از این ماژول طراحی شده، در شکل (۸) موجود است.



شکل ۸ – ماژول AND کنندهی بیتی

ماژول جمع کنندهی ۸ بیتی


برای طراحی این ماژول، از دو عدد تمام جمع کننده ی ۴ بیتی (شماره تراشه ۴۰۰۸) در Proteus و اتصال آبشاری آنها (اتصال خروجی CO مربوط به ماژول جمع کننده ی مربوط به ۴ بیت کمارزش، به ورودی ماژول جمع کننده ی مربوط به ۴ بیت پرارزش)، مطابق توضیحاتی که پیش تر داده شده، استفاده شده است. نمایی از این ماژول طراحی شده، در شکل (۹) موجود است.




شکل ۹ - ماژول جمع کننده ی ۸ بیتی

واحد كنترل

برای طراحی Control Unit، از دو دی فلیپ فلاپ و تعدادی گیت پایه، مطابق بلوک دیاگرام ارائه شده در قبل، استفاده شده است. تصویری از طراحی واحد کنترل در Proteus، در شکلهای (۱۰) و (۱۱) آمده است.



شکل ۱۰ – طراحی واحد کنترل



شکل ۱۱ – فلیپفلاپهای واحد کنترل

مدار اصلی

برای طراحی مدار اصلی، Control Unit و واحدهای مسیر داده کنار هم قرار گرفته و اتصالاتشان برقرار شده است. ورودی A در چهار بیت A0 تا A3 (توسط Logic Toggle ها) به مدار داده شده که A0 بیت کهارزش و A3 بیت پرارزش آن است. ورودی B در چهار بیت B0 تا B3 (توسط Logic Toggle ها) به مدار داده شده که B0 بیت پرارزش آن است. ورودی B بیت پرارزش آن است. ورودی Start نیز همان ورودی ای است که کاربر برای اعلان شروع به کار به مدار، آن را یک می کند (توسط Logic Toggle ها). خروجیهای مدار، خروجی کاربر برای اعلان شروع به کار به مدار، آن را یک می کند (توسط Logic Probe (Big)). خروجیهای مدار، خروجی C0 بیت پرارزش آن است) و نیز سیگنال خروجی End (که توسط (Big) – از مدار خارج شده که Logic Probe (Big) ها – از مدار خارج شده که که ها قرار داده شده و وقتی توسط مدار یک می شود که عملیات ضرب به پایان رسیده باشد) هستند. در طراحی این بخش، ورودیهای مدار به ورودی Parallel load های رجیسترها (دو رجیستر A و B که شامل عملوندهای ضرب بوده و در بالا سمت چپ مدار هستند، و همچنین رجیستر سمت راست که شامل مقدار حاصل ضرب است) متصل شده (تا بتوان بارگذاری موازی را انجام داد) و سیگنالهای کنترلی ورودی رجیسترها نیز طبق مستندات datasheet شده (و دودی پایههای

کنترلی رجیسترها، در جدول (۲) آورده شده است). چهار بیت ورودی A به چهار بیت اول ورودی رجیستر A بیتی

متصل شدهاند و به باقی بیتهای پرارزش تر این رجیستر، صفر متصل شده است، زیرا صفر در سمت چپ عدد، ارزشی ندارد.

MODE SELECT TABLE

INPUTS				RESPONSE	
MR	СР	S ₀ *	S ₁ *		
- + + + +	×\\\×	XHLHL	XHHLL	Asynchronous Reset; Outputs = LOW Parallel Load; Pn—Qn Shift Right; Dsn—Q0, Q0—Q1, etc. Shift Left; Dsl—Q7, Q7—Q6, etc. Hold	

^{*}Select inputs should be changed only while CP is HIGH

H = HIGH Voltage Level

L = LOW Voltage Level

X = Immaterial

جدول ۲ – کارکرد مقادیر مختلف ورودی پایههای کنترلی رجیستر ۷۴۱۹۸ (و مشابها ۷۴۱۹۴، با این تفاوت که به جای ۸ بیت از ۴ بیت ذخیرهسازی بهره میبرد)

ورودیهای SR و SR هر دو رجیستر عملوندهای ضرب، صفر تعیین شدهاند تا با شیفت دادن، مقدار صفر به صورت سریال وارد شـود (که مـطلوب بـوده و بـا الـگوریتم هـمخـوانی دارد). ورودی CLK رجیسترهـا نیز بـه تولیدکننده ی پـالـس سـاعـت مـتصل شـده اسـت. ورودی MR (Master Reset) MR) این دو رجیستر نیز بـه Power متصل شدهاند تا به دلیل Active Low بودن آنها، ریست انجام نپذیرد (و در صورت نیاز به صفر کردن، با parallel load و یا شیفتهای متوالی که پس از مدتی B را صفر میکنند، این کار صورت گیرد). با توجه به آن که میدانیم کار A شیفت به چپ و کار B شیفت به راست است، با در نظر گرفتن خروجیهای واحد کنترل، داریم (حالتهای don't care) نوشته نشدهاند):

اگر S=0 و S=0 آنگاه در حالت اولیه هستیم و باید Parallel Load انجام دهیم، پس طبق جدول
 ۱)، باید S0=S1=1 باشد.

- اگر S=0 و S=0 آن گاه در حالت پایانی هستیم و باید کاری انجام ندهیم (در اصل S=0 انجام دهیم و مقادیر رجیسترها را تا اطلاع ثانوی، نگه داری کنیم)، پس طبق جدول (۱)، باید S=0=0 باشد.
- اگر S=1 و S=1 آنگاه در حالت محاسبه هستیم، به گونه ای که باید شیفت انجام دهیم، پس طبق جدول S=1 (۱)، باید برای رجیستر S=1 (بالایی) که قصد داریم محتوای آن را به $\frac{1}{2}$ شیفت دهیم، S=0 باشد. و برای رجیستر S=0 (پایینی) که قصد داریم محتوای آن را به راست شیفت دهیم، S=0 باشد.

در رجیستر نگهدارنده ی حاصل ضرب، ورودی های SR و SL به جایی متصل نیستند، زیرا قصد انجام شیفت در آن را نداشته و تنها نیاز است که بتوان در این رجیستر، Parallel Load و Hold را انجام داد. ورودی CLK این رجیستر به ایجاد کننده ی پالس کلاک متصل است.

تنها زمانی نیاز است در رجیستر حاصل ضرب مقداری load شود (به جز هنگام reset) که مدار در حال انجام محاسبه (عملیات شیفت دادن) بوده و لازم باشد حاصل در رجیستر ذخیره شود؛ در حالتهای اولیه و نهایی، نیازی به محاسبه (عملیات شیفت دادن) بوده و باید Hold انجام شود. در حالتهایی که مدار در حال محاسبه است، S (از جروجیهای واحد کنترل) یک است، پس کافیست S به ورودیهای S_0 و S_1 این رجیستر متصل شود. در این صورت، اگر مدار در حال شیفت و محاسبه باشد، S یک است و در نتیجه ورودیهای S_1 و S_1 این رجیستر، یک بوده و طبق جدول (۱)، Parallel Load از خروجی جمع کننده، انجام می شود؛ در غیر این صورت، S_1 و در نتیجه ورودیهای S_2 و S_3 این رجیستر، صفر بوده و طبق جدول (۱)، Hold انجام می شود (و خروجی رحیستر، تغییری نمی کند و ثابت می ماند).

هنگامی مقدار رجیستر حاصل ضرب لازم است ریست (صفر) شود که هم F و هم S (از خروجیهای واحد کنترل) صفر باشند (و به عبارت دیگر، مدار در حالت اولیه باشد) و در نتیجه، نقیض F و نقیض F هر دو یک باشند، یعنی Active ،۷۴۱۹۸، ست که F'S'=1 چون ورودی F'S'=1 چون ورودی F+S است – توسط یک گیت F+S تشکیل داده شده و به ورودی F+S رجیستر حاصل ضرب، داده شود.

به واحد AND BITWISE_AND (بیتهای مخروجیهای رجیستر مضروب (که ورودیهای آن از بیتهای ورودی مدار A تامین میشد) و نیز کمارزشترین بیت خروجی رجیستر مضروبفیه (که ورودیهای آن از بیتهای ورودی مدار B تامین میشد) متصل شده است. خروجی این واحد، توسط جمع کننده ی ۸ بیتی (که با نام ADDER2 در مدار اصلی قرار داده شده)، با مقدار کنونی رجیستر حاصل ضرب تا کنون جمع زده شده و به عنوان مقدار بعدی رجیستر حاصل ضرب در ورودی آن قرار می گیرد تا با لبه ی مثبت کلاک، در آن رجیستر خروجیاش) بنشیند.

یک واحد Clock Generator توسط DCLOCK از بخش Generators نیز قرار داده شده (و به پیشنهاد استاد محترم در جلسهی رفع اشکال مورخ چهارشنبه ۲۰ مرداد ۱۴۰۰، فرکانس آن، ۱۰۰۰ هرتز تنظیم شده) و به ورودی کلاک تمامی ماژولهای نیازمند به پالس ساعت، متصل شده است.

افزون بر موارد فوق که مربوط به مسیر داده هستند، واحد کنترلی نیز با ورودیهای زیر قرار داده شده است:


- ورودی Start که از ورودی Start مدار اصلی تامین میشود
- ورودی OR_B که از OR هر چهار بیت خروجی رجیستر مربوط به مضروبفیه OR تامین می شود
 - ورودى Clk (پالس ساعت)

خروجیهای واحد کنترلی، S و S هستند که پیش تر نیز توضیح داده شدهاند. چون یک شدن خروجی S توسط واحد کنترل به معنای پایان محاسبات است، این خروجی به خروجی S مدار اصلی نیز متصل شده است. نمایی از مدار اصلی به همراه توضیحات گفته شده، در شکل (۱۰) آمده است.

تست و بررسی عملکرد


جهت بررسی عملکرد و صحت کارکرد مدار، به ازای چند ورودی نمونه، خروجی آن بررسی می شود. برای هر تست، ابتدا در حالتی که Start صفر است، مجموعه بیتهای ورودی A و B تنظیم شده، سپس Start یک می شود و ابتدا در حالتی که Start صفر است، مجموعه بیتهای ورودی از Start را ۱ نگه می داریم و سپس خروجی را تا زمان یک شدن End (که چند کلاک به طول می انجام د)، Start را ۱ نگه می داریم و سپس خروجی را بررسی می کنیم؛ در نهایت، مجددا Start را صفر می کنیم تا برای تست بعدی آماده شویم. هرچه اندیس بزرگ تر باشد، یعنی آن بیت پرارزش تر است؛ مثلا C7 از C0 از لحاظ ارزش مکانی در عدد، پرارزش تر است. تستهای انجام شده، به شرح زیر هستند:

• محاسبه ی $9=3\times 3$ (یا همان $3\times 3=9$ در مبنای ۲) که به درستی صورت گرفته و در شکل (۱۲) قابل رویت است.




شکل ۱۲ – بررسی نمونهی اول

• محاسبه ی $8 \times 5 = 40$ در مبنای ۲) که به درستی صورت گرفته و در شکل (۱۳) قابل رویت است.




شکل ۱۳ – بررسی نمونهی دوم

• محاسبه ی $99 \times 11 = 99 \times 1001 \times 1$




شکل ۱۴ – بررسی نمونهی سوم

• محاسبه ی $4=4 \times 1$ (یا همان $0000100=0000100 \times 0001 \times 0001 \times 1$ که یک حالت خاص بوده و به درستی صورت گرفته و در شکل (۱۵) قابل رویت است.



شکل ۱۵ – بررسی نمونهی چهارم

• محاسبه ی $0=0 \times 5$ (یا همان 00000000 = 00000000 در مبنای ۲) که یک حالت خاص بوده و به درستی صورت گرفته و در شکل (۱۶) قابل رویت است.



شکل ۱۶ - بررسی نمونهی پنجم

فایلهای ضمیمه

فایلهای پروتئوس در پوشهی proteus-files ضمیمه شدهاند.

مراجع

- مدارهای منطقی و سیستمهای دیجیتال، دکتر اجلالی، انتشارات نصیر
 - طراحی دیجیتال (مدارهای منطقی)، موریس مانو
 - مستندات تراشه رجیستر ۷۴۱۹۸ در پروتئوس
- مستندات سایر تراشهها از جمله تراشه رجیستر ۷۴۱۹۴ در پروتئوس