بهنام آن که جان را فکرت آموخت



دانشگاه صنعتی شریف دانشکدهی مهندسی کامپیوتر

دستور کار آزمایشگاه معماری کامپیوتر

تهیه و تدوین: دکتر حمید سربازی آزاد دکتر حسین اسدی مهندس محمدحسن خبازیان مهندس امیرعلی حبیبی

فهرست مندرجات

صفحه		عنوار
	ِفیفی	
٣	هدف	b 1-1
٣	یشنیازهای نظری و عملی	ر - ۲
٣	جهیزات و نرمافزارهای لازم	7–1 ت
٣	ىنابع علمى مورد نياز و چگونگى انجام آزمايشها	· ۴-1
۴	دستور تهیه گزارش کار	۵–۱
۴	مقررات آزمایشگاه و نحوه ارزیابی	۶-۱
۶	اهشا	۲ آزم
۶	ىقدمە	· 1-7
Υ	ُزمایش اول: جمع کننده دهدهی	Ĭ 7- 7
Υ	هدف	1-7-7
Υ	١ شرح آزمايش٠٠	
Υ	۱ نتایج مورد انتظار۲	r-r-r
λ	ُزمایش دوم: ضرب کننده ممیز ثابت	Ĭ ٣ –٢
λ	هدف	1-4-4
λ	١ شرح آزمايش٠٠	۲-۳-۲
٩	۱ نتایج مورد انتظار۱	r-r-r
١٠	ُزمایش سوم: جمع / تفریق کننده ممیز شناور	Ĭ ۴ -۲
1 •	هدف	1-4-7
11	١ شرح آزمايش١	r-4-r
11	۱ نتایج مورد انتظار۱	r- r -r

ایش چهارم: مبدل دهدهی به دودوئی	آزه	۵-۲
هدف		
شرح آزمایش	۲-۵-	۲-
نتایج مورد انتظار	٣-۵-	۲-
ایش پنجم: واحد محاسبه با امکان انتخاب ثبات مبداء و مقصد	آزه	۶-۲
هدف	1-8-	۲-
شرح آزمایش	۲-۶-	۲-
ایش ششم: کنترل توسط برنامه ذخیره شده در حافظه	آزه	٧-٢
	١-٧-	
شرح آزمایش	۲-۷-	۲-
نتایج مورد انتظار	٣-٧-	۲-
ایش هفتم: استفاده از حافظه داده و دستورات پرش	آزه	۸-۲
هدف	۱-۸-	
شرح آزمایش	۲-۸-	۲-
نتایج مورد انتظار	٣-٨-	۲-
ىايش هشتم: واحد كنترل ريزبرنامه سازى شده	آزه	9-5
هدف	1-9-	
شرح آزمایش۲۲	۲-۹-	۲-
TF	•••••	منابع

۱ معرفی

1-1 هدف

هدف از آزمایشهای این جزوه تجربه عملی طراحی و پیادهسازی برخی از مفاهیم و روشهای مطالعه شده در درس معماری کامپیوتر میباشد. جزوه شامل چهار بخش میباشد . بخش اول به آشنایی با ابزار CAD در طراحی و آزمایش درستی عملکرد مدارات منطقی اختصاص دارد. در بخش دوم به طراحی و پیادهسازی معماری یک کامپیوتر پیادهسازی معماریهای محاسباتی، و در بخش سوم به طراحی و پیادهسازی معماری یک کامپیوتر ساده می پردازیم. بخش چهارم نیز به طراحی و پیادهسازی همان پردازنده است (ساخته شده در بخش سوم) اما با واحد کنترل ریزبرنامه پذیر اختصاص خواهد داشت. دانشجویان عزیز در گروههای سه نفری به انجام آزمایشهای هر بخش می پردازند.

۱-۲ پیشنیازهای نظری و عملی

درس معماری کامپیوتر و آزمایشگاه مدار منطقی پیشنیاز این آزمایشگاه میباشند.

۱-۳ تجهیزات و نرمافزارهای لازم

در طول این آزمایشگاه، تجهیزاتی از قبیل شبیهساز Quartus و مدارات برنامهپذیر مورد استفاده قرار می گیرد. دانشجویان لازم است که قبل از شروع آزمایش ۳ با ابزار شبیهساز Quartus و قبل از آزمایش ۷ با نحوه کار با مدارات برنامهپذیر آشنا گردند.

1-4 منابع علمي مورد نياز و چگونگي انجام آزمايشها

تعداد جلسات لازم جهت هر آزمایش یک تا دو جلسه (بسته به آزمایش) میباشد. دانشجویان خود مدار مورد نظر در هر آزمایش را طراحی و پس از انتخاب تراشههای لازم پیادهسازی کرده و درستی عملکرد آنرا بررسی مینمایند . برای هر آزمایش، طراحی مدار و انتخاب تراشهها و قطعات لازم جهت پیاده سازی قبلاً توسط دانشجویان انجام میشود و روز آزمایش جهت بستن مدار و اشکالزدائی و نهایتاً جواب گرفتن از مدار خواهد بود. هر یک از مدارهای آزمایشها در صورت لزوم باید امکان ورود اطلاعات توسط یک سری کلید (Dip-switch) را داشته و هم چنین خروجی را روی نمایشگرهایی از قبیل LED یا TSegment نمایش دهند.

توصیه می شود قبل از بستن مدار نهایی، طرح مورد نظر را در یک محیط شبیه ساز آزمایش کرده و از درستی عملکرد آن اطمینان حاصل کنید و سپس مدار نهایی را با استفاده از تراشههای مناسب روی تخته مدار در آزمایشگاه پیاده سازی کنید. بدین ترتیب امکان ایجاد تغییرات در مدار و بررسی درستی عملکرد آن بصورت مرحله به مرحله سریعتر شده و همچنین تلفات و خرابی تراشه نیز در آزمایشگاه کاهش پیدا می کند. بعلاوه این روش گرفتن نصف امتیاز انجام آزمایش را تضمین می کند.

1-4 دستور تهیه گزارش کار

هر گروه موظف است برای هر آزمایش انجام شده گزارشی کامل تدوین کرده و در اولین جلسه آزمایش بعدی به مربی آزمایشگاه تحویل دهد. هر گزارش باید حداقل شامل این موارد باشد: بعنوان مقدمه مختصری راجع به مقدمات آزمایش مورد نظر آورده شده و بحث و استدلال لازم در انتخاب روش طراحی و پیادهسازی ذکر شود. سپس بلوک دیاگرام طرح پیشنهادی (اولیه) میآید و پس از آن بین دیاگرام طرح نهایی (اگر تغییر کرده باشد) به همراه بیان علت تغییرات ایجاد شده قرار میگیرد.

گزارشها باید طبق اصول ارائه مطالب علمی و فنی در تدوین گزارشهای دانشجویی تدوین شده باشند. استفاده از کتاب زیر میتواند در این زمینه مفید باشد :

عنوان : شيوه ارئه مطالب

مؤلف: سید محمد تقی روحانی رانکوهی

منتشر كننده : انتشارات جلوه

نوبت چاپ : ششم

سال نشر : ۱۳۸۰

1-6 مقررات آزمایشگاه و نحوه ارزیابی

۹۰٪ از نمره هر دانشجو را انجام دقیق و مرتب آزمایشها و تهیه گزارش (توسط گروه) داراست و ۱۰٪ مابقی به حضور مرتب و به موقع دانشجویان در جلسات آزمایشگاه اختصاص دارد. هر غیبت غیر موجه موجب کسر ۲ نمره از نمره کل آزمایشگاه می شود. ۶۰٪ از ۹۰٪ نمره هر آزمایش را انجام کامل آزمایش و جواب گرفتن دارد و ۳۰٪ مابقی را تهیه گزارش کامل از آزمایش داراست . اگر گروهی موفق به انجام کامل پیاده سازی مدار و تست کامل و موفقیت آمیز آن نشود، انجام آزمایش در محیط شبیه ساز ۴۰٪ از ۶۰٪ امتیاز انجام آزمایش را کسب خواهد کرد .

جدول ۱: جدول زمانبندی جلسات آزمایشگاه

ماسه اما	آزمایش ۱: طراحی و تست مدار جمع دو عدد دهدهی	بخش اول
جلسه اول	دو رقمی به کمک شبیه ساز	آشنایی با ابزار CAD
2024	آزمایش ۲: طراحی و پیاده سازی ضرب کننده ممیزثابت	
جلسه دوم	چهاربیتی و تحویل گزارش آزمایش ۱	
جلسه سوم	آزمایش ۳: طراحی و پیاده سازی جمع / تفریق کننده	بخش دوم
جلسه چهارم	ممیز شناور و تحویل گزارش آزمایش ۲	معماری مدارهای محاسباتی
جلسه پنجم	آزمایش ۴: طراحی و پیاده سازی مبدل دهدهی به	محسبتی
بعسد پدیم	دودوئی و تحویل گزارش آزمایش ۳	
جلسه ششم	آزمایش ۵: طراحی و پیاده سازی واحد محاسبه با امکان	
جست سسم	انتخاب مبداء و مقصد و تحویل گزارش آزمایش ۴	بخش سوم
جلسه هفتم	آزمایش ۶: طراحی و پیاده سازی واحد محاسبه با امکان	
	کنترل توسط برنامه و تحویل گزارش آزمایش ۵	معماری یک کامپیوتر
جلسه هشتم	آزمایش ۷: طراحی و پیاده سازی کامل کامپیوتر با حافظه	ساده
جلسه نهم	داده و دستورات پرش و تحویل گزارش آزمایش ۶	
جلسه دهم	آزمایش ۸: طراحی و پیاده سازی مدار کنترل ریزبرنامه	بخش چهارم
5 5 1 1 1 5 1 5 1 5 1 5 1 5 1 5 1 5 1 5	پذیر و تحویل گزارش آزمایش ۷ و ۸	معماری ریز برنامه
جلسه يازدهم		پذیر

۲ آزمایشها

۱-۲ مقدمه

دانشجویان لازم است که در ابتدای هر آزمایش، هدف آزمایش، شرح آزمایش و نتایج مورد انتظار را مطالعه کرده و با نحوه انجام آزمایش قبل از حضور در آزمایشگاه آشنا باشند. همچنین برای هر آزمایش، طراحی مدار و انتخاب تراشهها و قطعات لازم جهت پیادهسازی قبلاً توسط دانشجویان بایستی انجام پذیرد. در صورتی که مطالب لازم در مورد آزمایش را به لحاظ تئوری فراموش کردهاید، لازم است از مراجع مربوط و پیش از جلسه آزمایشگاه، مطالعه کرده و با آگاهی کامل در کلاس حضور بهم رسانید.

۲-۲ آزمایش اول: جمع کننده دهدهی

۲-۲-۱ هدف


هدف از این آزمایش آشنایی با نحوه کار یک جمع کننده دهدهی میباشد. در این آزمایش دو عدد ۳ رقمی در مبنای ده به مدار داده شده و نتیجه مورد انتظار در خروجی مشاهده میشود.

۲-۲-۲شرح آزمایش

در تمامی آزمایشهایی که در این آزمایشگاه انجام می شوند استفاده از شبیهسازی قبل از پیادهسازی نهایی مدار قویاً توصیه میشود. این جلسه از آزمایشگاه به آشنایی با یک شبیهساز اختصاص دارد . بدین منظور لازم است که یک مدار جمع کننده دهدهی سه رقمی را طراحی کرده و به کمک شبیه ساز درستی عملکرد آنرا بررسی کنید. اغلب برای سادگی کار و همچنین راحتی اشکالزدایی لازم است که طراحی را بصورت سلسله مراتبی انجام دهیم. بدین منظور می توانید :

- ۱- ابتدا یک بلوک تمام جمع کننده تک بیتی طرح کنید.
- ۲- سپس با استفاده از بلوک طراحی شده، یک بلوک جمع کننده دهدهی یک رقمی طراحی کنید.
 - ۳- نهایتاً با استفاده از بلوک طرح شده در قسمت ۲، یک جمع کننده سه رقمی طراحی کنید .

پس از طراحی مدار درستی عملکرد آنرا با ورودی های مختلف آزمایش کنید .



شکل ۱: بلوک دیاگرام جمع کننده دهدهی ۳ رقمی

۲-۲-۳ نتایج مورد انتظار

در این آزمایش، چندین سری عدد سه رقمی در مبنای ده به ورودی مدار داده شده و انتظار میرود که جمع این اعداد در خروجی مشاهده شود.

۲-۳ آزمایش دوم: ضرب کننده ممیز ثابت

۲-۳-۱ هدف

در این جلسه یک مدار ضرب کننده دو دویی چهاربیتی را طراحی و پیاده سازی می کنیم . مشخصات مدار مورد نظر به قرار زیر است:


A : (ورودی)

مضروب فیه (ورودی) : B

C : (خروجی)

شروع ضرب (ورودی) : Start

پیان ضرب (خروجی) : End



۲-۳-۲ شرح آزمایش

با فعال شدن سیگنال Start ضرب کننده شروع به کار کرده و حاصل ضرب دو عدد ورودی چهار بیتی S و S را محاسبه می کند (به روش S add) و پس از اتمام عملیات حاصل ضرب S بیتی را روی خطوط S قرار می دهد و با فعال کردن سیگنال S پایان عملیات را خبر می دهد.

هنگام طراحی مدار به کمک شبیه ساز سعی کنید از تراشه های TTL موجود در کتابخانه شبیه ساز و آزمایشگاه استفاده کنید . بدین ترتیب هنگام پیاده سازی عملی نیازی به تغییر مدار برای استفاده از تراشه های موجود نیست .

۲-۳-۳ نتایج مورد انتظار

در این آزمایش ضرب دو عدد دودویی با فعال شدن سیگنال Start محاسبه می شود. انتظار می رود نتیجه درست بعد از چند سیکل ساعت بسته در زمان فعال شدن سیگنال End در خروجی دیده شود.

4-4 آزمایش سوم: جمع / تفریق کننده ممیز شناور

7-4-1 هدف

در این آزمایش (طی دو جلسه) مدار یک جمع / تفریق کننده ممیز شناور را طراحی کرده و با ابزار Quartus شبیهسازی مینماییم. پس از اطمینان از صحت عملکرد در شبیهساز، بر روی بورد پیاده-سازی میکنیم. مدار اولیه برای شبیهسازی را مطابق استاندارد ۳۲ IEEE-754 بیتی طراحی نمایید. برای سهولت پیادهسازی بر روی بورد تعداد بیتها را از ۳۲ به ۱۲ کاهش دهید. مشخصات مدار مورد نظر به قرار زیر است:

 ${
m A}$ عملوند اول (ورودی):

 ${
m B}$ عملوند دوم (ورودی):


C :(خروجی): حاصل جمع


شروع عملیات (ورودی): Start

پایان عملیات (خروجی): End


سرریزی (خروجی): Overflow

مشخص كننده جمع يا تفريق (ورودى): add/sub





شكل ۴-(الف) فرمت اعداد مميز شناور استاندارد IEEE-754 براى طراحي در شبيهساز



شکل ۴ – (ب): فرمت اعداد ممیز شناور برای پیاده سازی بر روی بورد

۲-۴-۲شرح آزمایش

IEEE-754 را با فرمت استاندارد $^{\circ}$ و تفریق کننده دو عدد ممیز شناور (شکل $^{\circ}$) را با فرمت استاندارد $^{\circ}$ مطابق شکل $^{\circ}$ (الف) طراحی کرده و با ابزار Quartus شبیه شبیه سازی نمایید. پس از اطمینان از صحت عملکرد، طراحی انجام شده را برروی بورد پیادهسازی نمایید. برای سهولت پیادهسازی تعداد بیتهای مدار طراحی شده را مطابق شکل $^{\circ}$ (ب) از $^{\circ}$ بیت به $^{\circ}$ بیت کاهش دهید. با فعال شدن سیگنال مدار شروع به کار کرده و اگر سیگنال add/sub برابر صفر باشد، مقدار $^{\circ}$ و اگر این سیگنال برابر یک باشد، مقدار $^{\circ}$ را محاسبه کرده و روی خطوط $^{\circ}$ قرار می دهد و سیگنال این باید نرمالیزه بوده و خروجی $^{\circ}$ نیز باید نرمالیزه باشد. در صورت بروز سرریزی سیگنال $^{\circ}$ Overflow فعال می شود .

استفاده از شمارنده با قابلیت شمارش رو به بالا و پایین برای نگهداری نما در طراحی میتواند حجم مدار را کاهش دهد.

۲-4-۳ نتایج مورد انتظار

در این آزمایش جمع یا تفریق دو عدد دودویی ممیز شناور با فعال شدن سیگنال Start محاسبه می-شود. انتظار می رود نتیجه ی درست بعد از چند سیکل ساعت بسته به تفاوت دو نما با فعال شدن سیگنال End در خروجی دیده شود.

۲-۵ آزمایش چهارم: مبدل دهدهی به دودوئی

1-0-1 مدف


در این جلسه مدار یک مبدل دهدهی به دودویی را طراحی کرده و با ابزار Quartus شبیه سازی می-نماییم. پس از اطمینان از صحت عملکرد در شبیه ساز، مدار را بر روی برد پیاده سازی می کنیم. مشخصات مدار مورد نظر به قرار زیر است:

 \mathbf{A} : (ورودی) عدد دهدهی

B : (خروجی) معادل دودویی

شروع عملیات (ورودی) : Start

پایان تبدیل (خروجی) : End



۲-۵-۲شرح آزمایش

با فعال شدن سیگنال Start مدار شروع به کار کرده و ورودی دهدهی را که یک عدد سه رقمی (برای سادگی، در پیادهسازی روی برد اعداد دو رقمی در نظر بگیرید) است به معادل دودوئی آن تبدیل کرده

و حاصل را روی خطوط خروجی می گذارد و سیگنال End را به منزله اعلام اتمام عملیات فعال می- کند. الگوریتم تبدیل یک عدد دهدهی r رقمی به دودوئی معادل به صورت زیر است:

الف – عدد دهدهی ورودی را یک بیت به راست شیفت دهید .

ب - اگر با ارزشترین بیت رقم iام یک باشد از آن رقم T تا کم کنید $(1 \le i < r)$.

ج- مراحل الف و ب را آنقدر تکرار کنید تا تمام ارقام دهدهی صفر شوند (حداکثر ۱۰ بار تکرار لازم است).

در پایان بیتهایی که بوسیله شیفت براست بیرون می آیند ، عدد دودویی معادل عدد دهدهی ورودی را تشکیل میدهند.

در مثال زير عدد دهدهي 110 طبق اين الگوريتم به دودوئي معادل تبديل شده است:

رقم ٣	رقم ۲	رقم ۱	خروجي	عمل
0001	0001	0000	0	شیفت به راست
0000	1000	1000	0	ازرقمهای 1 و 2 سه تا کم کن
0000	0101	0101	0	شیفت به راست
0000	0010	1010	10	از رقم 1 سه تا كم كن
0000	0010	0111	10	شیفت به راست
0000	0001	0011	110	شیفت به راست
0000	0000	1001	1110	از رقم 1 سه تا كم كن
0000	0000	0110	1110	شیفت به راست
0000	0000	0011	01110	شیفت به راست
0000	0000	0001	101110	شیفت به راست
0000	0000	0000	1101110	پایان عملیات

۲-۵-۲ نتایج مورد انتظار

در این آزمایش انتظار می رود عدد دودویی معادل عدد سه رقمی دهدهی ورودی با فعال شدن سیگنال Start محاسبه شود و پایان کار با سیگنال End مشخص شود.


2-5 آزمایش پنجم: واحد محاسبه با امکان انتخاب ثبات مبداء و مقصد

7-9-1 هدف

طی آزمایشهای پنجم، ششم و هفتم یک کامپیوتر ساده را بطور کامل طراحی و پیادهسازی کرده و برنامهای را به زبان ماشین نوشته روی آن اجرا میکنیم.


۲-۶-۲شرح آزمایش

در این آزمایش، واحد محاسبات و مجموعه ثباتهای عمومی ماشین را طراحی و پیاده سازی می کنیم . معماری مورد نظر در شکل ۶ نشان داده شده است. این معماری امکان انجام جمع و تفریق با امکان انتخاب ثباتهای مبداء و ثبات نگهدارنده نتیجه (مقصد) را دارد. چهار ثبات عمومی R1 ،R0 و انتخاب ثباتهای مبداء و ثبات نگهدارنده نتیجه در شکل پیداست، یکی از عملوندهای ALU به صورت ثابت R3 هشت بیتی هستند. همانطور که در شکل پیداست، یکی از عملوندهای R3 به صورت ثابت محتوای ثبات R3 و دیگری می تواند محتوای یکی از ثباتهای R3 تا R3 ویا مقادیر ثابت R3 منتقل باشد. حاصل تولید شده توسط R3 (جمع / تفریق) به یکی از ثباتهای مقصد R3 تا R3 منتقل می شود.



شكل ۶: معماري واحد محاسبات

این معماری را طوری پیادهسازی کنید که قابلیت انجام فرمانهای شش بیتی زیر را داشته باشد:



شکل ۷: قالب فرمانهای شش بیتی


۲-۷ آزمایش ششم: کنترل توسط برنامه ذخیره شده در حافظه

٧-٧ مدف

هدف از این آزمایش آشنایی با نحوه واکشی دستورات در پردازندهها میباشد.

۲-۷-۲شرح آزمایش

در این آزمایش فرمانهای لازم جهت کنترل مدار آزمایش پنجم را از برنامه ذخیره شده در یک حافظه EPROM می گیریم. فرمانها به ترتیب توسط یک شمارنده (PC) آدرس شده، پس از واکشی از حافظه دستورات اجرا می گردند. بدین منظور لازم است که به مدار آزمایش پنجم مدارات لازم اضافه گردد. شکل ۸ بلوک دیا گرام سیستم را نشان می دهد.



پس از اضافه کردن قسمتهای لازم به مدار آزمایش پنجم، برنامه زیر را کد کرده و در حافظه EPROM ذخیره کنید و سپس توسط معماری پیادهسازی شده اجرا کنید.

برنامه تولید شش جمله از سری فیبوناچی

در سری فیبوناچی دو جمله اول 0 و 1 هستند و مقدار هر جمله دیگر حاصل جمع مقادیر دو جمله ما قبل آن است. سری اعداد فیبوناچی مطابق تابع زیر تولید می شود:

$$F(n) := \begin{cases} 0 & \text{if } n = 0; \\ 1 & \text{if } n = 1; \\ F(n-1) + F(n-2) & \text{if } n > 1. \end{cases}$$

قطعه برنامه زیر ده جمله اول این سری را در ثباتهای R0 و R1 تولید می کند.

Address	Code	Instruction	Comment	
00000		Sub R0.R0	Clear R0	جمله اول در R0
		Add R1.1	R1← 1	جمله دوم در R1
		Add R0.R1	R0←1	جمله سوم در R0
		Add R1.R0	R1←2	جمله چهارم در R1
		Add R0.R1	R0←3	جمله پنجم در R0
		Add R1.R0	R1←5	جمله ششم در R1
		Add R0.R1	R0←8	جمله هفتم در R0
		Add R1.R0	R1←13	جمله هشتم در R1
		Add R0.R1	R0←21	جمله نهم درR0
		Add R1R0	R1←34	جمله دهم در R1

۲-۲-۳ نتایج مورد انتظار

در این آزمایش انتظار میرود که سیگنالهای کنترلی در آزمایش قبل را از یک حافظه با روند ترتیبی واکشی و اجرا نماید.

۱-۸ آزمایش هفتم: استفاده از حافظه داده و دستورات پرش

۲-۱-۱ هدف

در آزمایش ششم امکان استفاده از حافظه داده جهت ذخیره داده های بینابینی را نداشتیم. همچنین کمبود دستورات پرش و عدم امکان وجود حلقه در برنامه، به خوبی حس میشد. در این آزمایش مدار آزمایش ششم را تکمیل کرده و آنرا به یک کامپیوتر ساده با امکان دستیابی به حافظه داده جهت خواندن و ذخیره داده و همچنین امکان استفاده از دستورات پرش شرطی و غیر شرطی تبدیل می کنیم.

۲-۸-۲شرح آزمایش


برای حافظه دادهها از یک RAM با گنجایش ۳۲ بایت استفاده می کنیم. شکل زیر معماری کامپیوتر مورد نظر را نشان می دهد. (به اینگونه معماری که در آن حافظه برنامه از حافظه داده جداست ، معماری Harvard می گویند) دستورات این ماشین (به انضمام دستورات محاسباتی قابل اجرا در آزمایش ششم) به سه گروه دستورات محاسباتی – انتقالی ، دستورات دسترسی به حافظه داده، و دستورات پرش شرطی و غیر شرطی تقسیم می شوند.

مراحل شبيهسازي

آزمایش ۷ و Λ ابتدا توسط ابزار شبیه ساز Quartus پیاده سازی گردیده و نتایج مورد انتظار برروی شبیه ساز مشاهده شود. پس از اطمینان از صحت شبیه سازی، این مدارها برروی بوردهای آزمایشگاهی برنامه پذیر، پیاده سازی گردیده و نتایج مورد انتظار برروی بوردهای آزمایشگاهی برنامه پذیر مشاهده گردند. در پایان، پس از پیاده سازی بر روی بوردهای برنامه پذیر، آزمایش ۷ و Λ در بوردهای آزمایشگاه پیاده سازی فیزیکی گردند.


دستورات محاسباتی - انتقالی

این دستورات شامل عملیات انتقال داده بین ثباتها و عملیات حسابی می شود . قالب این دستورات به صورت زیر است:




دستورات دسترسی به حافظه داده

این دسته از دستورات شامل دستور بار کردن محتویات خانه ای از حافظه در ثبات R0 و دستور ذخیره محتویات ثبات R0 در خانه ای از حافظه است. قالب این دستورات به صورت زیر است:





دستورات پرش (شرطی و غیر شرطی)

این دستورات شامل پرشهای شرطی و غیر شرطی به آدرس دلخواه در حافظه دستور میباشد . قالب این دستورات بصورت زیر است:



توجه کنید که سیگنال Load شمارنده برنامه (PC) می تواند توسط مدار زیر تولید شود:





شکل ۹: بلوگ دیاگرام کلی کامپیوتر ساده

پس از پیادهسازی و حصول اطمینان از درستی عملکرد سیستم، برنامهای به زبان ماشین بنویسید که: الف) مجموع ده جمله اول سری فیبوناچی را محاسبه کرده و در آدرس صفر حافظه دادهها ذخیره کند (با استفاده از حلقه).

ب) برنامه ای بنویسید که دو عدد ۶۴ بیتی ذخیره شده در آدرس صفر و Λ حافظه داده را جمع کرده و حاصل ۶۴ بیتی را در آدرس ۶۴ حافظه داده ذخیره کند.

برنامه های بالا را کد کرده و در حافظه برنامه ذخیره کنید و سپس اجرا کنید. لازم است پردازنده پس از انجام این برنامه متوقف گردد و از پیشروی برای اجرای دستورات بعدی بازماند. بدین منظور می توان در انتهای برنامه پس از آخرین دستور یک دستور پرش غیرشرطی به آدرس خود دستور پرش داشت.

۲-۸-۲ نتایج مورد انتظار


در این آزمایش انتظار میرود که امکانات خواندن و نوشتن در حافظه و دستورات پرش به آزمایش قبلی اضافه شود.

9-7 آزمایش هشتم: واحد کنترل ریزبرنامه سازی شده

7-9-1 هدف

در این آزمایش مدار کنترل کامپیوتر ساخته شده در آزمایشهای پنجم ، ششم، و هفتم را بصورت ریزبرنامهپذیر طراحی و پیادهسازی می کنیم.

۲-9-۲ شرح آزمایش



000: normal (no jump)

001: jump if IR0=1

010: jump if IR1=1

011: jump if IR2=1

100: jump if z=1


101: jump if S=1

110: jump if O=1

111: jump always

شكل ۱۰: قالب ريز دستورات

بلوک دیاگرام ریز معماری اجرای ریزدستورات در شکل ۱۱ آمده است. گنجایش ریز حافظه را ۲۵۶ کلمه فرض کنید. مدار کامل کامپیوتر ساده را که بخش کنترل آن با سیستم ریزبرنامهپذیر بالا عمل می کند طراحی و پیادهسازی کنید. ابتدا ریزبرنامههای مراحل واکشی و اجرای دستورات مختلف ماشین را نوشته و در ریز حافظه ذخیره کنید. پس از حصول اطمینان از درستی عملکرد سیستم، برنامه الف آزمایش هفتم (جمع ۱۰ جمله اول از سری فیبوناچی) را روی ماشین اجرا کنید.



شکل ۱۱: بلوک دیاگرام ریزمعماری اجرا کننده ریز دستورات

منابع

- [1] "Computer Organization & Design, The Hardware / Software Interface", D. Patterson and J. L. Hennessy, Morgan Kaufmann Publishing, 2005.
- [2] "Computer system architecture", M. Mano, 3rd Edition, Prentice hall, 1992.