# گزارش آزمایش طراحی سیستم های دیجیتال

آزمایش چهارم:

توصيف رفتاري

نگارش:

سید ابوالفضل رحیمی ۹۷۱۰۵۹۴۱

امیرحسین باقری ۹۸۱۰۵۶۲۱

استاد:

دكتر عليرضا اجلالي

دستيار آموزشي :

آقای روزبه سیادت زاده

#### Contents

2	مقدمه
	ابزار پیاده سازی مدار
	شرح خروجی ها و ورودی ها
	خروجی ها:
	- ورودی ها:
	گزارش کد stack.v
6	Test bench
6	حالت push ها متوالی و پر شدن
6	بررسی درستی ترتیب pop ها و حالت خالی شدن
7	بررسی حالت  Error و RstN
7	Synthesis report

#### مقدمه

هدف از این آزمایش طراحی یک پشته است که یک داده ساختار برای حفظ و بازیابی داده ها در یک سیستم دیجیتال یا یک نرم افزار از آن استفاده می شود. عناصر این داده ساختار به صورت LIFO یا همان last in first out است.

عملیات های مورد استفاده در داده ساختار استک:

- 1 عمليات push : يك داده را از Data\_In وارد استك مي كند.
- 2 عملیات pop : یک داده را از بالای استک برداشته و آن خانه آزاد می شود.
- 3 عملیات RSTN : خانه های استک آزاد میشوند.( صفر کردن آنها اختیاریست و الزامی برای آن وجود ندارد.)

# ابزار پیاده سازی مدار

مدار به کمک ابزار مادلسیم کشیده شده اند و همچنین کد stack در ابزار کوارتوس سنتز گشته است.

# شرح خروجی ها و ورودی ها

module stack

```
output reg [3:0] Data_Out,
    output reg Full,
    output reg Empty,
    output reg Error,
    input Clk,
    input RstN,
    input [3:0] Data_In,
    input push,
    input pop
    );
                                                                                        خروجی ها:
                                                   Data_Out خروجی پشته در هنگام عملیات pop را داراست.
                                                        Full سیگنالی که زمانی که استک پر باشد یک میشود.
                                             Empty سیگنالی که زمانی که یشته خالی (تهی ) باشد یک میشود.
Error زمانی که سیگنال های ورودی pop , push هر دو یک باشند یک میشود بدان معنا که عملیات های خواسته شده به
                                       صورت همزمان نمی توانند انجام شوند. و در این حالت هیچ کاری صورت نمی گیرد.
                                                                                           ورودي ها:
                                                           Clk ورودی کلاک یالس کلاک را به ماژول می دهد.
                                                     RstN مقادیر یشته را پاک می کند و پشته را خالی می کند.
                                     Data_In مقداری که باید در هنگام push وارد پشته شود را به ماژول میدهد.
                                                   Push سیگنالی که مشخص کننده عمل push به یشته است.
                                                      Pop سیگنالی که مشخص کننده عمل pop از یشته است.
```

# (parameter WordSize = 4, AddressSize = 3)

```
1
      module stack
 2
        #(parameter WordSize = 4 , AddressSize = 3)
 3
        output reg [3:0] Data Out,
 4
 5
        output reg Full,
 6
        output reg Empty,
 7
        output reg Error,
8
        input Clk,
 9
        input RstN,
10
        input [3:0] Data In,
11
        input push,
12
        input pop
13
        );
        reg [WordSize-1:0] Mem [0:(1<<AddressSize)-1];
14
15
        reg [AddressSize : 0] counter ;
16
        always@(posedge Clk)
17
        begin
        if (RstN == 1)
18
19
            begin
20
              counter <=0;
21
              Full <=0;
22
              Empty<=1;
23
              Data Out<=0;
              Error <= 0;
24
25
              Mem[0] <= 0;
26
              Mem[1] \le 0;
27
              Mem[2] <= 0;
28
              Mem[3] <= 0;
29
              Mem[4] <= 0;
30
              Mem[5] <= 0;
31
              Mem[6] <= 0;
32
              Mem[7] <= 0;
33
            end
34
        else begin
35
          if (pop == 1 && push == 0 && Empty != 1) begin
36
              Data Out<= Mem[counter[AddressSize:0]-1];</pre>
37
              counter <= counter -4'b0001;
              Error <= 0;
38
39
              if (counter == 1) begin
40
                Full <= 0;
41
                Empty <= 1;
42
              end
```

```
43
              else begin
44
                Full <= 0;
45
                Empty <= 0;
46
               end
47
              end
48
          else if (push == 1 && pop == 0 && Full!=1) begin
49
               Mem[counter[AddressSize-1:0]] <= Data In;
50
               counter <= counter +4'b0001;
51
              Error <= 0;
52
              if (counter == 4'b0111) begin
53
                 Full <= 1;
54
                Empty <= 0;
55
              end
56
               else begin
57
                Full <= 0;
58
                Empty <= 0;
59
               end
60
              end
          else if (push == 1 && pop == 1) begin
61
62
            Error <= 1;
63
             end
64
          else begin
65
            Error <=0;
66
67
          if (counter[AddressSize] ==1) begin
             Full <= 1;
68
69
            Empty <= 0;
70
          end
71
          else if (counter == 4'b0000) begin
72
             Full <= 0;
73
            Empty <= 1;
74
          end
75
               end
76
        end
77
      endmodule
```

مدار با کلاک کار می کند بنابراین یک مدار synchronous است.

با توجه به رفتاری بودن کد می توان گفت هنگامی که لبه بالارونده کلاک صورت می گیرد فرایند زیر توسط کد بالا سنتز می گردد و به یک مدار دیجیتال تبدیل می شود.

ماژول دارای یک حافظه با ادرس دهی ۳ بیتی و کلمات ۴ بیتی است و یک شمارنده برای نشان دادن index در پشته نیز درون خود دارد.

اگر تنها سیگنال pop یک باشد و سیگنال Empty نیز یک نباشد( پشته خالی نباشد.) مدار مقدار روی پشته را در خروجی Empty کی در دورای پشته را در اورا counter میریزد و مقدار counter یکی کم میشود.سیگنال error نیز صفر میشود همچنین اگر شمارنده مقدار یک را دارا باشد با خالی شدن آن باید سیگنال empty فعال شود.

حال اگر تنها سیگنال full فعال باشد و پشته پر نباشد مقدار از Data\_In وارد پشته شده و مقدار شمارنده نیز یکی اضافه می شود. اگر مقدار شمارنده ۷ باشد باید سیگنال full فعال شود.

### Test bench

### کد تست بنچ دیگر آورده نشده است و تنها ویوفرم بررسی میشود.


حالت های متفاوتی که ممکن است پیش بیاید را بررسی میکنیم.

### حالت push ها متوالی و پر شدن




همانطور که مشاهده می شود مقدار هنگام پوش کردن ۸ مقدارسیگنال full یک شده است و پشته پر شده.

## بررسی درستی ترتیب pop ها و حالت خالی شدن



پس از pop شدن مقادیر همانطور که مشاهده می شود مقادیر برعکس از پشته خارج شده اند و هنگام پاپ شدن آخرین مقدار مقدار سیگنال empty یک شده است.

## بررسی حالت Error و RstN



زمانی که سیگنال RstN یک شده است مقدار خروجی صفر شده و پشته پاک شده است همچنین زمانی که هردو سیگنال pop, push یک شده اند مقدار خروجی error یک است.

## Synthesis report

کد در کوارتوس سنتز شده است.

