گزارش آزمایش طراحی سیستم های دیجیتال

آزمایش دوم:

طراحی مدار ترتیبی با امکانات شماتیک

نگارش:

سید ابوالفضل رحیمی ۹۷۱۰۵۹۴۱ امیرحسین باقری ۹۸۱۰۵۶۲۱

استاد:

دكتر عليرضا اجلالي

دستيار آموزشي :

آقای روزبه سیادت زاده

Contents

2	2	مقد
)	مقایسه کننده تک و چهار بیتی	۰ ۱
_	ندیسه حدده دی و چهار بینی	• • •
6	مقاسه کننده سریال	۲. م

مقدمه

هدف از این آزمایش، طراحی مقایسه کننده به کمک توصیف جریان داده در وریلاگ است. می دانیم در توصیف جریان داده ی یک سیستم دیجیتال، سیستم از طریق معرفی روابط منطقی میان سیگنالها(اتصالات) با ارائه ی عبارتهای جبری توصیف می شود. در این توصیف، به کمک کلیدواژه assign مشخص می کنیم که خروجی بر اساس ورودی ها به چه شکل است. پس ازاین که یک واحد مقایسه کننده تک بیتی طراحی شد، به کمک قابلیت ماژول بندی در وریلاگ یک مدار ترکیبی ۴ بیتی در بخش یک ساخته خواهد شد. در قسمت ب اما، باتوجه به نبود ساختار سلسه مراتبی، در یک ماژول این کار صورت گرفت.


۱. مقایسه کننده تک و چهار بیتی

در فایل onebit_comparator.v و همچنین fourbit_comparator.v این پیادهسازیها صورت گرفته است که در ادامه به بررسی و توضیح آنها می پردازیم.

ابتدا خوب است به طراحی ساده مدار مقایسه کننده تکبیتی بپردازیم. این مدار به سادگی سه خروجی برابر بودن، بزرگتر بودن و کوچکتر بودن را با استفاده از گیتهای منطقی پیادهسازی کرده است. کد وریلاگ آن به همراه شمای RTL در کوارتوس را در زیر میتوانید ببینید.

module onebit_comparator(input a, input b, output equal, output greater, output less);

```
assign equal = (a == b);
assign greater = (a > b);
assign less = (a < b);
endmodule
```



1 Figure شمای RTL مقایسه گر تکبیتی در کوارتوس

برای تست این مدار ساده، از تست بنچ زیر استفاده شد که موج آن را هم در زیر می توانید ببینید:




Figure 2 نتیجه تستبنچ برای مقایسه گر تکبیتی

```
\label{eq:comparator_tb} module onebit\_comparator\_tb; \\ reg a, b; \\ wire eq, gre, less; \\ onebit\_comparator comparator(a, b, eq, gre, less); \\ initial \\ begin \\ a <= 0; \\ b <= 0; \\ \#10 \\ a <= 0; \\ b <= 1; \\ \#10 \\ a <= 1; \\
```

```
#10
          a <= 1;
          b \le 1;
         end
    endmodule
در ادامه و با توجه به در دست داشتن یک مقایسه گر تکبیتی یک مقایسه گر چهاربیتی را با استفاده از چهار مقایسه گر
                        تکبیتی ساختیم. مقایسه گری که پیادهسازی آن با وریلاگ و شبیهسازی آن با کوارتوس در ادامه آمده است:
    module fourbit_comparator(input [3:0] a,
          input [3:0] b,
          output equal,
          output greater,
          output less);
          wire [3:0] g;
          wire [3:0] e;
          wire [3:0] 1;
          one bit\_comparator 0 (a[0],\,b[0],\,e[0],\,g[0],\,l[0]);\\
          one bit\_comparator 1 (a[1],\,b[1],\,e[1],\,g[1],\,l[1]);\\
          onebit_comparator onebit_comparator2(a[2], b[2], e[2], g[2], l[2]);
          onebit_comparator onebit_comparator3(a[3], b[3], e[3], g[3], l[3]);
          assign equal = & e;
          assign\ greater = g[3] \ |\ (g[2]\ \&\ e[3]) \ |\ (g[1]\ \&\ e[3]\ \&\ e[2]) \ |\ (g[0]\ \&\ e[3]\ \&\ e[2]\ \&\ e[1]);
          assign less = \sim(equal | greater);
    endmodule
```

 $b \le 0;$




Figure 3 شمای RTL مقایسه گر چهاربیتی ما با استفاده از کوارتوس

همچنین برای تست کردن این مدار هم از تستبنچ زیر استفاده شد که نتایج مربوط به آنرا می توانید در موج زیر ببینید: module fourbit_comparator_tb;

```
reg [3:0] a;
```

reg [3:0] b;

wire E, G, L;

fourbit_comparator fcmp(a, b, E, G, L);

always

begin

a <= {\$random} % 16;

b <= {\$random} % 16;

#10;

end

endmodule

Wave - Default ======	Wave - Default										=**** -					
€ 1 •	Msgs															
		0100	1001	1101	0101	000	1	0110	1101	10	001	0101				
	0011	0001	0011	1101	0010	110	1		1100	0:	10	1010	0111		}	
→ /fourbit_comparator_tb/E	St0															
/fourbit_comparator_tb/G	St1		1													
/fourbit_comparator_tb/L															1	
														هدار ا		

Figure ئتايج تستبنچ مقايسه گر چهاربيتي

همانطور که در موج بالا دیدهمی شود با تغییر بیتها هر سه حالت رخ داده است.

ابتدا دو بزرگتر را میبینیم با توجه به اعداد ۹-۱و ۹-۳. پس از آن تساوی ۱۳ و به همینترتیب تا انتها.

یک توضیح کوتاه هم درباره تستبنچ خوب است داده شود. این تستبنچ درواقع هربار یک عدد رندم برای هر دو انتخاب می کند و سپس آنها را مقایسه می کند. این فرآیند هم تا انتهای شبیه سازی ادامه پیدا خواهد کرد. تنها نکتهای که ممکن است پیش بیآید این است که تعداد تساویها احتمال کمی دارند که به همین دلیل باید برای خوب عمل کردن این تستبنچ میزان زمان از کلاک صوری از اردر ۱۶ باشد. (احتمال تساوی دو عدد مستقل!)

۲. مقایسه کننده سریال

این مقایسه کننده سریال در بخش دوم همانطور که خواسته شده با کلاک و یک اکتیو های ریست طراحی شده است. کد وریلاگ آن را در ادامه می توانید در اینجا هم ببینید. البته که در فولد بخش دوم نیز این کد تولید شده است. همچنین خروجی سنتز کوارتوس هم برای درک بهتر اینجا آورده شده است:

در خطوط اول، ورودی ها و خروجی ها اعلان شده اند. x_i y_i بیت هایی هستند که هر مرحله وارد می شوند تا مقایسه شوند و clk کلاک مدار است و reset هم در صورت سوال گفته شده است. G و L هم خروجی های مقایسه کننده هستند . درباره ی wire های تعریف شده در بخش مربوطه توضیح داده خواهد شد. با E_d و L_d ورودی های فلیپ فلاپ ها را مشخص می کنیم(که پارامترهایE و L در آن ها مربوط به مرحله ی قبل اند و خود ورودی های فلیپ فلاپ ها برای این تنظیم شده اند که بتوانند به عنوان یک رجیستر در نبود امکان استفاده از دستوراتی غیر از دستورات از نوع توصیف جریان داده عمل کنند) E یک reset با Or هم دارد؛ یعنی اگر reset یک شد یعنی می خواهیم عدد وارد کنیم و تا قبل از این، تنها اعداد، صفرهای اختیاری پشت اعداد هستند که با هم برابرند و در نتیجه E باید یک شود .ضمنا L با نقیض and reset شده است تا اگر reset یک بود، کل عبارت L برابر صفر شود(که با توجه به توضیحات فوق، چرایی آن مشخص است.) سپس، عبارت های بولی یک فلیپ فلاپ D حساس به لبه ی بالارونده ی کلاک نوشته شده است(عبارت های مرتبط، قبلا به صورتwireتعریف شده اند)به وضوح از شکل زیر، مشخص است که E₂E_bar خروجی های فلیپ فلاپ هستند .در کد، اتصالات مربوط بهNANDهای طبقه ی اول، با 1Ew تا Ew مشخص شده اند .حاصلnand های طبقه ی دوم(که خروجی های فلیپ فلاپ ما هستند)هم در اتصالات E_bar ،assign قده اند. سیس یک فلیپ فلاپ دیگر هم برای نگه داریL در نظر گرفته شده است .در نهایت، خروجی هایE و Lپس از هر مرحله درست آماده می شوند و در نتیجه خروجی نهایی مدار نیز خواهند بود . مدارهای هر دو بخش، توصیف جریان داده هستند، زیرا از ساختارهایی به جز assign استفاده نکرده اند .در نهایت، وقتی G یک است(یعنی بزرگ تر است)که نه L یک باشد نه E. در نتیجه OR آن ها باید صفر باشد و به این ترتیب، خروجی G نیز ساخته می شود. در نهایت نیز پایان ماژول اعلان گشته است

```
output E, output L, output G);
wire E_d, Ew1, Ew2, Ew3, Ew4, E_bar;
wire L_d, Lw1, Lw2, Lw3, Lw4, L_bar;
// 1 bit comparator (combinational)
assign E_d = \text{ reset } \| ((x_in \sim^{n} y_in) \& (E));
assign L_d = !reset \&\&((E \& y_in \& (~x_in)) | L);
// D-flip-flop for E (input(d): E_d, output(Q) : E)
assign Ew1 = !(Ew4 && Ew2);
assign Ew2 = !(Ew1 && clk);
assign Ew3 = !(Ew2 && clk && Ew4);
assign Ew4 = !(Ew3 && E_d);
assign E = !(Ew2 \&\& E_bar);
assign E_bar = !(E && Ew3);
// D-flip-flop for L (input(d): E_d, output(Q) : L)
assign Lw1 = !(Lw4 && Lw2);
assign Lw2 = !(Lw1 && clk);
assign Lw3 = !(Lw2 && clk && Lw4);
assign Lw4 = !(Lw3 && L_d);
assign L = !(Lw2 \&\& L_bar);
assign L_bar = !(L \&\& Lw3);
// greater is when not "equal or less"
assign G = {\sim}(E \mid L);
```

 $module\ serial_comparator(input\ x_in,\ input\ y_in,\ input\ clk,\ input\ reset,$

endmodule




Figure 5شمای RTL مقایسه گر سریال پیادهسازی شده در کوارتوس

این مدار و کد وریلاگ هم با استفاده از تستبنچ زیر که حالات اصلی را چک میکند تست شد. البته که غیر از آوردن سه حالت اصلی موج، سعی کردیم برای درک ساده تر خروجی ها را نیز در کنسول چاپ کنیم که در ادامه اینها آمدهاند:

`timescale 1ns/1ns

module serial_comparator_tb;

```
parameter num_tests = 30;
```

integer i1, i2, i3, x_num, y_num;

reg x_in, y_in, clk, reset;

wire E, L, G;

serial_comparator comparator(

.x_in(x_in),

.y_in(y_in),

.clk(clk),

.reset(reset),

```
.E(E),
              .L(L),
              .G(G)
  );
  // clock generator
  initial
  begin
              clk = 0;
              for (i1 = 0; i1 < num\_tests * (5+1) * 2; i1 = i1+1) begin
                         #100;
                         clk = \sim clk;
              end
  end
  // input generator
  initial
  begin
$srandom(100);
              for (i2 = 0; i2 < num\_tests; i2 = i2+1) begin
                         // reset for a clock cycle
                         reset = 1;
                         #200
                         reset = 0;
                         // generate two 5-bit numbers
                         x_num = 0;
                         y_num = 0;
                         for (i3 = 0; i3 < 5; i3 = i3+1) begin
```

#50; x_in = \$urandom_range(1,0); y_in = \$urandom_range(1,0); x_num = (x_num << 1) + x_in; y_num = (y_num << 1) + y_in; #150;

end

 $display(x = \%5b(\%2d), y = \%5b(\%2d) --> E = \%b, L = \%b, G = \%b'', x_num, x_num, y_num, y_num, E, L, G);$

end

end

endmodule




Figure فرزگ تر بودن در یک مقایسه گر سریال




Figure برابری در مقایسه گر سریال




Figure 8 کوچک تر بودن در مقایسه گر سریال ما

```
VSIM 35> run

$$x = 11000(24)$, $y = 11000(24)$ --> $E = 1$, $L = 0$, $G = 0$

$$x = 01010(10)$, $y = 00111(7)$ --> $E = 0$, $L = 0$, $G = 1$

$$x = 11001(25)$, $y = 01110(114)$ --> $E = 0$, $L = 0$, $G = 1$

$$x = 01011(13)$, $y = 01100(12)$ --> $E = 0$, $L = 0$, $G = 1$

$$x = 01011(11)$, $y = 01100(12)$ --> $E = 0$, $L = 0$, $G = 1$

$$x = 10111(31)$, $y = 01101(13)$ --> $E = 0$, $L = 0$, $G = 1$

$$x = 01011(11)$, $y = 01000(8)$ --> $E = 0$, $L = 0$, $G = 1$

$$x = 01001(12)$, $y = 10011(19)$ --> $E = 0$, $L = 0$, $G = 1$

$$x = 10010(12)$, $y = 10011(19)$ --> $E = 0$, $L = 0$, $G = 1$

$$x = 10010(17)$, $y = 0110(13)$ --> $E = 0$, $L = 0$, $G = 1$

$$x = 10010(11)$, $y = 01011(19)$ --> $E = 0$, $L = 1$, $G = 0$

$$x = 00001(1)$, $y = 10110(19)$ --> $E = 0$, $L = 1$, $G = 0$

$$x = 00010(1)$, $y = 10110(12)$ --> $E = 0$, $L = 1$, $G = 0$

$$x = 10101(10)$, $y = 01110(12)$ --> $E = 0$, $L = 0$, $G = 1$

$$x = 10101(10)$, $y = 01100(12)$ --> $E = 0$, $L = 0$, $G = 1$

$$x = 10101(19)$, $y = 01001(9)$ --> $E = 0$, $L = 0$, $G = 1$

$$x = 00111(7)$, $y = 01001(9)$ --> $E = 0$, $L = 0$, $G = 1$

$$x = 00111(7)$, $y = 10101(29)$ --> $E = 0$, $L = 0$, $G = 1$

$$x = 00111(7)$, $y = 10101(29)$ --> $E = 0$, $L = 0$, $G = 1$

$$x = 00111(7)$, $y = 10101(29)$ --> $E = 0$, $L = 0$, $G = 1$

$$x = 00101(13)$, $y = 00101(5)$ --> $E = 0$, $L = 0$, $G = 1$

$$x = 00101(13)$, $y = 00101(5)$ --> $E = 0$, $L = 0$, $G = 1$

$$x = 00101(13)$, $y = 00010(2)$ --> $E = 0$, $L = 0$, $G = 1$

$$x = 10010(13)$, $y = 00010(2)$ --> $E = 0$, $L = 1$, $G = 0$

$$x = 10010(19)$, $y = 00010(2)$ --> $E = 0$, $L = 1$, $G = 0$

$$x = 10010(19)$, $y = 00010(2)$ --> $E = 0$, $L = 1$, $G = 0$

$$x = 10010(19)$, $y = 00010(2)$ --> $E = 0$, $L = 1$, $G = 0$

$$x = 10010(21)$, $y = 00101(21)$ --> $E = 0$, $L = 0$, $G = 1$

$$x = 10010(21)$, $y = 00101(21)$ --> $E = 0$, $L = 0$, $G = 1$

$$x = 10010(22)$, $y = 00101(21)$ --> $E = 0$, $L = 0$, $G = 1$

$$x = 10010(22)$, $y = 00101(21)$ --> $E = 0$, $L = 0$, $G = 1$

$$x = 10010(22)$, $y = 00101(21)$
```

Figure 9 نتایج تستبنچ که همگی درست هستند.

نتایج کامپایل را هم در فایل مربوطه در فولدر screenshots می توانید ببینید.