# گزارش آزمایش طراحی سیستم های دیجیتال

آزمایش اول:

طراحی مدار ترکیبی با امکانات شماتیک

نگارش:

سید ابوالفضل رحیمی ۹۷۱۰۵۹۴۱

امیرحسین باقری ۹۸۱۰۵۶۲۱

استاد:

دكتر عليرضا اجلالي

دستيار آموزشي :

آقای روزبه سیادت زاده

#### مقدمه

در این آزمایش به طراحی ۲ ماژول ترکیبی(مستقل از کلاک) میپردازیم که باید بتوانند بخش پذیری یک عدد ۴ رقمی بر ۳ و ۱۱ را با یک سیگنال خروجی تعیین کنند به طوری که اگر عدد ۴ رقمی بر ۳ بخش پذیر بود ماژول مربوطه سیگنال خروجی اش یک شود و در غیر این صورت صفر و همین روال نیز برای ماژول مرتبط با بخش پذیری برا عدد ۱۱ نیز برقرار است.

ورودی ماژول ها ۴ عدد ۴ بیتی هستند که نمایانگر نمایش BCD متناظر با عدد ۴ رقمی در مبنای ۱۰ است بدان صورت که هر ۴ رقم نمایانگر یک رقم صفر تا تا ۹ است.

### ابزار پیاده سازی مدار

مدار به کمک ابزار کوارتوس کشیده شده اند و همچنین از کد های vhdl و Verilog نیز استفاده نشده است.

### شرح کار کلی مدار

در بخش اول یک ماژول برای تشخیص بخش پذیری بر عدد ۳ را طراحی می کنیم به صورتی که ابتدا باقی مانده هر رقم بر ۳ را بدست آورده(یک ماژول کمکی اضافه) سپس آنها را با هم جمع می کنیم که حاصل یک عدد بین صفر تا ۸ است سپس با استفاده از همان ماژول کمکی اگر باقی مانده صفر بود سیگنال یک و اگر غیر صفر بود سیگنال صفر را خروجی می دهیم.

در بخش دوم ابتدا ارقام زوج را با هم و ارقام فرد را با یکدیگر جمع می کنیم. سپس آنها را از یکدیگر کم می کنیم. حاصل یک عدد بین ۱۸ و ۱۸ می باشد که تنها ۳ عدد ۱۱ و ۱۰ و ۱۱ بخش پذیر می باشند بنابراین با استفاده از SOP سیگنال خروجی را می سازیم.

## مدار اول بخش پذیری بر ۳

برای این بخش همانطور که شرح داده شد نیازمند طراحی یک ماژول کمکی میباشیم که بتواند باقی مانده هر رقم را بر ۳ حساب کند


### مدار ماژول کمکی که باقی مانده تقسیم هر رقم بر ۳ را محاسبه می کند.


این ماژول یک ۴ بیت ورودی به عنوان رقم ورودی می گیرد و ۲ بیت خروجی برای اعداد و ۱ و ۲ را دارا می باشد. از بین ارقام صفر تا ۹ اعداد ۱و ۴و۷ بر ۳ باقی مانده یک دارند و اعداد ۲و ۵و۸ باقی مانده ۲ و ارقام و ۳و۶و۹ باقی مانده صفر دارند که با تشکیل جدول کارنو می توان عبارت SOP مربوط به هر کدام را بدست آورد.


ماژول mode3\_digit در پروژه به شرح زیر است که در تصویر آمده است.

Out0 = in1&in1`&in2`&in3` + in0&in1&in2 + in0`&in1`&in2

0	1	X	0
1	0	X	0
0	1	X	X
0	0	X	X








حال به کمک این ماژول و به کمک fulladder مدار اصلی را طراحی میکنیم.

HA , FA , nbitFA مدارات


مدار های FA و HA به سادگی قابل طراحی اند که از گفتن آنها در اینجا صرف نظر می کنیم با استفاده از این مدار ها می توان جمع



کننده ها n بیتی طراحی کرد که در ساخت مدار اصلی استفاده میشوند.

#### مدار اصلي

ابتدا باقی مانده هر رقم به ۳ را محاسبه می کنیم سپس آنها را با هم جمع می کنیم. عدد نهایی کی عدد بین صفر تا ۸ است که می توان مانند یک رقم آنرا در نظر گرفت و باقی مانده آنرا بر ۳ محاسبه نمود در اخر اگر باقی مانده صفر بود سیگنال یک را خروجی می دهیم که این امر به کمک یه گیت nor قابل انجام است.



برای جمع کردن حال باقی مانده ها ابتدا با استفاده از یک ادر ۲ بیتی که ۳ بیت خروجی دارد (۲ بیت و یک بیت کری) حاصل مرحله اول را بدست می اوریم سپس با استفاده از یک ادر ۳ بیتی که ۴ بیت خروجی دارد (۳ بیت و ۱ بیت کری) ۲ عدد مرحله قبل را با هم جمع می کنیم سپس حاصل را که یک رقم است بین صفر تا ۸ به ماژول کمکی ورودی می دهیم تا باقی مانده آن بر ۳ مشخص گردد سپس با استفاده از یک گیت nor خروجی را تعیین می کنیم.

## مدار دوم بخش پذیری بر ۱۱


### مدار اصلی

برای این بخش ابتدا ارقام اول و سوم را با هم جمع و سپس ارقام دوم و چهارم را با هم جمع می کنیم. سپس آن دورا از یکدیگر کم می کنیم که حاصل آن یک عدد بین ۱۸- و ۱۸ است که در این بازه تنها اعداد ۱۱ و ۰ و ۱۱- یعنی اعداد ۲۰۰۰۰۰ و ۱۰۰۰۰۰ و ۲۰۱۰۱۱ و ۱۱۰۱۰۰ که با استفاده از SOP سیگنال خروجی متناظر با اعداد را میسازیم:

Mode = in0`&in1`&in2`&in3`&in4`+in0&in1&in2`&in3&in4`&in5`+ in0&in1`&in2&in3`&in4&in5


Mode = nor(in0,in1,in2,in3,in4)+in0&in1&in2`&in3&in4`&in5`+ in0&in1`&in2&in3`&in4&in5

ما قت کنید که برای عمل تفریق از یک FA بیتی استفاده می کنیم که مقدار cin ورودی آن یک است و مقادیر ورودی دوم نیز نات می شوند که همان تفریق به شیوه مکمل دو است.




استفاده دو ماژول در یک ماژول به نام mode برای تست و همچنین سنتز مدار برای تست و همچنین سنتز مدار بررسی قرار برای تست ۲ مدار همزمان دو ماژول را در یک مدار دیگر بکار میبریم. و قابلیت سنتز و test waveform انرا مورد بررسی قرار میدهیم.

### مدار mode



یک ورودی ۱۶ بیتی که نمایانگر ۴ عدد ۴ بیتی (۴ رقمی ) است و دو خروجی که نشان میدهند آن عدد بر ۳ و ۱۱ بخش پذیر است یا خیر.

# بررسی waveform برای بخش پذیری بر ۱۱




همانطور که مشخص است برای اعداد ۹۹۹۹ و ۹۹۹۹ و ۹۱۹۴ و ۱۴۷۴ سیگنال یک و برای بقیه حالت ها صفر است.(دقت کنید که اعداد نام برده هر ۳ حالت ۰ و ۱۱ و ۱۱- را کاور میکنند.)

# برررسی waveformبرای بخش پذیری بر ۳

	Name	Value at	0 ps			0 ns	40.0 ns		60	60.0 ns		80.0 ns		100,0 ns		120 <sub>,</sub> 0 ns		140 <sub>,</sub> 0 ns		160 <sub>,</sub> 0 ns		180 <sub>:</sub> 0 ns		200 <sub>,</sub> 0 ns		220 <sub>;</sub> 0 ns		240 <sub>,</sub> 0 ns		260 <sub>.</sub> 0 ns		280 <sub>1</sub> 0 ns		
	Hume	0 ps	0 ps																															
<u> </u>	> firstdigit	U 0	0	$\supset$				9			$\times$			0				1	2	3	4	$\subset$	0						7			$\times$	$\equiv$	
is.	> seconddigit	U O						0				X		7		X				0			X			-	В			X	4	X	5	
100	> thirddigit	U 0			0		$\propto$	9		$\times$		0		$\times$		6			$\subseteq$		0		$\longrightarrow$ X			8			$\sim$		0		$\equiv$	
1000	> forthdigit	UO			(	)		X		9		X			0			X	1	2	X		0			7		$\sim$						
25	mode3	B 1																					$\Box$											
25	mode11	8 1		一																														

بدون نیاز به توضیحات اضافه برای اعداد بخش پذیر بر ۳ یک و برای اعداد با باقی مانده ۱ و ۲ مقدار صفر را دارد.

Compilation report



مدار سنتر می شود بنابراین هر دو ماژول برای بخش پذیری بر ۱۱ و ۳ قابل سنتز اند. فایل پروژه فایل mode است.

همچنین فایل waveform برای بخش پذیری هر دو فایل test\_main است.