گزارش آزمایش طراحی سیستم های دیجیتال

آزمایش دوم:

طراحی مدار ترتیبی با امکانات شماتیک

نگارش:

سید ابوالفضل رحیمی ۹۷۱۰۵۹۴۱

امیرحسین باقری ۹۸۱۰۵۶۲۱

استاد:

دكتر عليرضا اجلالي

دستيار آموزشي :

آقای روزبه سیادت زاده

Contents

2	مقدمه
2	شرح کار کلی مدار
2	ورودی های مدار
3	خروجی های مدار و نحوه ی طراحی و تحقق آن ها
4	طراحی مدار شمارنده
5	طراحی jk
5	محاسبه فرکانس کاری مدار
6	
7	
7	
7	
7	تست سیگنال ریست و ورود
8	تست غير فعال بودن سيگنال open
8	تست غیر فعال بودن سیگنال T و خروج
8	تست خاوج و و و و د همزمان و خاوج

مقدمه

هدف از این آزمایش، طراحی یک مدار ترتیبی است که یک اتاق انتظار را شبیه سازی کند .شبیه سازی اتاق انتظار، به کمک یک شمارنده ی دو جهته ی بالا/پایین انجام می شود که عدد نشان داده شده توسط آن، بیانگر تعداد افرا د حاضر در اتاق انتظار است .هر گاه این عدد به 15 رسید ورودی بسته و به صفر رسید خروجی بسته می شود .آزمایش به کمک نرم افزار Quartus انجام شده است.

شرح کار کلی مدار


ورودی های مدار

- ورودی کلاک
- ورودی ent دکمه ورود

- ورودی open اجازه ورودی
 - ورودی out دکمه خروج
 - ullet ورودی T زمان مجاز
 - ورودی reset (اکتیو لو)

خروجی های مدار و نحوه ی طراحی و تحقق آن ها


خروجی close بسته بودن در (که هنگامی صفر می شود که حداقل یکی از بیت های عدد نشان) داده شده توسط شمارنده، مقدار داشته باشد؛ در نتیجه، اگر عدد شمارنده صفر باشد (و کسی در اتاق نباشد)، این خروجی یک می شود (در خروج بسته می شود)



 $\mathsf{e}(\mathsf{num}_{\mathsf{q}})$ (num خروجی های بیت های شمارنده ($\mathsf{q}(\mathsf{q})$

خروجی open_door هنگامی یک میشود که تمام عبارت های زیر یک باشند.

- ورودی T
- ورود*ی*ent
- ورودی open
- همچنین عدد شمارنده ۱۵ نباشد.(nand بیت های اً صفر نباشد.)




برای بهتر دیدن عملکرد مدار خروجی های up, enable داده شده است.

خروجی up وقتی یک است که همopen و هم out صفر باشد. زیرا اگر out یک باشد و open نیز یک باشد نباید مقدار شمارنده تغیری کند و باید ثابت بماند.

خروجی enable, up طبق جدول زیر هستند.

Т	in	ent	out	(Q0Q1Q2 Q3)'	(Q0+Q1+Q 2+Q3) ¹	up	en
X	0	X	1	X	0	0	1
1	1	1	0	1	X	1	1
	در بقیه حالات						0


برای این بخش همانطور که شرح داده شد نیازمند طراحی یک ماژول کمکی میباشیم که بتواند باقی مانده هر رقم را بر ۳ حساب کند.



طراحی مدار شمارنده

در طراحی شمارنده از 9 عدد flipflop jk استفاده کرده ایم. خروجی این فلیپ فلاپ ها از چپ به راست بیت های صفر یک دو و سه شمارنده 9 بیتی هستند. نکته مهم آن است که اگر enable صفر باشد نباید تغیری در مقدار شمارنده رخ دهد و این کار به واسطه and کردن سیگنال و enable با ورودی های j, k است تا وقتی که سیگنال صفر است مقدار هر j ثابت بماند. برای شمارش رو به بالا و پایین باید مقادیر j متناسب با عمل خواسته شده ست شوند که پیاده سازی آن در زیر آورده شده است.


اگر enable یک باشد بیت صفرم همواره تغیر میکند اما مقدار بیت یکم دوم و سوم بر حسب مقدار بیت قبلی و جهت شمارش تغیر میکند.



ورودی reset نیز به clr آنها متصل است.

dراحی jk

با استفاده از latch و آنچه در مدار منطقی خوانده ایم یک فلیپ فلاپ jk به شکل زیر طراحی میکنیم.



محاسبه فركانس كارى مدار

ابزار كوارتوس ماكسيمم فركانس كارى را 388.8 MHz محاسبه كرده است.



Compilation report




Figure 1 counter report




Figure 2 jk report





Figure 3 room report


Waveforms

Counter test waveform




Room test wave forms


تست سیگنال ریست و ورود



تست غیر فعال بودن سیگنال open



تست غیر فعال بودن سیگنال T و خروج



تست خروج و ورود همزمان و خروج

