

گزارش کار آزمایشگاه مدار منطقی

آزمایش اول

دانشجویان:

امیرحسین قرقانی - ۴۰۴۱۰۶۲۲۵

محمد رجایی - ۴۰۴۱۰۵۸۴۲


۱ شرح و هدف آزمایش

این آزمایش مقدمه ای برای آزمایشگاه مدار منطقی و آشنایی با ابزار های مورد استفاده در آن است. هدف از این آزمایش این است که چند مدار با پیچیدگی های متفاوت را در سه محیط نرم افزاری مختلف که عمل شبیه سازی مدار های منطقی را انجام می دهند پیاده سازی کنیم. در قدم اول برای آشنایی با بردبورد، از نرم افزار Fritzing استفاده خواهیم کرد و نحوه کارکرد بردبورد را بررسی، سپس دو مدار روشن کننده LED را با یک مقاومت و یک تراشه ۷۴۰۴ پیاده خواهیم کرد. سپس برای پیاده سازی یک مدار full adder از Logisim استفاده خواهیم کرد و از آن مدار برای طراحی یک ۴-bit Adder/Subtractor استفاده خواهیم کرد. در نهایت برای نشان دادن یک مدار Carry-Look-Ahead که پیچیدگی بیشتری دارد از نرم افزار Proteus برای پیاده سازی استفاده خواهیم کرد.


۲ نرم افزار Fritzing

۲/۱ بررسی عملکرد بردبورد

خانه های یک بردبورد به طور کلی با هم دیگر می توانند اتصال افقی یا عمودی داشته باشند که مطابق شکل های زیر، خانه های دو ردیف بالا پایین با هم دیگر در یک اتصال افقی به ازای هر ردیف متصل هستند و باقی خانه های ردیف های دیگر و وسط، در یک اتصال عمودی در ستون خود به هم وصل هستند.




شکل ۱ عملکرد اتصال افقی در بردبورد



شکل ۲ عملکرد اتصال در راستای عمود بردبورد




۲,۲ مدار ساده شامل LED

کافی است رابطه توالی اجزای مدار را با استفاده از اتصالات عمودی و افقی مورد که در بخش قبلی ذکر شد روی بردبرد پیاده سازی کنیم.




شکل 3 پیاده سازی مدار LED با مقاومت

برای اینکه اتصالات بین اجزا مشهود تر باشد:




شکل 4 نحوه اتصالات در مدار LED



شکل شماتیک مدار LED

۲/۳ مدار با تراشه ۷۴۰۴


برای این مدار باید یک LED را به وسیله یک تراشه ۷۴۰۴ که در عمل مانند ۶ گیت NOT که به صورت متوال عمل می‌کنند روشن کنیم. در زیر شمای داخلی این تراشه را مشاهده می‌کنیم:




شکل ۶ شمای داخلی تراشه ۷۴۰۴

به طور کلی برای آنکه مدار خواسته شده پیاده شود، لازم است پین خروجی هر گیت را به پین ورودی گیت بعدی وصل کنیم. یعنی اگر ورودی این تراشه را به پین ۱ بدهیم و خروجی آن را از پین ۱۲ بگیریم، باید ۲ را به ۳، ۴ را به ۵، ۶ را به ۹، ۸ را به ۱۱، و ۱۰ را به ۱۳ وصل کنیم. پین‌های VCC و GND هم به شیوه مقتضی به منبع تغذیه وصل خواهند شد.


در نهایت، تصویر مدار خواسته شده ضمیمه شده است. (شکل ۷)



شکل ۷ مدار فریتزینگ با تراشه ۷۴۰۴



شکل ۸ شماتیک مدار فریتزینگ با تراشه ۷۴۰۴



نحوه اتصالات در مدار با تراشه 7404 شکل 9

۳ کار با نرم افزار Logisim


۳/۱ مدار Full Adder

مدار Full Adder سه ورودی A ، B و C_{in} و دو خروجی Sum و C_{out} را دارد، که در آن فرمول جبر بولی به دست آوردن خروجی ها به این صورت است:


$$Sum = A \oplus B \oplus C_{in}$$

$$C_{out} = C_{in}(A \oplus B) + A \cdot B$$


که نمایش عملی آن در Logisim به این شکل است:




شکل ۱۰ پیاده سازی مدار Full-Adder



شکل ۱۱ تست کیس نمونه



شکل ۱۲ نمایش جدول درستی مدار



شکل ۱۳ نمایش فرمول خروجی های مدار

۳,۲ مدار جمع کننده/تفریق کننده چهار بیتی

در این مدار به ازای $C_{in} = 1$ باید عمل تفریق اتفاق بیفتد و در غیر این صورت عمل جمع. می دانیم که برای تفریق دو عدد در مبنای ۲ کافی است به جای $A, A - B$ را با ۲'s compliment عدد B جمع کنیم. پس در این مدار کافی است زمانی که C_{in} مساوی یک بود، آن را با تمام بیت های B یای انحصاری ($\oplus$) بگیریم و در نهایت خودش مطابق فرمول مکمل ۲ به جمع بیت اول اضافه می شود.

شکل کلی مدار (شکل ۱۴) در صفحه بعد درج شده است.


$$C_{out} = 0 \text{ با } (0011)_2 + (0010)_2 = (0101)_2 \text{ تست کیس نمونه}$$

$$C_{out} = 1 \text{ با } (0101)_2 - (0011)_2 = (0010)_2 \text{ و تست کیس تفریق}$$


در صفحات بعدی (شکل ۱۵ و شکل ۱۶) ضمیمه شده اند.

شایان ذکر است که در عمل تفریق، C_{out} برابر ۱ به معنی عدم وقوع اورفلو است (برخلاف عمل جمع).


نمایی از جدول درستی این مدار (شکل ۱۷) نیز ضمیمه شده است که نسخه کامل آن به همراه سایر فایل های این آزمایش همراه با این گزارش ارسال می شود. همچنین معادله خروجی های این مدار نیز ضمیمه شده است. (شکل ۱۸)



شکل ۱۴ پیاده سازی مدار جمع کننده تقریبی کننده



شکل ۱۵ تست کیس جمع



شکل ۱۶ تست کیس تفریقی

۴ کار با نرم افزار Proteus

۴/۱ پیاده سازی مدار Carry Lookahead

مزیت این مدار این است که محاسبه Carry ها وابسته به محاسبه شدن Carry بیت قبل نبوده و تنها وابسته به ورودی های مدار هستند. پس می توان Carry های هر بیت را در این مدار به صورت موازی محاسبه نمود. برای این کار، در هر بیت از محاسبه دو مقدار G_i و P_i برای محاسبه C_{i+1} استفاده می شود.

$$G_i = a_i \cdot b_i$$

$$P_i = a_i \oplus b_i$$

$$C_{i+1} = G_i + P_i \cdot C_i$$

اگر این رابطه بازگشی را برای همه Carry ها ساده کنیم:


$$C_1 = G_1 + P_1 C_0$$

$$C_2 = G_2 + P_2 G_1 + P_2 P_1 C_0$$


$$C_3 = G_3 + P_3 G_2 + P_3 P_2 G_1 + P_3 P_2 P_1 C_0$$

$$C_4 = G_4 + P_4 G_3 + P_4 P_3 G_2 + P_4 P_3 P_2 G_1 + P_4 P_3 P_2 P_1 C_0$$


حالا کافی است این معادلات را در عمل با گیت ها بسازیم. تصاویر آن در صفحات بعدی ضمیمه شده اند.




شکل ۹ شماتیک مدار Carry Lookahead



شکل ۲۰ نمای درون برنامه




شکل 21 نمای نزدیک نیمه بالا




شکل 22 نمای نزدیک نیمه پایین


در ادامه تعدادی تست کیس نمونه را با ورودی ها و خروجی هایشان نشان داده ایم.



شکل ۲۳ $C_{out} = 0, (0111)_r + (0001)_r = (1000)_r$



شکل ۲۴: $C_{in} = 1$ و $(0101)_2 + (1010)_2$



$$(0110)_r + (1001)_r = (1111)_r$$

شكل ٢٥ $(0110)_r + (1001)_r = (1111)_r$