

گزارش کار آزمایشگاه مدار منطقی

آزمایش دوم

دانشجویان:

امیرحسین قرقانی - ۴۰۴۱۰۶۲۲۵

محمد رجایی - ۴۰۴۱۰۵۸۴۲

۱ شرح و هدف آزمایش

هدف از این آزمایش، آشنایی کامل با نحوه کارکرد انواع شیفتر رجیسترها و کاربردهای آنها در ذخیره‌سازی و جابه‌جایی داده‌های دودویی است. این آزمایش در دو محیط شبیه‌سازی Proteus و Logisim و طی چهار مرحله اصلی زیر انجام می‌شود:

- طراحی و ساخت یک شیفتر رجیستر یک‌طرفه ۴ بیتی با قابلیت بارگذاری موازی، با استفاده از فلیپ‌فلاپ‌های D و گیت‌های پایه.
- تبدیل مدار فوق به یک شیفتر رجیستر دوطرفه که بر اساس سیگنال کنترلی *Mode* می‌تواند به راست یا به چپ شیفتر دهد.
- پیاده‌سازی همان عملکرد با استفاده از تراشه آماده ۷۴۹۵ و مقایسه آن با طراحی گسسته.
- طراحی یک مدار ترکیبی برای تشخیص رشته‌های خاص در خروجی شیفتر رجیستر.

در ادامه گزارش، ابتدا روش طراحی انتخاب‌شده برای هر بخش توضیح داده می‌شود، سپس بلوک‌دیگرام کلی هر مدار پیش از ورود به جزئیات سیم‌کشی ارائه می‌گردد و در نهایت روند پیاده‌سازی، شماتیک نهایی و نتایج تست کیس‌ها در هر دو محیط Proteus و Logisim گزارش می‌شود.

۲ بررسی و انتخاب روش طراحی

پیش از ورود به جزئیات سیم‌کشی، روش طراحی انتخاب‌شده برای هر یک از چهار بخش آزمایش و دلیل انتخاب آن به‌طور خلاصه بیان می‌شود.

شیفتر رجیستر یک‌طرفه با بارگذاری موازی. برای انتخاب بین ورودی موازی ($A \dots D$) و ورودی سری (خروجی فلیپ‌فلاپ مجاور) در هر مرحله، از ترکیب دو گیت AND و یک گیت OR به‌عنوان یک مالتی‌پلکسر ۲ به ۱ گسسته استفاده شده است؛ سیگنال *Mode* به‌طور مستقیم AND ورودی موازی و پس از نات‌شدن AND ورودی سری را کنترل می‌کند، به همین دلیل فلیپ‌فلاپ نوع D برای ذخیره مقدار انتخاب‌شده در هر تیک کلاک به کار رفته است.

شیفت رجیستر دوطرفه. به جای طراحی مدار کاملاً جدید، ساختار مرحله قبل حفظ و تنها مسیر ورودی سری هر مالتی پلکسر بازتعریف شده است: در حالت $Mode = 1$ هر فلیپ فلاپ از خروجی فلیپ فلاپ پایین دست (شیفت به چپ) و در حالت $Mode = 0$ از خروجی فلیپ فلاپ بالادست (شیفت به راست) گرفته می شود. این روش نسبت به طراحی از صفر، تغییرات کمتری در سیم کشی نیاز دارد و امکان مقایسه مستقیم دو طراحی را فراهم می کند.

استفاده از تراشه ۷۴۹۵. در این بخش به جای پیاده سازی گسسته، از تراشه آماده ۷۴۹۵ استفاده شده تا کاهش پیچیدگی سیم کشی و مزیت استفاده از IC های آماده در طراحی های عملی نشان داده شود. از آنجا که این تراشه در Logisim موجود نیست، معادل آن با استفاده از فلیپ فلاپ های D و دو کلاک مجزا برای دو مود (SL و SR) بازسازی شده است.

تشخیص رشته. برای طراحی مدار تشخیص دهنده رشته های خواسته شده، با نوشتن جدول درستی بر اساس Q_0 تا Q_3 و ساده سازی معادله بولینی F ، یک مدار ترکیبی ساده (چند گیت AND و یک گیت OR) طراحی شده که به صورت پیوسته خروجی شیفت رجیستر را بررسی کرده و به محض عبور یکی از رشته های هدف، خروجی F را یک می کند.

۳ طراحی و ساخت شیفت رجیستر

۱.۳ طراحی در پروتئوس

در بخش اول، باید مدار شیفت رجیستر را مطابق شماتیک قرار داده شده در دستور کار پیاده سازی کنیم. این مدار به این صورت کار می کند که در صورتی که $Mode = 1$ ورودی های A تا D وارد شیفت رجیستر می شوند و در غیر این صورت، با در نظر گرفتن A به عنوان MSB، یک شیفت به راست می دهد و بیت S_{in} را به عنوان مقدار جدید وارد Q_A می کند. شکل ۳


پیش از ورود به جزئیات سیم کشی، بلوک دیاگرام کلی این مدار در شکل ۱ نشان داده شده است. همان طور که دیده می شود، هر مرحله از یک مالتی پلکسر ۲ به ۱ (کنترل شده با $Mode$) و یک فلیپ فلاپ D تشکیل شده و مراحل به صورت زنجیره ای به یکدیگر متصل اند. همان طور که اشاره شد در بخش قبل، منظور از مالتی پلکسر ترکیب دو گیت AND و یک گیت OR است که در پیاده سازی نهایی استفاده شده و هیچ جایی از خود قطعه مالتی پلکسر به طور مستقیم استفاده نشده است.

در نهایت پس از ساخت شیفت رجیستر، با قرار دادن $Mode = 1$ مقدار ۱۰۱۰ را ذخیره می کنیم. (شکل ۴ و ۵)


برای بخش بعدی، با قرار دادن $Mode = 0$ ، شیفت رجیستر را وارد حالت شیفت به راست می‌کنیم و یک شیفت رجیستر با قابلیت شیفت به راست می‌سازیم. (شکل ۶)

سپس از ما خواسته شده شیفت رجیستر با بسته به مقدار $Mode$ تبدیل به یک شیفت رجیستر دو طرفه کنیم. در حالت $Mode = 1$ شیفت رجیستر ما بدون تغییر است پس باید حالت مربوط به مقدار ۰ را دستکاری کنیم. در حالت مقدار صفر، مدار مقادیر جدید شیفت رجیستر را از ورودی‌های A تا D می‌خواند و وارد فلیپ فلاپ‌ها می‌کند. کافی است همانطور که خروجی هر فلیپ فلاپ با $Mode = 1$ قبل از ورودی فلیپ فلاپ بیت با ارزش کمتر "AND" گرفته می‌شد $(Q_i \cdot Mode)$ ، حال با نات شده $Mode$ ، قبل از ورودی فلیپ فلاپ بیت با ارزش بیشتر "AND" گرفته شود. (شکل ۷ تا ۹)


بلوک‌دیاگرام این مدار در شکل ۲ آمده است. تفاوت اصلی نسبت به شکل ۱ در این است که ورودی مالتی‌پلکسر هر مرحله دیگر از ورودی موازی مستقل، بلکه از خروجی فلیپ‌فلاپ همسایه (بالادست یا پایین‌دست) تأمین می‌شود و انتخاب جهت شیفت با $Mode$ کنترل می‌شود.




شکل ۱: بلوک‌دیاگرام شیفت‌رجیستر یک‌طرفه با قابلیت بارگذاری موازی




شکل ۲: بلوک‌دیاگرام شیفت‌رجیستر دوطرفه (بدون بارگذاری موازی)




شکل ۳: پیاده سازی شیفت رجیستر یک طرفه اولیه در محیط پروتئوس




شکل ۴: وارد کردن مقدار ۱۰۱۰ به عنوان ورودی به مدار قبل از پیشبرد کلاک




شکل ۵: خروجی و ذخیره ۱۰۱۰ بعد از یک تیک کلاک



(آ) تیک اول




(ب) تیک دوم و سوم




(ج) تیک چهارم و پنجم


شکل ۶: نمایش قدم به قدم وارد شدن مقدار S_{in} به ازای هر تیک




شکل ۷: پیاده سازی شیفت رجیستر با قابلیت شیفت دوطرفه در محیط پروتئوس




(ب) تیک دوم



(آ) تیک اول




(د) تیک چهارم




(ج) تیک سوم


شکل ۸: نمایش شیفت به سمت چپ در $Mode = 1$



(ب) تیک دوم



(آ) تیک اول




(ج) تیک سوم


شکل ۹: نمایش شیفت به سمت راست در $Mode = 0$

۲.۳ طراحی در لاجیسم


پیاده سازی این بخش در لاجیسم تفاوتی با پروتئوس ندارد و توضیحات قبلی اینجا هم صادق است.




شکل ۱۰: پیاده سازی شیفت رجیستر خواسته شده اولیه در محیط لاجیسم




شکل ۱۱: ذخیره کردن مقدار ۱۰۱۰ در شیفت رجیستر در محیط لاجسیم



(ب) تیک دوم و سوم




(آ) تیک اول




(ج) تیک چهارم و پنجم


شکل ۱۲: نمایش قدم به قدم وارد شدن مقدار S_{in} به ازای هر تیک و شیفت به سمت راست




(ب) تیک دوم - شیفت چپ $Mode = 1$



(آ) تیک اول - شیفت چپ $Mode = 1$



(د) تیک چهارم - شیفت راست $Mode = 0$



(ج) تیک سوم - شیفت چپ $Mode = 1$


شکل ۱۳: نمایش شیفت دو طرفه

۴ استفاده از شیفت رجیستر آماده

۱.۴ طراحی در پروتئوس

۱.۱.۴ تراشه ۷۴۹۵

در این بخش باید برای ساخت شیفت رجیستر از تراشه آماده ۷۴۹۵ برای ساخت آن استفاده کنیم. خود تراشه یک شیفت رجیستر آماده ست و تقریباً تمام کار اصلی را انجام داده است. کافی است سیم کشی های لازم برای ورودی ها و کلاک ها و خروجی ها را انجام دهیم.




شکل ۱۴: تراشه ۷۴۹۵

پین ۶ همان سویچ *Mode* است که به ازای ۱ بارگذاری بیت های D_0 تا D_3 را انجام می دهد و به ازای ۰ شیفت راست را انجام می دهد و مقدار سریال را از پین ۱ (SI) می خواند. این تراشه به ازای هر مود کلاک مجزایی دارد. کلاک SL که برای مود شیفت است و کلاک SR که برای مود بارگذاری استفاده می شود. در نهایت این تراشه بعد از هر کلاک خروجی را در Q_0 تا Q_3 می ریزد. شایان ذکر است که کلاک مودی که نامعتبر است بی تاثیر است.


شایان ذکر است که D_0 در ورودی ها و Q_0 در خروجی ها MSB هستند.

بلوک دیاگرام این بخش در شکل ۱۵ بسیار ساده تر از دو بخش قبل است، چرا که تمام منطق کنترل بارگذاری/شیفت درون خود تراشه پیاده سازی شده.




شکل ۱۵: بلوک دیاگرام شیفت رجیستر مبتنی بر تراشه ۷۴۹۵


بعد از سیم کشی های لازم نتیجه به این صورت است:




شکل ۱۶: پیاده سازی شیفت رجیستر با تراشه ۷۴۵۹




شکل ۱۷: بارگذاری عدد ۱۰۰۱ در شیفت رجیستر



(ب) تیک دوم



(آ) تیک اول



(ج) تیک سوم

شکل ۱۸: نمایش قدم به قدم وارد شدن مقدار S_{in} به ازای هر تیک و شیفت به سمت راست

۲.۱.۴ تشخیص رشته

در بخش بعدی از ما خواسته شده که رشته های ۰۰۰۱، ۰۰۱۰، ۱۱۱۰، ۱۱۰۱ را در خروجی شیفت رجیستر تشخیص دهیم و مقدار ۱ را به ازای آنها نمایش دهیم.

برای این کار اول جدول درستی مربوط به این رشته ها و خروجی را رسم می کنیم:


Q0	Q1	Q2	Q3	F
0	0	0	0	0
0	0	0	1	1
0	0	1	0	1
0	0	1	1	0
0	1	0	0	0
0	1	0	1	0
0	1	1	0	0
0	1	1	1	0
1	0	0	0	0
1	0	0	1	0
1	0	1	0	0
1	0	1	1	0
1	1	0	0	0
1	1	0	1	1
1	1	1	0	1
1	1	1	1	0

شکل ۱۹: جدول درستی رشته های مدنظر

پس از محاسبه SOP مربوط به F، می رسیم به:


$$F = Q_0'Q_1'Q_2'Q_3 + Q_0'Q_1'Q_2Q_3' + Q_0Q_1Q_2'Q_3 + Q_0Q_1Q_2Q_3'$$

بلوک دیاگرام کلی این بخش در شکل ۲۰ نشان داده شده است.




شکل ۲۰: بلوک‌دیاگرام مدار تشخیص رشته


سپس با توجه به آن گیت‌های مورد نیاز را قرار می‌دهیم و متصل می‌کنیم:




شکل ۲۱: مدار تشخیص رشته




(ب) رشته ۰۱۰۰



(آ) رشته ۱۰۰۰




(د) رشته ۰۱۱۱



(ج) رشته ۰۱۱۱

شکل ۲۲: نمایش تشخیص رشته های مد نظر




شکل ۲۳: نمایش خروجی ۰ به ازای رشته نامعتبر

۲.۴ طراحی در لاجسیم


در لاجسیم تراشه ۷۴۹۵ موجود نیست. در نتیجه برای نمایش کارکرد آن لازم است نمونه ای معادل پیاده سازی کنیم. از آنجا که کارکرد آن تقریباً با شیفت رجیستری که با استفاده از ۴ فلیپ فلاپ پیاده سازی کرده بودیم یکسان است و تنها در وجود دو کلاک متفاوت به ازای هر mode تفاوت دارد، لازم است این دو کلاک را به گونه ای اضافه کنیم که تنها به ازای mode مربوط به خود عمل کنند.

برای تشخیص رشته های ۱۱۰۱، ۱۱۱۰، ۰۰۱۰، ۰۰۰۱ نیز مانند قبل عمل می کنیم.


مانند قبل A ، MSB است.




شکل ۲۴: پیاده سازی شیفت رجیستر با دو کلاک در لاجیسم




شکل ۲۵: بارگذاری رشته ۱۰۰۱ در رجیستر




شکل ۲۶: شیفت به بالا به ازای یک تیک کلاک




شکل ۲۷: تشخیص رشته های ۰۰۰۱، ۰۰۱۰، ۱۱۱۰، ۱۱۰۱ در لاجیسم




(ب) رشته ۰۱۰۰



(آ) رشته ۱۰۰۰




(د) رشته ۱۰۱۱



(ج) رشته ۰۱۱۱

شکل ۲۸: نمایش تشخیص رشته های مد نظر



شکل ۲۹: نمایش خروجی • به ازای رشته نامعتبر

۵ بررسی Test Case ها

در طول آزمایش، صحت عملکرد هر مدار با اعمال چند سناریوی ورودی مشخص و مشاهده خروجی گام به گام بررسی شد. مهم‌ترین این سناریوها که تصاویر آن‌ها در بخش‌های قبل ارائه شد، عبارت‌اند از:

- **بارگذاری موازی و شیفت راست (شیفت رجیستر یک‌طرفه):** بارگذاری مقدار 1010 با $Mode = 1$ و سپس بررسی گام به گام ورود S_{in} طی چند تیک کلاک با $Mode = 0$ (شکل‌های ۴، ۵ و ۶).
- **شیفت دوطرفه:** بررسی شیفت به چپ در حالت $Mode = 1$ (شکل ۸) و شیفت به راست در حالت $Mode = 0$ (شکل ۹) طی چند تیک متوالی، برای اطمینان از عملکرد صحیح هر دو جهت.
- **شیفت رجیستر با تراشه ۷۴۹۵:** بارگذاری مقدار 1001 و سپس شیفت به راست طی سه تیک کلاک متوالی (شکل ۱۸).
- **تشخیص رشته:** اعمال رشته‌های معتبر 1000، 0100، 0111 و 1011 و مشاهده فعال شدن خروجی F ، در کنار اعمال یک رشته نامعتبر برای اطمینان از باقی ماندن خروجی F در حالت غیرفعال.

نتایج این آزمایش‌ها در هر دو محیط Proteus و Logisim یکسان بود که صحت طراحی‌های ارائه‌شده در هر دو پیاده‌سازی را تأیید می‌کند.

۶ نتیجه‌گیری

در این آزمایش با نحوه کارکرد و پیاده‌سازی شیفت رجیسترها آشنا شدیم. ابتدا با استفاده از فلیپ‌فلاپ‌های D و گیت‌های پایه، یک شیفت رجیستر یک‌طرفه با قابلیت بارگذاری موازی ساختیم و مشاهده کردیم که با کنترل سیگنال $Mode$ می‌توان بین حالت بارگذاری موازی و شیفت سریال جابه‌جا شد. سپس با تغییر ساختار گیت‌های AND ورودی هر فلیپ‌فلاپ، این مدار را به یک شیفت رجیستر دوطرفه تبدیل کردیم که بسته به مقدار $Mode$ قادر به شیفت به راست یا به چپ است.

در ادامه با استفاده از تراشه آماده ۷۴۹۵ نشان دادیم که همان عملکرد شیفت رجیستر با سیم‌کشی بسیار ساده‌تری قابل پیاده‌سازی است، چرا که منطق داخلی بارگذاری و شیفت از پیش در تراشه پیاده شده و کافی است ورودی‌ها، کلاک‌های SL و SR و خروجی‌ها به درستی متصل شوند. این مقایسه اهمیت استفاده از تراشه‌های آماده در کاهش پیچیدگی مدار را نشان می‌دهد.

در بخش پایانی نیز با طراحی یک مدار ترکیبی بر پایه جدول درستی و رابطه SOP، توانستیم رشته‌های مشخص شده (۰۰۰۱۰، ۰۰۱۰، ۱۱۱۰ و ۱۱۰۱) را در خروجی شیفت رجیستر تشخیص دهیم و صحت عملکرد آن را برای رشته‌های معتبر و نامعتبر بررسی کردیم.

پیاده‌سازی این آزمایش در دو محیط Proteus و Logisim نتایج یکسانی داشت؛ تنها تفاوت قابل توجه در بخش استفاده از تراشه ۷۴۹۵ بود، جایی که به دلیل نبود این تراشه در Logisim ناچار به پیاده‌سازی معادلی با دو کلاک مجزا برای دو مود شیفت و بارگذاری شدیم.