

## **Program Studi Teknik Elektro ITB**

Nama Kuliah (Kode) : Praktikum Arsitektur Sistem Komputer (EL3111)

Tahun / Semester : 2022-2023 / Ganjil

**Modul** : SYNTHESIZABLE MIPS32® MICROPROCESSOR BAGIAN II :

ARITHMETIC AND LOGICAL UNIT (ALU) DAN CONTROL

UNIT (CU)

Nama Asisten / NIM

Nama Praktikan / NIM : Ahmad Aziz / 13220034

## **Tugas Pendahuluan**

1. Buatlah komponen 2-to-1 multiplexer dengan lebar data 32-bit dalam bahasa VHDL lalu simulasikan dalam simulasi fungsional dan timing. Jangan lupa untuk melampirkan kode VHDL dan hasil simulasinya dalam lembar jawaban.

```
library IEEE;
use IEEE.std logic 1164.all;
ENTITY mux 2to1 32bit IS
      PORT (
            D1 : IN std logic vector (31 DOWNTO 0); -- Data Input 1
            D2 : IN std logic vector (31 DOWNTO 0); -- Data Input 2
            Y : OUT std logic vector (31 DOWNTO 0); -- Selected Data
            S: IN std logic -- Selector
      );
END mux 2to1 32bit;
ARCHITECTURE Structural OF mux 2to1 32bit IS
      COMPONENT mux IS
            PORT (
                  D1_in : IN std_logic_vector;
                  D2_in : IN std_logic_vector;
                  S s : IN STD LOGIC;
                  Y out : OUT std logic vector
            );
      END COMPONENT;
```

2. Buatlah komponen 4-to-1 multiplexer dengan lebar data 32-bit dalam bahasa VHDL lalu simulasikan dalam simulasi fungsional dan timing. Jangan lupa untuk melampirkan kode VHDL dan hasil simulasinya dalam lembar jawaban.

```
COMPONENT mux IS

PORT (

D1_in : IN std_logic_vector;

D2_in : IN std_logic_vector;

D3_in : IN std_logic_vector;

D4_in : IN std_logic_vector;

S_s : IN STD_LOGIC;

Y_out : OUT std_logic_vector

);

END COMPONENT;
```

3. Buatlah komponen 4-to-1 multiplexer dengan lebar data 5-bit dalam bahasa VHDL lalu simulasikan dalam simulasi fungsional dan timing. Jangan lupa untuk melampirkan kode VHDL dan hasil simulasinya dalam lembar jawaban.

```
library IEEE;
use IEEE.std logic 1164.all;
ENTITY mux 4to1 5bit IS
      PORT (
            D1 : IN std logic vector (4 DOWNTO 0); -- Data Input 1
            D2 : IN std logic vector (4 DOWNTO 0); -- Data Input 2
            D3 : IN std logic vector (4 DOWNTO 0); -- Data Input 3
            D4 : IN std_logic_vector (4 DOWNTO 0); -- Data Input 4
            Y : OUT std_logic_vector (4 DOWNTO 0); -- Selected Data
            S : IN std logic vector (1 DOWNTO 0); -- Selector
      );
END mux 4to1 5bit;
ARCHITECTURE Structural OF mux 4to1 5bit IS
      COMPONENT mux IS
            PORT (
                  D1 in : IN std logic vector;
                  D2_in : IN std_logic_vector;
                  D3_in : IN std_logic_vector;
                  D4 in : IN std_logic_vector;
                  S s : IN STD LOGIC;
                  Y out : OUT std logic vector
            );
      END COMPONENT;
```

4. Buatlah komponen komparator dengan dua buah input dengan lebar data 32- bit dalam bahasa VHDL lalu simulasikan dalam simulasi fungsional dan timing. Komparator akan menghasilkan output high saat kedua input sama. Komparator akan menghasilkan output low saat kedua input berbeda. Jangan lupa untuk melampirkan kode VHDL dan hasil simulasinya dalam lembar jawaban.

```
D1_in : IN std_logic_vector;
D2_in : IN std_logic_vector;
EQ_out : OUT STD_LOGIC;
);
END COMPONENT;
```

5. Buatlah program dalam bahasa assembly untuk dieksekusi dalam MIPS32® dengan fungsionalitas yang sama dengan program dalam bahasa C berikut ini. Simulasikan program ini dalam PCSpim dan screenshot hasil yang ditampilkan dalam console. (Petunjuk: gunakan bne, beq, atau j untuk merealisasikan loop.

```
library IEEE;
use IEEE.std logic 1164.all;
ENTITY bus merger IS
       PORT (
             DATA_IN1 : IN STD_LOGIC_VECTOR (3 DOWNTO 0);
DATA_IN2 : IN STD_LOGIC_VECTOR (27 DOWNTO 0);
             DATA_OUT : OUT STD_LOGIC_VECTOR (31 DOWNTO 0)
       );
END bus merger;
ARCHITECTURE Structural OF bus merger IS
       COMPONENT bus merg IS
             PORT (
                    in_1 : IN std_logic_vector;
                    in_2 : IN std_logic_vector;
                    data out : OUT STD LOGIC;
              );
       END COMPONENT;
```