



NJU7061/62/64

NJM7061D/NJM7062D/NJU7064D は保守品です

低入力オフセット電圧 C-MOS オペアンプ

特長

- 単電源動作
- 低入力オフセット電圧 ($V_{IO}=2\text{mV max}$)
- 動作電源電圧範囲 ($V_{DD}=3\sim 16\text{V}$)
- 高出力電圧振幅 ($V_{OM}\geq 9.98\text{V typ. @ } V_{DD}=10\text{V}$)
- 低消費電流 ($150\mu\text{A/1 回路 typ.}$)
- 低入力バイアス電流 ($I_{IB}=1\text{pA}$)
- 位相補償回路内蔵
- オフセット調整端子付 (NJU7061 のみ)
- C-MOS 構造
- 外形 DIP8,14/DMP8,14/SSOP8,14

概要

NJU7061/62/64 は、低入力オフセット電圧を実現した 1 回路、2 回路及び 4 回路入りの C-MOS オペアンプです。



低入力オフセット電圧(2mV max.)及び低入力バイアス電流(1pA typ.)により、グランド電位近辺の微小信号を増幅することができます。

また、動作電圧は 3V (min.) と低電圧駆動が可能で、出力は電源電圧範囲内でフルスイングが可能です。

さらに、消費電流は $150\mu\text{A (typ.)/1 回路}$ と低く、特にバッテリー駆動の各種機器に幅広く応用することができます。


本製品は NJU7021/22/24 にトリミングを施したものです。

端子配列



等価回路図

* IN1, IN2 は NJU7061 のみ



■ 絶対最大定格


項 目	記 号	定 格	単 位
電 源 電 圧	V_{DD}	18	V
差 動 入 力 電 圧	V_{ID}	± 18 (注 1)	V
同 相 入 力 電 圧	V_{IC}	-0.3~18	V
許 容 損 失	P_D	(SSOP8)250 (SSOP14)300 (DIP8)500 (DMP8)300 (DIP14)700 (DMP14)300	mW
動 作 温 度 範 囲	T_{opr}	-40~+85	°C
保 存 温 度 範 囲	T_{stg}	-40~+125	°C

(注 1) 入力電圧は V_{DD} または 18(V) より小さい方の値を超えてはならない。

■ 電気的特性 ($T_a=25^\circ\text{C}$, $V_{DD}=10\text{V}$, $R_L=\infty$)

項 目	記 号	条 件	最 小	標 準	最 大	単 位
入 力 オフ セット 電 圧	V_{IO}	$R_S=50\Omega$	-	-	2	mV
入 力 オフ セット 電 流	I_{IO}		-	1	-	pA
入 力 バ イ ア ス 電 流	I_{IB}		-	1	-	pA
入 力 抵 抗	R_{IN}		-	1	-	$T\Omega$
大 振 幅 電 圧 利 得	A_{VD}		80	95	-	dB
同 相 入 力 電 圧 幅	V_{ICM}		0~9	-	-	V
最 大 出 力 電 圧 振 幅	V_{OM}	$R_L=1M\Omega$	9.80	9.98	-	V
同 相 信 号 除 去 比	CMR		60	75	-	dB
電 源 変 動 除 去 比	SVR		60	75	-	dB
消 費 電 流 (1 回 路 当 り)	I_{DD}		-	150	300	μA
ス ル ー レ ー ト	SR		-	0.40	-	V/ μs
利 得 帯 域 幅	F_t	$A_V=40\text{dB}$, $C_L=10\text{pF}$	-	0.4	-	MHz

■ オフセット調整回路 (NJU7061 のみ)



* 特性例は NJU7021/22/24 のデータシートをご参照ください。

NJM7061D/NJM7062D/NJU7064D は保守品です

■ 改訂履歴

日付	改訂	変更内容
2023.11.17	Ver. 1.0	・社名変更、デザインフォーマット変更 ・2 ページ 絶対最大定格 動作温度範囲 (-20~+75 → -40~+85) ・改訂管理番号変更 (Ver. 2003-03-24 → Ver. 1.0) ・パッケージ名の誤記修正 (-) を削除 ・改訂履歴表追加
2025/3/26	Ver. 1.1	NJM7061D/NJM7062D が保守品