

گزارش آزمایش سوم طراحی سیستمهای دیجیتال گروه شش

اعضا:

احمد سليمي

هميلا ميلي

درنا دهقانی

شرح آزمایش

در این آزمایش به ساخت مقایسهگر میپردازیم.

در بخش اول آن به کمک مقایسه گرهای تک بیتی، یک مقایسه گر چهار بیتی با مدار ترکیبی میسازیم. پس حاصل طراحی، سلسله مراتبیست.

در بخش دوم آن باید توسط فقط یک module، یک مقایسه گر سریالی بسازیم که ورودی ها را بیت به بیت دریافت میکند و تا بیت دریافت شده تا کلاک فعلی، حاصل مقایسه آنها را اعلام میکند. این مقایسه گر یک ورودی reset برای بازگشت به حالت ابتدایی نیز دارد.

وروديها:

- a: عدد اول که در بخش اول ۴ بیتی و در بخش دوم یک بیتی ست.
- b: عدد دوم که در بخش اول ۴ بیتی و در بخش دوم یک بیتیست.
 - reset: فقط برای بخش دوم
 - clk: فقط برای بخش دوم

خروجيها:

- 1: اگر عدد اول کوچکتر از عدد دوم باشد برابر با ۱ میشود.
 - e: اگر عدد اول برابر با عدد دوم باشد برابر با ۱ می شود.

بخش اول: مقایسه گرچهار بیتی


• Comparator: این ماژول ابتدایی ترین لایه ی این مقایسه گر است که خروجی آن حاصل مقایسه دو بیت ورودی a و b میباشد. با توجه به جدول زیر و به کمک جدول کارنو، میتوان مقادیر سه بیت خروجی g و e و محاسبه کرد.

a	b	g	1	e
0	0	0	•	١
0	1	0	١	•
1	0	1	•	•
1	1	0	•	١

در نتیجه، در کد Verilog این مقایسهگر داریم:

```
module comparator (
    input a,
    input b,
    output g,
    output e,
    output l
);
assign g = ~((~a) | b);
assign e = ~(a ^ b);
assign l = ~((~b) | a);
```

نمایش شماتیک این بخش از مدار به شکل زیر است:



ابتدا یک instance از Comparator میسازیم که دو بیت a و b را مقایسه میکند.

برای دو خروجی 1_0 و 1_0 و بابتدا بررسی میکنیم که سیگنالهای 1_0 و 1_0 یک بودند یا خیر، که اگر یک باشند، حتما 1_0 و 1_0 نیز یک خواهند بود. در غیر اینصورت، اگر تا کنون دو عدد برابر باشند (یعنی 1_0 و اکنون 1_0 و اکنون و از اشد، 1_0 و اکنون و اکنون و از از از اور ایر با می می شود.


برای خروجی e_{out} و اکنون نیز a با b برابر باشد. e_{out} و اکنون نیز a با b برابر باشد. e_{out} در نتیجه در کد Verilog این module داریم:

```
module cascadable_comparator (
    input a,
    input b,
    input g_in,
    input l_in,
    output g_out,
    output e_out,
    output l_out
);

comparator COM(
    .a(a),
    .b(b),
    .g(g),
    .e(e),
    .l(l)
);


assign g_out = g_in | (e_in & g);
assign e_out = e_in & e;
assign l_out = l_in | (e_in & 1);
```

نمایش شماتیک این بخش از مدار به شکل زیر است:



• Four_bit_comparator: در این بخش از مدار، دو ورودی چهار بیتی a و b به این ماژول که ساختار ترکیبی دارد داده می شوند و حاصل مقایسه آنها در خروجی نمایش داده می شود. این ماژول متشکل از چهار ماژول ماژول ماژول مقایسه آنها در خروجی هر ماژول به عنوان ورودی به ماژول بعدی داده می شود.

ساختار شماتیک این مدار به شکل زیر است:



و در کد Verilog این module داریم:

```
module four bit comparator (
    input [3:0]
    input
    input
   input
   output
   output
   output
cascadable comparator COM3(
cascadable_comparator COM2(
    .g_in(g3),
    .g_out(g2),
cascadable_comparator COM1(
    .g_in(g2),
    .g_out(g1),
```

```
cascadable_comparator COM0(
    .a(a[0]),
    .b(b[0]),
    .g_in(g1),
    .e_in(e1),
    .l_in(l1),
    .g_out(g_out),
    .e_out(e_out),
    .l_out(l_out)
);
endmodule
```

• four_bit_comparator_TB: از این ماژول برای مقداردهی به a و b و امتحان کارکرد ماژول قبلی استفاده میکنیم و تمامی مقادیر a بیتی ممکن برای a و b را بررسی میکنیم.

• Waveform: برای نمونه، بخشی از waveform را بررسی میکنیم. اگر مقدار a برابر A و مقدار b نیز برابر A باشد، فقط سیگنال A برابر با A میشود و اگر مقدار A برابر با A برابر با A و مقدار A بین A باشد، سیگنال A برابر با A و مقدار A بین A باشد، سیگنال A برابر با A میشود.




• سنتز: مدار نهایی توسط کوارتوس سنتز شد و summary آن به شرح زیر است:

```
Quartus II 64-Bit Version
                                     13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition
Revision Name
                                     Tootooleh
Top-level Entity Name
                                     four_bit_comparator
Family
                                     Cyclone IV GX
                                     12 / 14,400 ( < 1 %)
Total logic elements
   Total combinational functions
                                     12 / 14,400 ( < 1 %)
    Dedicated logic registers
                                     0 / 14,400 (0 %)
Total registers
                                     14/81 (17%)
Total pins
Total virtual pins
Total memory bits
                                     0 / 552,960 (0 %)
Embedded Multiplier 9-bit elements
Total GXB Receiver Channel PCS
                                     0/2(0%)
Total GXB Receiver Channel PMA
                                     0/2(0%)
Total GXB Transmitter Channel PCS
                                    0/2(0%)
Total GXB Transmitter Channel PMA
Total PLLs
                                     0/3(0%)
                                     EP4CGX15BF14C6
Device
Timing Models
```

بخش دوم: مقایسه گر سریالی

• serial_comparator: در این بخش تنها همین یک ماژول را داریم. در این بخش چون میخواهیم نتیجه هر بخش را ذخیره کنیم و مدار ترتیبیست، نیاز به فلیپفلاپ نوع D داریم که به کمک این لینک طراحی شده است:




در این ماژول سه DFF داریم که هر یک برای یکی از سیگنالهای خروجیست. ورودی DFFهای مربوط e و e به ترتیب e و e و e و e و e و خروجیهای آنها به ترتیب e e و e میباشند. هر یک از سیگنالهای e e و e میباشند. هر یک از سیگنالهای e e e e e e e میباشند. هر یک از مدارهای ترکیبی مشابه بخش اول هستند، ولی ساختار سلسلهمراتبی ندارند.

برای مقایسه هر دو عدد ۴ بیتی در این ماژول، ابتدا پرارزش ترین بیت آن دو مقایسه می شود و به همین ترتیب تا کم ارزش ترین بیت پیش می رود.

چون در این بخش سیگنال reset نیز داریم، آن را باید با حاصل OR ، e_d کنیم تا به حالت اولیه بازگردیم. برای g_d و g_d نیز چون در حالت اولیه هر دو صفرند، reset را با حاصل این مقدار AND میکنیم.

ساختار شماتیک این مدار به شکل زیر است:



در كد Verilog اين بخش داريم:

```
module serial_comparator (
    input a,
    input b,
    input reset,
    input clock,
    output g,
    output e,
    output l
);

wire g_d, g_il, g_i2, g_not;
wire e_d, e_il, e_i2, e_not;
wire l_d, l_il, l_i2, l_not;

/* g reg (g_d is input) */
assign g_il = <(clock & g_d);
assign g_i2 = <(clock & ~g_d);
assign g_i2 = <(g_i1 & g_not);
assign g_not = <(g_i2 & g);

/* g reg */

/* e reg (e_d is input) */
assign e_il = <(clock & ~e_d);
assign e_i2 = <(clock & ~e_d);
assign e_i2 = <(clock & ~e_d);
assign e_i3 = <(e_i1 & e_not);
assign e_i4 = <(e_i2 & e);

/* e reg */

/* l reg (l_d is input) */
assign l_i1 = <(clock & l_d);
assign l_i2 = <(clock & ~l_d);
assign l_i3 = <(l_i1 & l_not);
assign l_not = <(l_i2 & l);

/* l reg */

assign g_d = ~reset & (g | (e & ~((~a) | b)));
assign e_d = reset | (e & ~(a ^ b));
assign l_d = ~reset & (l | (e & ~((~b) | a)));
endmodule</pre>
```

• serial_comparator_TB: از این ماژول برای مقداردهی به a و b و امتحان کارکرد ماژول قبلی استفاده میکنیم و تمامی مقادیر ۴ بیتی ممکن برای a و b را بررسی میکنیم. چون مقایسهگر سریالیست، ورودی ها باید بیت به بیت داده شوند.

Waveform: برای نمونه بخشی از waveform این ماژول را بررسی میکنیم. در این بخش مقدار ه برابر با ۴ است. اگر مقدار b برابر با ۳ باشد، با مقایسه پرارزش ترین بیت این دو عدد که هر دو صفر هستند، با لبه کلاک فقط سیگنال e برابر با 1 میشود و بقیه صفر میشوند. اما با مقایسه بیت بعدی، فقط سیگنال و پرابر با ۱ میشود و دو سیگنال دیگر صفر میشوند و این مقادیر تا پایان مقایسه دو عدد ثابت میمانند. با فعال شدن reset، در کلاک بعد هر سه سیگنال خروجی به حالت اولیه خود باز میگردند.



• سنتز: مدار نهایی توسط کوارتوس سنتز شد و summary آن به شرح زیر است:

Flow Status	Successful - Tue Apr 06 11:30:26 2021		
Quartus II 64-Bit Version	13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition		
Revision Name	Tootooleh		
Top-level Entity Name	serial_comparator		
Family	Cyclone IV GX		
Total logic elements	7 / 14,400 (< 1 %)		
Total combinational functions	7 / 14,400 (< 1 %)		
Dedicated logic registers	0 / 14,400 (0 %)		
Total registers	0		
Total pins	7/81(9%)		
Total virtual pins	0		
Total memory bits	0 / 552,960 (0 %)		
Embedded Multiplier 9-bit elements	0		
Total GXB Receiver Channel PCS	0/2(0%)		
Total GXB Receiver Channel PMA	0/2(0%)		
Total GXB Transmitter Channel PCS	0/2(0%)		
Total GXB Transmitter Channel PMA	0/2(0%)		
Total PLLs	0/3(0%)		
Device	EP4CGX15BF14C6		
Timing Models	Final		