



گزارش آزمایش هفتم طراحی سیستم‌های دیجیتال

گروه شش

اعضا:

احمد سلیمی

همیلا میلی

درنا دهقانی

شرح آزمایش

در این آزمایش می‌خواهیم یک UART یا Universal Asynchronous Receiver Transmitter طراحی کنیم. در بخش فرستنده این UART هر بار ۱۰ بیت ارسال می‌شود که بیت اول برای شروع، بیت دوم برای توازن، ۷ بیت بعدی برای داده و نهایتاً بیت آخر برای خاتمه ارسال می‌شوند. در بخش گیرنده این UART پس از دریافت بیت شروع، ۸ بیت بعدی یعنی توازن و داده به صورت سریالی دریافت شده و هر یک در ثباتی مجزا ذخیره می‌شوند.

ماژول‌ها

Sender


ورودی‌ها:

- rstN
- clk
- start: برای شروع ارسال برابر با ۱ می‌شود.
- data_in: داده‌ای که قرار است ارسال شود.

خروجی‌ها:

- s_out: خروجی سریالی فرستنده.
- Sent: با اتمام ارسال، برابر با ۱ می‌شود.

FSM این فرستنده به شکل زیر است که توسط Modelsim تولید شده است:



این ماژول، فرستنده‌ی UART است.

برای این ماژول، ۵ حالت مختلف داریم: idle, start, parity, send, stop

چون مدار ترتیبی است، از always block استفاده می‌کنیم که به لبه بالارونده کلاک و لبه پایین‌رونده ریست حساس است. در صورت ۰ شدن سیگنال rstN، فرستنده در حالت idle قرار می‌گیرد، اندیس داده برابر با ۰ می‌شود و خروجی‌ها ۰ می‌شوند.

در غیر اینصورت با لبه بالارونده کلاک، بر حسب حالتی که در آن قرار داریم عمل می‌کنیم:

- Idle: اگر ورودی start برابر با ۱ شده باشد، وارد حالت بعدی یعنی start می‌شویم، ورودی data_in در رجیستر data قرار می‌گیرد و اندیس داده و خروجی sent برابر با صفر می‌شوند. در غیر اینصورت اتفاقی نمی‌افتد.
- Start: بیت شروع که برابر با 1 است در خروجی سریالی قرار می‌گیرد و به حالت parity می‌رویم.
- Parity: مقدار parity که برابر با حاصل xor بیت‌های data است در خروجی سریالی قرار می‌گیرد و به حالت send می‌رویم.
- Send: بیتی که در اندیس data_index از رجیستر data قرار دارد، وارد خروجی سریالی می‌شود، اندیس داده یکی بیشتر می‌شود و اگر برابر با آخرین اندیس داده که ۶ است بشود، از حالت send خارج شده و به stop می‌رویم. در غیر اینصورت در همین حالت می‌مانیم.
- Stop: بیت پایان که برابر با ۰ است به خروجی سریالی می‌رود، به حالت idle بازمی‌گردیم و خروجی sent برابر با ۱ می‌شود، چون ارسال به پایان رسیده است.
- اگر غیر از این‌ها بود وارد حالت idle می‌شویم.

کد وریلاگ این بخش به شکل زیر است:

```

1 module sender # (
2     parameter START_SIG = 1
3 ) (
4     input      rstN,
5     input      clk,
6     input      start,
7     input [6:0] data_in,
8     output reg  s_out,
9     output reg  sent
10 );
11
12 localparam S_IDLE    = 0;
13 localparam S_START   = 1;
14 localparam S_PARITY  = 2;
15 localparam S_SEND    = 3;
16 localparam S_STOP    = 4;
17
18 reg [2:0] state;
19 reg [6:0] data;
20 reg [2:0] data_index;
21
22 wire parity_sig;
23 assign parity_sig = ^data;
24
25 always @(posedge clk or negedge rstN) begin
26     if (~rstN) begin
27         state <= S_IDLE;
28         data_index <= 0;
29         s_out <= 0;
30         sent <= 0;
31     end
32     else begin
33         case (state)
34             S_IDLE: begin
35                 if (start) begin
36                     data_index <= 0;
37                     data <= data_in;
38                     state <= S_START;
39                     sent <= 0;
40                 end
41             end
42             S_START: begin
43                 s_out <= START_SIG;
44                 state <= S_PARITY;
45             end
46             S_PARITY: begin
47                 s_out <= parity_sig;
48                 state <= S_SEND;
49             end
50             S_SEND: begin
51                 s_out <= data[data_index];
52                 data_index <= data_index + 1;
53                 if (data_index == 6)
54                     state <= S_STOP;
55             end
56             S_STOP: begin
57                 s_out <= ~START_SIG;
58                 state <= S_IDLE;
59                 sent <= 1;
60             end
61             default: state <= S_IDLE;
62         endcase
63     end
64 end
65
66 endmodule

```

Receiver


ورودی‌ها:

- rstN
- clk
- s_in: ورودی سریالی.

خروجی‌ها:

- Received: در صورت پایان گرفتن ورودی‌ها، ۱ می‌شود.
- chack_parity: در صورت برابر parity ارسالی با parity داده‌ی گرفته برابر بود، ۱ می‌شود.
- Data: داده‌ی گرفته‌شده.

- FSM این گیرنده به شکل زیر است که توسط Modelsim تولید شده است:



این ماژول، گیرنده‌ی UART است.

برای این ماژول ۴ حالت مختلف داریم: idle, parity, receive, stop

چون مدار ترتیبی است، از always block استفاده می‌کنیم که به لبه بالارونده کلاک و لبه پایین‌رونده ریست حساس است. در صورت ۰ شدن سیگنال rstN، فرستنده در حالت idle قرار می‌گیرد، اندیس داده برابر با ۰ می‌شود و خروجی‌ها ۰ می‌شوند.

در غیر اینصورت با لبه بالارونده کلاک، بر حسب حالتی که در آن قرار داریم عمل می‌کنیم:

- idle: اگر ورودی سریالی با بیت شروع یعنی ۱ برابر بود، وارد حالت parity می‌شویم و اندیس داده و خروجی‌ها برابر با ۰ می‌شوند. در غیر اینصورت اتفاقی نمی‌افتد.
- Parity: مقدار ورودی سریالی که parity ارسال شده است، در expected_parity قرار گرفته و به حالت receive می‌رویم.
- Receive: مقدار ورودی سریالی در اندیس data_index از رجیستر data قرار می‌گیرد، اندیس داده یکی بیشتر می‌شود و اگر برابر با آخرین اندیس داده که ۶ است بشود، از حالت send خارج شده و به stop می‌رویم. در غیر اینصورت در همین حالت میمانیم.
- Stop: به حالت idle بازمی‌گردیم و خروجی received برابر با ۱ می‌شود، چون گرفتن داده به پایان رسیده است.
- اگر غیر از این‌ها بود وارد حالت idle می‌شویم.

کد وریلاگ این بخش به شکل زیر است:

```

1 module receiver # (
2     parameter START_SIG = 1
3 ) (
4     input          rstN,
5     input          clk,
6     input          s_in,
7     output reg     received,
8     output          check_parity,
9     output reg [6:0] data
10 );
11
12 localparam S_IDLE      = 0;
13 localparam S_PARITY    = 1;
14 localparam S_RECEIVE   = 2;
15 localparam S_STOP      = 3;
16
17 reg [1:0] state;
18 reg [2:0] data_index;
19 reg     expected_parity;
20 wire    actual_parity;
21
22 assign actual_parity = ^data;
23 assign check_parity = actual_parity == expected_parity;
24
25 always @(posedge clk or negedge rstN) begin
26     if (~rstN) begin
27         state <= S_IDLE;
28         data_index <= 0;
29         received <= 0;
30         data <= 0;
31     end
32     else begin
33         case (state)
34             S_IDLE: begin
35                 if (s_in == START_SIG) begin
36                     data_index <= 0;
37                     data <= 0;
38                     state <= S_PARITY;
39                     received <= 0;
40                 end
41             end
42             S_PARITY: begin
43                 expected_parity <= s_in;
44                 state <= S_RECEIVE;
45             end
46             S_RECEIVE: begin
47                 data[data_index] <= s_in;
48                 data_index <= data_index + 1;
49                 if (data_index == 6) begin
50                     state <= S_STOP;
51                 end
52             end
53             S_STOP: begin
54                 state <= S_IDLE;
55                 received <= 1;
56             end
57             default: state <= S_IDLE;
58         endcase
59     end
60 end
61
62 endmodule

```

Uart

ورودی‌ها:

- rstN
- clk
- s_in
- send
- send_data

خروجی‌ها:

- s_out
- sent
- received
- received_data
- check_receive_parity

این ماژول کلی آزمایش است و در آن برای هر یک گیرنده و فرستنده، یک شیء ساخته شده است. کد وریلاگ این بخش به شکل زیر است:

```

1 module uart #(
2     parameter START_SIG = 1
3 ) (
4     input          rstN,
5     input          clk,
6     input          s_in,
7     input          send,
8     input [6:0]    send_data,
9     output         s_out,
10    output         sent,
11    output         received,
12    output [6:0]    received_data,
13    output         check_receive_parity
14 );
15
16 sender #(START_SIG) SENDER (rstN, clk, send, send_data, s_out, sent);
17 receiver #(START_SIG) RECEIVER (rstN, clk, s_in, received, check_receive_parity, received_data);
18
19 endmodule

```

Top

در این ماژول به بررسی کارکرد این دستگاه می‌پردازیم. ابتدا از ماژول Uart دو شیء می‌سازیم.

برای تست اول، از فرستنده‌ی اول برای گیرنده‌ی دوم پیغام Hello را می‌فرستیم. برای تست دوم از فرستنده‌ی دوم برای گیرنده‌ی اول پیغام Bye را ارسال می‌کنیم و نتایج را در transcript و waveform مشاهده خواهیم کرد.

کد وریلاگ این بخش از مدار به شکل زیر است:



```

1  module top ();
2  localparam START_SIG = 1;
3
4  reg    rstN = 0, clk = 1;
5  reg    send_1, send_2;
6  reg    [6:0] send_data_1, send_data_2;
7
8  wire    sent_1, sent_2;
9  wire    received_1, received_2;
10 wire    [6:0] received_data_1, received_data_2;
11 wire    check_1, check_2;
12
13 uart #(START_SIG) U1 (rstN, clk, s_1, send_1, send_data_1, s_2, sent_1, received_1, received_data_1, check_1);
14 uart #(START_SIG) U2 (rstN, clk, s_2, send_2, send_data_2, s_1, sent_2, received_2, received_data_2, check_2);
15
16 always #10 clk = ~clk;
17
18 initial begin
19     #40 rstN = 1;
20 end
21
22 wire [6:0] string_1 [4:0];
23 assign string_1[4] = "H";
24 assign string_1[3] = "e";
25 assign string_1[2] = "l";
26 assign string_1[1] = "l";
27 assign string_1[0] = "o";
28 integer i;
29
30 initial begin
31     #50;
32     for (i = 5; i > 0; i = i - 1) begin
33         send_data_1 = string_1[i-1];
34         #10 send_1 = 1;
35         #20 send_1 = 0;
36
37         wait (sent_1);
38         $display("%c sent from U1", send_data_1);
39         wait (received_2);
40         $display("%c received by U2. check: %d", received_data_2, check_2);
41     end
42     $stop();
43 end
44
45 wire [6:0] string_2 [2:0];
46 assign string_2[2] = "B";
47 assign string_2[1] = "y";
48 assign string_2[0] = "e";
49 integer j;
50
51 initial begin
52     #90;
53     for (j = 3; j > 0; j = j - 1) begin
54         send_data_2 = string_2[j-1];
55         #10 send_2 = 1;
56         #20 send_2 = 0;
57
58         wait (sent_2);
59         $display("%c sent from U2", send_data_2);
60         wait (received_1);
61         $display("%c received by U1. check: %d", received_data_1, check_1);
62     end
63 end
64
65 endmodule

```

Waveform

حاصل شبیه‌سازی ماژول top به شکل زیر است:



```

add wave -position end sim:/top/j
VSIM 23> run 1000
# H sent from U1
# H received by U2. check: 1
# B sent from U2
# B received by U1. check: 1
# e sent from U1
# e received by U2. check: 1
# y sent from U2
# y received by U1. check: 1
# l sent from U1
# l received by U2. check: 1
# e sent from U2
# e received by U1. check: 1
# l sent from U1
# l received by U2. check: 1
VSIM 24> run 1000
# o sent from U1
# o received by U2. check: 1
# Break in Module top at E:/Documents/DSD-az/7/top.v line 42

```