

گزارش آزمایش پنجم طراحی سیستمهای دیجیتال

گروه شش

اعضا:

احمد سليمي

هميلا ميلي

درنا دهقانی

شرح آزمایش

هدف این آزمایش طراحی ضربکنندهایست که به کمک روش Booth، حاصل ضرب دو ورودی را محاسبه کند.

ورودىها:

- A in: ورودی اول ۴ بیتی یا مضروب.
- B in: ورودی دوم ۴ بیتی یا مضروبفیه.
 - rstN •
 - elk •

خروجيها:

- res: حاصل ضرب خروجی ۸ بیتی.
- Done: با پایان محاسبه، برابر با ۱ میشود.

Booth Algorithm

به طور کلی در این الگوریتم، با رسیدن به ۱ در مضروب فیه، مقدار مضروب را از حاصل کم میکنیم و با رسیدن به ۰ در مضروب فیه، مقدار مضروب فیه، مقدار مضروب در به حاصل اضافه میکنیم و سپس حاصل را به راست شیفت میدهیم و در صورتی که رقم فعلی و پیشین مضروب فیه یکسان بود، حاصل را فقط شیفت میدهیم. به عنوان مثال، حاصلضرب ۶ و 3- که توسط این وبسایت محاسبه شده را بررسی میکنیم:

Α	0	1	1	0				6
X	× 1	1	0	1				-3
У	0	-1	1	-1				recoded multiplier
Add -A	+ 1	0	1	0				
Shift	1	1	0	1	0			
Add A	+ 0	1	1	0				
	О	0	1	1	0			
Shift	0	0	0	1	1	0		
Add -A	+ 1	0	1	0				
	1	0	1	1	1	0		
Shift	1	1	0	1	1	1 0		
Shift Only	1	1	1	0	1	1 1	0	-18

اما ما در این پیادهسازی، اندکی متفاوت عمل میکنیم. با برخورد به هر رقم، محاسبات آن (جمع یا تفریق) در مرحله قبلی انجام شده است. پس فقط شیفت میدهیم و محاسبات مربوط به رقم بعدی را انجام میدهیم.

برای انجام چندین شیفت در یک پالس ساعت، تنها کافیست در هر مرحلهای که باید محاسبات انجام شود (یعنی در مضروب فیه بیت قبلی و بیت فعلی ۱ باشد، یا برعکس)، اندیس اولین بیت و یا ۱ پس از آن را بیابیم.

ماژولها

first_one: در این ماژول اندیس اولین (کمارزشترین) بیت از عدد که برابر با ۱ است را مییابیم. محاسبه آن به کمک جدول کارنو انجام میگیرد. کد وریلاگ آن به شرح زیر است:

```
module first_one (
    input [3:0] in,
    output [1:0] index
);
assign index = {~(in[1] | in[0]), ~in[0] & (in[1] | ~in[2])};
endmodule
```

first_zero: در این ماژول اندیس اولین (کمارزشترین) بیت از عدد که برابر با 0 است را مییابیم. محاسبه آن به کمک جدول کارنو انجام میگیرد. کد وریلاگ آن به شرح زیر است:

```
module first_zero (
    input [3:0] in,
    output [2:0] index
);
assign index[2] = in[3] & in[2] & in[1] & in[0];
assign index[1] = in[1] & in[0] & (~(in[3] & in[2]));
assign index[0] = in[0] & (~in[1] | in[2]);
endmodule
```

Control_unit: در این ماژول مقادیر W نوم برای شیفت دادن دو عدد A و B و هم چنین پایان یافتن ضرب مشخص می شود. در A مقدار کم ارزش ترین بیت A قرار می گیرد و با توجه به A یا A بودن مقدار آن، به ترتیب اندیس کم ارزش ترین بیت A یا A پس از آن در A A برای جمع زده می شود تا A A برای جمع یا منها شدن با حاصل نهایی باید به چپ شیفت بخورد. البته اگر در کلاک اول باشیم، مقدار A برای جمع یا منها شدن بیت A برابر با A می شود و در حاصل نهایی منها رخ می دهد.

اگر مقدار B_{shft_amt} + shifted برابر با ۴ یا بیشتر شود، یعنی با شیفت به راست دادن B_{shft_amt} به این مقدار، عملاً تمامی بیتهای B_{shft_amt} بررسی شده است. پس محاسبات به اتمام رسیده است.

برای بخش ترتیبی مدار، در صورت ریست شدن، مقدار shifted برابر با صفر شده و در کلاک اول پس از شروع محاسبات قرار میگیریم. در غیر اینصورت و با بالا رفته لبه کلاک، مقدار shifted با $B_{\rm shft_amt}$ جمع شده و دیگر در اولین کلاک قرار نداریم.

کد وریلاگ آن به شرح زیر است:

```
module control_unit (
    input [3:0] B,
    input rstN,
    input clk,
    output [2:0] A_shft_amt,
    output [2:0] B_shft_amt,
    output op, // 0: subtract, 1: add
    output done
);

reg [2:0] shifted;
reg first_clock;
wire [1:0] one_index;
wire [2:0] zero_index;

first_one FO (B, one_index);
first_zero FZ (B, zero_index);

assign op = B[0] & (~first_clock);
assign B_shft_amt = op ? zero_index : {1'b0, one_index};
assign done = shifted + B_shft_amt;
assign done = shifted + B_shft_amt > 3;

always @(posedge clk or negedge rstN) begin
    if (~rstN) begin
        shifted <= 0;
        first_clock <= 1;
        end else begin
        first_clock <= 0;
        shifted <= shifted + B_shft_amt;
        end
end
end</pre>
```

Datapath: چون مدار ترتیبیست، از always block استفاده میکنیم که به لبهی مثبت کلاک یا لبهی منفی rstN حساس است. در صورت ریست شدن، مقدار ورودی های A_i بیتی A_i و B_i به ترتیب در دو رجیستر A_i rstN بیتی A_i و A_i بیتی A_i و A_i بیتی extend بیتی A_i و A_i که از سمت بیت پرارزش extend شده اند، منتقل می شوند، چون تمامی شیفت به راست ها انجام می گیرند. مقدار خروجی نیز برابر با A_i می شود.

در غیر این صورت و با بالا رفتن لبه کلاک و پایان نپذیرفتن محاسبات، مقدار B_{-} به اندازه B_{-} ابه کلاک و پایان نپذیرفتن محاسبات، مقدار A_{-} به به اندازه A_{-} به جپ A_{-} به جب اندازه A_{-} به جب شیفت خورده، منها یا جمع می شود.

کد وریلاگ آن به شرح زیر است:

Booth: این ماژول، ماژول اصلی آزمایش است. یک instance از ماژول control_unit در آن ساخته می شود B_ shft_amt و done و p خروجی های آن هستند. یک A_ shft_amt هم از ماژول که مقادیر A_ shft_amt و g در اخروجی می دهد. این دو ماژول به هم وابسته اند. کد وریلاگ آن به شرح زیر است:

Booth tb: کارکرد صحیح ماژول booth توسط این ماژول بررسی میشود و کد وریلاگ آن به شرح زیر است:


```
module booth_TB ();
reg signed [3:0]
reg signed [3:0]
reg
wire signed [7:0] res;
wire
booth MUL (A, B, rstN, clk, res, done);
always #10 clk = \simclk;
initial begin
    $display("%d * %d = %d", A, B, res);
    $display("%d * %d = %d", A, B, res);
```

```
#20;
A = 7;
B = -6;
rstN = 0;
#20 rstN = 1;
wait (done);

$display("%d * %d = %d", A, B, res);
#20;
$stop;
end
endmodule
```

Waveform

حاصل شبیه سازی test bench این آزمایش به شکل زیر است:



```
# res: xxxxxxxx
# res: 000000000
# res: 00000111
# res: 11101011
# -7 * -5 = 35
# res: 00100011
# res: 000000000
# res: 111111100
# res: 00000100
# res: 11110100
# 4 * 5 = 20
# res: 00010100
# res: 000000000
# res: 00000110
# -3 * 6 = -18
# res: 11101110
# res: 000000000
# res: 11110010
# res: 00001110
# 7 * -6 = -42
# res: 11010110
```