

گزارش آزمایش هشتم طراحی سیستمهای دیجیتال

گروه شش

اعضا:

احمد سليمي

هميلا ميلي

درنا دهقانی

شرح آزمایش

در این آزمایش میخواهیم یک کامپیوتر پایه طراحی کنیم که از چند بخش تشکیل شدهاست:

الف) بخش جمع و تفريق اعداد مختلط.

ب) بخش ضرب اعداد مختلط.

ج) بخش خوانش و اجرای دستور از حافظه که باید پایپلاین باشد.

در طراحی حافظهی این کامپیوتر، از ۳۲ کلمه ی ۱۶ بیتی استفاده می شود. یعنی برای هر بخش (حقیقی و موهومی) ۸ بیت در نظر گرفته شده است.

فایل macros.v

با توجه به اینکه برخی توابع یا مقداردهی ها در طول طراحی آزمایش ثابت بودند، در یک فایل وریلاگ این مقادیر را توسط define مشخص کردیم و در سایر ماژولها از آنها استفاده شد. این مقادیر عبارتند از:

- WL: مقداری ثابت برابر با ۸.
- Complex: مشخص کننده ابتدا و انتهای هر reg یا wire که حاوی عددی مختلط است.
 - Re(c): تابعی برای برگرداندن مقدار حقیقی عدد مختلط، یعنی ۸ بیت پرارزشتر.
 - السرو) تابعی برای برگرداندن مقدار موهومی عدد مختلط، یعنی ۸ بیت کمارزش تر.
- sRe(c): تابعی برای برگرداندن مقدار حقیقی علامتدار عدد مختلط، یعنی ۸ بیت پرارزشتر.
- sIm(e) تابعی برای برگرداندن مقدار موهومی علامتدار عدد مختلط، یعنی ۸ بیت کمارزشتر.

این فایل در تمامی ماژولها include میشود.

کد وریلاگ این بخش به شکل زیر است:

ماژولها

Addsub

وروديها:

- a: عدد ورودی اول.
- b: عدد ورودی دوم.
- op: مشخص کننده ی عملیات جمع یا تفریق.

خروجيها:

• s: حاصل جمع یا تفاضل دو ورودی.

در این ماژول بر حسب مقدار ورودی a, مقدار حقیقی ورودی b با مقدار حقیقی ورودی a جمع یا تفریق شده و در مقدار حقیقی خروجی a قرار میگیرد. به طور مشابه مقدار موهومی ورودی a با مقدار موهومی ورودی a جمع با تفریق شده و در مقدار موهومی خروجی a قرار میگیرد.

کد وریلاگ این بخش به شکل زیر است:

```
include "macros.v"

module addsub (
    input 'complex a,
    input 'complex b,
    input op, // 0 for addition, 1 for substraction
    output 'complex s
);

assign 'Re(s) = 'sRe(a) + (op ? -1 : 1) * 'sRe(b);
assign 'Im(s) = 'sIm(a) + (op ? -1 : 1) * 'sIm(b);

endmodule
```

Addsub TB

در این ماژول عملکرد ماژول addsub بررسی می شود. کد وریلاگ آن به شکل زیر است:

```
module addsub TB ();
     -initial begin
14
15
16
20
23
24
25
26
```

حاصل شبیه سازی این بخش از آزمایش به شکل زیر است:

```
VSIM 8> run 5000

# (-10, 15) - (13, -18) = (-23, 33)

# (16, 3) + (12, -64) = (28, -61)

# (2, 18) + (-50, 32) = (-48, 50)

# (54, 31) - (-12, -37) = (66, 68)
```



Mul

وروديها:

a: عدد ورودی اول.

• b: عدد ورودی دوم.

خروجيها:

• s: حاصل ضرب دو ورودی.

در این ماژول طبق فرمول (a+bi)(c+di) = (ac-bd) + (bc+ad)i، مقدار حقیقی و موهومی حاصل ضرب محاسبه می شوند.

کد وریلاگ این بخش به شکل زیر است:

```
include "macros.v"

module mul (
   input `complex a,
   input `complex b,
   output `complex s
);

assign `Re(s) = `sRe(a) * `sRe(b) - `sIm(a) * `sIm(b);
assign `Im(s) = `sRe(a) * `sIm(b) + `sIm(a) * `sRe(b);
endmodule
```

Mul_TB در این ماژول عملکرد ماژول mul بررسی می شود. کد وریلاگ این بخش به شکل زیر است:

حاصل شبیه سازی این بخش از آزمایش به شکل زیر است:

	→ /mul_TB/a	0000010000000001	1111011000000	101	0000011000000	011	0000001000001	.000	0000010000000	001
	→ /mul_TB/b	11111110111111001	0000001111111	.000	0000001011111	010	000000000000000000000000000000000000000	010	11111111011111	.001
		1111111111100010	0000101001011	111	0001111011100	010	11110000000000	100	1111111111100	010
I	,									

Alu

ورودىها:

- a: عدد ورودي اول.
- b: عدد ورودی دوم.
- op: مشخص کننده ی عملیات جمع یا تفریق یا ضرب.

خروجيها:

• s: حاصل جمع یا تفاضل یا ضرب دو ورودی.

در این ماژول ابتدا حاصل جمع یا تفریق (برحسب مقدار [0] op) دو ورودی و مقدار حاصل ضرب دو ورودی مقدار محاسبه می شوند. سپس با توجه به مقدار [1] op که مشخص می کند باید ضرب یا جمع/تفریق انجام بگیرد، مقدار مورد نظر در خروجی قرار می گیرد.

كد وريلاگ اين بخش به شكل زير است:

```
include "macros.v"

module alu (
input `complex a,
input `complex b,
input [1:0] op,
output `complex s
);

wire `complex addsub_res, mul_res;
addsub ADDSUB (a, b, op[0], addsub_res);
mul MUL (a, b, mul_res);

assign s = op[1] ? mul_res : addsub_res;
endmodule
```

Memory

وروديها:

- Raddr1: آدرس اولین ورودی که میخواهیم مقدار آن را بخوانیم. چون حافظه ۳۲ کلمهایست، به ۵ بیت برای مشخص کردن آن نیاز داریم.
- Raddr2: آدرس دومین ورودی که میخواهیم مقدار آن را بخوانیم. چون حافظه ۳۲ کلمهایست، به ۵ بیت برای مشخص کردن آن نیاز داریم.
 - Wdata: مقداری که میخواهیم در حافظه ذخیره کنیم.

• Waddr: آدرس مقداری که میخواهیم ورودی wdata در آن ذخیره شود.

خروجيها:

- Rdata1: مقداری که در حافظه در خانهی raddr1 قرار دارد.
- Rdata2: مقداری که در حافظه در خانهی raddr2 قرار دارد.

این ماژول، حافظه ی فرضی کامپیوتر ساده ی ماست و از ۳۲ کلمه ی ۱۶ بیتی ساخته شده است. در این ماژول همواره raddr2 مقداری از حافظه که در خانه ی raddr2 قرار دارد، در خروجی rdata1 و مقداری از حافظه که در خانه ی wdata قرار دارد در خروجی wdata یا wdata قرار میگیرد. ضمناً با هر تغییر ورودی های wdata یا waddr در خانه ی ناه waddr قرار میگیرد.

کد وریلاگ این بخش از مدار به شرح زیر است:

```
include "macros.v"

module memory #(
    parameter DEPTH = 32,
    parameter A_LEN = 5

    (
    input [A_LEN:1] raddr1,
    input [A_LEN:1] raddr2,
    input `complex wdata,
    input [A_LEN:1] waddr,
    output `complex rdata1,
    output `complex rdata2

;

reg `complex mem [DEPTH-1:0];

reg `complex mem [DEPTH-1:0];

assign rdata1 = mem[raddr1];
    assign rdata2 = mem[raddr2];
    always @(*) mem[waddr] <= wdata;

endmodule</pre>
```

Inst fetch

ورودىها:

- Clk •
- rstN •

خروجيها:

- op: بیانگر عملیاتیست که در این دستور انجام میگیرد. در ماژول alu مشاهده شد که باید ۲ بیتی باشد.
 - Waddr: آدرس خانهای از حافظه است که حاصل انجام دستور، باید در آن قرار گیرد.
 - Raddr1: آدرس خانهای از حافظه که مقدار ورودی اول در آن قرار دارد.
 - Raddr2: آدرس خانهای از حافظه که مقدار ورودی دوم در آن قرار دارد.

در این ماژول به واکشی دستورات ۱۷ بیتی که در حافظه ی دستورات قرار دارند می پردازیم. ابتدا متغیر pc را برای پیمایش این حافظه مشخص می کنیم. در هر دستور که قرار گرفته باشیم، همواره مقدار خروجی های waddr ،op، waddr ا raddr2 ،raddr1 به ترتیب برابر با بیتهای اول تا دوم آن دستور، بیتهای سوم تا هفتم آن دستور، بیتهای هشتم تا دوازدهم آن دستور و بیتهای سیزدهم تا هفدهم آن دستور می باشند. ضمناً با هر لبه ی بالارونده ی کلاک یا پایین رونده ی ریست، اگر مقدار ورودی ۱ rstN باشد، مقدار pc برابر با و در غیر اینصورت مقدار pc یک واحد افزایش می یابد.


کد وریلاگ این بخش از آزمایش به شرح زیر است:

Pipeline

ورودىها:

- Clk •
- rstN •

دیاگرام این ماژول به شکل زیر است:



این ماژول، ماژول اصلی آزمایش است. در این ماژول هر یک از ۳ ماژول inst_fetch, memory, alu یک شیء میسازیم:

- IF: شیء ماژول inst_fetch که همان ورودی های ماژول pipeline را میگیرد و خروجی هایش را در چهار wire
- MEM: شیء ماژول memory که چهار ورودیاش را از چهار reg میگیرد و دو خروجیاش را در دو memory برمی گرداند.
- ALU: شیء ماژول alu که سه ورودیاش را از سه reg میگیرد و خروجیاش را در یک wire قرار میدهد.

سپس به یک always block که به لبهی بالارونده کلاک و لبهی پایینرونده ریست حساس است وارد می شویم. در صورت ۱ بودن مقدار reg منتقل می شوند.

خروجی i _ op از IF در بافر buff _ op قرار میگیرد، سپس مقدار op که ورودی IF میباشد، برابر با buff _ op میشود که با اینکه در کلاک جدید مقداردهی شده، اما چون مقداردهی non-blocking است، تا پایان کلاک مقدار سابق خود را حفظ میکند و باعث میشود کامپیوتر به صورت پایپلاین عمل کند. به طور مشابه مقدار خروجی i _ waddr و سپس در بافر buff2_waddr قرار میگیرد تا پس از انجام محاسبات در ALU، نتیجه صحیح بتواند در آن خانه از حافظه ذخیره شود و خللی در عملیات پایپلاین وارد نشود.

در واقع به کمک این بافرها و رجیسترها، هر دستور در هر کلاک که در مرحلهی محاسبات و ذخیره در حافظه که قرار داشته باشد، دستور پیشین آن در یک مرحله قبل تر یعنی خواندن از حافظه و دستور پیش از پیشین آن در دو مرحله قبل تر یعنی واکشی قرار دارند.

کد وریلاگ این ماژول به شرح زیر است:

Pipeline_TB

در این ماژول کارکرد کلی ماژول اصلی بررسی می شود. پس ابتدا یک شیء با نام PIPELINE از ماژول pipeline از ماژول ساخته می شود. سپس مقادیر موجود در دو فایل inst_mem و inst_mem که به ترتیب مجموعه دستورات و مقادیر اولیه ذخیره شده در حافظه می باشند در آرایه mem در بخش IF از ماژول PIPELINE و در آرایه pipeline در بخش MEM از ماژول PIPELINE قرار می گیرند.

مقادیر موجود در initial mem عبارت است از:

```
00011001_11100100
     00001110_00001001
00000101_11110010
                                              // (14, 9)
     00010101_00000111
     11001111_00010001
00011101_11101001
     00010111_00001111
     11001101_11111010
11110110_00001010
    11111110_11011101
00000001_00000010
    11111111 00100000
     01000101_10111010
11110111_10011111
                                             // (69, -70)
// (-9, -97)
    11111111 01100110
    00010111<u>111111001</u>
00110100<u>00000000</u>
    01011001 00110110
                                             // (-60, -27)
// (-10, -51)
     11000100_11100101
11110110_11001101
                                             // (-1, -103)
// (97, -83)
    01100001_10101101
01101111_11100011
                                             // (111, -29)
                                             // (-2, -2)
// (75, -82)
24 11111110_11111110
     01001011_10101110
11001111_10000110
                                             // (-49, -122)
// (-99, -5)
// (-111, 120)
// (58, 94)
     10011101_11111011
     10010001 01111000
     00111010 01011110
                                             // (43, 125)
// (90, 49)
     00101011_01111101
01011010_00110001
     00111101 00000110
                                              // (61, 6)
```

مقادیر موجود در inst mem عبارت است از:

```
// mul $00111 $01010 $10111
  10 00011 10111 00001
                              // mul $00011 $10111 $00001
3 10 01011 00001 10111
                              // mul $01011 $00001 $10111
  10 11011 01010 01001
                              // mul $11011 $01010 $01001
5 00_00010_00111_10010
                              // add $00010 $00111 $10010
6 00_01000_11011_01111
7 00_00010_00111_01001
8 00_00101_01011_10001
9 01_00110_00001_01000
                              // add $01000 $11011 $01111
                              // add $00010 $00111 $01001
                              // add $00101 $01011 $10001
                              // sub $00110 $00001 $01000
  01 10110 10011 01000
  01 11100 11111 00101
                              // sub $11100 $11111 $00101
  01 11010 01111 00010
                              // sub $11010 $01111 $00010
                              // sub $01011 $00100 $00101
   01_01111_10001_01000
                              // sub $01111 $10001 $01000
15 01_00101_10100_00101
                              // sub $00101 $10100 $00101
```

با توجه به این که ۱۵ دستور داریم و روند اجرا پایپلاین است، حداقل به ۱۷ کلاک نیاز داریم. پس به محض رسیدن به کلاک ۱۸ام، اجرا متوقف می شود.

نهایتاً آرایه mem در بخش MEM از ماژول PIPELINE که اکنون برخی خانههای آن مقادیر جدیدی دارند، به عنوان حافظه نهایی در فایل final mem ذخیره میشود:

```
memory data file (do not edit the following line - required for mem load use)
   // instance=/pipeline_TB/PIPELINE/MEM/mem
      format=bin addressradix=h dataradix=b version=1.0 wordsperline=1 noaddress
   0001100111100100
   0000111000001001
   0000000011010111
   1111011011010010
  1100111100010001
   1011000010010001
   1011001100110111
   0000001011111010
13 1111111011011101
14 0000000100000010
15 1000000000001001
16 0100010110111010
17 1111011110011111
   1111111101100110
   1111111001100100
   0011010000000000
21 0101100100110110
22 1100010011100101
23 1111011011001101
24 1111111110011001
   1001101111111011
   1111111011111110
28 0100101110101110
29 1100111110000110
30 0001011100100010
31 0100010011011001
   1110111011111110
   0010101101111101
   0101101000110001
   0011110100000110
```

مقادیر حقیقی و موهومی این اعداد به شرح زیر است:

```
0001100111100100
                       // (25, -28)
                   // (14, 9)
0000111000001001
                       //(0, -41)
0000000011010111
1111011011010010
                       //(-10, -46)
1100111100010001
                       // (-49, 17)
1011000010010001
                       // (-80, -111)
1011001100110111
                       // (-77, 55)
0000001011111010
                       //(2, -6)
0101101111010010
                       // (91, -46)
1111111011011101
                       //(-2, -35)
```

000000100000010	// ((1, 2))
-----------------	------	--------	---

کد وریلاگ این ماژول به شرح زیر است:

```
module pipeline_TB ();

reg rstN = 0, clk = 1;
pipeline PIPELINE(clk, rstN);

always #10 clk = ~clk;

initial begin

preadmemb("data/inst_mem.txt", PIPELINE.IF.mem, 0, 32);
preadmemb("data/initial_mem.txt", PIPELINE.MEM.mem, 0, 32);

#40 rstN = 1;
wait(PIPELINE.IF.pc == 18);
wait(PIPELINE.IF.pc == 18);
preadmemb("data/final_mem.txt", PIPELINE.MEM.mem);
preadmemb("data/final_mem.txt", PIPELINE.MEM.mem.txt");
preadmemb("data/fin
```

با شبیه سازی این ماژول توسط modelsim می توان مشاهده کرد که طبق انتظار، در هر کلاک (به جز کلاکهای ابتدایی و انتهایی که تنها یک دستور در حال اجرا دارند) هم زمان یک دستور در حال واکشی، یک دستور در حال خوانده شدن از حافظه و یک دستور در حال محاسبه و ذخیره است:

```
Time: 0 ns Iteration: 0 Instance: /pipeline_TB
            40 buff_op=xx, buff_waddr= x, raddrl= x, raddr2= x
40 op=xx, buff2_waddr= x, rdatal=( x, x), rda
                                                   x), rdata2=( x,
            40 waddr= x, wdatal=( x,
            60 buff_op=10, buff_waddr= 7, raddr1=10, raddr2=23
            80 buff_op=10, buff_waddr= 3, raddr1=23, raddr2= 1
            buff_op=10, buff_waddr=11, raddr1= 1, raddr2=23
                op=10, buff2_waddr= 3, rdatal=( -2, -2), rdata2=( 14,
           100 waddr= 7, wdatal=( 2,
                                       -6)
           120 buff_op=10, buff_waddr=27, raddr1=10, raddr2= 9
               op=10, buff2_waddr=11, rdatal=( 14, 9), rdata2=( -2, -2)
               waddr= 3, wdatal=( -10, -46)
           140 buff_op=00, buff_waddr= 2, raddr1= 7, raddr2=18
               op=10, buff2_waddr=27, rdatal=( 1, 2), rdata2=( -2, -35)
               waddr=11, wdata1=( -10, -46)
                buff_op=00, buff_waddr= 8, raddrl=27, raddr2=15
                op=00, buff2_waddr= 2, rdatal=( 2, -6), rdata2=(-60, -27)
               waddr=27, wdatal=( 68, -39)
           180
                buff_op=00, buff_waddr= 2, raddr1= 7, raddr2= 9
                op=00, buff2_waddr= 8, rdatal=( 68, -39), rdata2=( 23, -7)
                waddr= 2, wdatal=( -58, -33)
           200 buff_op=00, buff_waddr= 5, raddrl=11, raddr2=17
           200 op=00, buff2_waddr= 2, rdata1=( 2, -6), rdata2=( -2, -35)
200 waddr= 8, wdata1=( 91, -46)
           220 buff_op=01, buff_waddr= 6, raddrl= 1, raddr2= 8
               op=00, buff2_waddr= 5, rdatal=( -10, -46), rdata2=( 89, 54)
           220 waddr= 2, wdatal=( 0, -41)
```

```
240 buff_op=01, buff_waddr=22, raddr1=19, raddr2= 8
                    240 op=01, buff2 waddr= 6, rdatal=( 14, 9), rdata2=( 91, -46)
240 waddr= 5, wdatal=( 79, 8)
                    260 buff_op=01, buff_waddr=28, raddr1=31, raddr2= 5
                    260
                          op=01, buff2_waddr=22, rdatal=( -10, -51), rdata2=( 91, -46)
                    260 waddr= 6, wdatal=( -77, 55)
                    280 buff_op=01, buff_waddr=26, raddrl=15, raddr2= 2
                          op=01, buff2_waddr=28, rdatal=( 61, 6), rdata2=( 79, 8)
                          waddr=22, wdatal=(-101,
                    300 buff_op=01, buff_waddr=11, raddr1= 4, raddr2= 5
                    300
                           op=01, buff2_waddr=26, rdatal=( 23, -7), rdata2=( 0, -41)
                    300 waddr=28, wdatal=( -18,
                    320 buff_op=01, buff_waddr=15, raddr1=17, raddr2= 8
320 op=01, buff2_waddr=11, rdata1=( -49, 17), rdata2=( 79,
320 waddr=26, wdata1=( 23, 34)
                    340 buff_op=01, buff_waddr= 5, raddr1=20, raddr2= 5
                           op=01, buff2_waddr=15, rdatal=( 89, 54), rdata2=( 91, -46)
                    340 waddr=11, wdatal=(-128,
                    360 buff_op=xx, buff_waddr= x, raddrl= x, raddr2= x
360 op=01, buff2_waddr= 5, rdatal=( -1, -103), rdata2=( 79, 8)
360 waddr=15, wdatal=( -2, 100)
                    380 buff_op=xx, buff_waddr= x, raddrl= x, raddr2= x
                    380 op=xx, buff2 waddr= x, rdatal=( x, x), rdata2=( x, x)
380 waddr= 5, wdatal=( -80, -111)
# Break in Module pipeline_TB at E:/Documents/DSD-az/8/pipeline_TB.v line 14
```

مقادیر صحیح دستورات فوق توسط اکسل محاسبه شده و به شرح زیر هستند (بخش سبز رنگ):

Instruction	Op	WriteAddr	ReadAddr1	ReadAddr2	Result	Read1	Read2 💌	Re1	lm1	Re2	lm2	SumRe	SumIm	SubRe	SubIm	MulRe	Mullm
10001110101010111	01	00111	01010	10111	7	10	23	1	. 2	-2	-2	-1		3	4	. 2	2 -6
11000111011100001	02	00011	10111	00001	3	23	1	-2	-2	14	9	12	7	-16	-11	-10	O -46
11010110000110111	03	01011	00001	10111	11	. 1	23	14	9	-2	-2	12	7	16	11	-10	O -46
10110110101001001	04	11011	01010	01001	27	10	9) 1	. 2	-2	-35	-1	-33	3	37	68	3 -39
00000100011110010	05	00010	00111	10010	2	7	18	3 2	-6	-60	-27	-58	-33	62	21	-282	306
00010001101101111	06	01000	11011	01111	8	27	15	68	-39	23	-7	91	-46	45	-32	1291	1 -1373
00000100011101001	07	00010	00111	01001	2	7	9) 2	-6	-2	-35	0	-41	. 4	29	-214	4 -58
000010101011110001	08	00101	01011	10001	5	11	17	-10	-46	89	54	79	8	-99	-100	1594	4 -4634
01001100000101000	09	00110	00001	01000	6	1	8	14	. 9	91	-46	105	-37	-77	55	1688	3 175
01101101001101000	10	10110	10011	01000	22	19	8	-10	-51	91	-46	81	-97	-101	-5	-3256	-4181
01111001111100101	11	11100	11111	00101	28	31	5	61	. 6	79	8	140	14	-18	-2	4771	1 962
01110100111100010	12	11010	01111	00010	26	15	2	23	-7	0	-41	23	-48	23	34	-287	7 -943
01010110010000101	13	01011	00100	00101	11	. 4	5	-49	17	79	8	30	25	-128	9	-4007	7 951
01011111000101000	14	01111	10001	01000	15	17	8	89	54	91	-46	180	8	-2	100	10583	820
01001011010000101	15	00101	10100	00101	5	20	5	-1	-103	79	8	78	-95	-80	-111	745	-8145

مشاهده مى شود كه مقادير حساب شده توسط ما رول PIPELINE با مقادير فوق برابرند.