

گزارش آزمایش هفتم طراحی سیستمهای دیجیتال

گروه شش

اعضا:

احمد سليمي

هميلا ميلي

درنا دهقانی

شرح آزمایش

در این آزمایش میخواهیم یک UART یا UART کنیم. در این آزمایش میخواهیم یک Universal Asynchronous Receiver Transmitter کنیم. در بخش فرستنده این UART هر بار ۱۰ بیت ارسال می شود که بیت اول برای شروع، بیت دوم برای توازن، ۷ بیت بعدی برای داده و نهایتاً بیت آخر برای خاتمه ارسال می شوند. در بخش گیرنده این UART پس از دریافت بیت شروع، ۸ بیت بعدی یعنی توازن و داده به صورت سریالی دریافت شده و هر یک در ثباتی مجزا ذخیره می شوند.

ماژولها

Sender


ورودىها:

- rstN •
- elk •
- start: برای شروع ارسال برابر با ۱ می شود.
- data in: دادهای که قرار است ارسال شود.

خروجيها:

- s out: خروجی سریالی فرستنده.
- Sent: با اتمام ارسال، برابر با ۱ میشود.

FSM این فرستنده به شکل زیر است که توسط Modelsim تولید شده است:



این ماژول، فرستندهی UART است.

برای این ماژول، ۵ حالت مختلف داریم: idle, start, parity, send, stop

چون مدار ترتیبی است، از always block استفاده میکنیم که به لبه بالارونده کلاک و لبه پایینرونده ریست حساس است. در صورت ، شدن سیگنال rstN، فرستنده در حالت idle قرار میگیرد، اندیس داده برابر با ، میشود و خروجیها ، میشوند.

در غير اينصورت با لبه بالارونده كلاك، بر حسب حالتي كه در آن قرار داريم عمل ميكنيم:

- Idle: اگر ورودی start برابر با ۱ شده باشد، وارد حالت بعدی یعنی start می شویم، ورودی data_in در رجیستر data_in برابر با صفر می شوند. در غیر اینصورت اتفاقی رجیستر data قرار می گیرد و اندیس داده و خروجی sent برابر با صفر می شوند. در غیر اینصورت اتفاقی نمی افتد.
 - Start: بیت شروع که برابر با 1 است در خروجی سریالی قرار می گیرد و به حالت parity میرویم.
 - Parity: مقدار parity که برابر با حاصل xor بیتهای data است در خروجی سریالی قرار میگیرد و به حالت send میرویم.
- Send: بیتی که در اندیس data_index از رجیستر data قرار دارد، وارد خروجی سریالی می شود، اندیس داده یکی بیشتر می شود و اگر برابر با آخرین اندیس داده که ۶ است بشود، از حالت send خارج شده و به stop می رویم. در غیر اینصورت در همین حالت میمانیم.
- Stop: بیت پایان که برابر با ۱۰ است به خروجی سریالی می رود، به حالت idle بازمی گردیم و خروجی Stop: برابر با ۱ می شود، چون ارسال به پایان رسیده است.
 - اگر غیر از اینها بود وارد حالت idle می شویم.

کد وریلاگ این بخش به شکل زیر است:

Receiver


ورودىها:

- rstN
 - elk •
- s_in: ورودى سريالى.

خروجيها:

- Received: در صورت پایان گرفتن ورودیها، ۱ میشود.
- chack_parity: در صورت برابر parity ارسالی با parity داده ی گرفته برابر بود، ۱ می شود.
 - Data: دادهی گرفتهشده.

• FSM این گیرنده به شکل زیر است که توسط Modelsim تولید شده است:



این ماژول، گیرندهی UART است.

برای این ماژول ۴ حالت مختلف داریم: idle, parity, receive, stop

چون مدار ترتیبی است، از always block استفاده میکنیم که به لبه بالارونده کلاک و لبه پایینرونده ریست حساس است. در صورت ، شدن سیگنال rstN، فرستنده در حالت idle قرار میگیرد، اندیس داده برابر با ، میشود و خروجیها ، میشوند.

در غير اينصورت با لبه بالارونده كلاك، بر حسب حالتي كه در آن قرار داريم عمل ميكنيم:

- idle: اگر ورودی سریالی با بیت شروع یعنی ۱ برابر بود، وارد حالت parity می شویم و اندیس داده و خروجی ها برابر با ۰ می شوند. در غیر اینصورت اتفاقی نمی افتد.
- Parity: مقدار ورودی سریالی که parity ارسال شده است، در expected_parity قرار گرفته و به حالت receive میرویم.
- Receive: مقدار ورودی سریالی در اندیس data_index از رجیستر data قرار میگیرد، اندیس داده یکی بیشتر می شود و اگر برابر با آخرین اندیس داده که ۶ است بشود، از حالت send خارج شده و به stop می رویم. در غیر اینصورت در همین حالت میمانیم.
- Stop: به حالت idle بازمیگردیم و خروجی received برابر با ۱ می شود، چون گرفتن داده به پایان رسیده است.
 - اگر غیر از اینها بود وارد حالت idle میشویم.

کد وریلاگ این بخش به شکل زیر است:

Uart

ورودىها:

- rstN •
- elk •
- s_in •
- send •
- send_data •

خروجيها:

- s out •
- sent •
- received •
- received data •
- check receive parity •

این ماژول کلی آزمایش است و در آن برای هر یک گیرنده و فرستنده، یک شیء ساخته شده است. کد وریلاگ این بخش به شکل زیر است:

Top

در این ماژول به بررسی کارکرد این دستگاه میپردازیم. ابتدا از ماژول Uart دو شیء میسازیم.

برای تست اول، از فرستنده ی اول برای گیرنده ی دوم پیغام Hello را می فرستیم. برای تست دوم از فرستنده ی دوم برای گیرنده ی اول پیغام Bye را ارسال میکنیم و نتایج را در transcript و waveform مشاهده خواهیم کرد.

کد وریلاگ این بخش از مدار به شکل زیر است:

```
wire [6:0] string_2 [2:0];
assign string_2[2] = "B";
assign string_2[1] = "y";
assign string_2[0] = "e";
integer j;

intial begin


#90;
for (j = 3; j > 0; j = j - 1) begin


send_data_2 = string_2[j-1];
#10 send_2 = 1;
#20 send_2 = 0;

wait (sent_2);
$display("%c sent from U2", send_data_2);
wait (received_1);
$display("%c received by U1. check: %d", received_data_1, check_1);
end
end
end
end
end
```

Waveform

حاصل شبیه سازی ما ژول top به شکل زیر است:





```
add wave -position end sim:/top/j
VSIM 23> run 1000
# H sent from Ul
# H received by U2. check: 1
# B sent from U2
# B received by Ul. check: 1
# e sent from Ul
# e received by U2. check: 1
# y sent from U2
# y received by Ul. check: 1
# 1 sent from Ul
# 1 received by U2. check: 1
# e sent from U2
# e received by Ul. check: 1
# 1 sent from Ul
# 1 received by U2. check: 1
VSIM 24> run 1000
# o sent from Ul
# o received by U2. check: 1
# Break in Module top at E:/Documents/DSD-az/7/top.v line 42
```