



به نام خدا

دانشگاه شهید بهشتی

دانشکده مهندسی برق (کنترل و قدرت)

طراحی در سطح سیستم

مدرس: دکتر محمد جوادیان

تمرین سری سوم

موضوع: طراحی سیستم‌های دیجیتال با استفاده از

سیستم جنراتور متلب و FPGA

نیم سال دوم سال ۱۴۰۴-۱۴۰۵

موعد تحویل: شنبه ۱۸ خرداد ماه ۱۴۰۵

برای کار با تراشه ZYNQ حتما vivado2018.3 را نصب داشته باشید.



برای کار با سیستم جنراتور، متلب 2017a یا 2017b یا 2018a را نصب کنید.

احمد صمدپور

401249039

متلب با موفقیت به vivado لینک شد و از ise استفاده نشد


تمرین ۱: طراحی پایه با یک فیلتر میان گذر (MAC-Based FIR)





```
>> h = fir1(10,[0.1 0.9],'bandpass');
>> h
```



h =

```
0.0000    -0.0253    0.0000   -0.1271    0.0000    0.7965    0.0000   -0.1271    0.0000   -0.0253    0.0000
```



تمرین ۲: کنترل پیشرفته با MCode ایجاد ماشین حالت








تحلیل فرکانسی با FFT

۱. ایجاد سیگنال: در Simulink، یک سیگنال مرکب که شامل دو فرکانس ۵۰ هرتز و ۱۵۰ هرتز است یا نرخ نمونه‌برداری ۵۰۰ هرتز تولید کنید.

۲. اضافه کردن بلوک FFT: یک بلوک FFT 8.0 از کتابخانه Xilinx Blockset > Control Logic اضافه کنید. ورودی آن را از خروجی Gateway In خود تغذیه کنید و خروجی آن را به یک Gateway Out متصل کنید. تعداد نقاط FFT را روی 1024 تنظیم کنید.

۳. شبیه‌سازی: شبیه‌سازی را اجرا کنید. خروجی Gateway Out را در یک Scope در دامنه زمانی و یا استفاده از یک FFT Scope از Simulink > DPS System Toolbox در دامنه فرکانسی مشاهده کنید. انتظار می‌رود که دو پیک مجزا در فرکانس‌های ۵۰ و ۱۵۰ هرتز مشاهده کنید.






ساختن abs همانند کدهایی که در dsp برای مشاهده fft استفاده میشد


$$Y = \sqrt{a^2 + b^2}$$

۱. محاسبه ضرایب فیلتر: از FDATool (Filter Design & Analysis Tool) در MATLAB استفاده کنید تا یک فیلتر FIR پایین‌گذر یا فرکانس قطع ۰.۲ (معادل ۱۰۰ هرتز) و مرتبه ۱۰ طراحی کنید.
۲. مقداردهی به بلوک: FIR Compiler یک بلوک FIR Compiler 7.2 به مدل اضافه کنید. ضرایب به‌دست‌آمده از FDATool را به آن بدهید. یا استفاده از این بلوک، نه‌تنها مقداردهی اولیه انجام می‌شود، بلکه قابلیت استفاده از منابع بهینه (Pipeline) نیز به صورت خودکار در اختیار شما قرار می‌گیرد.
۳. تولید و ارزیابی IP: روی System Generator دابل کلیک کنید. در زبانه Generation، گزینه Create IP را بزنید. سپس دکمه Generate را بزنید.
۴. ادغام در ویو: پروژه تولید شده را در Vivado باز کنید. خروجی به عنوان یک هسته IP پکیج کامل و قابل استفاده در مسیرهای دیتا یا رابط AXI4-Stream قابل مشاهده است.




System
Generator





▼	User Repository (o:ip_filter_ip)				
▼	System Generator for DSP				
	⚡ fir_filter		Beta	Included	User_Company:SysGen:fir...
▼	Vivado Repository				
▼	AXI Infrastructure				
	⚡ AXI Protocol Firewall	AXI4	Production	Included	xilinx.com:ip:axi_firewall:1.0
▼	Digital Signal Processing				
▼	Filters				
	⚡ FIR Compiler	AXI4-Stream	Production	Included	xilinx.com:ip:fir_compiler:7.2
▼	Embedded Processing				



Project Summary x IP Catalog x fir_filter_0.vho x

o:/New folder/IP_FIR_FILTER/create_ip_with_sysgen/create_ip_with_sysgen.srcs/sources_1/ip/fir_fi



```

55 COMPONENT fir_filter_0
56 PORT (
57     gateway_in : IN STD_LOGIC_VECTOR(15 DOWNTO 0);
58     clk : IN STD_LOGIC;
59     gateway_out : OUT STD_LOGIC_VECTOR(31 DOWNTO 0);
60     gateway_out1 : OUT STD_LOGIC_VECTOR(0 DOWNTO 0);
61     gateway_out2 : OUT STD_LOGIC_VECTOR(0 DOWNTO 0)
62 );
63 END COMPONENT;
64 -- COMP_TAG_END ----- End COMPONENT Declaration -----
65
66 -- The following code must appear in the VHDL architecture
67 -- body. Substitute your own instance name and net names.
68
69 ----- Begin Cut here for INSTANTIATION Template ----- INST_TAG
70 your_instance_name : fir_filter_0
71 PORT MAP (
72     gateway_in => gateway_in,
73     clk => clk,
74     gateway_out => gateway_out,
75     gateway_out1 => gateway_out1,
76     gateway_out2 => gateway_out2
77 );
78 -- INST_TAG_END ----- End INSTANTIATION Template -----
79
80

```

تمرین ۴: یکپارچه‌سازی و تست نهایی (پروژه نهایی)

در این گام نهایی، شما یک سیستم کامل (کانال ارتباطی آزمایشی) را با همکاری ماژول‌های قبلی طراحی می‌کنید و آن را به بورد واقعی متصل می‌کنید.

بخش ۱: معماری کامل

یک زیرسیستم **Xilinx Subsystem** ایجاد کنید که شامل زنجیره کامل زیر باشد:


۱. **Generator**: مولد سیگنال (با استفاده از ترکیب دو موج سینوسی).


۲. **Controller**: بلوک MCode برای مدیریت داده‌ها. و نیز resource sharing برای FFT.

۳. **FFT**: آنالیز فرکانسی با خروجی dout_valid معتبر بودن داده خروجی را تایید می‌کند

۴. **FIR Compiler**: فیلتر پایین‌گذر برای حذف نویزهای فرکانس بالا.

بخش ۲: با اعمال ورودی و نمایش خروجی روی اسیلوسکوپ صحت عملکرد را بررسی نمایید.





```

function [fft_in, dout_valid] = x1max(x_in, filt_out,threshold)

if x_in > threshold || x_in < -threshold
    din_valid = 1;
else
    din_valid = 0;
end

if x_in > threshold || x_in < -threshold
    sel = 1;
else
    sel = 0;
end

fft_busy = 0;

if din_valid == 1 && fft_busy == 0

    if sel == 0
        fft_in = x_in;
    else
        fft_in = filt_out;
    end

    dout_valid = 1;

else

    fft_in = 0;
    dout_valid = 0;

end

```

