مرداد ۱۴۰۳



## پیشگزارش آزمایش شمارهٔ ۸ آزمایشگاه مدارمنطقی هدف: «آشنایی با ALU، ثباتها و گذرگاههای داده»

امیرحسین محمّدزاده ۴۰۲۱۰۶۴۳۴ \*\*\*\*\* کسری منتظری ۴۰۲۱۰۶۵۷۵

استاد مربوطه : دکتر انصاری – دستیار آموزشی : جناب آقای پورعاشوری

## • لوازم و قطعات مورد نیاز:


برد بورد - یک عدد تراشهٔ 74181 ALU - دو عدد تراشهٔ رجیستر ۴ بیتی 74175 - دو عدد تراشهٔ مالتیپلکسر 74 بورد - یک تراشهٔ 7432 OR - یک تراشهٔ 7408 AND - یک تراشهٔ 7408 AND میه ورودی 7411 AND سه ورودی 7411

## • توضيحات:

• در این آزمایش، میخواهیم مداری طرح کنیم که شامل دو عدد رجیستر A و B (۴ بیتی) باشد و همچنین با دادن کدهای مختلف به ALU ، بتوانیم اعمال مختلفی روی ورودیها اعمال کنیم. ابتدا تراشهٔ ALU را مورد

بررسی قرار میدهیم. از تراشهٔ 74181 برای ALU استفاده شده است؛ پایههای این تراشه را در شکل روبرو، و جدول عملیاتهایی که بر اساس بیتهای select روی operand ها صورت میگیرد را در زیر مشاهده میکنید:

این ALU از دو نوع مجموعه عملیات arithmetic و logic یشتیبانی میکند.




	Mode	Select		Activ	ve LOW Operands	Active HIGH Operands				
	Inp	uts			& F <sub>n</sub> Outputs	& F <sub>n</sub> Outputs				
				Logic	Arithmetic (Note 2)	Logic	Arithmetic (Note 2)			
S3	<b>S2</b>	S1	S0	(M = H)	(M = L) (C $_{n}$ = L)	(M = H)	$(\mathbf{M}=\mathbf{L})\ (\mathbf{C_n}=\mathbf{H})$			
L	L	L	L	Ā	A minus 1	Ā	A			
L	L	L	Н	AB	AB minus 1	$\overline{A} + \overline{B}$	A + B			
L	L	Н	L	$\overline{A} + \overline{B}$	AB minus 1	ĀB	$A + \overline{B}$			
L	L	Н	Н	Logic 1	minus 1	Logic 0	minus 1			
L	Н	L	L	$\overline{A} + \overline{B}$	A plus $(A + \overline{B})$	AB	A plus AB			
L	Н	L	Н	B	AB plus $(A + \overline{B})$	B	(A + B) plus AB			
L	Н	Н	L	$\overline{A} \oplus \overline{B}$	A minus B minus 1	A ⊕ B	A minus B minus 1			
L	Н	Н	Н	$A + \overline{B}$	$A + \overline{B}$	AΒ	AB minus 1			
Н	L	L	L	A B	A plus (A + B)	A + B	A plus AB			
Н	L	L	Н	A ⊕ B	A plus B	$\overline{A} \oplus \overline{B}$	A plus B			
Н	L	Н	L	В	$\overline{AB}$ plus $(A + B)$	В	(A + B) plus AB			
Н	L	Н	Н	A + B	A + B	AB	AB minus 1			
Н	Н	L	L	Logic 0	A plus A (Note 1)	Logic 1	A plus A (Note 1)			
Н	Н	L	Н	AB	AB plus A	$A + \overline{B}$	(A + B) plus A			
Н	Н	Н	L	AB	AB minus A	A + B	(A + B) plus A			
Н	Н	Н	н	Α	Α	Α	A minus 1			
Note 1: Eac	lote 1: Each bit is shifted to the next most significant position.									

Note 1: Each bit is shifted to the next most significant position.


Note 2: Arithmetic operations expressed in 2s complement notation.

همچنین در این آزمایش باید از دو عدد تراشهٔ رجیستر (ثبات) ۴ بیتی استفاده کنیم که در واقع تراشهای شامل ۴ عدد D-FF نیاز داریم که از تراشهٔ 74175 استفاده میکنیم.



با توجه به اینکه، باید جدول زیر را پیاده کنیم، نیاز به این داریم که ورودی رجیستر را بتوانیم یا از ورودی بخوانیم یا از درگاه خروجی ALU تنظیم کنیم. پس برای هر رجیستر نیاز به یک تراشهٔ 74157 (شامل X 2:1-MUX) داریم.


74157 Quad 2-1 Line Data Multiplexers



جدول حالتها را در جدول زیر بدست میآوریم: (بخش سمت چپ جدول، مربوط به صورت سوال است)

شمارنده	خروجی ALU			S <sub>MUX-A</sub>	S <sub>MUX-B</sub>	М	S <sub>3</sub>	S <sub>2</sub>	S <sub>1</sub>	S <sub>0</sub>
1	A	<b>←</b>	DATA1	0	0	0	0	0	0	0
2	В	<b>←</b>	DATA2	1	1	1	1	0	1	0
3	A	<b>←</b>	ADD(A,B)	1	0	0	1	0	0	1
4	A	<b>—</b>	DEC(A)	1	0	0	0	1	1	1
5	A	<b>←</b>	A	1	0	0	0	0	0	0
6	A	<b>←</b>	В	1	0	1	1	0	1	0
7	A	<b>←</b>	XNOR(A,B)	1	0	1	1	0	0	1

## مدار پروتئوس این آزمایش را به صورت زیر بستهایم:



لازم به ذکر است که به تعدادی گیت AND، NOT ورودی و ۳ ورودی، و نیز OR نیاز داریم که نیاز به استفاده از Triple 3-IN AND) ، تراشهٔ Quad 2-IN AND) ، تراشهٔ Triple 3-IN AND) ، تراشهٔ Quad 2-IN OR) ، تراشهٔ Quad 2-IN OR)، داریم.