



影响流水线的因素


1. 结构相关(资源冲突) 2. 数据相关(数据冲突)

3. 控制相关(控制冲突)

王道考研/CSKAOYAN.COM







影响流水线的因素 暂停相关指令 结构相关(资源冲突): 多条指令争用同一资源 资源重复配置 硬件stall — 根据指令流程图分析耗时 暂停相关指令 软件NOP 数据相关(数据冲突): 后续指令需要用到之 影响因素 数据旁路技术 前指令的执行结果 编译优化, 调整指令顺序 分支预测 控制相关(控制冲突): 预取两个方向的指令 遇到转移指令和其它改 变PC值的指令时发生 加快和提前形成条件码 提高转移方向的猜准率 王道考研/CSKAOYAN.COM 8

## 流水线的分类

1. 部件功能级、处理机级和处理机间级流水线

根据流水线使用的级别的不同,流水线可分为部件功能级流水线、处理机级流水线和处理机间流水线。 部件功能级流水就是将复杂的算术逻辑运算组成流水线工作方式。例如,可将浮点加法操作分成求阶 差、对阶、尾数相加以及结果规格化等4个子过程。

处理机级流水是把一条指令解释过程分成多个子过程,如前面提到的取指、译码、执行、访存及写回5 个子过程,

处理机间流水是一种宏流水,其中每一个处理机完成某一专门任务,各个处理机所得到的结果需存放 在与下一个处理机所共享的存储器中。

2. 单功能流水线和多功能流水线

按**流水线可以完成的功能**,流水线可分为单功能流水线和多功能流水线。 **单功能流水线**指只能实现一种固定的专门功能的流水线;

多功能流水线指通过各段间的不同连接方式可以同时或不同时地实现多种功能的流水线。

王道考研/CSKAOYAN.COM

9

# 流水线的分类

3. 动态流水线和静态流水线

按同一时间内各段之间的连接方式,流水线可分为静态流水线和动态流水线。

静态流水线指在同一时间内,流水线的各段只能按同一种功能的连接方式工作。

动态流水线指在同一时间内,当某些段正在实现某种运算时,另一些段却正在进行另一种运算。这样 对提高流水线的效率很有好处, 但会使流水线控制变得很复杂。


4. 线性流水线和非线性流水线


按流水线的各个功能段之间是否有反馈信号,流水线可分为线性流水线与非线性流水线。


**线性流水线**中,从输入到输出,每个功能段只允许经过一次,不存在反馈回路。


非线性流水线存在反馈回路,从输入到输出过程中,某些功能段将数次通过流水线,这种流水线 适合进行线性递归的运算。

王道考研/CSKAOYAN.COM









## 影响流水线的因素

#### 2. 数据相关(数据冲突)

STORE

14

例题. 假设某指令流水线采用"按序发射,按序完成"方式,没有采用转发技术处理数据相关, 并且同一寄存器的读和写操作不能在同一个时钟周期内进行。若高级语言程序中某赋值语句为 x=a+b,  $x \sim a$ 和b均为int型变量,它们的存储单元地址分别表示为 $[x] \sim [a]$ 和[b]。该语句对应 的指令序列及其在指令流中的执行过程如下图所示。

I1 LOAD R1, [a] ([a]) —> R1 R2, [b] 12 LOAD  $([b]) \longrightarrow R2$ ADD R1, R2 13 (R1) + (R2) -> R2

I3与I1和I2存在数据相关,

R2, [x] 则这4条指令执行过程中13的ID段和14的IF段被阻塞的原因各是什么? I4和I3存在数据相关。

	时间单元														
指令	1	2	3	4	5	6	7	8	9	10	11	12	13	14	
I <sub>1</sub>	IF	ID	EX	M	WB										
I <sub>2</sub>		IF	ID	EX	М	WB									
I <sub>3</sub>			IF				ID	EX	M	WB					
I <sub>4</sub>							IF				ID	EX	M	WB	

(R2) -> [x]

王道考研/CSKAOYAN.COM

15

## 影响流水线的因素

### 2. 数据相关(数据冲突)

数据的基本操作:读(R)、写(W) 冲突的基本类型: RAW、WAR、WAW

注: "按序发射,按序完成"时,只可能出现RAW相关。 **RAW** 

I1: ADD R5, R2, R4; (R2)+(R4) -> R5

12: ADD R4, R5, R3; (R5)+(R3) -> R4

WAR

I1: STA M, R2; (R2) -> M,M为主存单元 乱序发射,编写程序的时候希望I1在I2前完成,

但优化手段导致12在11前发射。 12: ADD R2, R4, R5; (R4)+(R5) ->R2

WRW

I1: MUL R3, R2, R1; (R2)\*(R1)->R3 存在多个功能部件时,后一条指 令可能比前一条指令先完成。 12: SUB R3, R4, R5; (R4)-(R5)->R3

王道考研/CSKAOYAN.COM







@王道论坛



@王道计算机考研备考 @王道咸鱼老师-计算机考研 @王道楼楼老师-计算机考研



@王道计算机考研

知乎

※ 微信视频号



@王道计算机考研

@王道计算机考研

@王道在线