# 中国科学院大学《计算机体系结构基础(研讨课)》实验报告

姓名 艾华春,李霄宇,王敬华

学号	2022K8009916011,	2022K8009929029.	2022K8009925009
----	------------------	------------------	-----------------

实验项目编号 3 实验名称

在流水线中添加普通用户态指令

# 一、 逻辑电路结构与仿真波形的截图及说明

- 算数逻辑运算和乘除类运算指令添加。
  - 1. 首先添加算数逻辑运算数据通路

首先对逻辑信号进行译码操作,得到各个指令的信号(ID 阶段)

```
assign inst_slti = op_31_26_d[6'h00] & op_25_22_d[4'h8];
assign inst_sltui = op_31_26_d[6'h00] & op_25_22_d[4'h9];
assign inst_andi = op_31_26_d[6'h00] & op_25_22_d[4'hd];
assign inst_ori = op_31_26_d[6'h00] & op_25_22_d[4'he];
assign inst_xori = op_31_26_d[6'h00] & op_25_22_d[4'hf];
assign inst_sll_w = op_31_26_d[6'h00] \& op_25_22_d[4'h0] \& op_21_20_d[2'h1] \& op_21_20_
                         op_19_15_d[5'h0e];
assign inst_srl_w = op_31_26_d[6'h00] & op_25_22_d[4'h0] & op_21_20_d[2'h1] &
                         op_19_15_d[5'h0f];
op_19_15_d[5'h10];
assign inst_pcaddul2i = op_31_26_d[6'h07] & ~id_inst[25];
assign inst_mul_w = op_31_26_d[6'h00] \& op_25_22_d[4'h0] \& op_21_20_d[2'h1] \& op_21_20_
                         op_19_15_d[5'h18];
assign inst_mulh_w = op_31_26_d[6'h00] & op_25_22_d[4'h0] & op_21_20_d[2'h1] &
                         op_19_15_d[5'h19];
assign inst_mulh_wu= op_31_26_d[6'h00] & op_25_22_d[4'h0] & op_21_20_d[2'h1] &
                         op_19_15_d[5'h1a];
assign inst_div_w = op_31_26_d[6'h00] & op_25_22_d[4'h0] & op_21_20_d[2'h2] &
                         op_19_15_d[5'h00];
assign inst_mod_w = op_31_26_d[6'h00] \& op_25_22_d[4'h0] \& op_21_20_d[2'h2] \& op_25_22_d[4'h0] \& op_25_22_d[4'h0] \& op_25_21_20_d[2'h2] \& op_25_22_d[4'h0] \& op_25_2[4'h0] \& op_25_2[4
                         op_19_15_d[5'h01];
assign inst_div_wu = op_31_26_d[6'h00] & op_25_22_d[4'h0] & op_21_20_d[2'h2] &
                         op_19_15_d[5'h02];
assign inst_mod_wu = op_31_26_d[6'h00] & op_25_22_d[4'h0] & op_21_20_d[2'h2] &
                        op_19_15_d[5'h03];
```

然后根据各条指令的需求,分别对应各条指令需要的 alu 操作数

```
assign id_alu_op[ 4] = inst_and | inst_andi;
assign id_alu_op[ 5] = inst_nor;
assign id_alu_op[ 6] = inst_or | inst_ori;
assign id_alu_op[ 7] = inst_xor | inst_xori;
assign id_alu_op[ 8] = inst_slli_w | inst_sll_w;
assign id_alu_op[ 9] = inst_srli_w | inst_srl_w;
assign id_alu_op[10] = inst_srai_w | inst_sra_w;
assign id_alu_op[11] = inst_lu12i_w;
assign id_alu_op[12] = inst_mul_w;
assign id_alu_op[13] = inst_mulh_w;
assign id_alu_op[14] = inst_mulh_wu;
assign id_alu_op[15] = inst_div_w;
assign id_alu_op[16] = inst_div_w;
assign id_alu_op[17] = inst_mod_w;
assign id_alu_op[18] = inst_mod_w;
assign id_alu_op[18] = inst_mod_wu;
```

注意,此处对 alu 进行乘除法拓展,已经扩展为 19 位数,其中 alu[18:12] 为乘除法运算的 alu 操作码接着,还需要更新 ID 模块中对 alu 源操作数的选择,并且为了前递处理流水线冲突,还需要更新指令使用寄存器 1 或(和)寄存器 2 的信号

```
assign id_src1_is_pc = inst_jirl | inst_bl | inst_pcaddul2i;
assign id_src2_is_imm = inst_slli_w |
                      inst_srli_w |
                      inst_srai_w |
                      inst_addi_w |
                      inst_ld_w |
                      inst_st_w |
                      inst_lu12i_w|
                      inst_jirl |
                      inst_bl
                      inst_pcaddul2i|
                      inst_andi |
                      inst_ori |
                       inst_xori |
                      inst_slti |
                      inst_sltui |
                      inst_ld_b |
                       inst_ld_h |
                       inst_ld_bu |
                       inst_ld_hu |
                       inst_st_b |
                       inst_st_h;
```

最后,只需要更新各条指令需要的立即数格式,并且修改各个模块之间通信的总线位宽即可

# 2. 实现对 alu 模块的修改,使其能够实现乘除法运算

首先,在 alu 中引入节拍 clk,并且引入 complete 信号用于标识运算结束,这样可以使 alu 运算在节拍上与流水线一致,并且一个节拍运算完成不了的情况下(切分成两级流水结构的乘法器或者除法器模块),可以进行流水线阻塞来进行等待。

在 EX 阶段实例化 alu, 并且实现一个节拍运算完成不了的情况(切分成两级流水结构的乘法器或者除法器模块),可以进行流水线阻塞来进行等待。这里要尤其注意接口位宽的定义,防止疏忽出错。

```
alu u_alu(
                (clk
   .clk
                         ),
   .resetn
                (resetn ),
                (ex_alu_op ),
   .alu_op
   .alu_src1
                (ex_alu_src1 ),
   .alu_src2
                (ex_alu_src2),
   .alu_result
                (ex_alu_result),
   .complete
                (alu_complete)
);
assign ex_ready_go = alu_complete;//等待alu完成运算
```

接着,在 alu 中实现乘法器模块和除法器模块的实例化,其中的使能信号对应如下:

```
Wallace_Mul u_mul(
   .mul_clk(clk),
   .resetn(resetn),
   .mul_signed(op_mulh|op_mul),
   .A(alu_src1),
   .B(alu_src2),
   .result(mul_result)
);
   Div u_div(
   .div_clk(clk),
   .resetn(resetn),
   .div(div_en),
   .div_signed(op_mod | op_div),
   .x(alu_src1),
   .y(alu_src2),
   .s(div_result),
   .r(mod_result),
   .complete(div_complete)
);
   assign mul_en = op_mul | op_mulh | op_mulhu;
   assign div_en = op_mod | op_modu | op_div | op_divu;
```

## 最后对 result 的选择器进行更新即可

```
assign alu_result = ({32{op_add|op_sub}}  & add_sub_result)
           | ({32{op_slt
                          }} & slt_result)
           | ({32{op_sltu }} & sltu_result)
           | ({32{op_and }} & and_result)
           | ({32{op_nor
                          }} & nor_result)
           | ({32{op_or
                          }} & or_result)
           | ({32{op_xor} }} & xor_result)
           | ({32{op_lui
                          }} & lui_result)
           | ({32{op_sll
                          }} & sll_result)
           | ({32{op_mod|op_modu}}  & mod_result)
           | ({32{op_div|op_divu}} & div_result)
           | ({32{op_mul
                          }} & mul_result[31:0])
           | ({32{op_mulh|op_mulhu}} & mul_result[63:32]);
```

# 3. 实现乘法器和除法器

乘法器构建的华莱士树一共有六层,每层华莱士树中的加法器是并行的。故考虑在 3 4 层加法器中做流水 线分割,使得两级流水线的操作时长差异较小。对于除法器就简单的多了,采用恢复余数迭代除法器,当 counter == 6'd33 的时候发送运算完成信号。

注:实际上乘法器和除法器的具体内容并不是我本人设计的,而是参考了互联网上的一些博客/github来源内容以及 chatgpt 进行的代码修改以适应本实验的使用环境。这样做的初衷是作为调用 Xilinx IP 核的一

个平替(因为此次实验本来就允许调用 Xilinx IP),本来也没有想要通过这个获得额外的加分,只是想要简单了解一下乘除法的底层运算机制。

### • 转移指令添加。

1. 首先添加无符号数和有符号数小于比较结果的数据通路 无符号数比较直接使用 < 进行判断,有符号数比较先将操作数转换成 signed 在进行比较。

```
assign rj_ltu_rd = (rj_value < rkd_value);
//无符号数比较: GR[rj]小于GR[rd]
assign rj_lt_rd = ($signed(rj_value) < $signed(rkd_value)); //有符号数比较: GR[rj]小于GR[rd]
```

#### 2. 再据此补全跳转条件

blt 和 bltu 可直接使用 rj ltu rd 和 rj lt rd 作为跳转条件, bge 和 bgeu 则直接将二者取反即可。

### 3. 跳转地址复用

新添加的四个跳转指令跳转地址可直接复用 beq 等指令的控制逻辑。

### • 访存指令添加。

1. 添加访存操作类型的数据通路

在 ID(译码)阶段添加判断当前的 load 或 store 操作的类型,包括是否无符号扩展,数据的位宽。并将相应的信号沿着流水级传递到 MEM(访存)阶段。

```
assign id_op_st_ld_b = op_25_22[1:0] == 2'd0; // 位宽为1 byte
assign id_op_st_ld_h = op_25_22[1:0] == 2'd1; // 位宽为2 byte
assign id_op_st_ld_u = op_25_22[3]; // 无符号数扩展
```

2. 添加从 EX 到 MEM 访存地址最低两位传递数据通路

在 EX 到 MEM 的传递的数据中添加访存地址的最低两个 bit,使得 MEM 阶段可以获取到从 sram 中取 出来 1 字节的数据内部的偏移。

3. 在 load 操作的结果处添加多路选择器(在访存流水级)

首先,通过操作的数据位宽和访存地址来选择出从 sram 中输出的的数据的有效部分。

然后根据有符号扩展还是无符号数扩展,对结果进行扩展,最终得到可以写入目的寄存器(rd)的结果mem result。

```
// mem_op_st_ld_b, mem_op_st_ld_h 分别表示数据位宽为1byte和2byte
// mem_op_st_ld_u 表示数据进行无符号数扩展(即0扩展)
// ~mem_op_st_ld_u & mem_byte_result[7] 或~mem_op_st_ld_u & mem_half_result[15] 表示符号位
assign mem_result
= mem_op_st_ld_b ? ({{24{~mem_op_st_ld_u & mem_byte_result[7]}}, mem_byte_result[7:0]}):
    mem_op_st_ld_h ? ({{16{~mem_op_st_ld_u & mem_half_result[15]}}, mem_half_result[15:0]}):
    mem_word_result;
```

4. 在 store 操作中传递给data\_sram的信号处添加选择器

首先,根据访存的位宽和地址,通过多路选择和移位操作确定字节使能信号。

确定字节使能后,生成写入数据。不需要将数据进行移动,而是仅仅根据数据长度,对有效部分进行复制连接操作,确保数据在写入时能拿到有效的数据。

- 二、 实验过程中遇到的问题、对问题的思考过程及解决方法(比如 RTL 代码中出现的逻辑 bug,逻辑仿真和 FPGA 调试过程中的难点等)
- data\_sram 写使能 bug。一开始时有符号数的比较条件尝试不使用类型转换的方法去写一个有符号数比较器。

仿真时发现跳转出错,再波形图中擦好看发现 signed\_cmp 变量出现问题,仔细查看发现 GR[rj] 为负而 GR[rd] 为正时以及 GR[rj] 为正而 GR[rd] 为负时赋值反了,于是干脆就直接改用类型转换的方法做有符号数比较了。

```
assign rj_lt_rd = ($signed(rj_value) < $signed(rkd_value)); //有符号数比较: GR[rj]小于GR[rd]
```


• data sram 写使能 bug。在仿真中,在 load 指令中,写入寄存器的结果与标准结果不一致。

然后在波形图中查看从 sram 直接返回的数据,发现同样与标准结果不一致,于是排除是新添加的 load 多路选择器的问题。

进而在反汇编代码中,发现在 load 指令前,有一条 store 指令,地址相同。于是在波形图中查看相关波形,发现该指令 ex 阶段的 sram 写使能没有拉高,再回溯到 id 阶段,发现是 mem 写使能中,不同种类的 load 之间的逻辑连接错写成与,导致不能向 sram 写入数据。

```
// assign id_mem_we = inst_st_w & inst_st_b & inst_st_h & id_valid;
assign id_mem_we = (inst_st_w | inst_st_b | inst_st_h) & id_valid;
```

• 模块之间通信位宽定义错误。错误的现象表现为 debug\_pc 信号一直为 0, 虽然一直在运行, 最后只能暂停仿真。观察仿真的波形可以发现一些信号的值为高阻态 Z, 这说明一些信号在运行的时候丢失或者没有进行定义, 如图所示。追根溯源发现是 exe 阶段的信号总线位宽定义出错, 导致不能收到返回数据, 修改之后即可正常。



• alu 乘法器模块嵌入错误。报错如下。



分析可知,报错的地方来自于 alu 没有及时的返回乘法运算的结果,这是因为 alu 乘法器需要两个周期进行运算,因此需要阻塞流水线进行等待。添加在 EX 模块中的等待即可:

assign ex\_ready\_go = alu\_complete;//等待alu完成运算