中国科学院大学《计算机体系结构基础(研讨课)》实验报告


姓名 艾华春,李霄宇,王敬华

学号		2022K8009916011,2022K8009929029,2022K8009925009	
实验项目编号	5	实验名称	AXI 总线接口设计

一、 逻辑电路结构与仿真波形的截图及说明

- 取值模块添加 sram 总线支持。
 - 1. 在 pre if 级发送访存请求


相比于之前的设计,调整发送请求的时机。在类 sram 总线上连续读时,为了控制已发送请求但未响应的事务累积以简化设计,主方在上一个请求未响应之前,拉低 req 信号来暂停发送新事物的请求。



如时序图中所示,在发送第一个请求后(第一个红色方框),主动拉低 req 信号,等到数据相应握手成功后,立即拉高 req 请求信号,准备发送新事务的请求。

2. pre if 级与 if 级的握手信号

```
assign if_allowin = ~if_valid
	| if_ready_go & id_allowin ; // if与id级握手成功
assign pre_if_readygo = pre_if_reqed_reg // pre_if级已经与sram握手成功
	|inst_sram_req & inst_sram_addr_ok; // pre_if级刚好与sram握手成功
assign to_if_valid = resetn;
```




如时序图所示,在 if 级与 id 级完成握手后,立即拉高 if 的 alloin 信号。

pre_if 级的 req 信号与 inst_sram_addr_ok完成握手后,立即拉高 pre_if 级的 readygo 信号。
pre_if 级与 if 级完成握手后,数据由 pre_if 级传递给 if 级,相应的握手信号在下一个 clk 双双拉低。

3. 在 pre_if 就返回请求的指令,(此时 if_allowin = 0)

在 pre_if 级设置一个指令缓存,保存这个已经取回但无法进入 if 级的指令码。

```
always @(posedge clk) begin // pre if 已经发出请求,且没有进入if级
 if(~resetn)
                         // 同时可以表明, 当前inst_sram返回的指令是属于pre_if级的, 而不是if级的
     pre_if_reqed_reg <= 1'b0;</pre>
 else if(pre_if_readygo && if_allowin) // move forward to if
     pre_if_reqed_reg <= 1'b0;</pre>
 else if(inst_sram_req && inst_sram_addr_ok) // 握手成功,且不能进入if级
     pre_if_reqed_reg <= 1'b1;</pre>
end
always @(posedge clk) begin
 if(~resetn)begin
     pre_if_ir_valid <= 1'b0;</pre>
    pre_if_ir <= 32'b0;</pre>
 end
 else if( inst_sram_data_ok // 指令返回
            & pre_if_reqed_reg // pre if 已经发出请求,且没有进入if级
                            // 不能进入if级
           & ~if_allowin
            & ~inst_cancel) begin
     pre_if_ir_valid <= 1'b1;</pre>
     pre_if_ir <= inst_sram_rdata;</pre>
 end
 else if(if_allowin & pre_if_readygo)begin
     pre_if_ir_valid <= 1'b0;</pre>
 end
end
```



如图,在 pre if 与 sram 地址握手成功后,但是 if_allowin = 0,不能进入 if 级,则在下一个 clk 拉高 pre_if_reqed_reg 信号,表示 pre if 级当前已经发送了一条请求,且如果此时返回指令,则是对应 pre if 级的 pc,而不是 if 级的。

当 if 级的 allowin 拉高以后, pre if 级的指令缓存则传递给 if 级的指令缓存。

4. if 级接受到指令,但是 id 级还不让进入

与上一个问题一样,在 if 级同样设置一个指令缓存,来暂存返回的指令。

5. 异常清空流水线

当需要清空流水线时,或者跳转有效时,首先将 if 和 pre if 级的指令缓存的 valid 信号置低。

新增一个触发器 inst_cancel,如果 if 级或者 pre_if 级有已经发出请求,但是没有返回的事务,则将该触发器拉高,等到请求返回后,把他拉低。

并且使用该信号拉低 vaild 信号。达到丢弃该返回的指令的目的。

• 访存模块添加 sram 总线支持。

1. req 信号的实现

req 信号的实现使用的不是类似于 if 阶段的缓存技术,这里是通过阻塞的方式实现的: 只有当 mem 流水级允许进入的时候才会触发 req 信号发出,这样可以有效的避免一些很麻烦的问题(虽然会对流水级的效率产生一点点的影响)。

此外,在流水线中有"异常"出现的时候,此时由于要清空流水线,也不能忘记将 req 信号置为 0,否则将会导致发送错误的读写信号。

```
assign data_sram_req = ex_mem_req & mem_allowin;

assign ex_mem_req = (ex_res_from_mem | ex_mem_we) & ex_valid
& ~mem_excep_en & ~mem_ertn_flush // mem级有异常
& ~ex_excep_en & ~ex_ertn_flush // ex级有异常
& ~flush; // wb级报出异常
```

2. 其他信号的实现

addr、wstrb 和 wdata 基本上可以继承之前的信号,此处不再赘述

data_sram_wr 信号使用译码级流水级生成的写使能信号,有写使能时为 1,写使能,没有的时候直接置为 0,作为读信号

data sram size 信号只需要配合不同的访存指令进行选择即可。

```
|{4{ex_op_st_ld_h}} & (ex_data_sram_addr[1] ? 4'b1100 :
        4'b0011) // st.h
|{4{ex_op_st_ld_w}} & 4'b1111;// st.w
```

3. readygo 的调整

引入了握手信号后,EX 阶段的 ready_go 信号不再仅仅与 ALU 是否完成当前计算的 alu_complete 有关,暂不考虑需要使用 ALU 类的指令的情况,可分为如下两种情况讨论:

当前无访存需求时 ready go 可放心置为 1;

当前有访存请求时,需要握手成功后才允许流向下一流水级。

故将 ready_go 信号调整如下:

```
assign ex_ready_go = alu_complete &
(~data_sram_req | data_sram_req & data_sram_addr_ok);
```

同理, mem 级流水级的 readygo 信号也需要进行类似的调整:


当没有访存需求的时候,可以置为1;

当有访存请求的时候,需要等待 data sram data ok 信号才能保证 mem 流水级的任务完成。

```
assign mem_ready_go = ~mem_sram_requed
| mem_sram_requed & data_sram_data_ok;
```

● 添加 AXI 总线支持。

1. 读请求和读响应



分别用两个独立的状态机来控制读请求和读响应通道的行为。

(a) 读请求通道

当读请求和写请求状态机都处于 wait 状态时,拉高两个类 SRAM 从方的 addr_ok 信号,表示可以接受读请求和写请求。

```
assign inst_sram_addr_ok = ar_current_state == AR_WAIT && aw_current_state == AW_WAIT; assign data_sram_addr_ok = ar_current_state == AR_WAIT && aw_current_state == AW_WAIT;
```

如果在 AR_WAIT 中同时接受到数据读请求和指令读请求,则将指令读请求的地址暂存起来。在 AR_DATA_SEND 阶段将数据读请求的地址握手完成后,再进入 AR_INST_SEND 阶段发送指令 读请求的地址。


保证数据端发过来的读请求的优先级固定高于取值端发来的读请求。

(b) 读响应通道在 R_WAIT 阶段拉高 rready,表示可以接受从 AXI 从端发送的读数据。

```
assign rready = r_current_state == R_WAIT;
```

当 AXI 从方将 rvalid 置为有效,则在下一个 clk 跳转到 $R_RECIEVE$,将读数据缓存,并根据 ID 值 发给对应的类 SRAM 主方。

2. 写请求和写响应通道



分别用两个独立的状态机来控制写请求和写响应通道的行为。

(a) 写请求和写数据通道

在 wait 阶段接受到写请求后,状态机跳转到 SEND_ADDR 阶段发送访存的地址。 在地址发送握手成功后,状态机跳转到 SEND_DATA 阶段发送写数据。

(b) 写响应

在 wait 阶段接受到 AXI 从方发送的写响应后,状态机跳转到 B_REC 状态,向类 SRAM 总线主方发送data_sram_data_ok有效信号

```
always @(*)begin
  case (b_current_state)
    B_WAIT:begin
    if(bvalid)
        b_next_state = B_REC;
    else
        b_next_state <= B_WAIT;
  end
  B_REC:begin</pre>
```

```
b_next_state = B_WAIT;
end
endcase
end
```

二、 实验过程中遇到的问题、对问题的思考过程及解决方法(比如 RTL 代码中出现的逻辑 bug,逻辑仿真和 FPGA 调试过程中的难点等)

• 清空流水线或跳转指令将指令缓存置无效 bug。

当 flush 或者 br_{taken} 有效时,如果直接在指令缓存更新的代码中,添加在下一排将指令缓存 valid 置 0 的代码后,会出现错误的丢弃跳转后取得第一条指令。

对照波形图排查后发现,是因为在 inst_cancel 更新得逻辑中,上述操作只是将指令缓存if_ir_valid置为无效,而不将 if 流水级得有效信号if_valid 置低,会导致该逻辑判断 if 级有已经发送请求但还没有返回指令的事务,则会丢弃接下来接收到的第一条指令。

最后,当 flush 或者 br_taken 有效时,不改变if_ir_valid的值,而是将 id 级的 allowin 拉高,并且将 id 级的下一排的 valid 置 0,如果 if 级有指令缓存,则会在下一个 clk 传递给 id 级而消耗掉。

三、 小组成员分工合作情况

王敬华负责 ex 级访存添加类 sram 总线支持。

李霄宇负责部分 debug 工作。

艾华春负责 if 级取指添加类 sram 总线支持;类 sram-axi 转接桥 实验报告为根据每人负责代码的部分,写相应部分的报告。