## 中国科学院大学《计算机体系结构基础(研讨课)》实验报告

姓名 艾华春,李霄宇,王敬华

字亏_	2022K800991	6011,2022K8009929029,2022K8009925009
实验项目编号5	_ 实验名称	AXI 总线接口设计

## 一、 逻辑电路结构与仿真波形的截图及说明

- 取值模块添加 sram 总线支持。
  - 1. 在 pre if 级发送访存请求

相比于之前的设计,调整发送请求的时机。在类 sram 总线上连续读时,为了控制已发送请求但未响应的事务累积以简化设计,主方在上一个请求未响应之前,拉低 req 信号来暂停发送新事物的请求。



如时序图中所示,在发送第一个请求后(第一个红色方框),主动拉低 req 信号,等到数据相应握手成功后,立即拉高 req 请求信号,准备发送新事务的请求。

2. pre if 级与 if 级的握手信号






如时序图所示,在 if 级与 id 级完成握手后,立即拉高 if 的 alloin 信号。

pre\_if 级的 req 信号与 inst\_sram\_addr\_ok完成握手后,立即拉高 pre\_if 级的 readygo 信号。
pre\_if 级与 if 级完成握手后,数据由 pre\_if 级传递给 if 级,相应的握手信号在下一个 clk 双双拉低。

3. 在 pre\_if 就返回请求的指令,(此时 if\_allowin = 0)

在 pre\_if 级设置一个指令缓存,保存这个已经取回但无法进入 if 级的指令码。

```
always @(posedge clk) begin // pre if 已经发出请求,且没有进入if级
 if(~resetn)
                         // 同时可以表明, 当前inst_sram返回的指令是属于pre_if级的, 而不是if级的
     pre_if_reqed_reg <= 1'b0;</pre>
 else if(pre_if_readygo && if_allowin) // move forward to if
     pre_if_reqed_reg <= 1'b0;</pre>
 else if(inst_sram_req && inst_sram_addr_ok) // 握手成功,且不能进入if级
     pre_if_reqed_reg <= 1'b1;</pre>
end
always @(posedge clk) begin
 if(~resetn)begin
     pre_if_ir_valid <= 1'b0;</pre>
    pre_if_ir <= 32'b0;</pre>
 end
 else if( inst_sram_data_ok // 指令返回
            & pre_if_reqed_reg // pre if 已经发出请求,且没有进入if级
                            // 不能进入if级
           & ~if_allowin
            & ~inst_cancel) begin
     pre_if_ir_valid <= 1'b1;</pre>
     pre_if_ir <= inst_sram_rdata;</pre>
 end
 else if(if_allowin & pre_if_readygo)begin
     pre_if_ir_valid <= 1'b0;</pre>
 end
end
```



如图,在 pre if 与 sram 地址握手成功后,但是 if\_allowin = 0,不能进入 if 级,则在下一个 clk 拉高 pre\_if\_reqed\_reg 信号,表示 pre if 级当前已经发送了一条请求,且如果此时返回指令,则是对应 pre if 级的 pc,而不是 if 级的。

当 if 级的 allowin 拉高以后, pre if 级的指令缓存则传递给 if 级的指令缓存。

4. if 级接受到指令,但是 id 级还不让进入

与上一个问题一样,在 if 级同样设置一个指令缓存,来暂存返回的指令。

5. 异常清空流水线

当需要清空流水线时,或者跳转有效时,首先将 if 和 pre if 级的指令缓存的 valid 信号置低。

新增一个触发器 inst\_cancel,如果 if 级或者 pre\_if 级有已经发出请求,但是没有返回的事务,则将该触发器拉高,等到请求返回后,把他拉低。

并且使用该信号拉低 vaild 信号。

## 二、 实验过程中遇到的问题、对问题的思考过程及解决方法(比如 RTL 代码中出现的逻辑 bug,逻辑仿真和 FPGA 调试过程中的难点等)

• wb 流水级的 flush 有效信号只持续一个 clk。

在清空流水线的设计时,将wb流水级在发出flush信号时的下一个clk时,也要将wb\_valid置为0,避免重复清空流水线。

使得如果 IF 流水级的 allowin 由于读后写数据相关等原因为 0 时,不能及时把pre\_pc = wb\_csr\_rvalue 发送给inst\_sram,而随着下一个 clk 的 wb valid 拉低,使从 wb 传到 if 的 wb csr rvalue 信号也失效。

在这种情况下,不能正确地进行跳转到异常处理地址。

在分析波形图后,确定上述 bug 后,为 if\_allowin 添加上规则,使得接收到清空流水线时,立马将 allowin 拉高,在当前 clk 发送出 pc

```
assign if_allowin = ~if_valid  // valid是reg类型,接受flush后最快下一个clk才能拉低
| if_ready_go & id_allowin // id_allowin可能由于读后写阻塞,拉低
| flush; // 添加上规则,立马将allowin拉高,在当前clk发送出pc
```

• 指令译码定义太宽泛导致异常判断出错。

## 三、 小组成员分工合作情况

王敬华负责 exp13 的中断处理和整体的 debug 工作 李霄宇负责 exp13 的异常处理和计时器指令的实现 艾华春负责 exp12:添加系统调用异常支持 实验报告为根据每人负责代码的部分,写相应部分的报告。