

LLMServingSim — A40 검증 보고서

날짜: 2026-06-19 모델: Llama-3.1-8B / 70B 하드웨어: NVIDIA A40 x8 (48GB)

백엔드: ASTRA-Sim 분석 모델 워크로드: sharegpt 300요청, rate 10/s, fp16

작업 범위

- A40 프로파일링(8B tp1/2, 70B tp4/tp8) + GPU 전력; tp4/tp8 외삽.
- 시뮬레이터 vs 실제 vLLM 검증 — A40 TP=1/2/4/8 (TTFT, TPOT, 처리량, 전력).
- 프로파일러 버그 발견·수정 (record_function -> cuda_event).
- 외삽 유효성 연구(tp8) 및 70B 크로스-하드웨어 비교(A40/A100/H100).

핵심 발견


- GPU 전력: TP1/TP2에서 vLLM과 1.5% 이내 일치 (active_power=300W ~ A40 TDP).
- 프로파일러 버그(record_function)가 레이어 GEMM과 어텐션을 과소측정
(decode x6.65). cuda_event로 수정 후 TPOT 정합도가 -57~-70%에서
+-3~38%로 개선 (TP4는 거의 정확).
- 수정된 sim은 처리량을 약간 보수적으로 추정(-13~-26%).
- 외삽은 compute 측면 유효(종단 +-10~18%)하나, 고-TP에서는 한계의 원인이
외삽이 아니라 sim의 단일 링크 collective 모델임: 실제 vLLM TP=8은
교차-NUMA all-reduce로 붕괴(690 tok/s, TTFT 18.8초), sim은 재현 못 함.
- 70B TP4 크로스-하드웨어: A100=A40의 2.5배, H100=3.2배; A100이 최고 perf/J.

실측 인터커넥트 (A40, P2P)


- NVLink 쌍(GPU0-1): 52.8 GB/s • PCIe 교차쌍(0-2): 24.5 GB/s
- 교차-NUMA(0-4, SYS): 21.0 GB/s (TP8 all-reduce 병목)

(1) 프로파일러 버그: record_function -> cuda_event

프로파일러 버그 수정: TPOT vs vLLM




record_function의 어텐션 과소측정 (8B tp2)




(2) 수정된 sim vs vLLM — Llama-3.1-8B, A40, TP1/2/4


생성 처리량




TPOT p50



TTFT p50 (로그)




GPU 전력 (전체 합산)




(3) Llama-3.1-70B TP=4 — 크로스-하드웨어 sim (A40/A100/H100)


처리량 (tok/s)



GPU 전력 (4장, W)




에너지 효율 (tok/kJ)




sim 예측; A40 링크/전력은 실측, A100/H100은 데이터시트 추정

(4) TP=8 외삽 유효성 (8B, 8x A40)

종단: 외삽 vs 측정 vs vLLM (TP=8)



레이어별 tp8 외삽 오차
MAE=30%



vLLM TP=8은 교차-NUMA all-reduce로 붕괴; sim 재현 불가 -> 고-TP 한계는 외삽이 아니라 sim의 통신 모델

(5) A40 Llama-3.1-8B — sim vs vLLM (단위: ms / tok/s / W) [TP8 sim=측정 프로파일]

설정	sim TTFT	vLLM TTFT	sim TPOT	vLLM TPOT	sim 처리량	vLLM 처리량	sim 전력	vLLM 전력
8B TP1	85	349	54.8	78.1	1195	1374	300	297
8B TP2	68	111	43.8	31.8	1374	1864	586	578
8B TP4	68	156	40.3	41.5	1491	1904	1105	820
8B TP8	74	18832	46.0	252.5	1422	690	-	-