

文章编号:1007-130X(2026)02-0191-18

低温 ADC 综述*

李 萌, 吕方旭, 赖明澈, 黄 恒, 辛可为, 赵成卓

(国防科技大学计算机学院, 湖南 长沙 410073)

摘 要:模数转换器 ADC 是模拟域与数字域连接的桥梁, 对于数字世界处理模拟信号具有重要意义。近年来, 量子计算的快速发展为一系列低温电路提供了机遇, 其中低温 ADC 工作在量子读出电路中, 实时读取量子状态。然而, CMOS 器件的低温特性, 如 Kink 效应出现、阈值电压升高、亚阈值斜率升高和晶体管失配增加等, 会影响 ADC 电路正常工作, 导致性能下降。主要回顾和总结了现有低温 ADC 电路, 对其在低温下的研究和进展进行了系统的分析和综述, 分析了晶体管的低温特性和低温 ADC 比较器的设计, 并对低温 ADC 的未来研究方向进行了展望。

关键词:模数转换器; 量子计算; 低温模数转换器; 低温特性; 比较器

中图分类号:TN911.71

文献标志码:A

doi:10.3969/j.issn.1007-130X.2026.02.001

A survey of cryogenic ADCs

LI Meng, LÜ Fangxu, LAI Mingche, HUANG Heng, XIN Kewei, ZHAO Chengzhao

(College of Computer Science and Technology, National University of Defense Technology, Changsha 410073, China)

Abstract: The analog-to-digital converter (ADC) serves as a bridge connecting the analog domain and the digital domain, holding significant importance for processing analog signals in the digital world. In recent years, the rapid development of quantum computing has presented opportunities for a range of cryogenic circuits. Among them, cryogenic ADCs operate within quantum readout circuits to read quantum states in real time. However, the cryogenic characteristics of CMOS devices, such as the emergence of the Kink effect, an increase in the threshold voltage, a rise in the subthreshold slope, and an increase in transistor mismatch, can affect the normal operation of ADC circuits, leading to performance degradation. This paper mainly reviews and summarizes existing cryogenic ADC circuits, systematically analyzes and provides an overview of their research and progress at low temperatures, examines the cryogenic characteristics of transistors and the design of comparators for cryogenic ADCs, and offers an out-look on future research directions for cryogenic ADCs.

Key words: analog-to-digital converter; quantum computing; cryogenic ADC; low-temperature characteristics; comparator

1 引言

随着集成电路工艺的不断提升, 摩尔定律逐渐呈现出“失效”效应。在一些特殊领域, 依靠提高集成度来维持和提高性能的方式逐渐达到瓶颈。近

年来, 在全球技术的浪潮中, 量子计算悄然兴起, 全球主要科技国均已开展对量子计算 (Quantum Computing) 相关技术研发, 从人才培养、科学研究和产业各方面都增加了投入, 全球竞争格局正在形成。如 2016 年, 欧盟委员会发布了《量子宣言》; 美

* 收稿日期: 2024-05-29; 修回日期: 2024-09-18

基金项目: 国家重点研发计划 (2022YFB2803101); 国家自然科学基金 (62204263)

通信作者: 赖明澈 (mingchelai@nudt.edu.cn)

引用格式: 李萌, 吕方旭, 赖明澈, 等. 低温 ADC 综述[J]. 计算机工程与科学, 2026, 48(2): 191-208.

Citation: LI Meng, LÜ Fangxu, LAI Mingche, et al. A survey of cryogenic ADCs[J]. Computer Engineering & Science, 2026, 48(2): 191-208.

国陆续推出了《国家量子倡议法案》《美国量子网络战略愿景》《国家安全备忘录》等^[1]。我国先后启动了“重大研究计划”“重点研发计划”“科技创新2030 重大专项”等科研项目,全面推动量子产业落地^[2]。

在1981年,美国著名物理学家理查德·费曼便提出了量子计算的概念:利用量子系统的纠缠和叠加特性,通过对量子态的操控进行信息运算与存储,实现具有指数加速的计算能力。量子计算机是基于量子力学规律(量子叠加、量子相干和量子纠缠等)实现高速数学和逻辑运算的物理设备,能在短时间内解决经典计算机难以解决的问题,在高性能计算方面有着巨大的潜力。

经典计算机的算力与晶体管集成度成正比,当前集成电路芯片最先进的工艺已经实现 3 nm 并开始逐步达到 2 nm 工艺,按照此规律发展,以堆叠晶体管集成度来提高算力的方法逐渐达到工艺瓶颈。以 1 个比特为例,1 个经典比特包含的信息仅包含 0 或者 1,而 1 个量子比特中不仅能包含 0 和 1,还能包含 0 和 1 的叠加态,量子计算机的算力随量子比特增加成指数增加。量子计算巨大的计算潜力,让研究人员看到了破解经典计算瓶颈的巨大希望。通过量子态的受控演化,量子计算能够实现信息编码和计算存储,具有经典计算技术无法比拟的巨大信息携带能力和超强并行计算处理能力,在数字经济时代有着潜在的巨大优势。一旦实现大规模量子计算,将对目前的加密体系进行降维打击,对国家信息安全形成重大威胁;加之其下游广泛的应用前景在未来很大概率会改变银行、药物研发、物流等行业的规则,因此,积极布局和发展量子计算产业具有重要意义。

量子计算机通常包括量子处理器和经典电子控制器^[3]。量子处理器由一组工作在极低温下的量子比特组成,温度通常为毫开尔文(mK);而经典电子控制器用于控制量子比特行为以及读出量子比特状态。虽然量子处理器和经典控制器在理想状态下具有相同的工作温度,但现有的冰箱没有足够的冷却能力在量子处理器(<1 mW, 低于 100 mK)所处的温度下从整个控制器中散发热量。目前,经典控制器在室温中通过电缆与低温腔中的量子处理器相连接,并对量子处理器进行操控,两者的联系如图 1 所示。然而,随着量子比特的数量增长到几千甚至更多,这种方法变得越来越具有挑战性,并且需要付出更高的成本。于是,怎样降低室温与低温之间的电缆数量是一个难题。通过多

路复用的思想,如频率^[4,5]或时间复用^[6],可以减少互连的数量,但这种方法在量子数量巨大的情况下缓解程度有限。




图 1 量子处理器与控制器

Figure 1 Quantum processor and controller

随着低温电路研究的不断深入,当前的解决方案是将量子控制器放置在接近量子处理器的温度下进行量子测控,能有效减少室温下(300 K)到量子控制器(目前 4 K)的电缆数量,因此必须研发出在接近量子比特温度下运行的控制电子设备^[7]。在量子读出电路中,ADC(Analog-to-Digital Converter)将接收到的量子信息转换为数字信号用于控制器读取量子状态。ADC 的示意图如图 2 所示,模拟信号输入到采样保持电路中,采样保持 S/H(Sampling and Hold)电路采样并保持模拟信号,经过量化和编码后输出 N-bit 的数字信号。由于 ADC 可由不同结构实现,当前主要有闪存 ADC(Flash)、流水线型 ADC(Pipeline ADC)、逐次逼近型 ADC(SAR ADC(Successive Approximation Register ADC))、Sigma-delta ADC(Σ - Δ ADC)、噪声整形 ADC(NS-ADC(Noise-Shaping ADC))等结构。




图 2 ADC 示意图

Figure 2 Schematic diagram of ADC

量子控制器放置在 4 K 温度下,意味着 ADC 也需放置在低温下,其在读出电路中的位置如图 3 所示。低温 ADC 主要应用在低温探测器的读出电路中,如红外成像系统^[8]、X 射线研究^[9]和天文成像^[10]等。此外,低温 ADC 还应用于超导材料、量子读出电路中。在各低温应用下,温度也有所不同:如红外成像系统中,ADC 工作的温度为 80~300 K^[8];天文成像系统^[10]需要长期工作在 -86 °C 的南极,探测器的温度低至 61.4 K,ADC 也需工作在深冷温度;量子读出电路中,ADC 的工作温度为 4 K^[3,11,12]。需要注意的是,ADC 工作在低温下需要解决低温环境对 ADC 性能的影响,这对 ADC 的设计提出了挑战。




图3 ADC在量子控制器中的位置

Figure 3 ADC position in quantum controller

本文从低温量子计算背景出发,介绍了量子计算当前的困境,进而引入了低温电路。其中,低温ADC对于解决当前低温量子难题发挥着重大的作用,低温ADC的研究意义非凡。然而,研究显示,CMOS器件在低温下表现出了与室温不一样的特性,这影响着低温ADC的设计。CMOS器件的低温特性对低温ADC的影响主要来自于关键电路——比较器。并且,当前低温ADC的主要设计来自于克服低温环境对比较器的影响,主要包括Kink效应、输入共模电压降低和偏移增加等。这些问题会影响比较器速度和精度,影响低温ADC的性能。当前,学术界采用了多种方法来消除比较器在低温条件下出现的高偏移失调等问题,以维持低温ADC的正常性能。这些方法主要包括:前置放大器结合电容阵列、输出存储失调校准、增加校准网络和电容阵列校准等。经过验证,这些方法成功地以不同方式对比较器失调进行了校准。对于输入共模电压的降低,也进行了相应的创新:电容阵列开关方案调整结合循环展开结构、采用更稳定的耐温MOS管等,维持了共模电压的同时缓解了降速和功耗问题。

本文的整体结构如图4所示。本文对低温ADC的设计进行了系统的综述,首先介绍了晶体管在4 K温度下的低温特性,主要包括Kink效应、亚阈值斜率、阈值电压和晶体管失配等。由于不同工艺下CMOS器件的低温特性不同,本文人为地对CMOS工艺进行了分类,即成熟CMOS工艺(≥ 130 nm)和纳米CMOS节点(< 130 nm)^[12]。随后按照2种工艺,对当前提出的低温ADC进行了总结和分析。根据对这些低温ADC的综述,总结出了当前低温ADC设计所面临的挑战,主要包括功耗、器件的不匹配、阈值电压和低温模型等。最后,本文还对低温ADC未来的研究方向进行了展望,主要从比较器、ADC结构和阈值电压的调整上对低温ADC未来可能的方向进行了总结和分析。

2 晶体管低温特性

本节介绍晶体管的低温特性。在4 K温度下,晶体管表现出了一系列与室温下不一样的器件特性,如Kink效应、亚阈值斜率提高、阈值电压升高和晶体管失配等不良特性,这些特性会降低电路性能,甚至失效。另外,除了这些不良特性外,也体现出了一些对电路有益的特性,如迁移率提高、开关速度提高等,这些特性使得数字电路的速度相比于室温下提高了约10%^[13]。晶体管在不同工艺下所表现出来的低温特性不同,本文人为地将工艺分为以下2种:成熟CMOS工艺(≥ 130 nm)和纳米CMOS工艺(< 130 nm)^[11]。

2.1 Kink效应

对于Bulk CMOS器件,当器件工作在较大源




图4 全文整体结构框图

Figure 4 Overall structure diagram of the entire paper

漏电压时,漏极(D)附近会出现较强的电场,导致碰撞离子化效应的发生。冲击电离产生的电子-空穴对导致倍增电流,部分流入漏极,其余流入体(B),如图5中的 I_{bulk} 所示^[14]。此外,在这个过程中,产生的空穴会积累在浮体区,且通过 R_{bulk} 的倍增电流导致体电位升高,产生阈值电压下降使得器件的阈值电压下降。同时,碰撞离子化产生的电子会增加沟道载流子密度,从而使沟道电流在饱和区继续增大。文献[15]是最早描述 Kink 效应的文献。Kink 效应会导致器件输出电流和不稳定性增加,导致直流与射频特性的差异。




图5 产生 Kink 效应的原因示意

Figure 5 Schematic diagram of the causes of the Kink effect

当出现 Kink 效应后,随着漏极(D)-体(B)-源(S)横向双极晶体管开始导通,电流跳跃趋于平缓,体-源结等效于正向偏置的基发射极结,从而转移了大部分漏极电离电流,导致 I_{bulk} 逐渐饱和。需注意的是,产生 Kink 效应的漏源电压 V_{kink} 受 V_{GS} 的影响,这是因为大的 V_{GS} 导致更大的表面散射,迁移率下降使冲击电离程度减小,因此, V_{kink} 会随着 V_{GS} 的增大而向左移动^[16],如图6所示。




图6 NMOS管在4.2 K温度下的 $I_{\text{DS}}-V_{\text{DS}}$ 曲线

Figure 6 $I_{\text{DS}}-V_{\text{DS}}$ curves of NMOS tubes at 4.2 K

然而,据研究报道,Kink 效应仅在成熟工艺下出现,在纳米 CMOS 工艺下没有出现,特别是在现代低压工艺下^[12]。在成熟工艺下的长沟道和厚氧化层晶体管中也没有看到明显的 Kink 效应,这是因为长沟道器件中,纵向电场不会达到触发冲击电离所需的临界电场,而厚氧化层晶体管中因固有有较

低的迁移率足以完全抑制 Kink 效应。

2.2 亚阈值斜率

亚阈值导电指的是当 V_{GS} (栅-源之间的电压,图5中G(Gate)端和S(Source)端之间的电压)满足 $V_{\text{GS}} \approx V_{\text{th}}$ (阈值电压,晶体管导通时所需的最小电压)时,一个“弱”的反型层仍然存在,并有一些源漏电流。甚至当 $V_{\text{GS}} < V_{\text{th}}$ 时, I_{D} (漏极电流,图5中流过D端的电流)也并非是无小,而是与 V_{GS} 呈现指数关系,这种效应称作“亚阈值导电”,亚阈值导电的性能指标便是亚阈值斜率。

随着温度的降低,晶体管亚阈值斜率会变得更加陡峭。在亚阈值区工作时 I_{D} 可以表示如式(1)所示:

$$I_{\text{D}} \approx I_0 \cdot e^{\frac{q(V_{\text{GS}} - V_{\text{T}})}{nk_{\text{B}}T}} \quad (1)$$

其中, I_{D} 表示饱和电流, k_{B} 表示玻耳兹曼常数, T 表示开尔文温度, q 表示电子电荷, V_{T} 表示在 T 温度下的阈值电压。

亚阈值斜率的定义如式(2)所示:



$$SS(T) = \left(\frac{d \lg(I_{\text{D}})}{dV_{\text{GS}}} \right)^{-1} = \ln(10) \cdot \frac{nk_{\text{B}}T}{q} \quad (2)$$

亚阈值斜率表示亚阈电流 I_{D} 减小10倍所需要的栅-源电压(单位是(mV/dec))。显然, $SS(T)$ 的值越小,器件的开关速度就越快,即在导通态和截止态之间的转换越快,因此 $SS(T)$ 值的大小反映了 MOSFET (Metal-Oxide-Semiconductor Field-Effect Transistor)在亚阈值区的开关性能。从式(2)中可以看到,亚阈值斜率 $SS(T)$ 与温度成线性关系,然而根据实际工作测试^[17]来看,在较低温度下亚阈值斜率变得亚线性,这种亚线性可以归因于因子 n 对于温度的依赖性,因子 n 与每个器件区域的寄生电容有关。

文献[17]将相同工艺、不同氧化层的 NMOS 管放置到4 K低温下测试其亚阈值斜率,从测试结果中可以看到,亚阈值斜率均有所提高,如图7所示。为了探索因子 n 与亚阈值斜率之间的关系,文献[18]还测试了160 nm工艺下因子 n 随温度的变化,证实了 n 随温度的下降而降低,这在一定程度上减缓了由于温度降低导致的亚阈值线性升高,使亚阈值斜率在低温下与温度的关系变得亚线性,但总体呈现上升趋势,相比于室温下提高了约3.8倍,如图8所示。

2.3 阈值电压

MOS管的阈值电压等于形成沟道时需要的栅极对源极偏置电压。如果栅极对源极偏置电压小

图 7 40 nm 工艺下 NMOS 管的 I_{DS} - V_{GS} 曲线Figure 7 I_{DS} - V_{GS} curves of NMOS tubes at 40 nm process图 8 阈下斜率和提取的 PMOS 中理想因子 n Figure 8 Subthreshold slopes and extracted ideal factors n in PMOS


于阈值电压,就不会形成沟道,MOS 管就不会导通。影响阈值电压的因素有很多,本文主要考虑低温对阈值电压的影响。随着温度降低,载流子冻结效应愈加凸显,再加上电离的影响,综合表现就是使晶体管打开电压变高,即阈值电压升高。

为了更好地分析晶体管在 4 K 低温下阈值电压的变化,文献[18]提出了在 6~300 K 温度内的体 CMOS 工艺的第 1 个阈值电压模型,该模型使用了一个简化的费米势公式,如式(3)所示:

$$V_{th0} = |\varphi_F| - \varphi_{gate} - \frac{Q'}{C'_{ox}} + \gamma \sqrt{2|\varphi_F|} + \Delta V_G \quad (3)$$

其中, φ_F 表示费米势, φ_{gate} 和 Q'/C'_{ox} 为与温度无关的恒定值, V_G 表示栅极电压。该文献在考虑了冻结效应和辅助电离的基础上,对晶体管阈值电压的低温行为做了详细的分析,并给出了短沟道效应随温度的变化规律,从如图 9 所示的实验结果可看到,在 0.35 μm 工艺下,阈值电压升高约 200 mV,且模型仿真与测试结果的差别小于 3%。

文献[19]对 28 nm 工艺下晶体管的阈值电压进行了建模,对阈值电压模型和真实测试数据进行了比较,均看到了阈值电压的升高。该模型采用了一个基于物理学的从室温到低温(4.2 K)的阈值电压模型。由泊松方程,包括带隙扩大、固有载流子密度尺度和不完全电离等推导而来。该模型证明了冻结和场辅助电离均可由泊松玻尔兹曼方程

图 9 NMOS 管 V_{th} 的短沟道效应Figure 9 Short-channel effect of V_{th} in NMOS

中的一个不完全电离项来解释,进而形成了一个完全基于物理的长沟道阈值电压模型,并且不引入拟合参数。该模型在 28 nm CMOS 工艺的 N-MOS-FETs 中得到了验证,为进行低温计算和低功耗电路设计提供了基础。

文献[20]分别给出了 40 nm 和 160 nm 这 2 种工艺下晶体管阈值电压的变化,其中晶体管的宽长比分别为 120 nm/40 nm, 360 nm/120 nm 和 1.2 μm /400 nm。从测试结果(如图 10 所示)中看到,NMOS 提高了约 120 mV,PMOS 提高了约 180 mV。另外,该文献还测试了阈值电压失配因子随长度变化的数据,具体在 2.4 节中介绍。




图 10 NMOS 管和 PMOS 管阈值电压与温度的关系

Figure 10 NMOS and PMOS threshold voltage vs. T

2.4 晶体管失配

器件不匹配会对敏感电路的性能产生严重影响,如数据转换器和片上参考电路,这也是低温控制器的组成部分。漏电流失配和阈值电压失配的增加,反映了晶体管的不匹配;漏电流失配对电流精度要求较高的电路影响较大,而阈值电压失配对于偏置电路、放大器等电路的设计挑战较大。因此,建立晶体管低温失配模型十分必要,对于低温电路的设计意义非凡。

为了研究 MOSFET 失配对温度的依赖性,文献[21]在 65 nm CMOS 工艺下对 MOS 管进行了测试,测试数据表明,随着温度的降低,阈值电压错配($\sigma(\Delta V_{th})$)和归一化电流因子错配($\sigma(\Delta\beta/\beta)$)均增加,但该研究的测试温度仅限于 0~125 $^{\circ}\text{C}$ 。

文献[22]研究认为,随着温度的降低,电流因子失配的增加可以归因于散射的增加,并建立了一个简单的 BSIM3 (Berkeley Short-channel IGFET Model 3)低温失配模型,温度从 $-40\sim 85\text{ }^{\circ}\text{C}$ 。

文献[20]对低温条件下运行的 40 nm Bulk CMOS 工艺下的器件匹配进行了建模和测试,该研究在 4.2~300 K 的温度内,提取了与不匹配相关的器件参数,即阈值电压 $\sigma(\Delta V_{\text{th}})$ 和电流因子 $\sigma(\Delta\beta/\beta)$,并展示了其绝对值随温度和器件大小的变化。该研究利用 Croon 模型,将漏电流失配定义为式(4):

$$\sigma_{\Delta I_D/\bar{I}}^2 = \sigma_{\Delta\beta/\bar{\beta}}^2 + \left(\frac{g_m}{\bar{I}_D}\right)^2 \sigma_{\Delta V_{\text{th}}}^2 \quad (4)$$

其中, $\sigma_{\Delta V_{\text{th}}} = A_{V_{\text{th}}}/\sqrt{WL}$, $\sigma_{\Delta\beta/\bar{\beta}} = A_{\beta}/\sqrt{WL}$, $A_{V_{\text{th}}}$ 和 A_{β} 是与技术相关的因子, g_m 表示晶体管的跨导,对温度也有一定的依赖性。该研究表明,电流因子 A_{β} 对温度的依赖性较强,随着温度的下降该因子增加了约 75%;而阈值电压因子的稳定性更强,变化较小。另外,从长度的依赖性来看(如表 1 和表 2 所示),在低温下当长度从 40 nm 增加到 400 nm 时,阈值电压因子和电流因子均增加了约 50%。

表 1 阈值电压因子随温度和长度的变化,95%置信区间
Table 1 Threshold voltage factor as function of temperature and length, within a 95% confidence interval

T/K	$A_{V_{\text{th}}} / (\text{mV} \cdot \mu\text{m})$					
	NMOS			PMOS		
	40 nm	120 nm	400 nm	40 nm	120 nm	400 nm
300	3.2	4.5	5.7	3.2	3.4	3.9
	± 0.2	± 0.2	± 0.3	± 0.1	± 0.2	± 0.3
4.2	3.4	5.0	7.0	3.0	4.0	5.9
	± 0.2	± 0.3	± 0.4	± 0.1	± 0.2	± 0.4

表 2 电流因子随温度和长度的变化,95%置信区间

Table 2 Current factor as function of temperature and length, with a 95% confidence interval

T/K	$A_{\beta} / (\% \cdot \mu\text{m})$					
	NMOS			PMOS		
	40 nm	120 nm	400 nm	40 nm	120 nm	400 nm
300	5.6	7.4	9.5	5.3	6.3	6.0
	± 0.2	± 0.4	± 0.5	± 0.3	± 0.3	± 0.4
4.2	7.4	11.6	18.0	7.6	11.3	15.0
	± 0.3	± 0.7	± 1.0	± 0.4	± 0.6	± 1.0

2.5 总结

在低温下,不同 CMOS 工艺下晶体管的特性不尽相同。与预期的一样,4 K 时的漏极电流高于 300 K 时的测量值,这主要是由于载流子迁移率的

增加。除了晶体管参数的巨大变化外,还会出现特定的低温非理想性,如 Kink 效应和滞后。另外,晶体管匹配在低温下也会恶化。

除了出现对严重影响电路功能的特性外,还出现了一些有利于电路的特性,如导电率、迁移率和 g_m/I_D 增加, MOS 管开关速度增加,数字电路的速度预计增加 10% 等,文献[18]对阈值电压、电流、亚阈值斜率等参数进行了总结,详细数据如表 3 所示。

表 3 300 K 和 4 K 温度下的性能比较

Table 3 Comparison of performance at temperatures of 300 K and 4 K

晶体管特性	160 nm		40 nm	
	4 K	300 K	4 K	300 K
W/L / ($\mu\text{m}/\mu\text{m}$)	2.32/0.16		1.2/0.04	
V_T/V	0.55	0.40	0.50	0.38
SS / (mV/dec)	22.8	87.0	27.7	88.2
n	28.7	1.5	34.9	1.5
I_{on}/A	2×10^{-3}	1.5×10^{-3}	6×10^{-4}	5.3×10^{-4}
I_{off}/A	$< 3 \times 10^{-11}$	$< 1.6 \times 10^{-10}$	$< 1.5 \times 10^{-12}$	$< 1.4 \times 10^{-10}$
$I_{\text{on}}/I_{\text{off}}$	6.7×10^7	9.4×10^6	4.0×10^8	3.8×10^6
Gate delay/ps	30.60	38.30		
λ^X/V^{-1}	3.3	0.6	4.0	1.3
Weak Inversion				
$g_m/I_D/V^{-1}$	70	27	92	27
Intrinsic gain = $g_m/(\lambda I_D)/V^{-1}$	21.2	45.0	23.0	20.8
Strong Inversion (at $V_T = 0.2\text{ V}$)				
$g_m/I_D/V^{-1}$	6	9	9	10
Intrinsic gain = $g_m/(\lambda I_D)/V^{-1}$	1.8	15.0	2.2	7.7

3 研究现状分析

本节对当前低温 ADC 中比较器的设计进行了分析总结,按照工艺分为 2 类:成熟 CMOS 工艺 ($\geq 130\text{ nm}$) 和纳米 CMOS 工艺 ($< 130\text{ nm}$)。下面分别介绍这 2 种工艺下的低温 ADC 设计。

图 11 展示了近年来 ADC 的 FOM (Figure Of Merit) 性能参数随采样频率变化趋势图。从 FOM 值来看,当前所提出的低温 ADC 的 FOM 值随着采样频率的增加而降低,这不仅得益于工艺不断优化,也有设计创新带来的优化。

从采样频率来看,由于应用需求的牵引,低温 ADC 的采样频率逐年提升,不同的低温应用场景下 ADC 的速率不同。随着应用需求的演化,低温




图 11 近年来 ADC 的 FOM 值-频率趋势图

Figure 11 FOM-frequency trend of ADCs in recent years

ADC 的速率也不断提高,从最初应用于低温探测器中的 KS/s,到当前应用于量子读出电路中的 GS/s。当前低温 ADC 一个非常热门和有挑战性的应用场景就是应用于低温量子读出电路中。随着量子比特数量的增加,使用频分复用方法虽然能明显降低室温-低温的电缆数量,但对于 ADC 的速率要求也达到了近 GS/s,分辨率为中等分辨率(6~8 bit)。在如此高的速率下,再加上低温恶劣环境对电路的影响,ADC 设计的难度进一步加大。

注意到,虽然低温环境使晶体管出现许多不好的特性,但得益于工艺的不断改进,一些低温非理想现象得到了抑制,如 40 nm 工艺下(<130 nm)没有明显看到 Kink 效应,滞后现象也得到明显改善。综合这些低温特性对于 ADC 电路的影响,主要体现在对比较器的影响,下面对 2 种工艺下针对各低温 ADC 如何设计比较器进行分析。

由于比较器是 ADC 的关键电路,是设计的关键和难点^[23-27]。在 SAR ADC 中比较器是模拟电路,其他模块大多为数字模块。因数字模块受低温的影响较小,所以低温对 ADC 的影响主要来自于比较器,当前对于低温 ADC 的设计创新也主要在于怎样降低低温对比较器的影响。另外,不同工艺下晶体管表现出的低温特性不同,对比较器造成的影响也不同,因此按照不同工艺对低温 ADC 设计进行了分类,即成熟 CMOS 工艺(≥ 130 nm)和纳米 CMOS 工艺(<130 nm)。首先对关键电路比较器进行分析,然后再分别介绍 2 种工艺下的低温 ADC。

3.1 比较器分析

在高速 ADC 中,比较器的速率和高分辨率至关重要,通常决定着 ADC 的性能。以 N -bit 的 ADC 为例,设采样频率为 F_s ,则需要比较器在 $N \times F_s$ 甚至更高的速率下工作,以保证充足的设计裕度。因此,如何达到如此高的速率,且克服低温环境的影响,比较器的设计是一个挑战。以

double-tail 动态比较器为例,如图 12 所示,在复位阶段($CLK = 0$, M_1 和 M_{12} 关断),晶体管 M_8 和 M_9 预充电 f_n 和 f_p 节点到 V_{DD} ,进而导致晶体管 M_4 和 M_7 将输出节点放电到地面。在决策阶段($CLK = V_{DD}$, M_1 和 M_{12} 开启), M_8 和 M_9 关闭,节点 f_n 和 f_p 的电压随着 $I_{M12}/C_{f_n(p)}$ 定义的速率开始下降,在此之外,将产生一个与输入相关的差分电压 $\Delta V_{f_n(p)}$,由 M_4 和 M_7 形成的中间级通过 $\Delta V_{f_n(p)}$ 到两个反相器形成的锁存器,由锁存器对差分电压快速放大,形成判决结果。两级结构的设计在输入和输出之间提供了良好的屏蔽,从而降低了回踢噪声的影响;并且这种拓扑结构具有较少的堆叠能力,可以在较低的电源电压下工作。




图 12 经典 double-tail 动态比较器

Figure 12 Classical double-tail dynamic comparator

低温下晶体管阈值电压升高,比较器输入共模电压和输入范围均降低,而比较器的速率和噪声是关于共模电压的函数,因此比较器的速率和噪声也会受到影响。图 13 展示了 strong-arm 比较器的噪声和偏移与输入共模的关系,RT 表示室温,可以看到存在一个输入共模的范围,使噪声和延迟最优。另外,输入对管处(图 12 中节点 f_n 和 f_p)是产生偏移的关键节点,影响 ADC 整体的性能。再加上晶体管失配增加,偏移会比室温下增加更多。文献[13]提到阈值电压增加很小时,电流失配增加约 20%,这会使偏移增大。

3.2 成熟 CMOS 工艺(≥ 130 nm)

随着温度的下降,输入对晶体管失配也相应增加,进而导致高偏移。为了降低因失配产生的高偏移,提高 ADC 的精度,文献[9]提出了一款工作在 4.2 K 下的低温 ADC。如图 14 所示,其在锁存器前使用了 CTA (Charge-Transfer pre-Amplifier) 来优化偏移。该 CTA 有复位、预充电以及放大 3 个阶段,由 3 个时钟信号控制。复位阶段清除上一




图 13 比较器延迟和输入噪声与输入共模的关系

Figure 13 Comparator delay and input noise vs. input common mode voltage

阶段遗留的偏移,保证了下一阶段比较不受影响。另外,由于 700 nm 工艺下 NMOS 管会出现负跨导现象,在 CTA 前的电容型数模转换器 CDAC (Capacitive DAC)阵列能够控制 NMOS 管的电压(图 14 中 M_1 和 M_2),使 NMOS 管在预充电阶段处于饱和状态,这样便避免了出现负跨导,且能有效降低比较器的偏移,提高 ADC 在低温下的精度。




图 14 文献[9]提出的 ADC 结构图

Figure 14 Structural diagram of the ADC proposed in reference[9]

为了缓解高偏移,文献[28]采用了输出存储失调校准技术,图 15 所示是其整体结构,采用了三级预放大+锁存器的校准方式。简单放大器在高 V_{DS} 下会出现 Kink 现象,该工作采用了级联晶体管的方式降低 V_{DS} ,避免了关键晶体管进入到高 V_{DS} 区。该放大器的工作模式包括自动归零和放大 2 个阶段,自动归零阶段可以有效降低滞后现象带来的误差,避免上一周期的偏移电压带入到下一个周期。另外,锁存器也使用了偏置电压(V_{bias})控制的级联 NMOS 管降低 V_{DS} 。三级预放大+锁存器的结构大大降低了偏移,三级放大结构提高了输入电压差的放大程度,并且这种分离结构也有助于

降低回踢噪声,有效提高 ADC 的精度。文献[29]采用了相似的结构,其工作温度在 77 K,不同的是其引入了一个基于时间的比较器,它由 2 个电压到时间的转换器和 1 个触发器组成。由于基于时间的比较器中不需要精确的偏置电压或电流,因此晶体管的低温行为对低温下的比较器性能影响不大。相反,由于载流子迁移率的增加,以及在低温下触发器触发时间和 KT/C (K 代表玻尔兹曼常数, T 代表绝对温度, C 代表电容值)噪声的减少,比较器的分辨率将得到提高。




图 15 文献[28]提出的比较器结构图

Figure 15 Structural diagram of the comparator proposed in reference[28]

由于低工艺中会出现 Kink 效应,在扭结区工作的晶体管除了功耗较高外,还存在低频噪声过大和漏极撞击电离导致的可靠性问题^[16]。文献[16]使用了一个单端三相比较器,该比较器也工作在 3 个不重复的阶段(低温复位、自动归零和比较阶段),如图 16 所示。在初始阶段,即“低温复位”阶段,放大器输入被置为一个固定值;在自动归零阶段,将电阻阶梯产生的参考电压施加到放大器的输入节点;在比较阶段,输入在电容器上采样,并打开放大器周围的环路,形成比较结果。为防止 NMOS 管在高 V_{DS} 下进入扭结区,使用了一个带有电流源负载的级联放大器($M_3 \sim M_6$)。另外,低温复位阶段有效避免了低温所造成的滞后现象,该工作还验证了低温复位阶段的必要性,为低温电路的设计提供了参考。

另外,文献[30]在中芯国际集成电路制造有限公司 SMIC (Semiconductor Manufacturing International Corporation) 180 nm 工艺下设计了一款低温 ADC,并在基于修正后的参数模型中验证了该设计的可行性。该修正后的模型结果与 4.2 K 测量结果之间的差异很小,于是其采用传统的




图 16 文献[16]提出的比较器结构图

Figure 16 Structural diagram of the comparator proposed in reference[16]

SAR ADC 结构,该结构采用偏移提升动态比较器、波形整形电路和基于真单相时钟的 SAR 逻辑电路,实现了高频率和低功耗。仿真结果表明,该设计能够实现较低功耗,但其未在真实低温环境中验证其性能,且 FOM 值较高。

3.3 纳米 CMOS 工艺

如前文所述,纳米 CMOS 工艺中 ($<130\text{ nm}$) Kink 效应得到了明显改善,但阈值电压升高、晶体管失配增加的问题对电路的影响变得更显著。阈值电压升高,比较器的共模电压降低,比较器会出现减速现象,且比较器输入范围也会相应地降低。文献[12,31]通过调整电容型数模转换器 CDAC 开关方案来提高输入共模电压,以缓解阈值电压提高的影响。另外,增加了偏移校准网络来校准由于晶体管失配增加的偏移,如图 17 所示。然而,值得注意的是,虽然通过更改 CDAC 开关方案可以提

高输入共模电压,但可能会导致更高的偏移,且只能在循环展开的 ADC 中使用。为了充分提高面积利用率并降低功耗,该研究工作中的比较器均使用最小尺寸,在每个时钟周期只开启一个比较器,不会增加额外的功耗,也不会导致上一时钟周期比较器的偏移电压影响到下一时钟周期的比较结果。测试结果表明,该 ADC 能够达到 1 GS/s 的速率,分辨率实现了 $6\sim 8\text{ bit}$ 可调,进一步为适用于低温读出电路提供了更大的灵活性,但其在接近奈奎斯特频率下的信噪失真比 $SNDR$ (Signal-to-Noise and Distortion Ratio) 较低,仅有 33.4 dB ,无杂散动态范围 $SFDR$ (Spurious-Free Dynamic Range) 也仅有 48.4 dB ,受到谐波的影响较大。

文献[32]则是对 strong-arm 比较器的输入对管进行了相应的研究,其选择了对温度更耐受的 Native MOS 管代替标准晶体管,有效解决了阈值电压升高的问题,如图 18 所示。为了解决晶体管失配增加导致偏移增加的问题,该研究工作联合片上校准算法和校准电容阵列,包括 Offset、Gain 和 Skew 校准,成功解决了失配问题。该文献所提出的算法只包括简单的加法、减法和平均操作,且均使用具有相同结构的数字模块,显著降低了设计的复杂度。另外,由于传统 CMOS 开关的导通电阻与采样电压相关,为了减轻这种影响,其增加了采样开关的尺寸(约为室温下的 4 倍),但这会消耗更多的功耗。文献[33]与该研究工作相似,均使用了电容阵列来校准,不同的是其采用 double-tail 比较器,有效降低了比较器的功耗和偏移,但在速率上有所下降。该 ADC 工作温度为 77 K ,分辨率为 12 bit ,采样率为 2 MS/s ,由于其使用了基于扰动的数字校准, $SNDR$ 达到了 69.16 dB , $SFDR$ 达到了




图 17 文献[12,31]提出的 ADC 结构图

Figure 17 Structural diagram of the ADC proposed in reference[12,31]




图 18 文献[32]提出的 ADC 结构图
Figure 18 Structural diagram of the ADC proposed in reference[32]

82.15 dB,但未说明输入频率的大小。

除了上面的传统 ADC 结构外,文献[34]提出了一款基于 FPGA 的时间到数字的转换器 TDC (Time-to-Digital Converter) 结构,如图 19 所示,其以 TDC 核心、MMCM 和 LVDS 缓冲器为核心,构建了一个 6 通道-TDC 的 ADC。利用 TDCs 加相位插值技术,以达到高采样率,每个 TDC 通道的最高速率可达 400 MS/s。该 ADC 工作在 15 K 温度下,采样率为 1.2 GS/s。虽然该 ADC 实现了高采样率,且提供了很大的灵活性,但其功率效率远低于室温 CMOS ADC,在高输入频率下其 SNDR 和 SFDR 均在 30 dB 左右。




图 19 文献[34]提出的 TDC 结构图
Figure 19 Structural diagram of the TDC proposed in reference[34]

由于低温 ADC 电路的设计仍处于起步阶段,当前国内外在纳米 CMOS 工艺下所提出的低温 ADC 数量较少,本文就以当前经典的 2 款低温

ADC 设计的方法进行分析比较(如表 4 所示)。在纳米工艺节点下,主要解决阈值电压升高、晶体管失配增加等问题对 ADC 电路的影响,即比较器输入共模降低、失调增加和速率与功耗的权衡等问题。对于输入共模降低,文献[13]调整了电容阵列的开关方案来提高输入共模,从结构上进行了调整;而文献[32]采用了耐温 MOS 管,从输入晶体管出发减小了低温影响。明显地,文献[13]采用的方法需要在特定的循环展开结构中运行;而文献[32]的方法适用的 ADC 结构范围更广,涵盖所有 ADC。对于比较器失调校准,和大多数比较器校准一样,文献[13]在输入管的节点处增加校准网络,而文献[32]则采用电容阵列来校准比较器的失调。相比而言,文献[13]采用的校准网络利用了额外的电阻,会导致额外功耗的问题,但校准过程简单易行且高效,在功耗裕度较大的情况下可以选择,如低温探测、红外读出电路、传感器等场景。文献[32]采用的电容阵列尽管增加了电容的数量,电容失配和面积可能相应增加,但在低温中电容耐受性较强,且相应地缓解了功耗增加,这在低温量子读出电路中更具有优势。

表 4 纳米 CMOS 工艺节点下低温 ADC 设计方法比较

Table 4 Comparison of cryogenic ADC design methods for nanometer CMOS process nodes

比较项目	文献[32]	文献[13]
方法	采用 Native 耐温 MOS 管	调整电容阵列开关方案
输入共模	所有 ADC	循环展开 ADC
适用 ADC	所有 ADC	循环展开 ADC
方法	电容阵列调整	校准网络
失调校准	低温量子读出电路	低温探测、红外读出和传感器
适用场景	低温量子读出电路	低温探测、红外读出和传感器

3.4 比较与讨论

在回顾了不同工艺下的低温 ADC 后,表 5 总结了其结构和性能结果(*表示在 6 bit 分辨率下的测试结果)。从表 5 中可以看到,低温 ADC 的速率逐渐增大,由 2007 年的 KS/s,到如今的 GS/s,这不仅是由于工艺提高带来的增益,还有 ADC 结构的优化以及应用需求的牵引。从 FOM_w 指标变化来看, FOM_w 值代表了 ADC 真正的工作效率,由于不同结构的 ADC 功耗效能不尽相同,无法对 ADC 的功耗效能进行比较。于是学术界用 FOM_w 指标来比较不同结构 ADC 的功耗效能,其计算的公式如式(5)所示:

$$FOM_w = \frac{Power}{2^{ENOB} \cdot f_s} \quad (5)$$

表 5 低温 ADC 性能参数比较

Table 5 Comparison of cryogenic ADC performance parameters

	文献[9] (2007)	文献[16] (2009)	文献[28] (2010)	文献[35] (2011)	文献[34] (2016)	文献[36] (2018)	文献[31] (2021)	文献[32] (2023)	文献[30] (2023)	
工艺/nm	700	700	350	350	FPGA	180	40	40	180	
温度/K	4.2	4.2	4.4	77	15	77	4.2	4	4.2	
结构	SAR	Flash	SAR	SAR	TDC	SAR	TI SAR(2×)	TI (4×)	SAR	
采样率/s	3×10 ³	1.25×10 ⁴	5×10 ⁴	2×10 ⁵	1.2×10 ⁹	2.083 3×10 ⁷	1×10 ⁹	9×10 ⁸	5×10 ⁸	3.2×10 ⁷
分辨率/bit	8	8	8.53	10	6	8	6~8	7~10	8	
电源/V	5	5.5	3.3	3.3		1.8	1.1(core),2.5(clock)	1.0/1.25	1.8	
SNDR@Nyq./dB			53.1	57.7		48.72	33.4 [*]	36.2 [*]	50.1	47.7
SFDR@Nyq./dB						57.85	48.4 [*]	48.5 [*]	59.1	54.53
功耗/mW	0.35	5	0.297	0.23	750	2.46	0.7	0.8	5.91	2.4
FOM (pJ/conv.-step)	455.7	1 562.4	16.1	1.8		0.55	0.26	0.2	0.045	0.378
面积/mm ²		39.96	2.64	0.24		0.945	0.045	0.147	0.178	

其中, $ENOB$ 表示有效位数, f_s 表示采样率, $Power$ 表示功耗。

从表 5 中看到, FOM_w 指标逐年降低, 特别是当应用于低温量子环境中时, 对 ADC 的能效要求较高。如文献[13]设计的用于低温量子读出电路的 6~8 bit 低温 ADC, 虽然其采用了循环展开 ADC 结构来获取高速率, 包含了 8 个比较器, 但比较器均采用最小尺寸, 每个周期只打开一个比较器, 整体功耗仍然保持在最低, 额外增加的功耗在校准网络模块。

对于 ADC 结构的选择, 从表 5 中所展现的 ADC 结构可以看出, 大多数低温 ADC 选择以 SAR ADC 为基础结构。这是由于电容和数字模块的低温特性与室温特性相差不大, 而 SAR ADC 的结构主要由采样保持电路、比较器、逐次逼近寄存器(SAR Logic)和数模转换器 DAC 组成, 其结构如图 20 所示。其中 SAR Logic 为数字模块, 而 DAC 又可分为 R-DAC、C-2C DAC 和 R-C DAC 等。这些模块的性能受低温影响较小, 且速率还会因低温而受益。再加上 SAR ADC 只涉及电容操作, 因此 SAR ADC 放置在低温下只需考虑比较器和采样保持电路的设计, 大大降低了低温环境下电路的设计难度。

综上所述, 在低温下, 晶体管的一些特性发生变化, 如 Kink 效应、阈值电压升高、晶体管失配增大等, 这些特性变化可能导致关键电路(比较器等)性能下降^[13]。另外, ADC 的结构选择也至关重要, 因 SAR ADC 仅包含电容操作, 且其中数字模块较多, SAR ADC 成为了低温 ADC 设计的主流选择。




图 20 SAR ADC 示意图

Figure 20 Schematic structure of SAR ADC

在比较器的设计中: 对于不成熟工艺下的 Kink 效应, 可通过级联晶体管降低 VDS 电压, 避免 VDS 进入高电压区^[16]; 增加复位阶段有利于缓解 I-V 滞后和偏移滞留现象; 对于晶体管阈值电压升高, 使用阈值电压对温度更耐受的晶体管是一个不错的选择^[32], 采用使共模电压升高的 CDAC 方案也能缓解该效应^[13], 但其只能适用于循环展开的 ADC; 对于晶体管失配导致偏移增加, 校准电路或算法十分必要, 传统的输出存储失调校准在低温下仍然适用^[28], 增加电容校准阵列^[32]或在输入对管处增加校准晶体管对^[13]也能有效地校准偏移。

4 低温 ADC 设计面临的问题

本节介绍低温 ADC 设计中面临的问题。低温对晶体管特性的影响, 给低温 ADC 的设计带来了很大的挑战。因此, 低温 ADC 设计面临的问题主要是由低温所导致的器件对电路的影响。

4.1 功耗

对于功耗, 在这样极低的温度下, 功耗对芯片

性能甚至能否正常工作有较大影响。这不仅仅包括芯片本身的功耗,还包括芯片的自热效应(self-heating)。另外,如图 21 所示,量子控制器中不仅包含了控制电路,还包括了量子状态读出电路,形成了整体的控制系统。当某一个电路功耗降低时,就会给其他电路带来额外的功耗和性能裕度,这就需要对整体系统进行功耗权衡。再加上量子控制器整体系统位于稀释冰箱的 4 K 制冷盘中,4 K 制冷盘的制冷功率有限,最高功率仅为 2 W。因此,怎样在最低功耗下设计最优性能的电路是一个挑战。还可能采取特殊的散热措施,来优化芯片和电路设计,以降低自热效应并提高电路的稳定性和可靠性。




图 21 量子处理器与控制器连接示意图

Figure 21 Schematic diagram of the connection between the quantum processor and the controller

对于芯片的自热效应,文献[37]设计和实现了定制的低温测试芯片。该芯片使用栅极电阻和硅二极管作为传感器,测量了 MOSFET 通道和周围硅衬底的温度情况。研究表明,芯片的自热受到器件的几何形状和功率密度等因素影响,产生不同程度的自热。自热可以使设备温度显著高于环境温度,并且这种效应在低温下被放大。因为硅的热特性,如热导率在从室温到 4.2 K 温度范围内的变化几乎超过 1.5 个数量级。例如,在温度为 3 K 时运行的自旋量子位中低温 CMOS 微波驱动器在自热超过 10 K 的情况下,耗散功率超过 400 mW^[38]。另外,该工作中描述的测试结构,被专门用于低温量子控制电路中使用的实际器件测试,以接近最真实的低温应用场景,为低温量子测控系统中电路的设计提供了最真实的参考。

芯片的自热不仅会影响器件本身的特性,还可以通过周围的硅传播,与相邻的器件^[39]形成热反馈回路。这不仅在低温电路中至关重要,在未来的系统芯片(SoC)中,也将成为电路设计的关键因素,因为集成电子和量子位对任何热串扰^[6]都非常敏感。

由于先进的纳米 CMOS 节点和先前成熟技术

之间的器件几何形状和功率密度有很大差异,有必要掌握两者的联系和区别,并从建模的角度进行先验理论研究。室温下自热的研究已经相对成熟,但低温下自热研究相对较少,当前的低温自热研究表明,自热效应在低温下会加剧,而且这种影响高度依赖于器件的几何形状(尺寸、长径比)和功率密度。尽管晶体管会出现不同于室温的特性,但自热效应不会显著影响电路偏置条件及其动态性能,这种效应可以解释在低温 CMOS 器件^[40]中没有自热的负输出电导特性。然而,值得注意的是,当电路温度超过环境温度数 10 K 以上时,受热噪声限制的电路会显著降低其噪声性能。

4.2 器件不匹配与阈值电压升高

如第 2 节所述,器件放置在低温下会导致器件的不匹配以及产生非理想特性,且不同工艺特性不同,这些低温特性会对敏感电路产生严重不利影响,如对噪声非常敏感的低噪声放大器 LNA (Low-Noise Amplifier)、数据转换器和芯片参考,这也是低温控制器的组成部分。

对于器件不匹配,主要包括电流因子和阈值电压因子的不匹配。晶体管的电流失配,可能导致电路的失调电压增加,而失调电压是放大器的一个关键参数,它限制了放大器能够识别的最小信号精度。当失调电压较大时,可能使得小信号被掩盖,导致电路无法正常工作,影响 double-tail 比较器的精度。电流失配还可能恶化电路的线性度,如差分系统中理论上不存在偶次失真,但由于失配,电路仍可能具有残余的偶次谐波,从而影响信号的质量。最后,电流失配还可能导致电路噪声水平增加,这包括等效输入噪声以及由共模或电源扰动导致的等效输入扰动。当这些噪声和扰动超过传感器或信号源自身的噪声水平时,会严重影响电路的性能。

晶体管阈值电压因子失配对电路的影响主要体现在以下几个方面:静态工作点偏移、信号失真和稳定性问题。在电路设计中,晶体管的操作往往需严格遵循预设的静态工作点,以保证电路的稳定运行与预期性能的实现。阈值电压因子的不匹配作为关键参数偏差之一,会直接导致晶体管静态工作点的偏移,进而造成电路实际运行偏离设计预期。此外,此失配现象在信号处理过程中可能引发显著失真,尤其在放大电路中,输入信号与晶体管阈值电压之间的不匹配将直接作用于信号的幅度与相位特性,从而影响信号质量。另外,在多个晶体管协同工作的电路中,阈值电压因子的失配更为

关键,它可能影响系统的稳定性。具体而言,由于各晶体管阈值电压的固有差异,它们在响应外部激励时可能表现出不一致的响应,可能导致电路出现振荡和不稳定等问题,对系统性能构成严重威胁。

晶体管阈值电压的升高对电路有多方面的影响,主要包括以下几个方面:开启电压增加、性能下降、静态功耗增加和电路设计难度增加。当输入电压高于阈值电压时,晶体管才会处于导通状态。若阈值电压升高,则需要更高的输入电压方能触发晶体管的导通,此现象使得电路在正常工作状态下需要消耗更多的功率,增加了电路的功耗;同时,阈值电压的升高还可能降低晶体管的开关速度,对于依赖高速切换性能的电路而言将造成性能瓶颈,降低整体电路的工作效率与性能表现。进一步地,在晶体管导通阶段,漏电流与阈值电压密切相关。阈值电压的提高往往伴随着漏电流的增加,导致了电路功耗的额外上升,对能效优化构成挑战。最后,在电路设计时,需要考虑到晶体管的阈值电压。面对阈值电压的升高,需对电路中的其他组件参数进行适应性调整,以确保系统的预期运行,此过程无疑增加了电路设计的复杂度与难度。

4.3 低温模型

超低温电路设计仍然面临的一个困难是缺乏准确的低温模型来预测低温条件下晶体管的行为,进而无法判断电路在低温下的工作状态,特别是低温条件下晶体管的非理想性可能导致电路失效。因此,低温模型对未来超低温电路的设计十分必要。当前研究人员也提出了很多低温模型,各模型关注的重点不同,优势各异。拟合比较准确的模型有 BSIM、Hi-SIM (Hiroshima-university STARC IGFET Model)、EKV (Enz-Krummenacher-Vittoz model) 等,下面以 BSIM 模型为例进行介绍。

BSIM 模型是一种广泛应用于集成电路设计和分析的场效应晶体管 FET (Field Effect Transistor) 模型。该模型基于物理原理和统计数据,通过一系列方程和参数来描述 FET 的行为。这些参数不仅包括了描述物理过程的参数,如漏极电流、门电压和源漏电压等,还考虑了诸如温度、电压偏置和器件尺寸等因素的影响。漏极电流是一个关键参数,模型通过考虑电场效应、载流子浓度和电场分布等因素,准确地计算了漏极电流的大小。门电压控制晶体管的导通和截止过程,BSIM 模型中的门电压参数能够精确地描述晶体管的关断,从而预测晶体管的开关速度和功耗。BSIM 模型还考虑了其他重要的物理效应,如沟道长度调制、沟道

电荷分布、寄生电阻和电容、非平衡载流子输运、亚阈值电流、噪声、温度效应等。这些效应对于 FET 的性能和行为有着显著影响,BSIM 模型通过引入适当的参数和方程来准确描述。

在模型结构上,BSIM 模型包含了多个子模型,如 I-V 模型、C-V 模型、噪声模型、寄生电阻和电容模型、温度效应模型等。I-V 模型是 BSIM 模型的核心,它描述了 FET 在不同偏置条件下的电流响应,并分为弱反型区、线性区、饱和区和击穿区等 4 个区域。另外,BSIM 模型也提供了多个版本,以适应不同的器件制造工艺和应用场景。每个版本都针对特定的工艺和应用进行了优化,包括 BSIM1、BSIM2、BSIM3、BSIM4、BSIM6、BSIM-CMG (Berkeley Short-channel IGFET Model Common Multi-Gate)、BSIM-IMG (Berkeley Short-channel IGFET Model Independent Multi-Gate) 等。其中,BSIM-CMG 是 BSIM 最新的低温模型,它在现代 CMOS 器件的特性和行为方面进行了改进,增加了用于描述低压操作下电流和电压之间关系的新模型,引入了新的二维材料(如石墨烯)和垂直晶体管等新型器件的模拟,提高了低压器件和快速开关应用的准确性。

因此,低温模型对于低温电路的设计意义重大,其综合考虑了物理效应、统计数据和模型结构等多个方面,为电路设计提供了准确的数学描述和预测能力,使低温电路的设计变得更加有效,降低了设计难度,低温模型在工业界和学术界也得到了广泛应用。

5 未来研究方向

本节主要介绍低温 ADC 设计未来可能的研究方向,下面从比较器、ADC 结构和阈值电压 3 个方面进行了未来展望。

5.1 比较器

比较器在 ADC 中起着至关重要的作用。它将模拟输入信号与 1 个或多个参考电压进行比较,根据输入信号与这些参考电压的相对大小,比较器产生逻辑输出,这些输出随后被用来量化模拟信号并转换为相应的数字代码。比较器的性能直接影响到 ADC 的转换精度。一个具有高分辨率和快速响应的比较器能够更准确地判断输入信号与参考电压之间的关系,从而提高 ADC 的转换精度。在某些 ADC 设计中,如动态比较器,通过优化比较器的结构和操作方式,可以实现更低的功耗和更高的转换速率,这对于那些对功耗和性能有严格要求

求的应用场景(如移动设备、物联网设备等)尤为重要。对于动态比较器的选择,主要有 double-tail 和 strong-arm 比较器 2 种:

1) double-tail 动态比较器。其采用了一种差分输入结构,核心设计包括差分对管和尾电流源。这种设计使得 double-tail 比较器在输入信号范围较大时仍能保持较好的性能。其优势在于对共模噪声的抑制能力强,并且由于采用了动态功耗控制,使得其在比较过程中功耗较低。此外, double-tail 比较器还具有较小的回踢噪声,这有助于提高整体电路的稳定性。

2) strong-arm 动态比较器。其工作原理基于时钟控制的电流尾管结构,通过一个时钟信号来控制比较操作的进行,具有较快的比较速度。该设计相对简单,主要由时钟控制的电流尾管、差分输入管、交叉耦合对和复位管组成。strong-arm 比较器的优势在于其高速和低功耗特性,尤其在动态功耗方面表现突出。然而,其劣势也较为明显,即在电源轨之间堆叠了较多 MOS 管,不适合于低压下的设计。此外,为了获得较低的噪声性能,需要采取一些措施,但这可能会导致比较器速率的降低和功耗的增加。

综合比较两者, double-tail 和 strong-arm 比较器在设计细节和性能上各有特点。 double-tail 比较器在噪声抑制和功耗控制方面表现较好,但设计过程较为复杂。而 strong-arm 比较器则具有高速和低功耗的优势,但不适合低压设计。在低温下选择时,需要根据具体的应用需求和性能指标进行权衡。如对于噪声比较敏感的电路,用 double-tail 比较器较好,而对于速度要求较高时, strong-arm 比较器是一个明智的选择,低温 ADC 中 strong-arm 比较器显得更有优势。

研究表明^[13],热噪声水平在低温下被抑制得很低,但比较器的噪声和延迟仍与输入的共模电压有关,晶体管阈值电压升高会降低输入共模,恶化比较器的噪声和延迟,使比较器减速的同时,降低了性能。再加上低温下电流失配增大了偏移,比较器在比较时偏移会掩盖最小电压的比较,降低比较器的精度,进而降低 ADC 的精度。因此,比较器的设计面临着较大挑战,从 SAR ADC 结构中比较器的设计来看,可以从以下几个方面进行考虑:

1) 耐低温 MOS 管的采用。在器件库中,耐温度变化的晶体管对于温度变化不敏感,性能变化相对较小,如厚氧化层晶体管。研究表明,厚氧化层晶体管在低温下阈值电压升高幅度较小,且已在相

关场景中应用。另外,低阈值电压 LVT (Low Voltage Threshold) MOS 管也能缓解低温下阈值电压的升高。由于阈值电压较低, LVT 晶体管在导通时所需的栅极电压较小,还可能降低电路功耗。此外,低阈值特点能使晶体管更快地切换状态,从而提高电路的工作速度。值得注意的是, LVT 晶体管也存在一些潜在的问题,较低的阈值电压可能导致晶体管泄漏电流的增加,从而增加静态功耗。

2) 晶体管工作状态的改变。从表 3 中弱反型区晶体管室温-低温特性对比中可以看到,晶体管在低温下的 g_m/I_D 值约是室温下的 3 倍。因此,可以利用该特点对比较器进行设计,当前也还未有实际低温电路报道。在电路设计中, g_m/I_D 设计方法扮演着至关重要的角色,其重要性在于它对应着 V_{ov} (过驱动电压),通过选取合适的 g_m/I_D 数值,电路设计者可以在增益与带宽之间找到最佳折中点,这对于满足电路性能要求、优化功耗和速度平衡至关重要。在弱反型区,晶体管的工作特性与正常工作区域有所不同, g_m/I_D 值的大小对电路性能的影响也有其独特性。当晶体管处于弱反型区且 g_m/I_D 值较大时,意味着晶体管具有更高的电流驱动能力和更快的开关速度,有助于降低动态功耗和减小电路延迟。但是, g_m/I_D 值的增大通常伴随着较大的漏极电流,可能会导致能源效率低下。此外,较大的 g_m/I_D 值还可能增加电路的噪声水平,影响电路的稳定性。这是因为跨导的增加可能会放大电路中的噪声成分,从而影响输出信号的信噪比;过大的跨导还可能引发振荡或不稳定的行为,从而影响电路的正常工作。因此,在不损失主要性能的情况下,可以利用弱反型区 g_m/I_D 增大的特点对比较器进行合理设计。

3) 电容阵列开关方案的调整。在 SAR ADC 中,比较器的输入与电容阵列相连接,输入晶体管的阈值电压升高,会限制比较器的比较范围。从比较器之前的电容阵列来看,还可以通过调整电容阵列开关方案来提高电容阵列的共模电压。文献[13]通过调整单侧开关方案来提高共模电压,先整体提高前 2 个比较周期的电压,但 2 个电容轨道上电压的相对大小保持不变,而随后的比较周期按照正常的单侧开关方案进行比较。不同开关方案中通过不同的方法来降低功耗和提高速度,但总体原则是通过调整电容阵列上的电容电荷来调整电压,因此在功耗前提下可以通过调整电容阵列的开关方案来达到提高共模电压的目的。

另外,适当提高电源电压的同时提高共模电压也能缓解阈值电压的升高,但要注意考虑晶体管的击穿电压,以及提高电压带来的功耗,这也需要权衡。

5.2 ADC 结构

ADC 的结构选择对低温 ADC 也是一个关键因素。在当前提出的 ADC 类型中,SAR ADC 包含了较多数字模块和电容操作,是当前低温 ADC 较为理想的选择之一。

然而,当前低温量子读出电路中对 ADC 的需求为分辨率为 6~8 bit,速率达 GS/s,仅以单通道 SAR ADC 难以满足,将 SAR ADC 交织起来形成时间交织型 ADC TI-ADC (Time-Interleaved ADC)是一种可行方案。此外,基于 TDC 的 ADC 也可能成为未来低温 ADC 的一种选择。TDC,即时间数字转换器,其结构设计和细节会因具体的应用场景和需求而有所不同。但是,总体上,TDC 系统主要由以下几个关键部分组成:前端信号调理模块、高速串并转换模块、高速时钟产生模块、FPGA 模块、USB 接口模块等。文献[34]提出了首款应用于 15 K 低温下的基于 FPGA 的 TDC 结构,该 TDC 能够实现 6 bit 分辨率,最高能实现 1.2 GS/s 的速率。TDC 在结构上也具有以下几点优势:

1)高精度:TDC 具有非常高的时间分辨率,可以精确到纳秒甚至皮秒级别。这使得它在需要高精度时间测量的应用中具有显著优势,如质谱仪、粒子探测等。

2)多通道设计:一些 TDC 采用了多通道设计,可以同时测量多个信号。这提高了系统的并行处理能力,并降低了系统成本。

3)灵活性:TDC 的结构设计灵活,可以根据具体应用的需求进行定制和优化。例如,可以调整时间分辨率、测量范围等参数,以满足特定应用的要求。

4)低“死时间”:TDC 的“死时间”很短,这意味着它可以快速响应并连续测量多个事件。这对于需要高速数据采集和处理的系统来说非常重要。

5.3 阈值电压

阈值电压的升高降低了电路的性能,电路设计的难度也相应地增加,本节介绍面对阈值电压的升高,未来的可行方案,主要包括:

1)掺杂材料的优化。

低阈值晶体管以其较低的阈值电压特性著称,这一特性显著降低了晶体管启动所需的电压阈值,

从而在一定程度上有效缓解了因阈值电压升高可能带来的性能瓶颈。在维持相同操作频率的条件下,低阈值晶体管相较于标准晶体管展现出更低的功耗特性,这主要归因于其较低的开启电压需求。此外,低阈值晶体管还具备更快的开关转换速率与更高的集成密度,这些优势为高性能电子系统的设计与实现提供了有力支持。然而,在实际应用中,必须谨慎评估低阈值晶体管因泄露电流增加所引发的静态功耗上升问题,以确保系统整体能效与稳定性的优化。

但是,晶体管阈值电压的产生受到多种因素的影响,包括背栅的掺杂、电介质的厚度、栅极材质和电介质中的过剩电荷等。背栅的掺杂浓度是调控阈值电压(V_{th})的关键参数之一。通过精确调控背栅的掺杂程度,可以实现对 MOS 管阈值电压的有效控制。具体而言,当背栅区域的掺杂浓度增加时,其导电性增强但翻转所需的能量也随之提升,这一现象导致 MOS 管的阈值电压呈现上升趋势。因此,背栅掺杂浓度的优化对于精确设计具有特定阈值电压特性的 MOS 器件至关重要。电介质的厚度也会影响阈值电压。具体而言,较厚的电介质层会因其较高的绝缘性能而削弱栅极与沟道之间的电场强度,进而引起阈值电压的上升。为了降低阈值电压,学术界和工业界常考虑采用更薄的电介质层设计,以增强电场效应,促进沟道区的载流子反型。此外,栅极材质的选用同样对 MOS 管的阈值电压具有显著影响。高质量的栅极材质,如具有低功函数或高电子迁移率的材料,能够更有效地调控栅极下方的电势分布,进而降低 MOS 管的阈值电压。因此,选择合适的栅极材质也是降低阈值电压、提升器件性能的重要途径之一。

2)FD-SOI 工艺应用。

FD-SOI (Fully Depleted Silicon-On-Insulator)作为一种前沿的半导体制造工艺,其核心机制在构建于超薄绝缘层之上的全耗尽硅薄膜平台,进而在该平台上精确构造各类电子元件。该技术凸显出 2 大显著优势:首先,通过引入超薄埋入氧化物 BOX(Buried OXide)层作为高效的电隔离屏障,显著削弱了源极与漏极间的寄生电容效应,有效遏制了电子的非希望流动路径(即从源极直接泄漏至漏极),从而极大地抑制了影响器件性能的不良漏电流现象;其次,利用极致轻薄的顶层硅材料,实现了晶体管沟道的全面耗尽状态,这一设计赋予了晶体管更为卓越的静电控制能力,进一步优化了器件的电气性能与稳定性。

FD-SOI 工艺在功耗、性能和可靠性等方面具有显著优势。与 FinFET 技术相比,FD-SOI 在低功耗、防辐射、低软错误率、耐高温和电磁兼容性 EMC(ElectroMagnetic Compatibility)等方面表现更佳。文献[41]的研究表明,通过使用带有背偏置的全耗尽 SOI(FD-SOI),可以完全缓解由低温操作引起的阈值偏移,并且对偏置电压的适当调整可以实现非常低功率的高速电路。除了在背偏置方面的灵活性外,FD-SOI 还有额外的优势。这些因素包括:更高的 $SS(T)$ 、较低的漏致势垒降低效应 DIBL(Drain-Induced Barrier Lowering)效应和更好的匹配性(在通道中没有掺杂剂,因此没有掺杂剂的波动效应)。但是,也需要注意锁定稳健性的影响,因为研究^[42,43]表明,在低温下锁定稳健性可能是一个问题。

3) 基于体 CMOS 偏置的精确调控。

阈值电压也可以通过适当地偏置晶体管来降低,具体而言,通过正向偏置体源二极管于体 CMOS 结构中,可以实现对阈值电压的降低效果。然而,值得注意的是,这种方法能够降低的幅度受到物理机制与材料特性的限制,因而存在固有的局限性。因此,在综合实践中,需考虑多种因素,以实现阈值电压的精确调控。

6 结束语

ADC 作为模拟域和数字域连接的桥梁,在信号处理领域有着极为重要的作用。随着量子计算的发展,学术界对低温 ADC 的研究力度加大,因量子处理器和控制器所处的温度不同,当前是通过高速电缆来连接温度跨度如此大的 2 种环境,但随着量子比特增多,电缆数量也成指数增长。为减小电缆数量,一方面可以提高 ADC 的速率,另一方面可以在靠近量子处理器的温度下进行量子测控,后者的实现潜力更大,低温电路的设计挑战也更大。本文通过深入调研低温电路设计方向的期刊和会议,围绕着低温电路的设计方法、晶体管的低温特性、器件低温特性对电路的影响、低温 ADC 在低温环境中面临的挑战等关键问题进行了系统的梳理和总结,在此基础上从不同工艺的角度出发,对当前所提出的低温 ADC 进行了详尽的阐述,分析了低温 ADC 的设计方法。最后,本文也探讨了低温 ADC 在设计中面临的问题、未来可行方向和发展趋势。相信在未来,研究人员会不断推进低温 ADC 的发展,这将为更多的低温应用带来积极影响。

参考文献:

- [1] 张建军,李海欧,郭国平. 半导体量子计算芯片[J]. 中国科学:信息科学,2024,54(1):102-109.
ZHANG Jianjun, LI Haiou, GUO Guoping. Semiconductor quantum computing[J]. Scientia Sinica Informationis, 2024, 54(1):102-109.
- [2] 郑文,于扬. 超导量子计算核心器件[J]. 物理,2023, 52(11):731-743.
ZHENG Wen, YU Yang. Core devices for superconducting quantum computing[J]. PHYSICS, 2023, 52(11):731-743.
- [3] CHARBON E. Cryo-CMOS electronics for quantum computing: Bringing classical electronics closer to qubits in space and temperature[J]. IEEE Solid-State Circuits Magazine, 2021, 13(2):54-68.
- [4] VELDHORST M, YANG C H, HWANG J C C, et al. A two-qubit logic gate in silicon[J]. Nature, 2015, 526:410-414.
- [5] HORNIBROOK J M, COLLESS J I, MAHONEY A C, et al. Frequency multiplexing for readout of spin qubits[J]. Applied Physics Letters, 2014, 104(10): 103-108.
- [6] VANDERSYPEN L M K, BLUHM H, CLARKE J S, et al. Interfacing spin qubits in quantum dots and donors—Hot, dense, and coherent[J]. npj Quantum Information, 2017, 3: Article No. :34.
- [7] PATRA B, INCANDELA R M, van DIJK J P G, et al. Cryo-CMOS circuits and systems for quantum computing applications[J]. IEEE Journal of Solid-State Circuits, 2018, 53(1):309-321.
- [8] 赵宏亮. 基于红外成像系统的低温读出电路设计技术研究[D]. 天津:天津大学,2013.
ZHAO Hongliang. The research of low temperature ROIC design for infrared imaging systems[D]. Tianjin: Tianjin University, 2013.
- [9] CRETEN Y, MERKEN P, SANSEN W, et al. A cryogenic ADC operating down to 4.2 K[C]//Proceedings of the 2007 IEEE International Solid-State Circuits Conference, 2007:468-616.
- [10] 陈杰. 天文成像系统中的若干关键技术研究[D]. 合肥:中国科学技术大学,2017.
CHEN Jie. Research on several key technologies in astronomical imaging system[D]. Hefei: University of Science and Technology of China, 2017.
- [11] KAPOULEA S, AHMAD M, WEIDES M, et al. Cryo-CMOS mixed-signal circuits for scalable quantum computing: Challenges and future steps[C]//Proceedings of the 2023 IEEE International Sympo-

- sium on Circuits and Systems, 2023:1-5.
- [12] HART P A't, van DIJK J P G, BABAIE M, et al. Characterization and model validation of mismatch in nanometer CMOS at cryogenic temperatures[C]// Proceedings of the 48th European Solid-State Device Research Conference, 2018:246-249.
- [13] KIENE G, OVERWATER R W J, CATANIA A, et al. A 1 GS/s 6-8 b Cryo-CMOS SAR ADC for quantum computing[J]. IEEE Journal of Solid-State Circuits, 2023, 58(7):2016-2027.
- [14] DAO N C, KASS A E, AZGHADI M R, et al. An enhanced MOSFET threshold voltage model for the 6-300 K temperature range[J]. Microelectronics Reliability, 2017, 69:36-39.
- [15] DEFERM L, SIMOEN E, CLAEYS C. The importance of the internal bulk-source potential on the low temperature kink in NMOSTs[J]. IEEE Transactions on Electron Devices, 1991, 38(6):1459-1466.
- [16] CRETEN Y, MERKEN P, SANSEN W, et al. An 8-bit flash analog-to-digital converter in standard CMOS technology functional from 4.2 K to 300 K [J]. IEEE Journal of Solid-State Circuits, 2009, 44(7):2019-2025.
- [17] van DIJK J P G, 't HART P A, KIENE G, et al. Cryo-CMOS for analog/mixed-signal circuits and systems[C]//Proceedings of the 2020 IEEE Custom Integrated Circuits Conference, 2020:1-8.
- [18] INCANDELA R M, SONG L, HOMULLE H A R, et al. Characterization and compact modeling of nanometer CMOS transistors at deep-cryogenic temperatures[J]. IEEE Journal of the Electron Devices Society, 2018, 6:996-1006.
- [19] BECKERS A, JAZAERI F, ENZ C. Cryogenic MOSFET threshold voltage model[C]//Proceedings of the 49th European Solid-State Device Research Conference, 2019:94-97.
- [20] 't HART P A, BABAIE M, CHARBON E, et al. Characterization and modeling of mismatch in Cryo-CMOS[J]. IEEE Journal of the Electron Devices Society, 2020, 8:263-273.
- [21] ANDRICCIOLA P, TUINHOUT H P. The temperature dependence of mismatch in deep-submicrometer bulk MOSFETs[J]. IEEE Electron Device Letters, 2009, 30(6):690-692.
- [22] MENNILLO S, SPESSOT A, VENDRAMÉ L, et al. An analysis of temperature impact on MOSFET mismatch[C]//Proceedings of the 2009 IEEE International Conference on Microelectronic Test Structures, 2009:56-61.
- [23] HSIEH S-E, KAO C-C, HSIEH C-C. A 0.5 V 12 bit SAR ADC using adaptive time-domain comparator with noise optimization [J]. IEEE Journal of Solid-State Circuits, 2018, 53(10):2763-2771.
- [24] AHMADI M, NAMGOONG W. Comparator power minimization analysis for SAR ADC using multiple comparators[J]. IEEE Transactions on Circuits and Systems I: Regular Papers, 2015, 62(10):2369-2379.
- [25] BABAYAN-MASHHADI S, LOTFI R. Analysis and design of a low-voltage low-power double-tail comparator[C]//Proceedings of IEEE Transactions on Very Large Scale Integration Systems, 2014, 22(2):343-352.
- [26] MIYAHARA M, ASADA Y, PAIK D. A low-noise self-calibrating dynamic comparator for high-speed ADCs[C]//Proceedings of the 2008 IEEE Asian Solid-State Circuits Conference, 2008:269-272.
- [27] KULL L, TOIFL T, SCHMATZ M, et al. A 3.1 mW 8 b 1.2 GS/s single-channel asynchronous SAR ADC with alternate comparators for enhanced speed in 32 nm digital SOI CMOS[J]. IEEE Journal of Solid-State Circuits, 2013, 48(12):3049-3058.
- [28] OKCAN B, MERKEN P, GIELEN G, et al. A cryogenic analog to digital converter operating from 300 K down to 4.4 K[J]. Review of Scientific Instruments, 2010, 81(2):Article No. :024702.
- [29] ZHAO Y Q, YANG M, ZHAO H L, et al. A cryogenic 10 bit successive approximation register analog-to-digital converter design with modified device model[J]. Journal of Shanghai Jiao Tong University(Science), 2013, 18(5):520-525.
- [30] HUANG Y J, LUO G, GUO G P. A cryogenic 8-bit 32 MS/s SAR ADC operating down to 4.2 K[J]. Electronics, 2023, 12(6):Article No. :1420.
- [31] KIENE G, CATANIA A, OVERWATER R, et al. 13.4 A 1 GS/s 6-to-8 b 0.5 mW/qubit Cryo-CMOS SAR ADC for quantum computing in 40 nm CMOS [C]//Proceedings of the 2021 IEEE International Solid-State Circuits Conference, 2021:214-216.
- [32] LEE J, KANG K, MINN D, et al. A 7-10 b programmable Cryo-CMOS TI-SAR ADC for multichannel qubit readout with on-chip background inter-channel mismatch calibrations[C]//Proceedings of IEEE the 49th European Solid State Circuits Conference, 2023:169-172.
- [33] MEI Y, LI S R. A cryogenic 12 bit 2 MS/s SAR ADC for deep underground neutrino experiment (DUNE)[C]//Proceedings of the 62nd IEEE Inter-

national Midwest Symposium on Circuits and Systems, 2019:101-104.

- [34] HOMULLE H, VISSER S, CHARBON E. A cryogenic 1 GSa/s, soft-core FPGA ADC for quantum computing applications[J]. IEEE Transactions on Circuits and Systems I: Regular Papers, 2016, 63(11):1854-1865.
- [35] ZHAO H L, ZHAO Y Q, ZHANG Z S. A cryogenic SAR ADC for infrared readout circuits[J]. Journal of Semiconductors, 2011, 32(11): Article No. :115015.
- [36] SUNA A, ÇEVİK İ, YELTEN M B. A high speed 180 nm CMOS cryogenic SAR ADC[C]//Proceedings of the 18th Mediterranean Microwave Symposium, 2018:116-119.
- [37] 't HART P A, BABAIE M, VLADIMIRESCU A, et al. Characterization and modeling of self-heating in nanometer bulk-CMOS at cryogenic temperatures[J]. IEEE Journal of the Electron Devices Society, 2021, 9:891-901.
- [38] van DIJK J P G, PATRA B, SUBRAMANIAN S, et al. A scalable cryo-CMOS controller for the wide-band frequency-multiplexed control of spin qubits and transmons[J]. IEEE Journal of Solid-State Circuits, 2020, 55(11):2930-2946.
- [39] GUTIERREZ-D E A, DEFERM L, DECLERCK G. Experimental determination of self-heating in sub-micrometer MOS transistors operated in a liquid-helium ambient[J]. IEEE Electron Device Letters, 1993, 14(3):152-154.
- [40] CHEN X, ELGABRA H, CHEN C-H, et al. Estimation of MOSFET channel noise and noise performance of CMOS LNAs at cryogenic temperatures[C]//Proceedings of the 2021 IEEE International Symposium on Circuits and Systems, 2021:1-5.
- [41] BOHUSLAVSKYI H, BARRAUD S, BARRAL V, et al. Cryogenic characterization of 28 nm FD-SOI ring oscillators with energy efficiency optimization[J]. IEEE Transactions on Electron Devices, 2018, 65(9):3682-3688.
- [42] DEFERM L, SIMOEN E, DIERICKX B, et al. Anomalous latch-up behaviour of CMOS at liquid helium temperatures[J]. Cryogenics, 1990, 30(12):1051-1055.
- [43] MARSHALL C J, MARSHALL P W, LADBURY R L, et al. Mechanisms and temperature dependence of single event latchup observed in a CMOS readout integrated circuit from 16-300 K[J]. IEEE Transactions on Nuclear Science, 2010, 57(6):3078-3086.

作者简介:



李萌(1999—),男,重庆人,博士生,研究方向为模数转换器。**E-mail:**lmengnuda@nudt.edu.cn

to-digital converter.



吕方旭(1988—),男,陕西渭南人,博士,助理研究员,研究方向为高速互连和高速通信集成电路。**E-mail:**lvfangxu1988@nudt.edu.cn

LÜ Fangxu, born in 1988, PhD, assistant research fellow, his research interests include high-speed interconnection and high-speed communication integrated circuits.



赖明澈(1982—),男,湖北黄石人,博士,研究员,研究方向为计算机体系结构、高速互连和集成电路设计。**E-mail:**mingchelai@nudt.edu.cn

LAI Mingche, born in 1982, PhD, research fellow, his research interests include computer architecture, high-speed interconnection, and integrated circuit design.



黄恒(1994—),男,湖南双峰人,博士,研究方向为低温量子测控。**E-mail:**huangheng@nudt.edu.cn

HUANG Heng, born in 1994, PhD, his research interest includes low temperature quantum measurement and control.



辛可为(1996—),男,山东济宁人,博士生,研究方向为压控振荡器、高速时钟和锁相环。**E-mail:**xinkewei@nudt.edu.cn

XIN Kewei, born in 1996, PhD candidate, his research interests include voltage controlled oscillator, high speed clock, and phase-locked loop.



赵成卓(2001—),男,陕西渭南人,博士生,研究方向为低压差线性稳压器和放大器。**E-mail:**zhaoocz2001@163.com

ZHAO Chengzhuo, born in 2001, PhD candidate, his research interests include low dropout regulator and amplifier.