1. 定义:是连接多个部件的传输线 关键特征:多设备共享的传输线。

特点:任意时刻只能有一个设备向总线发送信息 多个部件可以同时从总线接受相同的信息

2. 总线分类

片内总线:指芯片内部的总线。如在CPU芯片内部,寄存器和寄存器之间、寄存器和算逻单元ALU之间都有总线连接。

系统总线:指CPU、主存、I/O(通过I/O接口)各大部件之间的信息传输线。又叫板级总线和板间总线。如ISA、PCI等。

通信总线(I/O总线):是指计算机系统之间或计算机系统与其他系统(如控制仪表等)之间的通信传输线。如IDE、SCSI、USB、RS-232

数据总线(DB) 双向,宽度差别。三态的,未被地址信号选中的部件,不驱动数据总线。所谓三态,是指0,1 和高阻抗三个状态。由于数据总线是公共通道,在某一时刻,只允许接收某一设备的信号,其他一切设备都应 和它断开(呈高阻抗状态)。

地址总线(AB) 单向,宽度与寻址空间有关。传送地址信号,主要用来指定需要访问的部件。总线主设备发出信号后,总线上的所有部件均感受到该地址信号,但只有经过译码电路选中的部件才接收主设备的控制信号,并与之通信。三态的。

控制总线(CB) 命令和状态。有的信号线为三态,有的非三态。主设备与从设备。传送一个部件对另一个 部件的控制信号。

电源线和地线!

4.总线特性

为了保证机械上的可靠连接,必须规定其机械特性。指总线在机械连接方式上的一些性能。如插头插座 为了保证电气上正确连接,必须规定其电气特性。指总线的每一根传输线上信号的传输方向和有效的电平 范围。

为了保证正确地连接不同部件,还需规定其功能特性和时间特性。指总线中每根信号传输线的功能。指总 线中的任一根信号传输线在什么时间内有效。

5. 总线性能指标

信号线数:即地址总线、数据总线和控制总线三种总线的根数总和。

总线宽度:是指数据总线的根数,用bit(位)表示,如8位、16位(也即8根、16根数据线)。

最大传输率 (总线带宽):总线本身所能达到的最高传输速率,用MB/s(每秒多少兆字节)表示。

时钟同步/异步:总线上的数据与时钟同步工作的总线称为同步总线,与时钟不同步工作的称为异步总线总线控制方式:包括并发工作、自动配置、仲裁方式、逻辑方式、计数方式等。

负载能力:通常用可连接扩增电路板数来反映总线的负载能力。由于不同的电路对总线的负载是不同的,即使同一电路在不同的工作频率下,总线的负载也是不同的。因此,总线负载能力的指标是不太严格的。

总线复用:为提高总线的利用率,将地址总线和数据总线共用一组物理线,在某一时刻该总线传输地址信号,另一时刻传输数据信号或命令信号。

- 6. 所谓总线标准,可视为系统与各模块、模块与模块之间的一个互连的标准界面。这个界面两端的任一方只需根据总线标准的要求完成自身一面接口的功能要求,而无需了解对方接口与总线的连接要求。因此,按总线标准设计的接口可视为通用接口。目前流行的总线标准ISA、EISA、STD、PCI、SCSI、USB
- 7 . ISA:Industry Standard Architecture——工业标准体系结构,又称AT总线

EISA:Extended Industry Standard Architecture —— 扩展工业标准体系结构

PCI:Peripheral Component Interconnect——外部设备互连总线

8.总线的拓扑结构 单总线结构,双总线结构,多总线结构

9.单总线结构


将CPU、主存、I/O设备(通过I/O接口)都挂到一组总线上,允许I/O之间、I/O与主存之间 直接交换信息。结构简单,便于扩充。但是,由于所有的传送都通过这组总线,容易形成计算机系统 的瓶颈。

10.双总线结构


将速度较低的I/O设备从单总线上分离出来,形成主存总线和I/O总线分开的结构。通道是一个具有特殊功能的处理器,CPU将一部分功能下放给通道,使其对I/O设备具有统一管理功能,以完成外部设备与主存之间的数据传送.其系统的吞吐能力可以相当大。

11.三总线结构 主存总线 + I/O总线 + DMA总线


主存总线与DMA总线不能同时对主存进行存取。



- 12.四总线结构 •局部总线、系统总线、高速总线、扩展总线
- 13. PCI总线结构




14.多层PCI总线结构



15. 总线完成一次传输可分为4个阶段

- -申请分配阶段:由需要使用总线的主设备提出申请,经总线仲裁机构决定将下一传输周期的总线使用权授于某一申请者。
- -寻址阶段:取得了使用权的主设备,通过总线发出本次打算访问的从设备的存储地址或设备地址及有关命令,启动参与本次传输的从设备。
- -传数阶段:主设备和从设备进行数据交换。

- -结束阶段:从总线上撤除有关信息,让出使用权。
- 16.总线判优控制:多个主设备同时申请总线时,按一定的优先等级顺序确定哪个主设备能使用总线。
- 集中式:将控制逻辑集中在一处—总线仲裁器(arbitrator),分为链式查询、计数器定时查询、独立请求三种
- 分布式:将控制逻辑分散在与总线连接的各个部件或设备上,由各个节点竞争使用权(network) 1 7 . 链式查询方式的主要特点:
- 越靠近控制器的模块.优先级越高:
- 链形优先级存在传播延迟,这种延迟与模块数成正比,所以判优速度较慢,一般只接少量(几个)模块:
- 链形结构.一个故障.链失效:
- 结构较简单,造价较低。
- 18. 计数器定时查询方式的主要特点:
- 计数方式与优先次序直接相关。
- 计数可以从"0"开始,此时设备的优先次序是固定的:
- 计数也可以从终止点开始,即是一种循环方法,此时设备使用总线的优先级相等;
- 计数的初始值还可由程序设置,故优先次序可以改变。
- 对电路故障不如链式查询方式敏感,但增加了主控制线(设备地址),控制也较复杂。




19.独立请求方式的工作原理:

- -每个模块有一组独立的"总线请求"和"总线允许"信号线,每对信号线有其相应的优先级:
- -控制器中有一个优先级编码器和优先级译码器,用以选择优先级最高的请求,并产生出相应的"总线允许"信号:
- -当"总线忙"信号有效时,表示有的模块正在使用总线,因此请求使用总线的模块必须等待;直至"总线忙"信号变为无效时,所有需要使用总线的模块都可以发出"总线请求"信号,总线仲裁器仅向优先级最高的模块发出"总线允许"信号。

主要特点:

- 判优速度快.且与模块数无关:
- -所需"请求线"和"允许线"较多.N个模块需要2N条。



- 20.分布式仲裁不需要中央仲裁器,有三种常见的仲裁方式:
- 自举分布式仲裁 冲突检测分布式仲裁 并行竞争分布式仲裁
- 2 1 . 自举分布式仲裁方法使用多个请求线 . 不需要中心裁决器
- 每个设备独立地决定自己是否是最高优先级请求者。每个需要请求总线控制权的设备在各自的总线请求线上送出请求信号在总线裁决期间,每个设备将有关请求线上的信号合成后取回分析,根据这些请求信号确定自己能否拥有总线控制权。
- 每个设备通过取回的合成信息能够检测出其他设备是否发出了总线请求。如果一个设备在发出总线请求的同时,检测到其他优先级更高的设备也请求使用总线,则本设备不立即使用总线;否则,本设备就可立即使用总线。
- 22. 冲突检测分布式仲裁

基本思想:每个设备独立地请求总线,多个同时使用总线的设备会发生冲突,这时冲突被检测到,按照某种策略在冲突的各方选择一个设备。

传输延时和通信响应的"不确定性"

Ethernet总线仲裁方案(CSMA/CD) - 先听后讲 - 边讲边听 - 随机重发

- 23.并行竞争分布式仲裁
- 基本思想:

总线上的每个设备都有唯一的仲裁号(ID)。需要使用总线的设备把"仲裁号"发到仲裁线上。设备根据并行竞争算法决定是否获得总线使用权,发送最大仲裁号的设备将获得总线使用权。

• 与自举分布式仲裁算法相比,可以用很少的仲裁线挂接大量的设备。

仲裁算法:每个设备的仲裁逻辑将检查仲裁线上的结果值,并根据下列规则修改它放到总线上的仲裁号:如果该设备的仲裁号中有某一位为0,而这一位对应的仲裁线信号为1,则修改这个仲裁号,使其所有低位都从总线上撤销(送出一个"0")。这样,具有最高仲裁号的设备将会发现它的仲裁号和留在仲裁线上的号匹配,所以它将赢得总线使用权。

2 4 . 循环菊花链(Round Robin Daisy Chaining) 分布式仲裁

获准接管总线总线的模块同时兼作当前的总线仲裁器。每个模块的优先权取决于它沿总线允许信号BG传输方向距当前总线控制器的远近

- 25. 同步通信方式
- 通信双方由统一时标控制数据传送称为同步通信。时标通常由CPU的总线控制部件发出,送到总线上的所有部件;也可以由每个部件各自的时序发生器发出,但是必须有总线控制部件发出的时钟信号对它们进行同步。

对于读命令,其传输周期为:

- T1:主模块发地址
- T2:主模块发读命令
- T3:从模块提供数据

T4:主模块撤销读命令

对于写命令,其传输周期为:

- T1:主模块发地址
- T 1.5:主模块提供数据
- T 2:主模块发写命令,从模块必须在规定时间内将数据写入地址总线所指明的单元中
- T4:主模块撤销写命令和数据等信号
- 26. 同步通信方式的优点与缺点:

优点是模块间的配合简单一致:

缺点是主从模块时间配合属强制性同步,必须按速度最慢的部件来设计公共时钟。

- 2 6 . 异步通信方式没有公共的时钟标准,而是采用应答方式(又称握手方式):主设备发Request,从设备响应Ack;当然,这就要求主从模块之间要增加两条应答线。
- 27. 异步通信方式的三种类型
- 不互锁方式 主设备发Request后,间隔固定时间,认为从设备已经收到;从设备发ACK后,间隔固定时间,认为主设备也收到。
- 半互锁方式 主设备发Request后,等待ACK;从设备发ACK后,不等待主设备。
- •全互锁方式 主从设备相互等待ACK
- 28. 半同步通信方式 按同步方式定时 增加wait状态信号线 在T2/T3之间插入Tw 以读命令为例,半同步通信时序为:
- T1:主模块发地址
- T2:主模块发读命令
- Tw: 当WAIT信号为低电平时有效,等待,其时间间隔与T统一

- T3:从模块提供数据
- T4:主模块撤销读命令
- 29. 半同步通信方式的特点
- •集同步与异步通信之优点,适用于系统工作速度不高,但又包含了许多工作速度差异较大的各类设备的简单系统。
- 控制方式比异步通信简单,可靠性较高。
- 缺点是对系统时钟频率不能要求太高.故从整体上看.系统工作的速度还是不高
- 30.分离式通信
- •基本思想:将一个传输周期(或总线周期)分解为两个子周期。
- --在第一个子周期中,主模块A获得总线使用权后将命令、地址、A模块的编号等其他信息发到系统总线上,经总线传输后,由有关的从模块B接收下来。
- -在第二个子周期中,当B模块接收到A模块发来的有关命令信号后,经过一序列内部操作,将A模块所需的数据准备好,然后由B模块申请总线使用权,一旦获准,B模块将A模块的编号、B模块的地址、A模块所需数据等信息送到总线上,供A模块接收。
- 3 1 . 分离式通信的特点

各模块欲占用总线使用权都必须提出申请。

在得到总线使用权后,主模块在先规定的时间内向对方传送信息,采用同步方式传送,不再等待对 方的回答信号。

各模块在准备数据传送的过程中都不占用总线,使总线可接受其他模块的请求。

总线在被占用时都在作有效工作。

32. 总线传输方式 - 串行总线、并行总线 - 串行、并行传输

单字节传输方式 在一个传输周期内,一般是先给出地址,然后给出数据,在后面传输周期里,不断重复这种先送地址、后送数据的方式进行传输。

突发传输方式(burstmode)— 在传输大批量地址连续的数据时,除了第一个周期先送首地址、后给出数据外,以后的传输周期内,不需要再送地址(地址自动加一)而直接送数据,从而达到快速传送数据的目的。

3 3 . USB接口技术

- USB 总线属于一种轮循方式的总线,主机控制端口初始化所有的数据传输
- 支持3种数据传输速率操作 低速1.5Mb/s.全速12Mb/s和高速480Mb/s。
- 支持4种类型的传输模式
- 控制数据传送:在设备连接时对设备进行设置,还可对指定设备进行控制,如通道控制;两种类型的通道:流和消息。
- 批量数据传送:大批量产生并使用的数据,在传输约束下,具有很广的动态范围;
- 中断数据的传送:由事件产生.数据是少量的.且其数据延迟时间也是有限范围的。
- 同步数据的传送:由预先确定的传送延迟来填满预定的USB 带宽。
- 3 4 . USB数据传输 每一总线执行动作最多传送三个数据包
- 标志包(token packet) 在每次传送开始时主机控制器发送,描述传输运作的种类、方向、USB 设备地址和终端号
- 数据包
- 握手包 接收端表明是否传送成功 可利用其进行流量控制
- 35. I2C(Inter-IC)总线
- I2C(Inter-Integrated Circuit):两线式串行总线
- 双向数据线Serial Data(SDA)、时钟线Serial Clock(SCL)
- 允许不同IC以不同波特率进行通信
- 并联在一条总线上的每个IC都有唯一的地址
- 总线仲裁:基于总线的 "线与" 逻辑."低电平优先"
- SCL线时钟同步 由主设备发出
- SDA线仲裁
- 数据传输
- 开始信号start condition
- 结束信号stop condition
- 应答信号 一个Byte一个ACK
- 3 6 . 总线事务(Bus transaction) 在一个总线周期中发生的一系列活动: 请求操作、裁决操作、地址传输、数据传输和总线释放。
- 37. Pentium Pro处理器总线事务类型有11种。

延迟回答:当一个从设备需要花很长时间才能完成某个事务时,就通过发出该"延迟回答"事务,以"分离事务"方式来处理该事务。

中断响应:当处理器响应从8259中断控制器送来的中断请求而要去读中断向量时。

特殊事务:当处理器要广播一条与某个内部事件(如shutdown、halt等)有关的消息时。

分支跟踪消息:在指令执行过程中当一个转移目标的条件被满足时。它将送出转移指令的地址和 转移到的目标指令的地址。

存储器读并无效:处理器产生该"存储器读并无效"事务,主要是为了对一个Cache行进行独占访问。

存储器代码读:当处理器要从存储器中取指令时。

存储器数据读:当执行到某指令要从存储器中取数据时。

存储器写(不可重试):当处理器要写回一个更新的Cache行到存储器(淘汰)以便为一个新行腾出空间时,由处理器发出该事务。

存储器写(可重试):当处理器执行到某指令需写数据到存储器中去时,由处理器发出该事务。

I/O读:当处理器执行IN或INS指令.要从某个I/O设备读取数据或状态时。

I/O写:当处理器执行OUT或OUTS指令.要将数据或命令写到某个I/O设备上时。

- 3 8 . Pentium Pro处理器每个总线事务包含五个操作阶段
- 请求阶段(地址阶段) 送出地址信息和事务类型信息,以及有关事务的其他信息。
- 检错阶段 对请求阶段送出的地址和请求信息所对应的奇偶校验信号进行检测。
- 侦听阶段 对请求阶段送出地址中所对应的数据,检查其在各个Cache中的命中状态,确定以后阶段如何处理该事务。
- 响应阶段 根据请求的事务类型、检错和侦听结果,确定如何响应当前事务。返回的响应结果可以是重试事务、延迟事务、硬件错、无数据传送事务、回写(Writeback)事务或正常数据传送事务等。
- 数据阶段 送数据到数据总线上,或从数据总线上取数据
- 39. 总线驱动程序
- 主要任务
- 枚举其总线上的设备 响应 PnP 和电源管理IRP
- 总线的多路访问(对某些总线) 总体上管理其总线上的设备