

实验五 译码器电路原理及应用

74LS138 是一种常见的普通 3-8 线译码器，它将输入的二进制代码译成低电平信号在对应的引脚输出。同时 74LS138 也是一种中规模集成电路器件(MSI)，它本身是为实现译码的逻辑功能而设计的，但由于它的输入、输出关系的一些特点，我们也可以用它来实现任意三输入变量的组合逻辑电路。

一、实验目的

1. 熟悉译码器的功能与使用方法。
2. 掌握用中规模集成电路（MSI）设计的组合逻辑电路的方法。

二、实验仪器及器件

1. 数字电路实验箱、逻辑分析仪。
2. 器件：74LS00，74LS197，74LS138

三、实验预习

1. 阅读实验原理，查阅芯片数据手册掌握 74LS138 工作原理、功能表及其使用方法。
2. 在 Proteus 环境下，对 74LS138 进行静态测试和动态测试。
3. 在 Proteus 环境下，使用门电路搭建一个普通 3-8 线译码器电路（无需添加使能端 $\overline{G2A}$ 、 $\overline{G2B}$ 和 $G1$ ），功能同 74LS138。并通过静态测试和动态测试，在仿真环境下验证电路功能的正确性。
4. 阅读实验原理，掌握采用 74LS138（中规模集成电路）实现组合逻辑电路的方法。

四、实验原理

1. 74LS138（3-8 线译码器）

译码器可将每个输入的二进制代码译成对应的输出高、低电平信号。如下图 5-1 所示为 3-8 线译码器 74LS138 的逻辑符号。 $\overline{G2A}$ 、 $\overline{G2B}$ 是 74LS138 的使能端，低电平有效。C、B、A 和 G1 是 74LS138 的输入引脚，与输出引脚 Y₀-Y₇ 满足真值表所列 3-8 线译码器逻辑关系。




图 5-1 3-8 线译码器 74LS138 逻辑符号

如表 5-1 所示为 3-8 线译码器 74LS138 的真值表，此时 $\overline{G2A}$ 、 $\overline{G2B}$ 接低电平，G1 接输入（数据）信号 D。

表 5-1 74LS138 的真值表

输入			输出							
C	B	A	Y0	Y1	Y2	Y3	Y4	Y5	Y6	Y7
0	0	0	$\overline{D}$	1	1	1	1	1	1	1
0	0	1	1	$\overline{D}$	1	1	1	1	1	1
0	1	0	1	1	$\overline{D}$	1	1	1	1	1
0	1	1	1	1	1	$\overline{D}$	1	1	1	1
1	0	0	1	1	1	1	$\overline{D}$	1	1	1
1	0	1	1	1	1	1	1	$\overline{D}$	1	1
1	1	0	1	1	1	1	1	1	$\overline{D}$	
1	1	1	1	1	1	1	1	1	1	$\overline{D}$

从上表可以看出，当 $\overline{G2A}$ 、 $\overline{G2B}$ 接低电平时，即芯片的使能端接有效选通信号时，74LS138 将 G1 送来的输入（数据）信号 D 通过 C、B、A 输入（地址）信号所指定的一根输出线反相后送出去。

2. 利用 74LS138 实现组合逻辑电路的设计方法

根据 74LS138 真值表, 当 $\overline{G2A}$ 、 $\overline{G2B}$ 接低电平, $G1$ 接高电平时, 74LS138 的 Y_0 - Y_7 输出表达式如下。

$$Y_0 = \overline{C} \overline{B} \overline{A} = m_0$$

$$Y_1 = \overline{C} \overline{B} A = m_1$$

$$Y_2 = \overline{C} B \overline{A} = m_2$$

$$Y_3 = \overline{C} B A = m_3$$

$$Y_4 = C \overline{B} \overline{A} = m_4$$

$$Y_5 = C \overline{B} A = m_5$$

$$Y_6 = C B \overline{A} = m_6$$

$$Y_7 = C B A = m_7$$

从上式可看出, 此时 74LS138 的 Y_0 - Y_7 是 C 、 B 、 A 这三个变量的全部最小项的译码输出, 因此这种译码器也被称为最小项译码器。如果将 C 、 B 、 A 当作逻辑函数的输入变量, 再利用附加的门电路将这些最小项适当的组合起来, 便可产生任何形式的三变量组合逻辑函数。

以使用 3-8 线译码器 74LS138 实现全加器为例, 介绍利用 74LS138 实现组合逻辑电路的设计方法。

(1) 列出如下表 5-2 所示全加器真值表。其中 A 、 B 是加数与被加数, C_n 是低位向本位的进位, S 为本位和, C_{n+1} 位是本位向高位的进位。

表 5-2 全加器的真值表

输入			输出	
A	B	C_n	S	C_{n+1}
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

- (2) 由上述真值表可分别得到全加器输出 S 和 C_{n+1} 关于输入 A 、 B 、 C_n 的最小项之和表达式，并进一步将其化简为与非形式的输出表达式。

$$S = \bar{A} \bar{B} C_n + \bar{A} B \bar{C}_n + A \bar{B} \bar{C}_n + A B C_n = \overline{m1 m2 m4 m7}$$

$$C_{n+1} = \bar{A} B C_n + A \bar{B} C_n + A B \bar{C}_n + A B C_n = \overline{m3 m5 m6 m7}$$

- (3) 令 74LS138 的输入 C 、 B 、 A 作为全加器的输入 A 、 B 、 C_n ，通过对比 74LS138 与全加器的输出表达式，可见只需在 74LS138 的输出端附加两个与非门，并按上述全加器 S 和 C_{n+1} 的输出表达式连接，即可实现全加器功能，如下图 5-2 所示。




图 5-2 74LS138 实现全加器逻辑图

五、实验内容

- 对 74LS138 进行静态测试。将 74LS138 的使能端 $\overline{G2A}$ 、 $\overline{G2B}$ 接低电平，使用实验箱上的模拟开关作为 74LS138 的输入 C 、 B 、 A 和 $G1$ ，并把 74LS138 的输出 Y_0 – Y_7 接 LED“0-1”显示器，按照真值表对电路进行静态测试，检查 74LS138 是否正常工作。
- 对 74LS138 进行动态测试。
 - 将实验箱上 74LS197 构成的十六进制计数器作为 74LS138 的输入信号源，将 74LS197 的输出 Q_3 、 Q_2 、 Q_1 和 Q_0 接“0-1”显示器， CP_0 接手动负脉冲（74LS197 是下降沿触发的异步计数器），测试十六进制计数器是否工作正常。
 - 将 74LS138 的使能端 $\overline{G2A}$ 、 $\overline{G2B}$ 接低电平；
 - 将 74LS197 的 CP_0 接 10KHz 连续脉冲，74LS197 的输出端 Q_3 、 Q_2 、 Q_1 、

Q0 依次与 74LS138 的输入端 G1、C、B、A 相连。使用示波器数字通道观测并记录 CP0、G1、C、B、A 和 Y₀、Y₁、Y₂、Y₃、Y₄、Y₅、Y₆、Y₇ 波形，分析波形之间的相位关系；

- (4) 将 74LS197 的 CP0 接 10KHz 连续脉冲，将 74LS138 的 G1 接高电平， $\overline{G2A}$ 、 $\overline{G2B}$ 均与 74LS197 的输出端 Q3 相连，74LS197 输出端 Q2、Q1、Q0 依次与 74LS138 输入端 C、B、A 相连。使用示波器数字通道观测并记录 CP0、 $\overline{G2A}$ 、 $\overline{G2B}$ 、C、B、A 和 Y₀、Y₁、Y₂、Y₃、Y₄、Y₅、Y₆、Y₇ 波形，分析波形之间的相位关系。

3. 在数字电路实验箱上实现 AU(Arithmetic Unit, 算术单元)设计。

设计一个带控制端的半加半减器，输入为 S、A、B，其中 S 为功能选择口。当 S=0 时，输出 Y 为 A+B 及进位 C_n；当 S=1 时，输出 Y 为 A-B 及借位 C_n。

表 5-3 带控制端的半加半减器功能表

S	输入 1	输入 2	输出 Y	进/借位 C _n
0	A	B	A+B	进位
1	A	B	A-B	借位

提示：画出真值表。根据真值表可用两种方法实现。

- (1) 利用卡诺图化简后只使用门电路实现。
- (2) 使用 74LS138 实现，可参照实验原理中全加器的设计方法。

在数字电路实验箱环境下，通过静态测试和动态测试，验证电路功能的正确性。动态测试时要求使用示波器数字通道观测并记录 CP（时钟）、S、A、B、Y、C_n 波形，并分析波形之间的相位关系。

六、思考与提高

1. 比较使用 74LS138 实现组合逻辑电路和门电路实现组合逻辑电路两种方法的优缺点。
2. 在 Proteus 环境下，使用 74LS138 实现一个 4-16 线普通译码器的设计（设计可不考虑 4-16 线译码器的使能端 $\overline{G2A}$ 、 $\overline{G2B}$ 和 G1），并通过静态测试和动态测试，在仿真环境下验证电路功能的正确性。

七、实验报告

1. 写出详细的设计过程；用 Proteus 软件画出电路图并进行仿真测试。
2. 按实验内容分别描述每个实验过程，分析实验中出现的問題，记录实验波形，打印波形并分析波形与电路功能之间的联系。
3. 总结组合逻辑电路的本质与设计实现方法，陈述实验过程所得。