

实验十 触发器的应用

时序逻辑电路是触发器任一时刻的输出信号不仅取决于当时的输入信号,还与电路的历史状态相关的电路。触发器是具有记忆功能的基本逻辑单元,也是组成时序逻辑电路的基本电路单元。掌握使用触发器搭建时序逻辑电路,不仅需要了解各类触发器的基本逻辑功能,还需要明确所用触发器的触发方式。

一、实验目的

1. 熟悉 J-K 触发器、D 触发器和 T 触发器的逻辑功能。
2. 掌握 74LS74、74LS73 的触发方式和使用方法。
3. 掌握使用 J-K 触发器构成 D 触发器、T 触发器的方法。

二、实验仪器及器件

1. 数字电路实验箱、逻辑分析仪。
2. 器件: 74LS73, 74LS74, 74LS00, 74LS08, 74LS20 等。

三、实验预习

1. 阅读实验原理,了解 74LS73、74LS74 的逻辑功能和触发方式。
2. 在 Proteus 环境下,对 74LS73 进行静态测试和动态测试,动态测试的接线参考实验步骤 1。
3. 在 Proteus 环境下,对 74LS74 进行静态测试和动态测试,动态测试的接线参考实验步骤 2。

四、实验原理

1. 触发器

触发器是能够存储 1 位二值信号,具有记忆功能的基本逻辑单元。触发器通常具有如下两个特点:

- (1) 具有两个能自行保持的稳定状态,用来表示 **0** 和 **1**;
- (2) 在触发信号操作下,根据不同的输入信号可以置成 **0** 或 **1** 的状态。

根据触发器逻辑功能的不同可分为 S-R 触发器、J-K 触发器、T 触发器、D 触发器等。数字电路实验箱上集成 J-K 触发器的芯片是 74LS73,集成 D 触发器的芯片是 74LS74。下面就这两种触发器做简介。

2. J-K 触发器

凡是在时钟作用下逻辑功能符合特性方程 $Q^{n+1} = J\bar{Q}^n + \bar{K}Q^n$ 的电路，无论其触发方式如何，都被称为 J-K 触发器。J-K 触发器符号、特性方程、状态转换图见图 10-1。




图 10-1 J-K 触发器符号、特性方程、状态转换图

74LS73 是采用下降沿触发的 J-K 触发器。74LS73 的功能表如表 10-1。

表 10-1 74LS73 功能表

CP	J	K	Q^n	Q^{n+1}	功能
↓	0	0	0	0	保持
↓	0	0	1	1	
↓	0	1	0	0	清零
↓	0	1	1	0	
↓	1	0	0	1	置位
↓	1	0	1	1	
↓	1	1	0	1	翻转
↓	1	1	1	0	

74LS73 是采用主从结构的 J-K 触发器。74LS73 在结构和制造工艺的要求尚有缺点，使用时要求的工作条件较严格，负载能力也往往达不到理论值。在门电路中往往认为输入端悬空就相应于接了高电平，在短时间的实验期间不会出错。但在 J-K 触发器中，凡是要求接 1 的，一定要接高电平，不能悬空，否则会出现错误的翻转。触发器的两个输出的负载过分悬殊，也会出现误翻。例如，J-K 触发器的 $\overline{CR}$ （清零输入端）在工作时一定要接高电平或连接到数电实验箱的负脉冲

输出端口。

3. D 触发器

凡是在时钟作用下逻辑功能符合特性方程 $Q^{n+1} = D$ 的电路，无论其触发方式如何，都被称为 D 触发器。D 触发器符号、功能、特性方程和状态转换图见下图 10-2。




图 10-2 D 触发器符号、特性方程、状态转换图

74LS74 是采用上升沿触发的 D 触发器，74LS74 的功能表如表 10-2。

表 10-2 74LS74 功能表

CP	D	Q^{n+1}	功能
↑	0	0	清零
↑	1	1	置位

五、实验内容

1. J-K 触发器的动态功能测试。

将 74LS197 接成八进制计数器，即 10KHz 连续脉冲接反相器后与 74LS197 的 CP1 相连（避免连续脉冲的下降沿使 74LS197 和 74LS73 同时翻转），将 74LS197 的 $\overline{MR}$ 、 $\overline{PL}$ 接高电平，Q1、Q2、Q3 作为输出。并将 74LS197 的输出 Q1 接 74LS73 的 J1，Q2 接 74LS73 的 K1，10KHz 连续脉冲接 74LS73 的 CP1，将 74LS73 的 $\overline{CR1}$ 接手动负脉冲。实验时需先按一下负脉冲按键，使 74LS73 输出清零。使用示波器数字通道观察并记录 74LS73 的 CP1、J1、K1、Q1 波形，检查其是否符合 J-K 触发器特性。

2. D 触发器的动态功能测试。

将 74LS197 接成二进制计数器，即 CP0 接 10KHz 连续脉冲，将 $\overline{MR}$ 、 $\overline{PL}$ 接高电平，Q0 作为输出。并将 74LS197 的输出 Q0 接 74LS74 的 D1，10KHz 连续脉冲同时接 74LS74 的 CP1，将 74LS73 的 $\overline{SD1}$ 接高电平， $\overline{RD1}$ 接手动负脉冲。实验需先按一下负脉冲按键，使 74LS74 输出清零。使用示波器数字通道观察并记录 74LS74 的 CP1、D1、Q1 波形，检查其是否符合 D 触发器特性。


3. 利用 J-K 触发器实现 D 触发器。

对照 J-K 触发器和 D 触发器的功能表，使用 J-K 触发器和门电路芯片搭建具有 D 触发器逻辑功能的电路。要求电路的静态测试和动态测试都满足 D 触发器特性。

4. 利用 J-K 触发器实现 T 触发器。

T 触发器符号、特性方程、状态转换图和下降沿触发的 T 触发器功能表见下图 10-3。对照 J-K 触发器和 T 触发器的功能表和表达式，使用 J-K 触发器和门电路芯片搭建采用下降沿触发的具有 T 触发器逻辑功能的电路。要求电路的静态测试和动态测试都满足 T 触发器特性。

符号：



表达式：

$$Q^{n+1} = T\overline{Q}^n + \overline{T}Q^n$$

T 触发器功能表：

CP	T	Q^n	Q^{n+1}	功能
↓	0	0	0	保持
↓	0	1	1	
↓	1	0	1	翻转
↓	1	1	0	

状态转换图：




图 10-3 下降沿触发的 T 触发器特性描述

六、 思考与提高

1. 分析单稳态触发器和双稳态触发器的区别。

七、 实验注意事项

1. 数字电路实验箱上的 74LS73 和 74LS74 的所有在用的触发器输入引脚（包括清零端和置数端）都不能悬空，以避免输出误翻转情况。

八、 实验报告

1. 写出详细的电路设计过程。
2. 记录 CP 及各输入、输出端的波形图，要注意分析波形之间的相位关系，并与电路的逻辑功能进行对照。
3. 写出实验过程中遇到的问题，解决方法和心得体会。