

实验十三 同步 / 异步计数器的实现

时序逻辑电路通常由组合逻辑电路和触发器两部分基本电路单元构成，且触发器的输出信号往往与时序逻辑电路的输入端之间存在反馈连接。时序逻辑电路可分为同步时序逻辑电路和异步时序逻辑电路，区别在于各级触发器是否采用同一时钟脉冲触发。时序逻辑电路的设计可采用通用的设计步骤，根据电路时序特点选用合适的触发器和时钟信号完成。

一、实验目的

1. 熟悉 JK 触发器的逻辑功能。
2. 掌握使用 JK 触发器搭建同步计数器和异步计数器的设计方法。

二、实验仪器及器件

1. 数字电路实验箱，逻辑分析仪。
2. 器件：74LS74，74LS00，74LS08，74LS20 等。

三、实验预习

1. 复习时序逻辑电路设计方法。
2. 阅读实验原理，在 Proteus 环境下，按照实验原理示例步骤完成两位二进制同步加法计数器的搭建，通过仿真，观察并记录电路的输入、输出波形，从而验证电路逻辑功能。
3. 阅读实验原理，在 Proteus 环境下，按照实验原理示例步骤完成两位二进制异步加法计数器的搭建，通过仿真，观察并记录电路的输入、输出波形，从而验证电路逻辑功能。

四、实验原理

本实验采用集成 J-K 触发器 74LS73 构成时序电路，图 13-1 为 74LS73 的符号、特性方程，表 13-1 为其功能表，图 13-2 为其状态转换图。




图 13-1 JK 触发器符号和特性方程

表 13-1 JK 触发器功能表

CP	J	K	Q^n	Q^{n+1}	功能
↓	0	0	0	0	保持
↓	0	0	1	1	
↓	0	1	0	0	清零
↓	0	1	1	0	
↓	1	0	0	1	置位
↓	1	0	1	1	
↓	1	1	0	1	翻转
↓	1	1	1	0	




图 13-2 JK 触发器状态转换图

主从结构的 J-K 触发器在结构和制造工艺的要求尚还有缺点，使用时要求的工作条件较严格，负载能力也往往达不到理论值。在门电路中往往认为输入端

悬空就相应于接了高电平，在短时间的实验期间不会出错。但在 J-K 触发器中，凡是要求接“1”的，一定要接高电平，不能悬空，否则会出现错误的翻转。触发器的两个输出的负载过分悬殊，也会出现误翻。J-K 触发器的清零输入端在工作时一定要接高电平或连接到实验箱的清零端子。

下面简要介绍时序逻辑电路的设计步骤，如图 13-3 所示。




图 13-3 时序逻辑电路的设计步骤图

1. 同步计数器的设计。以两位二进制同步加法计数器为例，选用 JK 触发器实现，电路的设计步骤如下：

(1) 列出二进制加法计数器 Q_1Q_0 状态转换图，如图 13-4，确定电路所需触发器数目。




图 13-4 两位二进制加法计数器状态转换图

如上图，电路的有效状态 $m=4$ ，求所需触发器数目 n 。则根据 $2^n \geq m$ ，可得 $n=2$ ，即需要 2 个触发器。

(2) 画出 $Q_1^{n+1}Q_0^{n+1}$ 的次态卡诺图，如图 13-5 所示。

		$Q0^n$	
		0	1
$Q1^n$	0	01	10
	1	11	00

图 13-5 两位二进制加法计数器次态卡诺图

(3) 分别化简 $Q1^{n+1}$ 、 $Q0^{n+1}$ 的次态卡诺图，如图 13-6 所示。




图 13-6 次态卡诺图的化简

(4) 通过将 $Q1^{n+1}$ 、 $Q0^{n+1}$ 的输出表达式与 JK 触发器的特征方程进行对比，可得到 JK 触发器的驱动方程。

$$J0=K0=1$$

$$J1=K1=Q0^n$$

(5) 检查自启动，由于生成的计数器电路包含了 $Q1Q0$ 所有可能状态，即 $Q1Q0$ 没有不确定的次态，因此这里无需检查自启动。

如图 13-7 所示为两位二进制同步加法计数器电路图，两级 JK 触发器采用同一连续脉冲作为触发信号，状态的更新是几乎是同时的，因此符合同步计数器要求。另外由于电路的输出 $Q1Q0$ 是对输入连续脉冲的二进制计数，因此也称为二进制同步加法计数器。




图 13-7 两位二进制同步加法计数器

2. 异步计数器内部的每一级触发器的触发信号（时钟信号）是不同的。有的触发器直接受触发信号的控制，有的触发器则是把其他触发器的输出信号作为自己的时钟信号。

异步时序逻辑电路的设计除了完成同步时序逻辑电路设计的各项步骤外还需要为每级触发器选取合适的时钟信号。挑选时钟信号的原则：

- (1) 触发器状态翻转时必须有时钟触发信号；
- (2) 触发器状态不翻转时，多余的时钟信号越少越好，以便触发器驱动方程的化简。异步计数器的设计。

以两位二进制异步加法计数器为例，选用 JK 触发器实现，电路的设计步骤如下：

- (1) 根据二进制加法计数器 Q_1Q_0 状态转换图，画出 Q_1 、 Q_0 时序波形图。




图 13-8 两位二进制加法计数器 Q_1 、 Q_0 时序波形图

通过分析 Q_1 、 Q_0 时序波形关系可以看出，每当 Q_0 波形出现下降沿时， Q_1 状态翻转。

- (2) 分别选择两个 JK 触发器的时钟信号。

由于采用下降沿触发的 JK 触发器 74LS73 搭建电路，根据上一步 Q_1 、 Q_0 时序波形的分析结果，按照时钟信号的选取原则，显然第二级 JK 触发器的时钟信号 $CLK_2=Q_0$ 。而根据计数器是对连续脉冲（有效沿）的计数的定义，第一级 JK 触发器的时钟信号 CLK_1 直接选取连续脉冲即可。

- (3) 化简 Q_1^{n+1} 、 Q_0^{n+1} 的次态卡诺图，如图 13-9 所示。

$Q1^n \backslash Q0^n$	0	1
0	1	0
1	1	0

$Q0^{n+1} = \overline{Q0^n}$

$Q1^n \backslash Q0^n$	0	1
0	X	1
1	X	0

$Q1^{n+1} = \overline{Q1^n}$

 图 13-9 $Q1^{n+1}$ 、 $Q0^{n+1}$ 次态卡诺图的化简

需要注意的是异步加法计数器中触发器时钟有效沿到来之前，相应的触发器输出状态都应该作为约束项处理，即次态卡诺图中无论原先填的是 0 还是 1，都记为 X。例如 $Q1^{n+1}$ 的次态卡诺图中，当 $Q0$ 没有出现下降沿（ $Q0$ 没有发生 1 到 0 的跳变）时，即 $Q1Q0$ 由 00 变为 01 时和 $Q1Q0$ 由 10 变为 11 时，对应次态卡诺图中的 $Q1^{n+1}$ 都填 X。

(4) 通过将 $Q1^{n+1}$ 、 $Q0^{n+1}$ 的输出表达式与 JK 触发器的特征方程进行对比，可得到 JK 触发器的驱动方程。

$$J0=K0=1,$$

$$J1=K1=1。$$

(5) 检查自启动。同样由于两级 JK 触发器不会产生计数器未涵盖的 $Q1Q0$ 状态，此处无需检查自启动。

如图 13-10 所示，第二级 JK 触发器每收到前一级 JK 触发器输出信号 ($Q0$) 的下降沿都会发生状态翻转，两级 JK 触发器状态的变化有先后，因此被称为异步计数器。另外由于电路的输出 $Q1Q0$ 是对输入连续脉冲的二进制计数，因此也称为二进制异步加法计数器。




图 13-10 两位二进制同步加法计数器

异步计数器与同步计数器相比电路较为简单，但异步计数器存在触发器逐级

延迟的问题。同步计数器虽然各级触发器输出相差小，译码时能避免出现尖峰，但是电路实现一般较复杂。

另一方面，通过对二进制计数器的输入、输出信号的相位、频率进行对比，可以看出二进制计数器第 n 位输出端信号就是输入信号的 2^n 分频信号，且分频信号的占空比是 50%，因此可以通过搭建计数器实现分频器功能。

五、实验内容

1. 用 JK 触发器设计一个 16 进制同步计数器，用逻辑分析仪观察并记录 CP 和各输出的波形。
2. 用 JK 触发器设计一个 16 进制异步计数器，用逻辑分析仪观察并记录 CP 和各输出的波形。

六、实验报告

1. 写出详细的设计过程。
2. 观察并记录 CP 及各输出端的波形图。
3. 写出实验过程中遇到的问题，解决方法和心得体会。