

实验十六 8421 码检测电路的设计

序列检测电路就是从一组输入码流中鉴别出用户期望的序列,属于时序逻辑电路中的有限状态机的设计,可采用通用的设计步骤实现。状态机由触发器和组合逻辑电路组成,能够根据控制信号按照设定的状态进行转移,因此序列检测电路设计的关键在于状态图和状态表的确定。另外 Mealy 型同步时序电路需考虑冒险现象的处理。

一、实验目的

1. 了解 8421 码检测电路的工作原理。
2. 掌握利用有限状态机实现同步时序电路的设计方法。

二、实验仪器及器件

1. 数字电路实验箱、逻辑分析仪。
2. 器件: 74LS73, 74LS74, 74LS00, 74LS20, 74LS197 等。

三、实验预习

1. 阅读实验原理,在 Proteus 环境下,参考实验原理示例设计一个 8421 码(串行输入)序列检测电路,通过仿真,观察并记录电路的输出,从而验证电路的逻辑功能。

四、实验原理

1. 序列检测电路

序列检测电路是用于检测指定二进制码组成的脉冲序列信号的同步时序逻辑电路。序列检测电路一般以待识别序列命名,例如“11101”序列检测电路、8421 码检测电路等。序列检测电路连续接收一串二进制码后,如果这组序列码与检测电路预置序列码不一致的话,则输出脉冲或声音信号。待识别序列越长,检测电路的状态数越多,电路越复杂。

以 8421 码(串行输入)检测电路为例,说明序列检测电路的通用设计步骤。8421 码检测电路用于检测串行的 8421 码传输过程中是否发生错误。要求 8421

码传送过程中是由低位到高位串行输送,例如十进制数 2(代码为 0010)是按 0、1、0、0 次序传送的。如果在传送过程中代码发生错误,出现非法数码(不在 0000 到 1001 之间的代码),则检测电路发生一个正脉冲信号。

考虑到 Mealy 型电路的输出(输出是输入和现态的函数)比 Moore 型电路的输出(输出是状态的函数)超前一个时钟周期,且电路的状态较少,电路复杂度较低,此处选择 Mealy 型电路实现 8421 码检测电路。Mealy 型 8421 码检测电路要求 8421 码是由低位到高位传送,每四个码元检测一次,当电路收到第四个码元时,若判断是非法码,则输出为 1,否则输出为 0。

电路设计的关键是建立原始状态图和状态表,确定了电路有效状态后电路的设计步骤可参考同步时序逻辑电路的通用设计方法。具体步骤如下:

(1) 列出原始状态转换图。

设电路输入为 x , 电路输出为 F , 当输入为非法码时输出为 1, 否则输出为 0。检测电路初始状态为 S_0 , 当电路接收第一个码元后, 根据输入是 0 还是 1, 将分别转到两个不同的新状态 S_1 和 S_2 , 从 S_1 或 S_2 出发, 接收到第二个码元后, 又根据是 0 还是 1, 又转到两个不同的新状态, 类推到接收到的第三、第四码元码元后电路执行同样的动作。在接收到第四个码元后, 根据所接收的代码判断是否是非法码而确定其输出是否为 1, 并且电路回到初始状态 S_0 , 准备接受新的一组码组。

根据上述的分析可作出 8421 码检测电路的原始状态图如图 16-1 所示。




图 16-1 8421 码序列检测电路原始状态图

(2) 列出原始状态表, 并化简状态表。

根据 8421 码检测电路的原始状态图可列出如表 16-1 所示 8421 码检测电路的原始状态表。

表 16-1 8421 码序列检测电路原始状态表

$S^{n+1} \backslash S$	0	1
S0	S1/0	S2/0
S1	S3/0	S4/0
S2	S5/0	S6/0
S3	S7/0	S8/0
S4	S9/0	S10/0
S5	S11/0	S12/0
S6	S13/0	S14/0
S7	S0/0	S0/0
S8	S0/0	S0/1
S9	S0/0	S0/1
S10	S0/0	S0/1
S11	S0/0	S0/0
S12	S0/0	S0/1
S13	S0/0	S0/1
S14	S0/0	S0/1

找出原始状态表中的等效状态，所谓等效状态是指当输入相同时输出相同且次态也相同的状态。通过等效状态的合并化简原始状态表，得到表 16-2 所示化简后的状态表。

表 16-2 8421 码序列检测电路状态表

$S^{n+1} \backslash S$	0	1
S0	S1/0	S1/0
S1	S3/0	S4/0
S3	S7/0	S8/0
S4	S8/0	S8/0
S7	S0/0	S0/0
S8	S0/0	S0/1

上述 8421 码序列检测电路状态表列出电路有效状态数目为 6，因此可以确定所需 J-K 触发器的数目为 3。

(3) 状态分配和编码。

令 $S_0=A$, $S_1=B$, $S_3=C$, $S_4=D$, $S_7=E$, $S_8=F$, 且如下表所示方案进行状态分配, 即 $A=000$, $B=010$, $C=011$, $D=001$, $E=101$, $F=100$ 。状态分配方案不唯一, 如表 16-3 所示为其中一种分配方案。

表 16-3 8421 码序列检测电路状态分配表

$Q_2^n Q_1^n$ Q_3^n	00	01	11	10
0	A	D	C	B
1	F	E	X	X

(4) 列出 $Q_3Q_2Q_1$ 的次态卡诺图。

根据 8421 码序列检测电路的状态分配和状态表, 可以列出如图 16-2 所示的次态卡诺图。

$Q_2^n Q_1^n$ XQ_3^n	00	01	11	10
00	010/0	100/0	101/0	011/0
01	000/0	000/0	xxx/x	xxx/x
11	000/1	000/0	xxx/x	xxx/x
10	010/0	100/0	100/0	001/0

 图 16-2 8421 码序列检测电路 $Q_3Q_2Q_1$ 次态卡诺图

(5) 化简次态卡诺图。

根据 $Q_3Q_2Q_1$ 的次态卡诺图分别列出 Q_1 、 Q_2 、 Q_3 、 F 的次态卡诺图, 并通过化简得到 Q_1^{n+1} 、 Q_2^{n+1} 、 Q_3^{n+1} 和 F 的表达式。

$$Q_1^{n+1} = Q_2^n \overline{Q_1^n} + \overline{X} Q_2^n Q_1^n$$

$$Q_2^{n+1} = \overline{Q_3^n} \overline{Q_2^n} \overline{Q_1^n} + \overline{X} Q_2^n \overline{Q_1^n}$$

$$Q_3^{n+1} = \overline{Q_3^n} Q_1$$

$$F = X Q_3^n \overline{Q_1^n}$$

(6) 对照 J-K 触发器的特性方程 $Q^{n+1} = J\overline{Q^n} + \overline{K}Q^n$ 得到 J-K 触发器的驱动方程。

$$J_1 = Q_2^n, \quad K_1 = \overline{\overline{X} Q_2^n}$$

$$J_2 = \overline{Q_3^n} \overline{Q_1^n}, \quad K_2 = \overline{\overline{X} \overline{Q_1^n}}$$

$$J_3 = Q_1, K_3 = 1$$

$$F = XQ_3^n \overline{Q_1^n}$$

按照 J-K 触发器的驱动方程使用 J-K 触发器和门电路搭建 8421 码序列检测电路。

2. Mealy 型时序逻辑电路的冒险现象

Mealy 型同步时序逻辑电路的输出随输入信号的变化而实时改变，一方面使得电路输出的响应速度加快，另一方面也使电路的输出可能在短时间内出现多余脉冲，即出现冒险现象。

以 Mealy 型 8421 码序列检测电路为例，作为同步时序电路，时钟脉冲同时送到各 J-K 触发器的 CP 端。时钟脉冲 CP 与序列输入数据 X 的关系如图 16-3 所示。即出现的序列数据 X 稳定后，才允许时钟有效沿（下降沿）的出现，且时钟有效沿期间不允许数据变化。




图 16-3 Mealy 型 8421 码序列检测电路时钟与输入数据 X 的时序波形图

当输入序列数据 X 为 $(0111)_2 = (7)_{10}$ 时，8421 码序列判定输入数据是合法 8421 码，F 应该输出 0。但当我们依据 8421 码序列检测电路状态表分析，X 按照从低位到高位依次输入数据 $1 \rightarrow 1 \rightarrow 1 \rightarrow 0$ ，Mealy 型电路的输出 F 取决于电路的现态和数据的即时输入，则 8421 码序列检测电路具体工作状态如下：

- (1) 输入数据 X=1，第一个时钟有效沿（下降沿）到达后，8421 码序列检测电路从 A 态变成 B 态，电路输出 F 输出 0；
- (2) 输入数据 X=1，第二个时钟有效沿（下降沿）到达后，8421 码序列检测电路变成 D 态，电路输出 F 输出 0；

- (3) 输入数据 $X=1$ ，第三个时钟有效沿（下降沿）到达后，8421 码序列检测电路变成 F 态，此时 $X=1$ 还没有变化，则上图中阴影部分时间内将有电路输出 $F=1$ 输出，直至 $X=0$ ，电路输出 F 才变为 0；
- (4) 输入数据 $X=0$ ，第四个时钟有效沿（下降沿）到达后，8421 码序列检测电路回到 A 态。

显然上图中阴影时间内， $F=1$ 的输出是错误的，出现了冒险现象。8421 码序列检测电路只有在第四个时钟有效沿（下降沿）到达时， F 的输出才能保证正确。为了消除 Mealy 型时序逻辑电路的这种冒险现象，我们通常采用 D 触发器将电路的输出锁存后再输出。如图 16-4 所示，8421 码序列检测电路的输出为通过 D 触发器锁存后输出的 F' 。




图 16-4 Mealy 型 8421 码序列检测改进电路

电路在阴影时间内， F 的错误输出 1，由于第四个时钟的上升沿（D 触发器是上升沿触发）还未到达，不会影响 F' 的输出，即 F' 在阴影时间内保持原输出 0 不变。当输入序列最后一个数据 $X=0$ ，第四个时钟的上升沿到达后， $F'=0$ 电路输出正确的 8421 码检测结果。

五、实验内容

- 参考实验原理步骤采用 J-K 触发器搭建 8421 码序列同步检测电路，要求采用不同于实验原理的其他状态分配方法完成电路的设计。
 - 静态测试：可将 8421 码序列检测电路的输入 X 连接到实验箱的逻辑电

平开关 K1, J-K 触发器的时钟连接到实验箱的正脉冲按键。

电路静态测试时,按照从低位到高位依次输入串行序列码组。例如,输入非法码 $(1010)_2=(10)_{10}$ 。数据应按 0101 顺序改变逻辑电平开关 K1: $0 \rightarrow 1 \rightarrow 0 \rightarrow 1$ 。且需先改变输入数据 X (即逻辑电平开关 K1 的置位),再按下正脉冲按键输入时钟信号。

按上述方法,输入不同的码组,检测电路的输出状态 Q3Q2Q1 (接 LED“0-1”显示器)是否按照状态转换表正常工作, F' (接 LED“0-1”显示器)是否输出正确的 8421 码序列检测结果。

(2) 动态测试: 将 74LS197 接成十六进制计数器 (CP0 作为计数脉冲, Q0 接 CP1), J-K 触发器的时钟和 74LS197 的时钟 CP0 均接实验箱上的 10KHz 连续脉冲,并将 74LS197 的输出 Q2 接入 8421 码序列检测电路的输入数据端 X。使用示波器数字通道观察并记录 10KHz 连续脉冲 CP、74LS197 的输出 Q2 和 8421 码序列检测电路的输出 F' 波形。分析时序波形的输出是否符合 8421 码序列检测电路的逻辑功能。

六、实验报告

1. 写出完整的设计过程,要求画出电路的状态图和状态表,画出完整的实验电路原理图,观察记录并分析电路的静态测试和动态测试结果。
2. 结合实验结果(同时观测 F 和 F' 的时序波形)讨论 D 触发器锁存输出对 Mealy 型 8421 码序列检测电路的改进效果。