Univerzitet u Tuzli Fakultet elektrotehnike Usmjerenje: Automatika i robotika

# Conway's Game of Life implementacija na FPGA i uporedba sa implementacijom u C na Raspberry Pi-u

Autor: Ajdin Nakčević Predmet: Projektovanje sistema na čipu Nastavnik: vanr.prof.dr.Lejla Banjanović-Mehmedović Asistent: mr.sc. Ivan Bosankić Akademska 2018 / 2019 godina

# Sadrzaj

Sadrzaj	2
Conway's Game of Life	3
Pravila	3
Porijeklo	3
Primjeri uzoraka	5
VGA	8
Kako radi VGA	8
Horizontal Pixel Timings	9
Vertical Line Timings	9
VGA_Param.h	9
VGA sinhronizacija	10
VGA Audio PLL	13
C IMPLEMENTACIJA	23
Kod	23
Usporedba: Raspberry Pi vs. Thinkpad t420	25
Raspberry Pi 3 model B	25
Lenovo Thnikpad t420	26
MATLAB implementacija	27
FPGA Verilog implementacija	29
Pocetno stanje	29
Populacija	32
Clock	35
MODUL GLAVNE FUNKCIJE	36
GAME OF LIFE FUNKCIJA / MODUL	39
Vrijeme potrebno za generisanje 1000 generacija na FPGA	46
Altera DE2 Cyclone II	47
PINOUT	48
Cijena	49
Reference	51

## Conway's Game of Life


The Game of Life, također poznat jednostavno kao život, je celularni automat je osmislio britanski matematičar John Horton Conway u 1970.

Igra je igra sa nula igrača, što znači da je njena evolucija određena njegovim početnim stanjem, što ne zahtijeva daljnje unošenje. U interakciji sa igrom života stvara se početna konfiguracija i posmatra kako se razvija, ili, za napredne igrače, stvarajući obrasce sa određenim svojstvima.

#### **Pravila**

Univerzum igre života je beskonačna, dvodimenzionalna ortogonalna mreža kvadratnih ćelija , od kojih je svaka u jednom od dva moguća stanja, živa ili mrtva , (ili naseljena i nenaseljena ). Svaka ćelija stupa u interakciju sa svojih osam susjeda , koje su ćelije koje su horizontalno, vertikalno ili dijagonalno susjedne. Na svakom koraku se pojavljuju sljedeći prijelazi:

Svaka živa ćelija sa manje od dva živa susjeda umire, kao da je nedovoljna. Svaka živa ćelija sa dva ili tri živa susjeda živi od sljedeće generacije. Svaka živa ćelija s više od tri živa susjeda umire, kao da je prenapučena. Svaka mrtva ćelija sa tačno tri žive komšije postaje živa ćelija, kao da se reprodukuje. Početni uzorak predstavlja sjeme sistema. Prva generacija je stvorena primjenom gore navedenih pravila istovremeno na svaku ćeliju u sjemenu; rođenja i smrti se javljaju istovremeno, a diskretni trenutak u kojem se to dešava ponekad se naziva krpelj . Svaka generacija je čista funkcija prethodne generacije. Pravila se i dalje ponavljaju kako bi se stvorile nove generacije.



Slika 1. Centralna celija sa svojih 8 susjeda

## **Porijeklo**

Krajem 1940. godine John von Neumann je definisao život kao stvaranje (kao biće ili organizam) koji se može reproducirati i simulirati Turingovu mašinu . Von Neumann

je razmišljao o inženjerskom rješenju koje bi koristilo elektromagnetske komponente koje su slučajno plutale u tekućini ili plinu. Ovo se pokazalo da nije realno s tehnologijom koja je tada bila na raspolaganju. Tako je, genijalno, Stanisław Ulam izumio ćelijske automate, koje su imale za cilj da simuliraju teoretske elektromagnetske konstrukcije von Neumanna. Ulam je diskutovao koristeći kompjutere da simulira svoje ćelijske automate u dvodimenzionalnoj rešetki u nekoliko radova. Paralelno, Von Neumann je pokušao da izgradi Ulamov ćelijski automat. Iako uspješan, bio je zaokupljen drugim projektima i ostavio neke detalje nedovršenim. Njegova konstrukcija je bila komplikovana jer je pokušala da simulira sopstveni inženjering. Vremenom su jednostavniji životni objekti bili obezbeđeni od strane drugih istraživača i objavljivani u radovima i knjigama.

Motiviran pitanjima u matematičkoj logici i djelimično od strane Ulama, simulacije igara, John Conway je 1968. godine počeo raditi eksperimente sa različitim pravilima 2D staničnog automata. [3] Konvejov početni cilj bio je da definira zanimljiv i nepredvidiv ćelijski automat. Prema tome, on je želio da neke konfiguracije traju dugo vremena prije umiranja, druge konfiguracije zauvijek ne dozvoljavaju cikluse, itd. To je bio značajan izazov i otvoren problem godinama prije nego što su stručnjaci za ćelijske automate uspjeli dokazati da, Konvejova igra života priznala je konfiguraciju koja je bila živa u smislu zadovoljenja dva generalna zahtjeva Von Neumanna. Dok su definicije pre Conwayevog životabili su orijentisani na dokaz, Konvejova konstrukcija imala je za cilj jednostavnost bez a priori dokazivanja da je automat živ.

Conway je pažljivo odabrao svoja pravila, nakon značajnih eksperimenata, kako bi ispunio ove kriterije:

Ne bi trebalo biti eksplozivnog rasta.

Treba postojati mali početni obrazac sa haotičnim, nepredvidivim ishodima. Trebalo bi postojati potencijal za von Neumann univerzalne konstruktore .

Pravila bi trebala biti što jednostavnija, uz poštivanje gore navedenih ograničenja. [4] Igra je napravio svoj prvi javni nastup u pitanju Oktobar 1970 Scientific American , u Martin Gardner " 's Matematička Igre koloni". Teoretski, Conwayev život ima moć univerzalne Turingove mašine : sve što se može izračunati algoritamski može se izračunati u okviru Life .Gardner je napisao: "Zbog analogija života s porastom, padom i izmjenama društva živih organizama, on pripada rastućoj klasi onoga što se naziva" simulacijske igre "(igre koje sliče stvarnim). životni procesi). " [8]

Od njegovog objavljivanja, Konvejeva igra života privukla je veliko interesovanje, zbog iznenađujućih načina na koje se obrasci mogu razvijati. Život je primjer nastanka i samoorganizacije . Znanstvenici iz različitih oblasti, kao što su informatika , fizika , biologija , biokemija , ekonomija , matematika , filozofija i generativne nauke , koristili su način na koji kompleksni obrasci mogu proizaći iz implementacije jednostavnih pravila igre. [ potreban citat ]Igra može poslužiti i kao didaktička analogija , korištena za prenošenje donekle protu-intuitivne ideje da se dizajn i organizacija mogu spontano pojaviti u odsustvu dizajnera. Na primer, kognitivni naučnik Daniel Dennett je koristio analogiju Conwayevog "univerzuma" da bi ilustrovao moguću evoluciju kompleksnih filozofskih konstrukata, kao što su svest i slobodna volja , iz relativno jednostavnog skupa determinističkih fizičkih zakona, koji bi mogli da upravljaju našim univerzumom .


Popularnost Conwayeve igre života pomogla je njenom pojavljivanju na vrijeme za novu generaciju jeftinog pristupa kompjuteru koji je pušten na tržište. Igra se može satima izvoditi na ovim mašinama, koje bi inače ostale neiskorišćene noću. U tom smislu, on je nagovijestio kasniju popularnost računalno generisanih fraktala . Za mnoge, Život je jednostavno bio izazov za programiranje: zabavan način za korištenje inače izgubljenih procesorskih ciklusa. Za neke, međutim, životimao je više filozofskih konotacija. Razvio je kult nakon sedamdesetih i kasnije; sadašnji razvoj je otišao toliko daleko da je stvorio teoretske emulacije kompjuterskih sistema unutar granica Life ploče.

#### Primjeri uzoraka


Mnogo različitih tipova obrazaca se pojavljuje u igri života , koja su klasificirana prema njihovom ponašanju. Uobičajeni tipovi uzoraka su: mrtve prirode , koje se ne mijenjaju iz jedne generacije u drugu; oscilatori koji se nakon konačnog broja generacija vraćaju u svoje početno stanje; i svemirskih brodova , koji se prenose preko mreže.

Najraniji zanimljivi obrasci u igri života otkriveni su bez upotrebe kompjutera. Najjednostavnije mrtve prirode i oscilatori otkriveni su dok su pratili sudbine raznih malih početnih konfiguracija koristeći graf papir, crne table i fizičke ploče za igru, kao što su one korištene u Go. Tokom ovog ranog istraživanja, Conway je otkrio da se R- pentomino nije uspio stabilizirati u malom broju generacija. U stvari, potrebno je 1103 generacije da se stabilizuje, do kada ima populaciju od 116 i generisalo je šest jedrilica koje su pobegle; [14] ovo su bili prvi svemirski brodovi ikad otkriveni. [15]


Često se pojavljuju primjeri (po tome što se često pojavljuju iz slučajne početne konfiguracije ćelija) tri gore spomenuta tipa uzoraka, a žive stanice prikazane u crnim i mrtvim ćelijama u bijelom. Period se odnosi na broj krpelja koje uzorak mora proći prije povratka u početnu konfiguraciju.



Slika 2. Primjer zivih bica koja se ne mijenja tokom vremena



Slika 3. Primjer zivih bica koja se periodicno mijenjaju tokom vremena



Slika 4. Primjer Glider gun - do beskonacnosti kreiraira Glidere


#### **VGA**

#### Kako radi VGA

VGA je analogni video standard koji koristi 15-pinski D-sub konektor. Ne zahteva visoke taktove ili složeno kodiranje, pa je odličan početak za učenje o FPGA grafici. VGA ima pet glavnih pinova signala: jedan za svaki od crvenih, zelenih i plavih i dva za sinhronizaciju. Horizontalna sinhronizacija označava liniju . Vertikalna sinhronizacija označava ekran , takođe poznat kao okvir .

VGA signali imaju dvije faze: crtanje piksela i interval praznog hoda. Sinhronizacijski signali se javljaju unutar intervala praznog hoda; odvojeno od crteža piksela ispred verande i zadnjeg trijema . Kada je razvijen VGA, monitori su bili bazirani na katodnim cevima (CRT): interval prekida daje vreme za stabilizaciju nivoa napona i za povratak elektronskog topa na početak linije ili ekrana.

U ovom članku kreirat ćemo klasični 640x480 60 Hz VGA zaslon. Potreban pikselni sat je 25 MHz 1 , što je dobar okrugli dio od 100 MHz sata naše ploče. Ključ za dobijanje valjanog VGA signala je dobivanje pravih vremena. Radi jednostavnosti, uradićemo vremena u pikselima i linijama. Svaki piksel je kvačica pikselnog sata od 25 MHz (40 ns). Linija je kompletan skup horizontalnih piksela.



Slika 5. VGA sinhronizacija

## **Horizontal Pixel Timings**


Front Porch: 16
Sync Pulse: 96
Back Porch: 48
Active Video: 640
Total pixels: 800

## **Vertical Line Timings**


Active Video: 480
Front Porch: 10
Sync Pulse: 2
Back Porch: 33
Total lines: 525

#### VGA Param.h

```
// Horizontal Parameter ( Pixel )
           H SYNC CYC =
                          96;
parameter
                          45+3;
parameter
           H SYNC BACK =
                          640; // 646
parameter
           H SYNC ACT =
                          13+3;
parameter
           H SYNC FRONT=
           H SYNC TOTAL= 800;
parameter
// Virtical Parameter
                          (Line)
parameter
           V SYNC CYC =
                          2;
           V SYNC BACK =
parameter
                          30+2;
                          480;
                               // 484
           V SYNC ACT =
parameter
           V SYNC FRONT= 9+2;
parameter
parameter
           V SYNC TOTAL=
                          525;
// Start Offset
           X START
                          H SYNC CYC+H SYNC BACK+4;
parameter
                          V SYNC CYC+V SYNC BACK;
parameter
           Y START
```



Slika 6. RGB v/h sync izlazi iz FPGA I VGA ulazi u monitor



Slika 7. VGA pinout

## VGA sinhronizacija

```
module vga_sync(
  input iCLK, // 25 MHz clock
  input iRST N,
  input [9:0] iRed,
  input [9:0] iGreen,
  input [9:0] iBlue,
  // pixel coordinates
  output [9:0] px,
  output [9:0] py,
  // VGA Side
  output [9:0] VGA R,
  output [9:0] VGA G,
  output [9:0] VGA B,
  output reg VGA H SYNC,
  output reg VGA V SYNC,
  output VGA_SYNC,
```

```
output VGA BLANK
);
assign VGA BLANK = VGA H SYNC & VGA V SYNC;
assign VGA SYNC = 1'b0;
reg [9:0] h count, v count;
assign px = h count;
assign py = v count;
// Horizontal sync
/* Generate Horizontal and Vertical Timing Signals for Video
* h count counts pixels (640 + extra time for sync signals)
                                            horiz sync
                                           * h_count 0
                         640
799
*/
parameter H SYNC TOTAL = 800;
parameter H PIXELS = 640;
parameter H SYNC START = 659;
parameter H SYNC WIDTH = 96;
always@(posedge iCLK or negedge iRST N)
begin
  if(!iRST N)
  begin
    h count <= 10'h000;
    VGA H SYNC <= 1'b0;
  end
  else
  begin
    // H Sync Counter
    if (h_count < H_SYNC_TOTAL-1) h_count <= h_count + 1'b1;</pre>
    else h count <= 10'h0000;
    if (h count >= H SYNC START &&
  h count < H SYNC START+H SYNC WIDTH) VGA H SYNC = 1'b0;
    else VGA H SYNC <= 1'b1;</pre>
  end
end
/*
                                        vertical sync
------
* v_count
493-494 524
                   0
                                                    480
```

```
*/
parameter V SYNC TOTAL = 525;
parameter V_{PIXELS} = 480;
parameter V SYNC START = 493;
parameter V SYNC WIDTH =
parameter H START = 699;
always @(posedge iCLK or negedge iRST N)
begin
  if (!iRST N)
  begin
    v count <= 10'h0000;</pre>
    VGA V SYNC <= 1'b0;
  else if (h count == H START)
     // V Sync Counter
     if (v count < V SYNC TOTAL-1) v count <= v count + 1'b1;
     else v count <= 10'h0000;
     if (v count >= V SYNC START &&
     else VGA V SYNC <= 1'b1;
  end
end
// Put all video signals through DFFs to elminate any delays
that cause a blurry image
wire video h on = (h count<H PIXELS);
wire video v on = (v count<V PIXELS);
wire video on = video h on & video v on;
assign VGA R = (video on? iRed: 10'h000);
assign VGA G = (video on? iGreen: 10'h000);
assign VGA B = (video on? iBlue: 10'h000);
/*
always @(posedge iCLK or negedge iRST N)
  if (!iRST N)
  begin
     VGA R <= 10'h000;
     VGA G <= 10'h000;
     VGA B <= 10'h000;
   end
  else
  begin
     if (video on)
     begin
```

```
VGA_R[9:0] <= iRed[9:0];
VGA_G[9:0] <= iGreen[9:0];
VGA_B[9:0] <= iBlue[9:0];
end
else
begin
    VGA_R <= 10'h000;
    VGA_G <= 10'h000;
    VGA_B <= 10'h000;
end
end
end
*/</pre>
```

#### VGA Audio PLL

- Alterin wizard generisan fajl - potreban za adekvatno funkcionisanje vga sinhronizacije

```
// megafunction wizard: %ALTPLL%
// GENERATION: STANDARD
// VERSION: WM1.0
// MODULE: altpll
//
______
// File Name: VGA Audio PLL.v
// Megafunction Name(s):
//
    altpll
//
// Simulation Library Files(s):
//
     altera mf
//
______
*************
// THIS IS A WIZARD-GENERATED FILE. DO NOT EDIT THIS FILE!
// 7.2 Build 175 11/20/2007 SP 1 SJ Web Edition
************
* * *
```

```
//Copyright (C) 1991-2007 Altera Corporation
//Your use of Altera Corporation's design tools, logic
functions
//and other software and tools, and its AMPP partner logic
//functions, and any output files from any of the foregoing
//(including device programming or simulation files), and any
//associated documentation or information are expressly
subject
//to the terms and conditions of the Altera Program License
//Subscription Agreement, Altera MegaCore Function License
//Agreement, or other applicable license agreement,
including,
//without limitation, that your use is for the sole purpose
//programming logic devices manufactured by Altera and sold
by
//Altera or its authorized distributors. Please refer to the
//applicable agreement for further details.
// synopsys translate off
`timescale 1 ps / 1 ps
// synopsys translate on
module VGA Audio PLL (
  areset,
  inclk0,
  c0,
  c1,
  c2);
  input areset;
  input inclk0;
  output
            c0;
  output
             c1;
  output c2;
  wire [5:0] sub wire0;
  wire [0:0] sub wire6 = 1'h0;
  wire [2:2] sub wire3 = sub wire0[2:2];
  wire [1:1] sub wire2 = sub wire0[1:1];
  wire [0:0] sub wire1 = sub wire0[0:0];
  wire c0 = sub wire1;
  wire c1 = sub wire2;
  wire c2 = sub wire3;
  wire sub wire4 = inclk0;
  wire [1:0] sub wire5 = {sub wire6, sub wire4};
   altpll
           altpll component (
           .inclk (sub wire5),
           .areset (areset),
```

```
.clk (sub wire0),
            .activeclock (),
            .clkbad (),
            .clkena ({6{1'b1}}),
            .clkloss (),
            .clkswitch (1'b0),
            .configupdate (1'b0),
            .enable0 (),
            .enable1 (),
            .extclk (),
            .extclkena ({4{1'b1}}),
            .fbin (1'b1),
            .fbmimicbidir (),
            .fbout (),
            .locked (),
            .pfdena (1'b1),
            .phasecounterselect ({4{1'b1}}),
            .phasedone (),
            .phasestep (1'b1),
            .phaseupdown (1'b1),
            .pllena (1'b1),
            .scanaclr (1'b0),
            .scanclk (1'b0),
            .scanclkena (1'b1),
            .scandata (1'b0),
            .scandataout (),
            .scandone (),
            .scanread (1'b0),
            .scanwrite (1'b0),
            .sclkout0 (),
            .sclkout1 (),
            .vcooverrange (),
            .vcounderrange ());
   defparam
      altpll component.clk0 divide by = 15,
     altpl1 component.clk0 duty cycle = 50,
      altpl1 component.clk0 multiply by = 14,
     altpll component.clk0 phase shift = "0",
     altpll component.clk1 divide by = 3,
     altpll component.clk1 duty cycle = 50,
     altpll component.clk1 multiply by = 2,
      altpll component.clk1 phase shift = "0",
     altpll component.clk2 divide by = 15,
     altpl1 component.clk2 duty cycle = 50,
     altpl1 component.clk2 multiply by = 14,
     altpll component.clk2 phase shift = "-9921",
     altpll component.compensate clock = "CLKO",
     altpl1 component.inclk0 input frequency = 37037,
     altpll component.intended device family = "Cyclone
II",
     altpll component.lpm type = "altpll",
```

```
altpll component.operation mode = "NORMAL",
     altpll component.port activeclock = "PORT UNUSED",
     altpll component.port areset = "PORT USED",
     altpl1 component.port clkbad0 = "PORT UNUSED",
     altpll component.port clkbad1 = "PORT UNUSED",
     altpll component.port clkloss = "PORT UNUSED",
     altpll component.port clkswitch = "PORT UNUSED",
     altpll component.port configupdate = "PORT UNUSED",
     altpll component.port fbin = "PORT UNUSED",
     altpll component.port inclk0 = "PORT USED",
     altpll component.port inclk1 = "PORT UNUSED",
     altpl1 component.port locked = "PORT UNUSED",
     altpll component.port pfdena = "PORT UNUSED",
     altpll component.port phasecounterselect
"PORT UNUSED",
     altpl1 component.port phasedone = "PORT UNUSED",
     altpl1 component.port phasestep = "PORT UNUSED",
     altpll component.port phaseupdown = "PORT UNUSED",
     altpl1 component.port pllena = "PORT UNUSED",
     altpll component.port scanaclr = "PORT UNUSED",
     altpll_component.port scanclk = "PORT UNUSED",
     altpll component.port scanclkena = "PORT UNUSED",
     altpll component.port scandata = "PORT UNUSED",
     altpll component.port scandataout = "PORT UNUSED",
     altpl1 component.port scandone = "PORT UNUSED",
     altpl1 component.port scanread = "PORT UNUSED",
     altpl1 component.port scanwrite = "PORT UNUSED",
     altpll component.port clk0 = "PORT USED",
     altpll component.port clk1 = "PORT USED",
     altpll component.port clk2 = "PORT USED",
     altpll component.port clk3 = "PORT UNUSED",
     altpll component.port clk4 = "PORT UNUSED",
     altpll component.port clk5 = "PORT UNUSED",
     altpll component.port clkena0 = "PORT UNUSED",
     altpll component.port clkena1 = "PORT UNUSED",
     altpl1 component.port clkena2 = "PORT UNUSED",
     altpl1 component.port clkena3 = "PORT UNUSED",
     altpl1 component.port clkena4 = "PORT UNUSED",
     altpll component.port clkena5 = "PORT UNUSED",
     altpll component.port extclk0 = "PORT UNUSED",
     altpll component.port extclk1 = "PORT UNUSED",
     altpl1 component.port extclk2 = "PORT UNUSED",
     altpll component.port extclk3 = "PORT UNUSED";
endmodule
      // CNX file retrieval info
```

```
//
______
// Retrieval info: PRIVATE: ACTIVECLK CHECK STRING "0"
// Retrieval info: PRIVATE: BANDWIDTH STRING "1.000"
// Retrieval info: PRIVATE: BANDWIDTH FEATURE ENABLED STRING
"0"
// Retrieval info: PRIVATE: BANDWIDTH FREQ UNIT STRING "MHz"
// Retrieval info: PRIVATE: BANDWIDTH PRESET STRING "Low"
// Retrieval info: PRIVATE: BANDWIDTH USE AUTO STRING "1"
// Retrieval info: PRIVATE: BANDWIDTH USE CUSTOM STRING "0"
// Retrieval info: PRIVATE: BANDWIDTH USE PRESET STRING "0"
// Retrieval info: PRIVATE: CLKBAD SWITCHOVER CHECK STRING
'' O ''
// Retrieval info: PRIVATE: CLKLOSS CHECK STRING "0"
// Retrieval info: PRIVATE: CLKSWITCH CHECK STRING "1"
// Retrieval info: PRIVATE: CNX NO COMPENSATE RADIO STRING
'' O ''
// Retrieval info: PRIVATE: CREATE CLKBAD CHECK STRING "0"
// Retrieval info: PRIVATE: CREATE INCLK1 CHECK STRING "0"
// Retrieval info: PRIVATE: CUR DEDICATED CLK STRING "c0"
// Retrieval info: PRIVATE: CUR FBIN CLK STRING "e0"
// Retrieval info: PRIVATE: DEVICE SPEED GRADE STRING "Any"
// Retrieval info: PRIVATE: DIV FACTORO NUMERIC "1"
// Retrieval info: PRIVATE: DIV FACTOR1 NUMERIC "6"
// Retrieval info: PRIVATE: DIV FACTOR2 NUMERIC "1"
// Retrieval info: PRIVATE: DUTY CYCLEO STRING "50.00000000"
// Retrieval info: PRIVATE: DUTY CYCLE1 STRING "50.00000000"
// Retrieval info: PRIVATE: DUTY CYCLE2 STRING "50.00000000"
// Retrieval info: PRIVATE: EXPLICIT SWITCHOVER COUNTER
STRING "0"
// Retrieval info: PRIVATE: EXT FEEDBACK RADIO STRING "0"
// Retrieval info: PRIVATE: GLOCKED COUNTER EDIT CHANGED
STRING "1"
// Retrieval info: PRIVATE: GLOCKED FEATURE ENABLED STRING
// Retrieval info: PRIVATE: GLOCKED MODE CHECK STRING "0"
// Retrieval info: PRIVATE: GLOCK COUNTER EDIT NUMERIC
"1048575"
// Retrieval info: PRIVATE: HAS MANUAL SWITCHOVER STRING "1"
// Retrieval info: PRIVATE: INCLKO FREQ EDIT STRING "27.000"
// Retrieval info: PRIVATE: INCLKO FREQ UNIT COMBO STRING
"MHz."
// Retrieval info: PRIVATE: INCLK1 FREQ EDIT STRING "27.000"
// Retrieval info: PRIVATE: INCLK1 FREQ EDIT CHANGED STRING
"1"
// Retrieval info: PRIVATE: INCLK1 FREQ UNIT CHANGED STRING
// Retrieval info: PRIVATE: INCLK1 FREQ UNIT COMBO STRING
"MHz"
```

```
// Retrieval info: PRIVATE: INTENDED DEVICE FAMILY STRING
"Cyclone II"
// Retrieval info: PRIVATE: INT FEEDBACK MODE RADIO STRING
"1"
// Retrieval info: PRIVATE: LOCKED OUTPUT CHECK STRING "0"
// Retrieval info: PRIVATE: LONG SCAN RADIO STRING "1"
// Retrieval info: PRIVATE: LVDS MODE DATA RATE STRING "Not
Available"
// Retrieval info:
                      PRIVATE:
                                 LVDS MODE DATA RATE DIRTY
NUMERIC "0"
// Retrieval info: PRIVATE: LVDS PHASE SHIFT UNITO STRING
// Retrieval info: PRIVATE: LVDS PHASE SHIFT UNIT1 STRING
// Retrieval info: PRIVATE: LVDS PHASE SHIFT UNIT2 STRING
"ps"
// Retrieval info: PRIVATE: MIRROR CLKO STRING "0"
// Retrieval info: PRIVATE: MIRROR CLK1 STRING "0"
// Retrieval info: PRIVATE: MIRROR CLK2 STRING "0"
// Retrieval info: PRIVATE: MULT FACTORO NUMERIC "1"
// Retrieval info: PRIVATE: MULT FACTOR1 NUMERIC "5"
// Retrieval info: PRIVATE: MULT FACTOR2 NUMERIC "1"
// Retrieval info: PRIVATE: NORMAL MODE RADIO STRING "1"
// Retrieval info: PRIVATE: OUTPUT FREQ0 STRING "25.20000000"
// Retrieval info: PRIVATE: OUTPUT FREQ1 STRING "18.00000000"
// Retrieval info: PRIVATE: OUTPUT FREQ2 STRING "25.20000000"
// Retrieval info: PRIVATE: OUTPUT FREQ MODEO STRING "1"
// Retrieval info: PRIVATE: OUTPUT FREQ MODE1 STRING "1"
// Retrieval info: PRIVATE: OUTPUT FREQ MODE2 STRING "1"
// Retrieval info: PRIVATE: OUTPUT FREQ UNITO STRING "MHz"
// Retrieval info: PRIVATE: OUTPUT FREQ UNIT1 STRING "MHz"
// Retrieval info: PRIVATE: OUTPUT FREQ UNIT2 STRING "MHz"
// Retrieval info: PRIVATE: PHASE RECONFIG FEATURE ENABLED
STRING "0"
// Retrieval info: PRIVATE: PHASE RECONFIG INPUTS CHECK
STRING "0"
// Retrieval info: PRIVATE: PHASE SHIFTO STRING "0.00000000"
// Retrieval info: PRIVATE: PHASE SHIFT1 STRING "0.00000000"
// Retrieval
                info:
                        PRIVATE:
                                    PHASE SHIFT2
"-90.00000000"
// Retrieval info: PRIVATE: PHASE SHIFT STEP ENABLED CHECK
STRING "0"
// Retrieval info: PRIVATE: PHASE SHIFT UNITO STRING "deg"
// Retrieval info: PRIVATE: PHASE SHIFT UNIT1 STRING "deg"
// Retrieval info: PRIVATE: PHASE SHIFT UNIT2 STRING "deg"
// Retrieval info: PRIVATE: PLL ADVANCED PARAM CHECK STRING
'' O ''
// Retrieval info: PRIVATE: PLL ARESET CHECK STRING "1"
// Retrieval info: PRIVATE: PLL AUTOPLL CHECK NUMERIC "1"
// Retrieval info: PRIVATE: PLL ENA CHECK STRING "0"
// Retrieval info: PRIVATE: PLL ENHPLL CHECK NUMERIC "0"
```

```
// Retrieval info: PRIVATE: PLL FASTPLL CHECK NUMERIC "0"
// Retrieval info: PRIVATE: PLL FBMIMIC CHECK STRING "0"
// Retrieval info: PRIVATE: PLL LVDS PLL CHECK NUMERIC "0"
// Retrieval info: PRIVATE: PLL PFDENA CHECK STRING "0"
// Retrieval info: PRIVATE: PLL TARGET HARCOPY CHECK NUMERIC
'' () ''
// Retrieval info: PRIVATE: PRIMARY CLK COMBO STRING "inclk0"
// Retrieval
                info: PRIVATE: RECONFIG FILE
"VGA Audio PLL.mif"
// Retrieval info: PRIVATE: SACN INPUTS CHECK STRING "0"
// Retrieval info: PRIVATE: SCAN FEATURE ENABLED STRING "0"
// Retrieval info: PRIVATE: SELF RESET LOCK LOSS STRING "0"
// Retrieval info: PRIVATE: SHORT SCAN RADIO STRING "0"
// Retrieval info: PRIVATE: SPREAD FEATURE ENABLED STRING "0"
// Retrieval info: PRIVATE: SPREAD FREQ STRING "50.000"
// Retrieval info: PRIVATE: SPREAD FREQ UNIT STRING "KHz"
// Retrieval info: PRIVATE: SPREAD PERCENT STRING "0.500"
// Retrieval info: PRIVATE: SPREAD USE STRING "0"
// Retrieval info: PRIVATE: SRC SYNCH COMP RADIO STRING "0"
// Retrieval info: PRIVATE: STICKY CLKO STRING "1"
// Retrieval info: PRIVATE: STICKY CLK1 STRING "1"
// Retrieval info: PRIVATE: STICKY CLK2 STRING "1"
// Retrieval info: PRIVATE: SWITCHOVER COUNT EDIT NUMERIC "1"
// Retrieval info: PRIVATE: SWITCHOVER FEATURE ENABLED
STRING "1"
// Retrieval info: PRIVATE: SYNTH WRAPPER GEN POSTFIX STRING
'' O ''
// Retrieval info: PRIVATE: USE CLKO STRING "1"
// Retrieval info: PRIVATE: USE CLK1 STRING "1"
// Retrieval info: PRIVATE: USE CLK2 STRING "1"
// Retrieval info: PRIVATE: USE CLKENAO STRING "O"
// Retrieval info: PRIVATE: USE CLKENA1 STRING "0"
// Retrieval info: PRIVATE: USE CLKENA2 STRING "0"
// Retrieval info: PRIVATE: USE MIL SPEED GRADE NUMERIC "0"
// Retrieval info: PRIVATE: ZERO DELAY RADIO STRING "0"
        Retrieval
                       info:
                                   LIBRARY:
                                                 altera mf
altera mf.altera mf components.all
// Retrieval info: CONSTANT: CLKO DIVIDE BY NUMERIC "15"
// Retrieval info: CONSTANT: CLKO DUTY CYCLE NUMERIC "50"
// Retrieval info: CONSTANT: CLKO MULTIPLY BY NUMERIC "14"
// Retrieval info: CONSTANT: CLKO PHASE SHIFT STRING "0"
// Retrieval info: CONSTANT: CLK1 DIVIDE BY NUMERIC "3"
// Retrieval info: CONSTANT: CLK1 DUTY CYCLE NUMERIC "50"
// Retrieval info: CONSTANT: CLK1 MULTIPLY BY NUMERIC "2"
// Retrieval info: CONSTANT: CLK1 PHASE SHIFT STRING "0"
// Retrieval info: CONSTANT: CLK2 DIVIDE BY NUMERIC "15"
// Retrieval info: CONSTANT: CLK2 DUTY CYCLE NUMERIC "50"
// Retrieval info: CONSTANT: CLK2 MULTIPLY BY NUMERIC "14"
// Retrieval info: CONSTANT: CLK2 PHASE SHIFT STRING "-9921"
// Retrieval info: CONSTANT: COMPENSATE CLOCK STRING "CLKO"
```

```
// Retrieval info: CONSTANT: INCLKO INPUT FREQUENCY NUMERIC
// Retrieval info: CONSTANT: INTENDED DEVICE FAMILY STRING
"Cyclone II"
// Retrieval info: CONSTANT: LPM TYPE STRING "altpll"
// Retrieval info: CONSTANT: OPERATION MODE STRING "NORMAL"
// Retrieval info: CONSTANT: PORT ACTIVECLOCK
"PORT UNUSED"
// Retrieval info: CONSTANT: PORT ARESET STRING "PORT USED"
// Retrieval info: CONSTANT: PORT CLKBADO
                                                  STRING
"PORT UNUSED"
                info: CONSTANT:
                                   PORT CLKBAD1
// Retrieval
                                                  STRING
"PORT UNUSED"
// Retrieval
                info: CONSTANT:
                                   PORT CLKLOSS
                                                  STRING
"PORT UNUSED"
                                  PORT CLKSWITCH
// Retrieval
               info:
                       CONSTANT:
                                                  STRING
"PORT UNUSED"
// Retrieval info: CONSTANT: PORT CONFIGUPDATE STRING
"PORT UNUSED"
// Retrieval info: CONSTANT: PORT FBIN STRING "PORT UNUSED"
// Retrieval info: CONSTANT: PORT INCLKO STRING "PORT USED"
// Retrieval info: CONSTANT: PORT_INCLK1 STRING "PORT_UNUSED"
// Retrieval info: CONSTANT: PORT LOCKED STRING "PORT UNUSED"
// Retrieval info: CONSTANT: PORT PFDENA STRING "PORT UNUSED"
// Retrieval info: CONSTANT: PORT PHASECOUNTERSELECT STRING
"PORT UNUSED"
// Retrieval
               info: CONSTANT:
                                  PORT PHASEDONE
                                                  STRING
"PORT UNUSED"
                                  PORT PHASESTEP
// Retrieval info: CONSTANT:
                                                  STRING
"PORT UNUSED"
// Retrieval info:
                     CONSTANT:
                                PORT PHASEUPDOWN
                                                  STRING
"PORT UNUSED"
// Retrieval info: CONSTANT: PORT PLLENA STRING "PORT UNUSED"
// Retrieval info: CONSTANT: PORT SCANACLR
"PORT UNUSED"
                info: CONSTANT:
                                   PORT SCANCLK
// Retrieval
                                                  STRING
"PORT UNUSED"
// Retrieval
               info: CONSTANT:
                                PORT SCANCLKENA
                                                  STRING
"PORT UNUSED"
// Retrieval
                       CONSTANT:
                                   PORT SCANDATA
                info:
                                                  STRING
"PORT UNUSED"
                                PORT SCANDATAOUT
// Retrieval info: CONSTANT:
                                                  STRING
"PORT UNUSED"
// Retrieval
                                   PORT SCANDONE
                info: CONSTANT:
                                                  STRING
"PORT UNUSED"
// Retrieval
                info: CONSTANT: PORT SCANREAD
                                                  STRING
"PORT UNUSED"
// Retrieval
                      CONSTANT:
                                  PORT SCANWRITE
               info:
                                                  STRING
"PORT UNUSED"
// Retrieval info: CONSTANT: PORT clk0 STRING "PORT USED"
// Retrieval info: CONSTANT: PORT clk1 STRING "PORT USED"
```

```
// Retrieval info: CONSTANT: PORT clk2 STRING "PORT USED"
// Retrieval info: CONSTANT: PORT clk3 STRING "PORT UNUSED"
// Retrieval info: CONSTANT: PORT clk4 STRING "PORT UNUSED"
// Retrieval info: CONSTANT: PORT clk5 STRING "PORT UNUSED"
                info: CONSTANT:
                                    PORT clkena0
// Retrieval
                                                    STRING
"PORT UNUSED"
   Retrieval
                 info:
                         CONSTANT:
                                     PORT clkena1
                                                    STRING
"PORT UNUSED"
    Retrieval
                 info:
                         CONSTANT:
                                     PORT clkena2
                                                    STRING
"PORT UNUSED"
// Retrieval
                 info:
                         CONSTANT:
                                     PORT clkena3
                                                    STRING
"PORT UNUSED"
    Retrieval
                 info:
                                     PORT clkena4
                         CONSTANT:
                                                    STRING
"PORT UNUSED"
// Retrieval
                 info:
                         CONSTANT:
                                     PORT clkena5
                                                    STRING
"PORT UNUSED"
   Retrieval
                 info:
                         CONSTANT:
                                     PORT extclk0
                                                    STRING
"PORT UNUSED"
   Retrieval
                                     PORT extclk1
                 info:
                         CONSTANT:
                                                    STRING
"PORT UNUSED"
// Retrieval
                                     PORT extclk2
                 info:
                         CONSTANT:
                                                    STRING
"PORT UNUSED"
    Retrieval
                 info:
                         CONSTANT:
                                     PORT extclk3
                                                    STRING
"PORT UNUSED"
// Retrieval info: USED PORT: @clk 0 0 6 0 OUTPUT CLK EXT VCC
// Retrieval info: USED PORT: @extclk 0 0 4 0 OUTPUT CLK EXT
VCC "@extclk[3..0]"
// Retrieval info: USED PORT: areset 0 0 0 0 INPUT GND "areset"
// Retrieval info: USED PORT: c0 0 0 0 0 OUTPUT CLK EXT VCC
"c0"
// Retrieval info: USED PORT: c1 0 0 0 0 OUTPUT CLK EXT VCC
// Retrieval info: USED PORT: c2 0 0 0 0 OUTPUT CLK EXT VCC
"c2"
// Retrieval info: USED PORT: inclk0 0 0 0 0 INPUT CLK EXT
GND "inclk0"
// Retrieval info: CONNECT: @inclk 0 0 1 0 inclk0 0 0 0
// Retrieval info: CONNECT: c0 0 0 0 0 @clk 0 0 1 0
// Retrieval info: CONNECT: c1 0 0 0 0 @clk 0 0 1 1
// Retrieval info: CONNECT: c2 0 0 0 0 @clk 0 0 1 2
// Retrieval info: CONNECT: @inclk 0 0 1 1 GND 0 0 0
// Retrieval info: CONNECT: @areset 0 0 0 0 areset 0 0 0 0
// Retrieval info: GEN FILE: TYPE NORMAL VGA Audio PLL.v TRUE
// Retrieval info: GEN FILE: TYPE NORMAL VGA Audio PLL.inc
FALSE FALSE
// Retrieval info: GEN FILE: TYPE NORMAL VGA_Audio_PLL.cmp
FALSE FALSE
// Retrieval info: GEN FILE: TYPE NORMAL VGA Audio PLL.bsf
FALSE FALSE
```

```
//
       Retrieval
                     info:
                               GEN FILE:
                                              TYPE NORMAL
VGA Audio PLL inst.v FALSE FALSE
// Retrieval info: GEN FILE: TYPE NORMAL VGA Audio PLL bb.v
FALSE FALSE
                                              TYPE NORMAL
//
       Retrieval
                     info:
                                GEN FILE:
VGA Audio PLL waveforms.html TRUE FALSE
                                              TYPE NORMAL
       Retrieval
                      info:
                                GEN FILE:
VGA Audio PLL wave*.jpg FALSE FALSE
// Retrieval info: GEN FILE: TYPE NORMAL VGA Audio PLL.ppf
TRUE FALSE
// Retrieval info: LIB FILE: altera mf
```



Slika 8. testne fotografije iscrtavanja kvadratica razlicitih boja na VGA

## **CIMPLEMENTACIJA**

#### Kod

```
#include <stdio.h>
#include <stdlib.h>
#include <unistd.h>
#include <time.h>
#define for x for (int x = 0; x < w; x++)
#define for y for (int y = 0; y < h; y++)
#define for xy for x for y
void show(void *u, int w, int h)
{
   int (*univ)[w] = u;
  printf("\033[H");
   for y {
      for x printf(univ[y][x] ? "033[07m \ 033[m" : " ");
     printf("\033[E");
  fflush(stdout);
}
void evolve(void *u, int w, int h)
  unsigned (*univ)[w] = u;
  unsigned new[h][w];
   for y for x {
      int n = 0;
      for (int y1 = y - 1; y1 \le y + 1; y1++)
         for (int x1 = x - 1; x1 \le x + 1; x1++)
            if (univ[(y1 + h) % h][(x1 + w) % w])
               n++;
      if (univ[y][x]) n--;
     new[y][x] = (n == 3 || (n == 2 && univ[y][x]));
   for y for x univ[y][x] = new[y][x];
}
void game(int w, int h)
  unsigned univ[h][w];
   for xy univ[y][x] = rand() < RAND MAX / 10 ? 1 : 0;
   for (int i = 0; i < 10000; i++)
```

```
{
     show(univ, w, h);
     evolve(univ, w, h);
}
int main(int c, char **v)
  time t begin = clock();
  int w = 0, h = 0;
  if (c > 1) w = atoi(v[1]);
  if (c > 2) h = atoi(v[2]);
  if (w \le 0) w = 64;
  if (h \le 0) h = 48;
  game (w, h);
  time t end = clock();
  double time spent
                       = (double)(end - begin) /
CLOCKS_PER_CYCLE * 2;
  printf("\nPotrebno vrijeme da se izvrsi 10.000 generacija
je : %f sekundi\n", time spent);
```

# Usporedba: Raspberry Pi vs. Thinkpad t420

# Raspberry Pi 3 model B



Slika 8. Raspberry pi 3 model b - uredjaj koji je koristen

# Raspberry Pi 3 Specifications

SoC: Broadcom BCM2837

CPU: 4× ARM Cortex-A53, 1.2GHz GPU: Broadcom VideoCore IV RAM: 1GB LPDDR2 (900 MHz)

Slika 9. Specifikacije R Pi




Slika 11. trajanje generisanja 1.000 generacija na Raspberry Pi - 15.44 sek.

## Lenovo Thnikpad t420

Intel® Core™ i5 processor i5-2410M with dual-core, dual thread DDR3 memory controller (up to 1333MHz), Intel Turbo Boost, Hyper-Threading technology; 3MB cache

RAM: 8GB




Slika 12. trajanje generisanja 10.000 generacija na LT t420 - 9.83 sek.

# MATLAB implementacija


MATLAB ima igradjeni Game of Life GUI. Potrebno je samo upisati u komandni prostor:

Life



Slika 13. poziv matlab funkcije u komnadnom prostoru

Te ce se pokrenuti:



Slika 14. Game of Life implementacija u Matlabu

```
Da biste vidjeli izvorni kod ukucajte:
open(fullfile(matlabroot, 'toolbox', 'matlab', 'demos',
'life.m'))
Primjer koda jednostostavni primjer Game of Life
N generacija
U kvadratu stranice N
function GoL(S, N) %
   colormap copper; whitebg('black');
   G= round(rand(S));
   A = [S 1:S-1]; B = [2:S 1];
   for k=1:N
       Sum
G(A, :) + G(B, :) + G(:, B) + G(:, A) + G(A, B) + G(A, A) + G(B, B) + G(B, A);
       G = double((G \& (Sum == 2)) | (Sum == 3));
       surf(G); view([0 90]); pause(0.001)
   end
end
```

# FPGA Verilog implementacija

## Pocetno stanje

```
Postavljanje "igralista"
Tj. Pocetnog stanja igre
64*48 kvadratica
```

```
:64*0+63
cells preset[0
0000000000;
  cells preset[64*1 :64*1+63
0000000000;
  cells_preset[64*2
           :64*2+63
0000000000;
  cells preset[64*3 :64*3+63
                 ]
0000000000;
  cells preset[64*4 :64*4+63
0000000000;
  cells preset[64*5
           :64*5+63
0000000000;
  cells preset[64*6
           :64*6+63
0000000000;
  cells preset[64*7
           :64*7+63
0000000000;
  cells preset[64*8
           :64*8+63
0000000000;
  cells preset[64*9 :64*9+63
0000000000;
  cells preset[64*10:64*10+63]
0000000000;
  cells preset[64*11:64*11+63]
0000000000;
```

```
cells preset[64*12:64*12+63]
0000000000;
  cells preset[64*13:64*13+63]
                       <=
0000000000;
  cells preset[64*14:64*14+63]
0000000000;
  cells preset[64*15:64*15+63]
00000000000;
  cells preset[64*16:64*16+63]
0000000000;
  cells preset[64*17:64*17+63]
0000000000;
  cells preset[64*18:64*18+63]
00000000000;
  cells preset[64*19:64*19+63]
                       <=
0000000000;
  cells preset[64*20:64*20+63]
0000000000;
  cells preset[64*21:64*21+63]
0000000000;
  cells preset[64*22:64*22+63]
cells preset[64*23:64*23+63]
0000000000;
  cells_preset[64*24:64*24+63]
0000000000;
  cells preset[64*25:64*25+63]
0000000000;
  cells preset[64*26:64*26+63]
0000000000;
  cells preset[64*27:64*27+63]
0000000000;
  cells preset[64*28:64*28+63]
0000000000;
```

```
cells preset[64*29:64*29+63]
0000000000;
  cells preset[64*30:64*30+63]
                       <=
0000000000;
  cells preset[64*31:64*31+63]
0000000000;
  cells preset[64*32:64*32+63]
00000000000;
  cells preset[64*33:64*33+63]
0000000000;
  cells preset[64*34:64*34+63]
0000000000;
  cells preset[64*35:64*35+63]
00000000000;
  cells preset[64*36:64*36+63]
                       <=
0000000000;
  cells preset[64*37:64*37+63]
0000000000;
  cells preset[64*38:64*38+63]
0000000000;
  cells preset[64*39:64*39+63]
cells preset[64*40:64*40+63]
0000000000;
  cells preset[64*41:64*41+63]
0000000000;
  cells preset[64*42:64*42+63]
0000000000;
  cells preset[64*43:64*43+63]
00000000000;
  cells preset[64*44:64*44+63]
0000000000;
  cells preset[64*45:64*45+63]
0000000000;
```

# Populacija

Odredjivanje susjeda I proracun populacija za svaki kvadratic

```
if (i == 0)
            begin
           // Top-left square
                    population <= cells_preset[64*48 - 1] +
                                                        cells preset[64*48 - 64] +
                                                        cells_preset[64*48 - 64 + 1] +
                                                        cells_preset[i
                                                                           + 64 - 1] +
                                                        cells_preset[i
                                                                            + 1] +
                                                        cells_preset[64
                                                                            + 64 - 1] +
                                                        cells preset[64] +
                                                        cells_preset[64
                                                                             +1];
      end
            else if (i == 63)
            begin
           // Top-right square
              population <= cells_preset[64*48 - 1 - 1] +
                                                         cells_preset[64*48 - 1] +
                                                         cells preset[64*48 - 64] +
                                                         cells_preset[i
                                                                             - 1] +
                                                         cells_preset[0] +
                                                         cells_preset[i
                                                                             +64-1]+
                                                         cells_preset[i
                                                                             + 64] +
                                                         cells_preset[i
                                                                             +1];
      end
            else if (i == 64*48 - 64)
            begin
           // Bottom-left square
              population <= cells preset[i - 1] +
                                                         cells_preset[i - 64] +
                                                         cells_preset[i - 64 + 1] +
                                                         cells_preset[i + 64 - 1] +
                                                         cells_preset[i + 1] +
                                                         cells preset[0 + 64 - 1] +
                                                         cells preset[0] +
                                                         cells_preset[0 + 1];
      end
```

```
else if (i == 64*48 - 1)
      begin
     // Bottom-right square
        population <= cells_preset[i - 64 - 1] +
                                                    cells preset[i - 64] +
                                                    cells_preset[i - 64 - 64 + 1] +
                                                    cells_preset[i - 1] +
                                                    cells_preset[i - 64 + 1] +
                                                    cells_preset[0 + 64 - 1 - 1] +
                                                    cells_preset[0 + 64 - 1] +
                                                    cells_preset[0];
end
      else if (i < 63)
      begin
     // Top row
        population <= cells_preset[64*48 - 64 + i - 1] +
                                                    cells preset[64*48 - 64 + i] +
                                                    cells_preset[64*48 - 64 + i + 1] +
                                                    cells_preset[i - 1] +
                                                    cells_preset[i + 1] +
                                                    cells_preset[i + 64 - 1] +
                                                    cells_preset[i + 64] +
                                                    cells_preset[i + 64 + 1];
end
      else if (i > 64*48 - 64)
      begin
     // Bottom row
        population <= cells_preset[i - 64 - 1] +
                                                    cells_preset[i - 64] +
                                                    cells preset[i - 64 + 1] +
                                                    cells_preset[i - 1] +
                                                    cells_preset[i + 1] +
                                                    cells preset[0+i-1]+
                                                    cells_preset[0 + i] +
                                                    cells_preset[0 + i + 1];
end
      else if (i % 64 == 0)
      begin
     // Leftmost column
        population <= cells_preset[i - 1] +
                                                    cells_preset[i - 64] +
                                                    cells_preset[i - 64 + 1] +
                                                    cells_preset[i + 64 - 1] +
                                                    cells_preset[i + 1] +
                                                    cells_preset[i + 64 + 64 - 1] +
                                                    cells_preset[i + 64] +
                                                    cells_preset[i + 64 + 1];
end
      else if ((i + 1) \% 64 == 0)
      begin
     // Rightmost column
        population <= cells_preset[i - 64 - 1] +
                                                    cells_preset[i - 64] +
```

```
cells_preset[i - 64 - 64 + 1] +
                                                   cells_preset[i - 1] +
                                                   cells_preset[i - 64 + 1] +
                                                   cells_preset[i + 64 - 1] +
                                                   cells_preset[i + 64] +
                                                   cells_preset[i + 1];
end
      else
      begin
     // Middle squares
        population <= cells_preset[i - 64 - 1] +
                                                   cells_preset[i - 64] +
                                                   cells_preset[i - 64 + 1] +
                                                   cells_preset[i - 1] +
                                                   cells_preset[i + 1] +
                                                   cells_preset[i + 64 - 1] +
                                                   cells_preset[i + 64] +
                                                   cells\_preset[i + 64 + 1];
end
```

#### Clock

Generisanje clock-a koji ce usporiti proracun - iscrtavanje kako bi se lakse uocile promjene

```
module clock(Clk, Clk_50);
    input Clk_50;
    output Clk;
    reg [31:0] counter;

always @(posedge Clk_50)
    begin
        if (counter == 32'd1600)
            counter <= 0;
        else
            counter <= counter + 32'd1;
    end
    assign Clk = (counter == 32'd1600);
Endmodule</pre>
```

#### MODUL GLAVNE FUNKCIJE

```
module vgalab1(
// Clock Input
 input CLOCK 50, // 50 MHz
 input CLOCK_27, // 27 MHz
// Push Button
 input [3:0] KEY, // Pushbutton[3:0]
// DPDT Switch
 input [17:0] SW, // Toggle Switch[17:0]
// 7-SEG Display
 output [6:0] HEXO, HEX1, HEX2, HEX3, HEX4, HEX5, HEX6, HEX7,
// Seven Segment Digits
// LED
 output [8:0] LEDG, //LED Green[8:0]
 output [17:0] LEDR, // LED Red[17:0]
// GPIO
inout [35:0] GPIO 0,GPIO 1, // GPIO Connections
// TV Decoder
//TD DATA, // TV Decoder Data bus 8 bits
output TD RESET, // TV Decoder Reset
// VGA
 output VGA CLK,
                                   // VGA Clock
 output VGA HS,
                                   // VGA H SYNC
                             // VGA V_SYNC
// VGA BLANK
 output VGA VS,
 output VGA BLANK,
                                 // VGA SYNC
 output VGA SYNC,
                         // VGA SYNC
// VGA Red[9:0]
// VGA Green
 output [9:0] VGA R,
 output [9:0] VGA G,
                                        // VGA Green[9:0]
 output [9:0] VGA B
                                     // VGA Blue[9:0]
);
// All inout port turn to tri-state
assign GPIO_0 = 36'hzzzzzzzzz;
assign GPIO_1 = 36'hzzzzzzzzzz;
wire RST;
assign RST = KEY[0];
// reset delay gives some time for peripherals to initialize
wire DLY RST;
Reset Delay r0( .iCLK(CLOCK 50),.oRESET(DLY RST) );
// Send switches to red leds
assign LEDR = SW;
```

```
// Turn off green leds
assign LEDG = 8'h00;
wire [6:0] blank = 7'b111 1111;
// blank unused 7-segment digits
assign HEX0 = blank;
assign HEX1 = blank;
assign HEX2 = blank;
assign HEX3 = blank;
assign HEX4 = blank;
assign HEX5 = blank;
assign HEX6 = blank;
assign HEX7 = blank;
wire
       VGA CTRL CLK;
wire AUD CTRL CLK;
wire [9:0] mVGA R;
wire [9:0] mVGA G;
wire [9:0] mVGA B;
wire [9:0] mCoord X;
wire [9:0] mCoord Y;
        TD RESET = 1'b1; // Enable 27 MHz
assign
VGA Audio PLL p1 (
   .areset(~DLY RST),
   .inclk0(CLOCK 27),
   .c0 (VGA CTRL CLK),
   .c1 (AUD CTRL CLK),
   .c2(VGA CLK)
);
wire [9:0] r, g, b;
// game of life module
game of life c1(mCoord X, mCoord Y, r, g, b, CLOCK 50);
wire [9:0] gray = (mCoord X<80 || mCoord X>560? 10'h000:
   (mCoord Y/15) << 5 \mid (mCoord X-80)/15);
wire s = SW[0];
assign mVGA R = (s? gray: r);
assign mVGA G = (s? gray: g);
assign mVGA B = (s? gray: b);
vga sync u1(
```

```
.iCLK(VGA_CTRL_CLK),
  .iRST N(DLY RST&KEY[0]),
  .iRed(mVGA R),
  .iGreen(mVGA G),
  .iBlue(mVGA B),
  // pixel coordinates
  .px(mCoord X),
  .py(mCoord_Y),
  // VGA Side
  .VGA R(VGA R),
  .VGA G(VGA G),
  .VGA B(VGA B),
  .VGA_H_SYNC(VGA_HS),
  .VGA_V_SYNC(VGA_VS),
  .VGA SYNC(VGA SYNC),
  .VGA BLANK(VGA BLANK)
);
```

endmodule

#### GAME OF LIFE FUNKCIJA / MODUL

```
module game of life (x, y, r, g, b, clock 50);
 input [9:0] x, y;
 output [9:0] r, g, b;
 input clock 50;
 reg [29:0] RGB;
 reg [0:64*48-1] cells;
 reg [0:64*48-1] cells preset;
 initial
 begin
   // When the program is loaded, start with the first
   cells_preset[0
                 :64*0+63 ] <=
0000000000;
   cells_preset[64*1 :64*1+63
0000000000;
   cells preset[64*2 :64*2+63 ]
00000000000:
   cells preset[64*3 :64*3+63
0000000000;
   cells preset[64*4 :64*4+63
0000000000;
   cells_preset[64*5 :64*5+63
0000000000;
   cells preset[64*6 :64*6+63
0000000000;
   cells preset[64*7 :64*7+63
0000000000;
   cells preset[64*8 :64*8+63 1
0000000000;
   cells preset[64*9 :64*9+63 ]
0000000000;
```

```
cells preset[64*10:64*10+63]
0000000000;
  cells preset[64*11:64*11+63]
                       <=
0000000000;
  cells preset[64*12:64*12+63]
0000000000;
  cells preset[64*13:64*13+63]
00000000000;
  cells preset[64*14:64*14+63]
0000000000;
  cells preset[64*15:64*15+63]
0000000000;
  cells preset[64*16:64*16+63]
0000000000;
  cells preset[64*17:64*17+63]
                       <=
000000000000:
  cells preset[64*18:64*18+63]
0000000000;
  cells preset[64*19:64*19+63]
0000000000;
  cells preset[64*20:64*20+63]
cells preset[64*21:64*21+63]
0000000000;
  cells preset[64*22:64*22+63]
0000000000;
  cells preset[64*23:64*23+63]
0000000000;
  cells preset[64*24:64*24+63]
0000000000;
  cells preset[64*25:64*25+63]
0000000000;
  cells preset[64*26:64*26+63]
0000000000;
```

```
cells preset[64*27:64*27+63]
0000000000;
  cells preset[64*28:64*28+63]
                       <=
0000000000;
  cells preset[64*29:64*29+63]
0000000000;
  cells preset[64*30:64*30+63]
00000000000;
  cells preset[64*31:64*31+63]
0000000000;
  cells preset[64*32:64*32+63]
0000000000;
  cells preset[64*33:64*33+63]
0000000000;
  cells preset[64*34:64*34+63]
                       <=
0000000000;
  cells preset[64*35:64*35+63]
0000000000;
  cells preset[64*36:64*36+63]
0000000000;
  cells preset[64*37:64*37+63]
cells preset[64*38:64*38+63]
0000000000;
  cells preset[64*39:64*39+63]
0000000000;
  cells preset[64*40:64*40+63]
0000000000;
  cells preset[64*41:64*41+63]
00000000000;
  cells preset[64*42:64*42+63]
0000000000;
  cells preset[64*43:64*43+63]
0000000000;
```

```
cells preset[64*44:64*44+63]
                                                <=
0000000000;
     cells preset[64*45:64*45+63]
                                                <=
0000000000;
     cells preset[64*46:64*46+63]
                                                <=
0000000000;
     cells preset[64*47:64*47+63]
0000000000;
   end
initial
cells = cells preset;
reg [3:0] population;
reg [11:0] i;
initial
i = 11'd0;
   wire Clk;
  clock(Clk, clock 50);
always@(posedge Clk)
begin
    if (i == 0)
          begin
         // Top-left square
             population <= cells preset[64*48 - 1] +</pre>
                              cells preset[64*48 - 64] +
                              cells preset[64*48 - 64 + 1]
                              cells preset[i
                                           + 64 - 1] +
                              cells preset[i
                                          + 1] +
                              cells preset[64 + 64 - 1]
                              cells preset[64] +
                              cells preset[64 + 1];
       end
          else if (i == 63)
          begin
         // Top-right square
          population <= cells preset[64*48 - 1 - 1] +</pre>
                               cells preset[64*48 - 1] +
                               cells preset[64*48 - 64] +
                               cells preset[i
                                           - 1] +
                               cells preset[0] +
                               cells preset[i
                                           + 64 - 1]
                               cells_preset[i + 64] +
                               cells preset[i
                                            + 1];
       end
```

```
else if (i == 64*48 - 64)
              begin
              // Bottom-left square
               population <= cells preset[i - 1] +</pre>
                                             cells preset[i - 64] +
                                             cells preset[i - 64 + 1] +
                                             cells preset[i + 64 - 1] +
                                             cells preset[i + 1] +
                                             cells preset[0 + 64 - 1] +
                                             cells preset[0] +
                                             cells_preset[0 + 1];
          end
              else if (i == 64*48 - 1)
              begin
              // Bottom-right square
               population <= cells preset[i - 64 - 1] +</pre>
                                             cells preset[i - 64] +
                                             cells preset[i - 64 - 64 + 1]
+
                                             cells preset[i - 1] +
                                             cells preset[i - 64 + 1] +
                                             cells preset[0 + 64 - 1 - 1]
                                             cells preset[0 + 64 - 1] +
                                             cells preset[0];
          end
              else if (i < 63)
              begin
              // Top row
               population <= cells preset[64*48 - 64 + i - 1] +
                                             cells preset[64*48 - 64 + i]
                                             cells preset [64*48 - 64 + i]
+ 1] +
                                             cells preset[i - 1] +
                                             cells preset[i + 1] +
                                             cells preset[i + 64 - 1] +
                                             cells preset[i + 64] +
                                             cells preset[i + 64 + 1];
          end
              else if (i > 64*48 - 64)
              begin
              // Bottom row
               population <= cells_preset[i - 64 - 1] +</pre>
                                             cells preset[i - 64] +
                                             cells preset[i - 64 + 1] +
                                             cells_preset[i - 1] +
                                             cells_preset[i + 1] +
                                             cells preset[0 + i - 1] +
                                             cells_preset[0 + i] +
                                             cells_preset[0 + i + 1];
          end
              else if (i % 64 == 0)
              begin
              // Leftmost column
               population <= cells preset[i - 1] +</pre>
```

```
cells preset[i - 64] +
                                       cells preset[i - 64 + 1] +
                                       cells preset[i + 64 - 1] +
                                       cells preset[i + 1] +
                                       cells preset[i + 64 + 64 - 1]
                                       cells preset[i + 64] +
                                       cells preset[i + 64 + 1];
         end
            else if ((i + 1) % 64 == 0)
            begin
            // Rightmost column
             population <= cells preset[i - 64 - 1] +</pre>
                                       cells_preset[i - 64] +
                                       cells preset[i - 64 - 64 + 1]
+
                                       cells preset[i - 1] +
                                       cells preset[i - 64 + 1] +
                                       cells preset[i + 64 - 1] +
                                       cells preset[i + 64] +
                                       cells preset[i + 1];
         end
            else
            begin
            // Middle squares
             population <= cells preset[i - 64 - 1] +</pre>
                                       cells preset[i - 64] +
                                       cells preset[i - 64 + 1] +
                                       cells preset[i - 1] +
                                       cells preset[i + 1] +
                                       cells preset[i + 64 - 1] +
                                       cells preset[i + 64] +
                                       cells preset[i + 64 + 1];
         end
       cells[i] <= ((cells preset[i] & (population == 2)) |</pre>
(population == 3));
      if(i==64*48)
      begin
         i <= 0;
         cells preset = cells;
      end
      else
         i <= i + 1;
end
    always @(x or y)
    begin
       if (cells[(y / 10) * 64 + (x / 10)])
          else
          end
```

```
assign r = RGB[29:20];
    assign g = RGB[19:10];
   assign b = RGB[9:0];
endmodule
module clock(Clk, Clk 50);
       input Clk 50;
       output Clk;
       reg [31:0] counter;
       always @(posedge Clk 50)
        begin
          if (counter == 32'd1600)
              counter <= 0;</pre>
          else
              counter <= counter + 32'd1;</pre>
       end
       assign Clk = (counter == 32'd1600);
Endmodul
```



Slika 15. Implementacija Game of Life na FPGA u Verillgu

### Vrijeme potrebno za generisanje 1000 generacija na FPGA

Proracun vremena za realizaciju 1.000 generacija na FPGA:

64\*48 = 3.072

Potrebno clock ciklusa za iscrtavanje 1 slike

Dakle

Za iscrtavanje 1.000 slika potrebno:

3.072.000 ciklusa


Sto za integrirani clock od 50MHz predstavlja 16.276 ti dio sekunde

Medjutim, za iscrtavnje na ekranu smo ograniceni integrisanim clockom od 25MHz, te bi kranji proracun bio:

1/8.138 dio sekunde za generisanje 1000 generacija Tj.

# 0.123 sekundi za generisanje 1000 generacija

# Altera DE2 Cyclone II



Slika 16. koristeni development board: DE2 Cyclone II

Total logic elements	13,347 / 33,216 ( 40 % )
Total combinational functions	12,195 / 33,216 ( 37 % )
Dedicated logic registers	6,250 / 33,216 ( 19 % )
Total registers	6250
Total pins	215 / 475 ( 45 % )
Total virtual pins	0
Total memory bits	0 / 483,840 ( 0 % )
Embedded Multiplier 9-bit elements	0 / 70 ( 0 % )
Total PLLs	1 / 4 ( 25 % )

Slika 17. specifikacije boarda kao I potrebni resusrsi za koristeni program

### **PINOUT**

Signal Name	FPGA Pin No.
SW[0]	PIN_N25
SW[1]	PIN_N26
SW[2]	PIN_P25
SW[3]	PIN_AE14
SW[4]	PIN_AF14
SW[5]	PIN_AD13
SW[6]	PIN_AC13
SW[7]	PIN_C13
SW[8]	PIN_B13
SW[9]	PIN_A13
SW[10]	PIN_N1
SW[11]	PIN_P1
SW[12]	PIN_P2
SW[13]	PIN_T7
SW[14]	PIN_U3
SW[15]	PIN_U4
SW[16]	PIN_V1
SW[17]	PIN_V2

Slika 18. pinout switcheva

1 - 1		The state of the s	
Signal Name	FPGA Pin No.	Description	
CLOCK_27	PIN_D13	On Board 27 MHz	
CLOCK_50	PIN_N2	On Board 50 MHz	
EXT CLOCK	PIN P26	External Clock	

Slika 19. pinout clock-ova

Signal Name	FPGA Pin No.
VGA_R[0]	PIN_C8
VGA_R[1]	PIN_F10
VGA_R[2]	PIN_G10
VGA_R[3]	PIN_D9
VGA_R[4]	PIN_C9
VGA_R[5]	PIN_A8
VGA_R[6]	PIN_H11
VGA_R[7]	PIN_H12
VGA_R[8]	PIN_F11
VGA_R[9]	PIN_E10
VGA_G[0]	PIN_B9
VGA_G[1]	PIN_A9
VGA_G[2]	PIN_C10

VGA_G[3]	PIN_D10
VGA_G[4]	PIN_B10
VGA_G[5]	PIN_A10
VGA_G[6]	PIN_G11
VGA_G[7]	PIN_D11
VGA_G[8]	PIN_E12
VGA_G[9]	PIN_D12
VGA_B[0]	PIN_J13
VGA_B[1]	PIN_J14
VGA_B[2]	PIN_F12
VGA_B[3]	PIN_G12
VGA_B[4]	PIN_J10
VGA_B[5]	PIN_J11
VGA_B[6]	PIN_C11
VGA_B[7]	PIN_B11
VGA_B[8]	PIN_C12
VGA_B[9]	PIN_B12
VGA_CLK	PIN_B8
VGA_BLANK	PIN_D6
VGA_HS	PIN_A7
VGA_VS	PIN_D8
VGA_SYNC	PIN_B7

Slika 20. pinout za VGA

## Cijena

Ovaj board trenutno nije u prodaji, uzet je iz uporabe prije nekoliko godina Altera ne podrzava vise Quartus 13.0 zadnji koji podrzava

Trenutno ekvivalent: Altera DE2-115 Cyclone II

(Currency: USD)
Price: \$595
Academic: \$309
Buy it now

## Altera DE2-115 Development and Education Board

Svida mi se sljedeći broj osoba kaže da im se ovo sviđa: 22. Budite prvi među svojim prijateljima.

Slika 21. DE2-115 cyclone IV I cijena

### Reference

- [1] https://en.wikipedia.org/wiki/Cellular\_automaton [2] https://en.wikipedia.org/wiki/Conway%27s\_Game\_of\_Life
- [3]https://www.youtube.com/playlist?list=PL2E0D05BEC0140F13
- [4]http://people.ece.cornell.edu/land/courses/ece5760/FinalProjects/
- [5]http://www.terasic.com.tw/attachment/archive/30/DE2\_Pin\_Table.pdf
- [6]https://timetoexplore.net/blog/arty-fpga-vga-verilog-01
- [7]https://ktln2.org/2018/01/23/implementing-vga-in-verilog/