

# REPORT

## 전자공학도의 윤리 강령 (IEEE Code of Ethics)

(출처: <http://www.ieee.org>)

나는 전자공학도로서, 전자공학이 전 세계 인류의 삶에 끼치는 심대한 영향을 인식하여 우리의 직업, 동료와 사회에 대한 나의 의무를 짐에 있어 최고의 윤리적, 전문적 행위를 수행할 것을 다짐하면서, 다음에 동의한다.

- 1. 공중의 안전, 건강 복리에 대한 책임:** 공중의 안전, 건강, 복리에 부합하는 결정을 할 책임을 질 것이며, 공중 또는 환경을 위협할 수 있는 요인을 신속히 공개한다.
- 2. 지위 남용 배제:** 실존하거나 예기되는 이해 상충을 가능한 한 피하며, 실제로 이해가 상충할 때에는 이를 이해 관련 당사자에게 알린다. (이해 상충: conflicts of interest, 공적인 지위를 사적 이익에 남용할 가능성)
- 3. 정직성:** 청구 또는 견적을 함에 있어 입수 가능한 자료에 근거하여 정직하고 현실적으로 한다.
- 4. 뇌물 수수 금지:** 어떠한 형태의 뇌물도 거절한다.
- 5. 기술의 영향력 이해:** 기술과 기술의 적절한 응용 및 잠재적 영향에 대한 이해를 높인다.
- 6. 자기계발 및 책임성:** 기술적 능력을 유지, 증진하며, 훈련 또는 경험을 통하여 자격이 있는 경우이거나 관련 한계를 전부 밝힌 뒤에만 타인을 위한 기술 업무를 수행한다.
- 7. 엔지니어로서의 자세:** 기술상의 업무에 대한 솔직한 비평을 구하고, 수용하고, 제공하며, 오류를 인정하고 수정하며, 타인의 기여를 적절히 인정한다.
- 8. 차별 안하기:** 인종, 종교, 성별, 장애, 연령, 출신국 등의 요인에 관계없이 모든 사람을 공평하게 대한다.
- 9. 도덕성:** 허위 또는 악의적인 행위로 타인, 타인의 재산, 명예, 또는 취업에 해를 끼치지 않는다.
- 10. 동료애:** 동료와 협력자가 전문분야에서 발전하도록 도우며, 이 윤리 헌장을 준수하도록 지원한다.

위 IEEE 윤리헌장 정신에 입각하여 report■ 작성하였음을 서약합니다.

학 부: 전자공학부

제출일: 2021-09-25

과목명: 논리회로실험

교수명: 박 성 진 교수님

분 반: 금 F

학 번: 201820814, 202021025

성 명: 윤 상 원, 안 준 영

# 실험3. 가산기&감산기

## <실험목적>

이번 실험의 목적은 Logic gate를 이용하여 가산기와 감산기를 구성하여 동작을 확인해보고 이를 바탕으로 디지털 시스템의 기본 요소인 가산기와 감산기의 기본 구조 및 동작 원리를 이해할 수 있었다. 또한 실험을 통해 반가산기와 전가산기, 반감산기와 전감산기 각각의 차이에 대해 알 수 있었다.

## <실험 과정 및 결과>

### 실험 결과 기록 및 정리

#### 실험1) 반가산기

회로 구성	

예상결과		실험결과		진리표																							
입력		출력																									
A	B	S	C																								
1	0	1	0																								
A, B는 0 또는 1의 입력이고 S는 A와 B의 합, C는 A와 B의 합으로 인한 carry 발생 여부를 의미한다. 사진에서 위쪽 LED가 S이고 아래쪽 LED가 C이다.					<table border="1"><thead><tr><th>입력</th><th>출력</th></tr><tr><th>A</th><th>B</th><th>S</th><th>C</th></tr></thead><tbody><tr><td>0</td><td>0</td><td>0</td><td>0</td></tr><tr><td>0</td><td>1</td><td>1</td><td>0</td></tr><tr><td>1</td><td>0</td><td>1</td><td>0</td></tr><tr><td>1</td><td>1</td><td>0</td><td>1</td></tr></tbody></table>	입력	출력	A	B	S	C	0	0	0	0	0	1	1	0	1	0	1	0	1	1	0	1
입력	출력																										
A	B	S	C																								
0	0	0	0																								
0	1	1	0																								
1	0	1	0																								
1	1	0	1																								

#### [결과분석]

반가산기는 XOR(IC 7486) gate 1개와 AND(IC 7408) gate 1개를 사용하여 만들었다. 회로가 2개의 입력, 2개의 출력으로 이루어져 있고 선 연결도 복잡하지 않아서 한 번에 만들어서 결과를 볼 수 있었다. S는 A와 B의 입력이 XOR gate를 통해 나온 출력값이다. 즉, 둘 중 하나가 1이면 출력값은 1이 나오고 그 외에는 출력값이 0이 나오게 된다. 이 출력값은 A와 B의 2진법 덧셈에서의 합으로 모든 경우의 수를 실험을 통해 예상결과와 실험결과가 같게 나옴을 볼 수 있었다. C는 A와 B의 입력이 AND gate를 통해 나온 출력값이다. 즉, 둘 다 1일 경우 출력값은 1이 나오고 그 외에는 출력값이 0이 나오게 된다. 이 출력값은 A와 B의 2진법 덧셈에서의 carry 발생여부로 모든 경우의 수를 실험을 통해 예상결과와 실험결과가 같게 나옴을 볼 수 있었다.

## 실험2) 전가산기

회로 구성	

예상결과			실험결과			진리표				
입력			출력			입력		출력		
A	B	Ci	S	C		A	B	Ci	S	Co
1	0	1	0	1						
A, B, Ci는 0 또는 1의 입력이고 S, C는 A와 B의 합, C는 A와 B와 Ci의 합으로 인한 carry발생 여부를 의미한다. .										

### [결과분석]

전가산기는 두 개의 반가산기와 OR gate(IC 7432) 1개를 사용하여 만들었다. 회로가 3개의 입력, 2개의 출력으로 이루어져 있다. S는 A, B, Ci의 입력이 XOR gate를 통해 나온 출력값이다. 즉, 셋 중 1의 개수가 홀수 개이면 출력값은 1이 나오고 짝수 개이면 출력값은 0이 나온다. 이 출력값은 A와 B와 Ci의 2진법 덧셈에서의 합으로 모든 경우의 수를 실험을 통해 예상결과와 실험결과가 같게 나옴을 볼 수 있었다. C는 A, B, Ci의 입력이 XOR, AND, OR gate를 통해 나온 출력값이다. 즉, 셋 중 2개 이상의 입력이 1의 값을 가지면 출력값은 1이 나오고 그 외에는 출력값은 0이 나온다. 이 출력값은 A와 B와 Ci의 진법 덧셈에서의 carry 발생여부로 모든 경우의 수를 실험을 통해 예상결과와 실험결과가 같게 나옴을 볼 수 있었다.

### 실험3) 반감산기

회로 구성				
예상결과		실험결과		진리표
입력		출력		
A	B	D	B	
1	0	1	0	
A, B는 0 또는 1의 입력이고 D는 A와 B의 차, B는 A와 B의 차로 인한 borrow발생 여부를 의미한다. 사진에서 위쪽 LED가 D이고 아래쪽 LED가 B이다.				
입력		출력		
A	B	D	B	
0	0	0	0	
0	1	1	1	
1	0	1	0	
1	1	0	0	

#### [결과분석]

반감산기는 XOR(IC 7486) gate 1개와 AND(IC 7408) gate 1개 그리고 Inverter(74HC04) gate 1개를 사용하여 만들었다. 회로가 2개의 입력, 2개의 출력으로 이루어져 있고 선 연결도 복잡하지 않아서 한 번에 결과를 볼 수 있었다. D는 A와 B의 입력이 XOR gate를 통해 나온 출력값이다. 즉, 반가산기에서와 마찬가지로 둘 중 하나가 1이면 출력값은 1이 나오고 그 외에는 출력값이 0이 나오게 된다. 이 출력값은 A와 B의 2진법 뺄셈에서의 차로 모든 경우의 수를 실험을 통해 예상결과와 실험결과가 같게 나옴을 볼 수 있었다. C는 A가 인버터를 통과한 입력과 B의 입력이 AND gate를 통해 나온 출력값이다. 즉, A가 인버터를 거쳤기 때문에 A, B가 각각 1, 0일때만 출력값이 1이 나오고 그 외에는 출력값이 0이 나오게 된다. 이 출력값은 A와 B의 2진법 뺄셈에서의 borrow 발생여부로 모든 경우의 수를 실험을 통해 예상결과와 실험결과가 같게 나옴을 볼 수 있었다.

#### 실험4) 전감산기

회로 구성							
예상결과			실험결과		진리표		
입력			출력				
A	B	Bi	D	B0	A	B	
0	1	1	0	1			
A, B,는 0 또는 1의 입력이고 Bi는 빌림수 입력을 취급해주기 위한 입력이다. D는 A와 B의 차에 B0를 고려한 값이고, B0는 A와 B의 차로 인한 borrow 발생 여부를 의미한다. 사진에서 위쪽 LED가 D이고 아래쪽 LED가 B0이다.							
입력		출력					
0	0	0	0	0	A	B	
0	0	1	1	1	0	0	
0	1	0	1	1	0	1	
0	1	1	0	1	1	1	
1	0	0	1	0	1	0	
1	0	1	0	0	1	0	
1	1	0	0	0	1	1	
1	1	1	1	1	1	1	

#### [결과분석]

전감산기는 두 개의 반감산기와 OR gate(IC 74HC32) 1개를 사용하여 만들었다. 회로가 3개의 입력, 2개의 출력으로 이루어져 조금 복잡했지만 결선도를 보기 큰 어려움은 없었다. D는 A와 B의 입력이 XOR gate를 통해 나오고 다시 이 출력값과 Bi가 XOR gate를 통해 나온 출력값이다. 즉, 부울 대수로 나타내면  $D = A \oplus B \oplus Bi$  가 되어 입력이 두 개일 때 서로 다르면 1이 나오고 그렇지 않으면 0이 출력되는 XOR gate의 동작원리에 따라 예상한 결과값과 실험을 통해 확인한 결과가 같음을 확인할 수 있었다. 이 출력값은 A와 B와 빌림수 입력을 취급하기 위해 추가로 한 입력 Bi를 고려한 뺄셈을 수행한 과정으로 모든 경우의 수를 실험을 통해 예상결과와 실험결과가 같게 나옴을 볼 수 있었다. B0는 borrow를 나타내고 출력값이며 부울 대수로 나타내면  $B0 = A'B + (A \oplus B)'Bi$ 이다. 즉, XOR, AND, Inverter, OR gate까지 여러 게이트를 통해 나오므로 저 부울 대수를 이용해서 계산한 예상결과값과 실험을 통해 확인한 결과값이 일치함을 확인할 수 있었다.

## <고찰>

실험 1은 반가산기로 비트 한 개에서 합과 자리올림수(carry)만을 표현하는 것이다. 이는 보통 덧셈에서 맨 오른쪽 자리 계산을 위해 사용한다. 반가산기의 출력은 XOR gate를 이용해  $S = A'B + AB'$ 라는 Boolean equation을 갖고, C는 AND gate를 이용해  $C = AB$ 로 표현 할 수 있다. 실험 결과, 예상결과와 같은 결과 값을 얻을 수 있었다.

실험 2는 전가산기로, 반가산기 2개를 이용해 그 전 비트의 자리올림수를 고려하여 XOR gate 두 번으로 입력 값 3개의 합의 한 자리 수 S를 표현했다. 반가산기와 비슷한 기능을 수행하지만 다른 점은 전가산기에서는 임의의 자리 올림수  $C_i$ 를 정하여 S와 C를 출력하는 것이다. Boolean equation은  $S = A'B'C + A'BC' + AB'C' + ABC$ 로 표현 할 수 있다. 자리올림수는 A, B합에서 AND gate의 출력 값과 A, B의 합과 C의 합에서 AND gate의 출력 값의 OR gate로 나타냈다. C는  $C = AB + BC + CA$ 로 표현 할 수 있다. 실험 결과, 예상결과와 같은 값을 얻을 수 있었다.

실험 3은 반감산기로 단순히 비트 한개에서의 차와 받아내림만을 표현하는 것이었다. D는 XOR gate를 이용해  $D = A'B + AB'$ 라는 Boolean equation으로 표현 할 수 있고, 이 부분은 반가산기와 같은 부분이었다. B는 AND gate를 이용하는데 입력값 A에는 NOT gate를 한 번 통과한 값을 이용해  $B = A'B$ 로 표현 할 수 있다. 이 실험도 예상결과와 같은 결과 값을 얻을 수 있었다.

실험 4는 전감산기로 반감산기 2개를 이용해 그 전 비트의 계산에서 받아내림 된 것을 고려하여 계산한 것이다. 반감산기와 거의 비슷한 기능을 수행하지만 다른 점은 전감산기에서는 임의로 자리 빌림수  $B_i$ 를 정하여 D와  $B_0$ 를 출력한다는 것이었다. 이 회로는 전가산기에서 NOT gate 2개를 더한 회로이다. D의 Boolean equation은  $D = A \oplus B \oplus B_i$   $B_0$ 로 표현되고  $B_0$ 는  $B_0 = A'B + (A \oplus B)'B_i$ 로 표현 할 수 있다. 이 또한 예상결과와 같은 값을 얻을 수 있었다.

이번 실험에서 출력은 LED를 이용하여 Low 또는 High로 구분하여 확인하는 것이기에 회로를 정확히 구현하고, IC 칩과 LED에 이상이 없다면 오차는 나지 않는 실험이었다. 4개의 실험값 모두 예상결과와 일치하는 정확하게 값을 얻을 수 있었다. 이번 실험을 통해 가산기와 감산기의 동작을 알 수 있었고 half와 full의 차이에 대해서도 정확하게 숙지할 수 있었다.

## <참고문헌>

- <http://nrlehdli.tistory.com/180>
  - [http://newlogin\\_kr.blog.me/140027501482](http://newlogin_kr.blog.me/140027501482)
- <http://tsuba79.tistory.com/entry/20100503-%EB%B0%98%EA%B0%90%EC%82%B0%EA%B8%B0-%EC%A0%84%EA%B0%90%EC%82%B0%EA%B8%B0>