

REPORT

IEEE Code of Ethics

(출처: <http://www.ieee.org>)

We, the members of the IEEE, in recognition of the importance of our technologies in affecting the quality of life throughout the world, and in accepting a personal obligation to our profession, its members and the communities we serve, do hereby commit ourselves to the highest ethical and professional conduct and agree:

1. to accept responsibility in making decisions consistent with the safety, health and welfare of the public, and to disclose promptly factors that might endanger the public or the environment;
2. to avoid real or perceived conflicts of interest whenever possible, and to disclose them to affected parties when they do exist;
3. to be honest and realistic in stating claims or estimates based on available data;
4. to reject bribery in all its forms;
5. to improve the understanding of technology, its appropriate application, and potential consequences;
6. to maintain and improve our technical competence and to undertake technological tasks for others only if qualified by training or experience, or after full disclosure of pertinent limitations;
7. to seek, accept, and offer honest criticism of technical work, to acknowledge and correct errors, and to credit properly the contributions of others;
8. to treat fairly all persons regardless of such factors as race, religion, gender, disability, age, or national origin;
9. to avoid injuring others, their property, reputation, or employment by false or malicious action;
10. to assist colleagues and co-workers in their professional development and to support them in following this code of ethics.

위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.

<실험 10 예비보고서>

학 부: 전자공학부

제출일: 2021.11.05

과목명: 논리회로실험

교수명: 박성진

문 반: 3

학 번: 201820814, 202021025

성 명: 윤상원, 안준영

실험 10 예비보고서


1. 실험 목적

D/A와 A/D 변환기 회로의 구성과 동작 원리에 대해 이해한다.

2. 실험 이론

1) 디지털-아날로그 변환 회로 DAC

디지털 아날로그 변환 회로(DAC)는 부호화된 디지털 전기 신호를 아날로그 전기 신호로 변환하는 전자 회로이다. 아래 그림과 같은 방식으로 작동이 이루어진다. 부호화 과정에서 정해진 비트수가 이미 결정되어 있어 정밀도는 제한적이다. 비트수가 많으면 정밀성이 높아지고 원래 신호 복원에 유리하다. DAC는 저항 라다형, 저항 스트링형, 전류 출력형, 델타시그마형 등의 방식이 존재한다.




2) Resistor network

Weighted resistor는 상위 비트의 저항의 크기를 줄여 MSB와 LSB를 구분한다. 따라서 MSB에 해당하는 저항에 흐르는 전류가 더 크다. 출력 전압은 $V_o = V_R \times \frac{2^{n-1}D_1 + 2^{n-2}D_2 + \dots + 2^0D_n}{2^n - 1}$ 이다.


아래 그림과 같은 R-2R Ladder type resistor의 비트 a_{n-1} (MSB), a_0 (LSB)는 디지털 논리 게이트에서 구동된다. 하위비트에 해당하는 저항에 흐르는 전류는 그 앞의 저항에 흐르는 전류의 0.5배가 된다.

출력 전압은 $V_o = V_R \times \frac{2^{n-1}D_1 + 2^{n-2}D_2 + \dots + 2^0D_n}{2^n}$ 이다.



3) OP-amp

아래와 같은 OP-amp는 반전가산증폭기의 역할을 수행할 수 있다.



카운터의 digital 출력에 따라
입력 전류의 크기가 달라지며
이에 따라 출력전압레벨이

변화함.

$$V_o = -\left(\frac{R_f}{R_1} V_1 + \frac{R_f}{R_2} V_2 + \frac{R_f}{R_3} V_3 \right)$$


3) 아날로그-디지털 변환 회로 ADC

아날로그 디지털 변환 회로(ADC)는 DAC 동작의 반대에 해당하는 동작을 한다. 즉, 연속적인 아날로그 전기 신호를


0과 1로 discrete하게 구성된 디지털 전기 신호로 변환하는 전자 회로가 ADC이다. 이러한 변환을 위하여 샘플링, 양자화, 부호화를 사용한다. 시간축에서 신호를 나누면 샘플링이고, y축(전압 등)에서 신호를 나누면 양자화이다. 부호화는 샘플링 및 양자화된 데이터를 특정 비트 스트림으로 변환하는 과정이다. ADC에는 2가지 타입이 존재하는데, feedback path가 존재하면 Feedback path type ADC이고 그렇지 않으면 Simultaneous type이다. Feedback path type에는 ramp type, counter type, successive approximation A/D converter가 존재한다. Simultaneous type ADC(Flash ADC)는 저항, 비교기 그리고 Encoder로 구성된다. 비교기에서, 레퍼런스 전압과 입력 전압을 대소 비교하여 출력이 결정된다. 이러한 Simultaneous type ADC는 속도가 빠른 장점이 있지만, N개의 비트를 처리하기 위해 2^{N-1} 개의 비교기를 필요로 하게 되어 구현하려면 큰 면적과 큰 전력을 소비하게 된다는 단점이 있다. Feedback path type ADC 중 successive approximation A/D convert(SAR ADC)는 이진 탐색 방식으로 양자화하는 변환 방식이다. MSB부터 LSB까지 순서대로 수정하여 가는 방법으로 작동한다. Counter type ADC는 내부에서 DAC로 발생시킨 전압이 아날로그 입력보다 커질 때까지 비교하는 방식이다. DAC의 출력을 만들기 위해 계수기를 사용한다. 계수기는 변환 시작시 리셋되고, 각 클럭이 사이클마다 1씩 증가하는 구조를 갖는다. 비교기는 DAC의 출력이 아날로그 입력 전압을 초과하는 순간 계수기의 동작을 정지시키며, 이 마지막 계수값이 출력값이 된다.

3. 실험 부품


1) 7490 : divided by two counter & divided by five counter




2) 7404 : NOT gate



3) 7405 : HEX INVERTER (OPEN DRAIN)




4) 741 : OP-amp



4. 실험 과정 및 예상 결과

1) 실험 1 : DAC

아래 그림과 같이 회로도를 구성한다. Single pulse clock으로 single pulse를 가하여 DAC의 출력을 확인한다. 주파수 발생기를 이용하여 계단 파형 1Khz가 나오는지 관찰하고 파형을 그린다. 저항 R_f 를 $2.7k\Omega$ 으로 바꾸고 출력 파형을 그린다. 저항 R_f 를 $4.5k\Omega$ 으로 바꾸고 다음 핀(7404 편2와 7405 편1 사이, 7404 편4와 7405 편 3 사이, 7404 편 6와 7405 편 5 사이)를 개방시켜 계단 파형의 영향에 주의하여 파형을 그린다. $10k\Omega$ 저항에 $68k\Omega$ 을 병렬로 연결하고 파형을 그린다. $68k\Omega$ 을 제거하고, 저항 $68k\Omega$ 을 연결하였을 경우와 그렇지 않은 경우를 비교한다.



R11 : 1K, 7번핀 : +15V

실험 1 예상 결과


OP-amp의 출력 전압 공식에, 실험 1의 회로도를 대입하면

$V_o = 15 - 4.5k\Omega \left(\frac{V_1}{(1.5 + 22.6)k\Omega} + \frac{V_2}{(1.5 + 10.5)k\Omega} + \frac{V_3}{(1.5 + 4.5)k\Omega} + \frac{V_4}{(1.5 + 1.5)k\Omega} \right)$ 이다. 따라서, 24:12:6:3=8:4:2:1 이므로(근사), BCD 코드 값이 0~15의 아날로그 값으로 변환될 것을 예상할 수 있다. single pulse를 가하게 되면 카운터는 처음 계수 값을 유지하게 되므로 출력 전압은 약간 감소한다. 주파수 발생기를 사용하게 되면 위의 가중치에 따라 계단 파형이 나타날 것이다. R_f 를 $2.7k\Omega$ 으로 교환하게 되면 옴의 법칙에 따라 전압강하가 감소하게 된다. $10.5k\Omega$ 에 $68k\Omega$ 을 병렬로 연결하게 되면 저항값이 감소하고, LSB 다음의 비트에 해당하는 것의 가중치가 감소하여, 해당 비트가 전환되는 시점의 간격이 줄어드는 것으로 예상된다.

2) 실험 2: ADC

실험 1의 출력에 비교기를 그림과 같이 비교기를 부가한다. 1kHz를 single pulse로 바꾸고 카운터를 0으로 리셋한다. 가변저항을 연결한 후 그림의 3번 핀이 5~15V로 변화될 때 7405의 8, 6, 4, 2번 핀의 출력 전압을 측정한다. Single pulse clock을 인가하여 카운터를 증가시키면서 위의 실험을 반복한다. 주파수 발생기를 1kHz로 바꾸고 op amp의 반전 입력이 구형파인지 살펴보고 op amp의 출력을 관찰한다. 가변저항을 변화시키면서 op amp의 출력을 기


록한다.



실험 2 예상 결과

실험 1의 출력, 아날로그 신호를 입력으로 넣었을 때, 가변저항을 조정하여 전압을 맞춰준다면 실험 1의 BCD 코드를 나타낼 것으로 예상한다.

5. 회로결선도



참고문헌

<https://m.blog.naver.com/PostView.naver?isHttpsRedirect=true&blogId=narabaljeon&logNo=220873516574>
https://ko.wikipedia.org/wiki/%EB%94%94%EC%A7%80%ED%84%B8-%EC%95%84%EB%82%A0%EB%A1%9C%EA%B7%B8_%EB%B3%80%ED%99%98%ED%9A%8C%EB%A1%9C
https://ko.wikipedia.org/wiki/%EC%95%84%EB%82%A0%EB%A1%9C%EA%B7%B8-%EB%94%94%EC%A7%80%ED%84%B8_%EB%B3%80%ED%99%98%ED%9A%8C%EB%A1%9C
<https://tring.tistory.com/entry/ADC%EB%B0%A9%EC%8B%9D%EC%9D%98-%EC%A2%85%EB%A5%98>
https://ko.wikipeluangusaha.com/wiki/Resistor_ladder
<https://www.alldatasheet.co.kr/>