

# Architettura degli Elaboratori

Alessia Cassetta

Marzo 2024

# Indice

<b>1</b>	<b>Storia</b>	<b>4</b>
1.1	Calcolo manuale . . . . .	4
1.2	Il Calcolo Semi-AUtomatico . . . . .	4
1.3	Macchine Programmate . . . . .	5
1.4	Elaboratori elettronici di seconda generazione . . . . .	9
1.5	Elaboratori elettronici di terza generazione . . . . .	10
1.6	Nuove Prospettive . . . . .	11
<b>2</b>	<b>I Principi del Sistema Binario</b>	<b>12</b>
2.1	Teoria dell'informazione . . . . .	12
2.2	Cosa Bisogna Sapere . . . . .	13
<b>3</b>	<b>Reti Combinatorie</b>	<b>14</b>
3.1	Porte Logiche . . . . .	14
3.2	Rete Combinatoria . . . . .	16
3.2.1	Caratteristiche Progettuali . . . . .	17
3.2.2	Decoder . . . . .	17
3.2.3	MUX . . . . .	17
3.3	Circuiti Elementari . . . . .	18
3.3.1	Addizionale (Adder) . . . . .	18
3.3.2	Sottrattore . . . . .	18
3.3.3	Comparatore Logico . . . . .	19
<b>4</b>	<b>Macchina di Von Neumann</b>	<b>20</b>
4.1	Breve Storia . . . . .	20
4.2	Macchine Programmabili . . . . .	20
4.3	CPU . . . . .	21
4.3.1	Unità di Controllo . . . . .	21
4.3.2	ALU . . . . .	23
4.4	Memoria Centrale . . . . .	24
4.4.1	RAM . . . . .	24
4.4.2	ROM . . . . .	24
4.4.3	Memoria Centrale . . . . .	25
4.5	Dispositivi di Input ed Output . . . . .	28
4.6	Interconnessione tra moduli . . . . .	32
4.6.1	Interconnessione bus . . . . .	34
4.6.2	Interconnessione bus Master/Slave . . . . .	34
4.6.3	Interconnessione bus multipli e bus multiplexato . . . . .	34
4.6.4	Interconnessione bus: arbitraggio centralizzato . . . . .	34
4.6.5	Interconnessione bus: arbitraggio decentralizzato . . . . .	35

4.7	Macchina Harvard . . . . .	36
<b>5</b>	<b>Dal codice sorgente al codice eseguibile</b>	<b>37</b>
5.1	Assemblatore . . . . .	37
5.2	Compilatore . . . . .	38
5.3	Disposizione dei file oggetto in memoria . . . . .	39
5.4	Collegatore (Linker) . . . . .	40
5.5	Caricatore . . . . .	40
5.6	<b>Interprete</b> . . . . .	41
<b>6</b>	<b>Architettura MIPS</b>	<b>42</b>
6.1	Elementi Essenziali . . . . .	43
6.2	I registri . . . . .	43
6.3	ALU . . . . .	44
6.4	Coprocessore Matematico . . . . .	45
6.5	La memoria . . . . .	45
6.6	Componenti – I/O . . . . .	45
<b>7</b>	<b>Linguaggi di Programmazione</b>	<b>46</b>
7.1	Progettazione di un programma . . . . .	47
<b>8</b>	<b>Simulatore MARS</b>	<b>49</b>
8.1	Le direttive . . . . .	50
8.2	Tipi di Dati . . . . .	50
8.2.1	Direttive – Tipi di dati: definizione . . . . .	51
8.3	Etichette . . . . .	51
8.4	I registri . . . . .	52
8.5	Istruzioni . . . . .	54
8.5.1	Pseudo- Istruzioni . . . . .	54
8.5.2	Commenti . . . . .	54
<b>9</b>	<b>Architettura funzionale: le istruzioni</b>	<b>55</b>
9.1	Il linguaggio assembly . . . . .	56
9.1.1	Le macro . . . . .	56
9.1.2	Esecuzione istruzioni logiche aritmetiche e codici . . . . .	56
9.2	Le classi di Istruzioni . . . . .	58
9.2.1	ISTRUZIONI DI SPOSTAMENTO . . . . .	58
9.2.2	ISTRUZIONI LOGICHE-ARITMETICHE . . . . .	59
9.2.3	ISTRUZIONI DI SALTO . . . . .	61
9.3	Istruzioni I/O . . . . .	62
9.4	Esempio Pratico . . . . .	63

# 1 Storia

## 1.1 Calcolo manuale

Gli antropologi fanno risalire alla fibula di babbuino ritrovato in una grotta abitata durante il Paleolitico [2.5 milioni a.C. a 10000 a.C.] sui monti Lebombo (Sudafrica) il primo datario. La presenza delle 29 incisioni suggerisce che potrebbe essere stato usato come un contatore di fasi lunari.

**Alfabeto numerico**, insieme di simboli utili per rappresentare grandi quantità di beni, altrimenti non descrivibili. La **tavoletta di argilla** è il primo dispositivo utilizzato per rappresentare e archiviare delle quantità numeriche nonché per svolgere i calcoli in maniera manuale. Abaco primo dispositivo per rappresentare e manipolare operandi mediante un particolare sistema posizionale in cui dei sassolini (calculus) indicavano le unità, le decine e le centinaia in accordo alla loro presenza su delle linee pre-segnate.

La macchina di **Antikythera** è il **più antico calcolatore meccanico conosciuto**. Si trattava di un sofisticato planetario, mosso da ruote dentate, che serviva per calcolare il sorgere del sole, le fasi lunari, i movimenti dei cinque pianeti allora conosciuti, gli equinozi, i mesi, i giorni della settimana e le date dei giochi olimpici. Nel 1202, con il Liber Abaci, scritto da Leonardo Fibonacci matematico pisano, si introduce ufficialmente in Europa il **sistema posizionale**.

Un primo sistema di calcolo (temporale) meccanico si riscontrò tra il 1230 ed il 1270 con l'orologio. Era un dispositivo costituito da un organo motore (es.: un peso o una molla); degli ingranaggi a ruote dentate che demoltiplicavano il moto, un elemento di distribuzione di un intervallo di tempo (lo scappamento) regolato da un componente con moto isocrono (es.: un pendolo) e un indicatore della misurazione il quadrante).

## 1.2 Il Calcolo Semi-AUTomatico

Nel 1623 il matematico tedesco Wilhelm Schickard progetta e realizza un prototipo di **prima macchina calcolatrice meccanica**, il Calculating Clock.

Nel 1642 il matematico e filosofo francese Blaise Pascal propose il **Pascaline**, una macchina automatica in grado di svolgere l'operazione di addizione e di sottrazione.

Nel 1672 il filosofo e matematico Gottfried Wilhelm Leibniz, famoso per lo studio aritmetico del sistema binario, perfezionò il Pascaline con il **Contatore a gradini** (calcolatrice a pignoni o Leibniz Machine). Si trattava di una macchina di calcolo manuale in grado di svolgere le quattro operazioni elementari (somma, sottrazione, moltiplicazione e divisione). Migliorato nel 1727 da Jacob Leupold e, più avanti, dal francese Thomas de Colmar con l'invenzione dell'aritmometro.

Nel 1816 Charles Babbage, richiamando le tecniche di semi automazione dei telai meccanici di Joseph Jacquard, progetta la **macchina differenziale**. La Difference Engine era

una calcolatrice, la cui meccanica era attivata da un motore a vapore. Oltre alle normali operazioni aritmetiche, era in grado di svolgere il calcolo polinomiale (per la risoluzione di funzioni logaritmiche, serie di Taylor).

### 1.3 Macchine Programmate

Il prototipo di una macchina programmata automatica deputata al calcolo fu proposto nel 1890 da Herman Hollerith per il censimento dei cittadini statunitensi: Hollerith Tabulator o Tabulator Machine.

L'invenzione faceva uso di schede cartacee perforabili (punch cards) su cui erano impresse, in posizioni prestabilite, le caratteristiche demografiche (stato civile, luogo di nascita, età, Stato di residenza).

Le macchine programmate proposte da Hollerith, però, avevano il limite di non poter discriminare, o contare, più caratteristiche demografiche allo stesso momento. Per individuare tutte le donne residenti a Boston bisognava dapprima selezionare le tessere con foratura sul campo F e poi compiere una nuova cernita considerando la colonna indicante la città di residenza Boston. Nei modelli successivi Hollerith introdusse i **pannelli programmati** grazie ai quali si consentì la selezione di schede aventi più caratteristiche demografiche durante la stessa analisi. I pannelli programmati erano dotati di fili interconnessi con dei componenti attivi che simulavano gli operatori logici (and e or) dell'Algebra di Boole. I pannelli erano sostituibili e la disposizione dei cavi e degli interruttori logici fu data in incarico a una nuova figura professionale: **il programmatore**

Nel 1889, Dorr Eugene Felt realizzò Comptometer, **una calcolatrice dotata di tastiera che riproduceva il risultato su un nastro cartaceo**. Il primo esemplare fu realizzato con una scatola per la pasta, tanto da prendere il nome di Macaroni Box. Felt creò un primo sistema di calcolo automatico con un'interfaccia semplice da usare e d'immediata comprensione nel funzionamento (logica ancora visibile nel tastierino numerico delle calcolatrici e degli elaboratori elettronici moderni).

A partire della seconda metà degli anni Trenta l'interesse per i calcolatori automatici fu oggetto di studio nelle accademie e in alcuni centri di ricerca; istituti impiegati nella risoluzione di procedimenti articolati e formati da calcoli complessi. Intanto si ebbero sviluppi tecnologico con l'introduzione dei diodi, triodi e flip flop.

Nel 1935 in Inghilterra, il matematico Alan Turing, presso l'Università di Cambridge, definì un modello di sistema di calcolo in grado di eseguire algoritmi, **la Macchina di Turing**, sfruttando un'Unità di Calcolo, un nastro di lettura-scrittura e un'Unità di Controllo che, mediante un insieme di regole, controllava il comportamento del dispositivo stesso. Questo modello realizzava un sistema veloce e che non necessitava del controllo umano per determinare il flusso di esecuzione.

Nel 1942 Alan Turing fu chiamato dall'esercito britannico presso il centro segreto Code and Cypher School di Bletchley Park di Londra per collaborare al progetto Colossus, un calcolatore il cui fine era di decifrare, in tempo reale, i messaggi segreti delle forze armate

naziste. Il progetto portò alla realizzazione del primo calcolatore digitale, COLOSSUS, che aveva delle dimensioni imponenti (occupava un'intera stanza). Nel 1942 John Atanasoff e Clifford Berry riuscirono a realizzare il primo calcolatore completamente elettronico, Atanasoff Berry Computer. Il calcolatore occupava un'intera scrivania, utilizzava 280 triodi, come amplificatori e 31 tiratron, un tubo riempito di gas che svolgeva la funzione di interruttore. Le componenti deputate al calcolo erano interconnesse con circa 1.5Km di cavi.

Nel 1943, John William Mauchly e John Presper Eckert dell'Università della Pennsylvania furono ingaggiati dallo United States Army's Ballistic Research Laboratory per realizzare **il primo elaboratore programmabile completamente elettronico** (Electronic Numerical Integrator And Computer, **ENIAC**).

Tra i progettisti era presente il fisico ungherese, naturalizzato statunitense, John von Neumann che inquadrò in una teoria matematica coerente il sistema di calcolo e gli automi e realizzò un nuovo modello di elaboratore, definito **Macchina di von Neumann**, che si avvicinava a quello formalizzato anni prima da Alan Turing. Si trattava, cioè, di una macchina automatica in grado di eseguire un algoritmo. Il nuovo dispositivo aveva tutti i componenti automatizzati; aspetto utile per incrementare la velocità di calcolo, ed era dotato di sistemi di auto controllo, per verificare la correttezza di quanto in corso di esecuzione.

Fino agli anni Sessanta gli elaboratori avevano grandi dimensioni, l'energia richiesta per il funzionamento e il raffreddamento dei componenti elettromeccanici era elevata e, naturalmente, erano molto costosi; per questo motivo si tendeva a sfruttarli il più possibile e, quindi, l'utilizzo era suddiviso generalmente fra più programmi. Ciascun utente produceva il proprio programma, lo consegnava all'operatore che lo includeva nella coda dei processi e alla fine ridistribuiva i risultati. Queste macchine furono denominate **mainframe** e spesso la comunicazione, sia in input sia in output, avveniva in binario mediante l'uso di schede o di nastri perforati (alcuni modelli usavano delle telescriventi che riproducevano le istruzioni scritte dai programmatori in codice binario come perforazioni su un nastro cartaceo). Un primo passo in merito al ridimensionamento degli elaboratori e all'incremento rilevante della velocità di computazione avvenne nel 1947 grazie agli studi sui materiali semiconduttori per merito di John Bardeen, Walter Brattain e William Shockley. I tre scienziati, incaricati nel realizzare amplificatori per il sistema di telecomunicazione statunitense, crearono un nuovo commutatore di segnale, il transistor, che nel giro di dieci anni, sostituì il triodo a valvola consentendo di realizzare circuiti elettrici rapidi e compatti e favorendo la nascita della microelettronica.

Nel 1950 Aiken completò il Mark III impiegando esclusivamente valvole e prevedendo all'acquisizione dei dati attraverso il **nastro magnetico** (magnetic tape), una memoria di massa a contenuto permanente in cui l'informazione binaria era stipata su materiale magnetico.

Nel 1951 UNIVersal Automatic Computer, società fondata da Eckert e Mauchly, propose per le grandi aziende UNIVAC-1 un **elaboratore a uso generico**. I programmi furono redatti usando uno dei primi linguaggi assemblativi, lo Short Order Code.

Nel 1954 la società Texas Instruments presentò il transistor con base in **silicio**. Questo nuovo elemento non solo era più economico (in termini di produzione) dei precedenti modelli,

ma garantiva valide prestazioni temporali e una maggiore compattezza. Il circuito integrato ottenuto dai transistori con base in silicio, grazie alle innovative tecniche fotolitografiche, garantì un volume ridotto, un'elevata velocità di elaborazione e un minimo consumo di corrente elettrica. Nel 1957 si assistette a un'innovazione nei supporti di memorizzazione permanente: nel sistema Random Access Method Of Accounting And Control (RAMAC) di IBM si installò una unità a **dischi magnetici** (hard-disk), cioè una memoria digitale stabile ad accesso diretto, con tecnologia magnetica, strutturata con componenti elettromeccaniche e a forma di piatto.

In Italia, intanto, il Centro Studi dell'Università di Pisa, su stimolo di Enrico Fermi, realizzò il prototipo della Calcolatrice Elettronica Pisana (CEP).

Negli anni Sessanta il panorama progressivamente cambiò grazie all'affermazione di **nuovi transistori** e alla produzione di sistemi dal costo ridotto e dalla forma compatta. Per distinguerli dai mainframe ai nuovi elaboratori fu associato il termine minicomputer. Tra i minicomputer ebbe un clamoroso successo il PDP-1, proposto nel 1960 da Digital Equipment Corporation. Questo elaboratore era costituito da 2700 transistori e 3000 diodi con una frequenza di clock di 5MHz. L'aspetto innovativo era un videoterminale a tubo catodico, dalla forma di oblò, che aveva una rappresentazione dei segni grafici in modo vettoriale (e non a mappa di punti di colore). Il programmatore scriveva il codice mnemonico utilizzando una tastiera che produceva in uscita un nastro perforato con codifica binaria, il quale poteva essere direttamente sottomesso al sistema. Queste due periferiche decretarono l'obsolescenza delle schede perforate.

Nel 1970 dai laboratori Xerox di Paolo Alto fu proposto l'elaboratore Xerox Alto. Questo modello era dotato di un display con rappresentazione a mappa di punti di colore (bitmap), aveva un rudimentale **Sistema Operativo a interfaccia grafica** basato su delle finestre sovrapponibili per mostrare i documenti e la loro disposizione contenuti nella memoria di massa (cioè c'era la rappresentazione dell'organizzazione logica dei documenti gestita dal file system); e, infine, aveva circuiti integrati che gli consentivano di essere interconnesso sia a una stampante laser sia a una rete locale.

Nei primi anni Settanta, grazie a tecniche litografiche sempre più raffinate e grazie alla tecnologia **nMOS**, si produssero microprocessori in cui tutte le componenti dell'Unità di Elaborazione risiedevano in un singolo chip, cioè una piastrina di silicio. Gli elaboratori, ancor più compatti e veloci, furono rinominati **microcomputer**. Il primo microcomputer per uso generico, Intel 4004, fu progettato nel 1971 dal fisico italiano Federico Faggin e dagli ingegneri statunitensi Marcian Edward Hoff Jr. e Stanley Maze. Intel 4004 aveva una dimensione di circa 42x3mm, era costituito da 2300 transistori e operava ad una frequenza massima di 740KHz; aveva una potenza di calcolo paragonabile a quella dell'ENIAC, che aveva bisogno di circa 19000 tubi a vuoto e occupava un'intera stanza.

Il microprocessore lavorava con parole di **4bit e indirizzi di dimensione 12bit**, che consentivano di accedere a 4096 celle di Memoria Centrale (di lunghezza 8bit); infine era **in grado di operare con solo cifre numeriche binarie** (solamente con il passaggio a mi-

croprocessori con parole a 8bit fu possibile rappresentare i caratteri alfanumerici e quelli di punteggiatura).

Nel 1972 dopo la stessa azienda propose il primo microprocessore con parole di 8bit, Intel 8008. Il chip aveva solamente 18 piedini (cioè, le piste su cui viaggiano i segnali per la comunicazione con le altre Unità); un numero di porte fisse, 8 per l'input e 24 per l'output; e una struttura ad interconnessione basata su un bus a 8bit. Inoltre, richiedeva molti altri circuiti di supporto per il suo funzionamento. Il processore sfruttava indirizzi a 14bit, che consentivano l'accesso a 16KB di memoria; l'indirizzo era memorizzato in un apposito registro, il **Memory Address Register (MAR)**, esterno all'Unità di Elaborazione e a ridosso della Memoria Centrale. Fu anche proposto il primo sistema ad **interruzioni** per migliorare i tempi di comunicazioni con le periferiche agevolando e migliorando i tempi del trasferimento dei dati.

Nel 1976 esce il processore Intel 8085. Questa nuova architettura aveva dei transistori che lavoravano con un'alimentazione a 5Volt, si accedeva a 64KB di Memoria Centrale e aveva un'interfaccia comune per interconnettere e gestire le periferiche. In più tale processore sfruttava l'accesso diretto alla memoria, per spostare velocemente ed indipendentemente dalla CPU dati dalle periferiche alla **Memoria Centrale** (e viceversa), e usava il sistema di interruzione vettorizzata, che perfezionò il **multitasking** e migliorò le prestazioni della macchina per le comunicazioni e i trasferimenti con i **dispositivi di ingresso-uscita**.

Nel 1976 Jobs e Wozniak proposero la serie di elaboratori a uso personale Apple in cui erano inclusi programmi di videoscrittura, fogli di calcolo e giochi. La serie Apple aveva una tastiera, simile a quella di una macchina per scrivere e comunicava con l'esterno attraverso un qualsiasi televisore sul quale era in grado di rappresentare appena quaranta caratteri su sedici righe. La grande novità di questa famiglia di elaboratori non era rappresentata tanto dal processore o dalle periferiche, ma piuttosto dall'adozione del linguaggio ad alto livello, il BASIC, che permetteva la scrittura di programmi con una sintassi molto semplice.

Nel 1978 si affermò la terza generazione di microprocessori in grado di operare con parole a 16bit (tecnologia pMOS). Un esempio fu il processore Intel 8086 attraverso un bus dei dati largo 20bit era in grado di indirizzare direttamente 1MB di memoria, una quantità molto ampia per quei tempi. Il processore gestiva la **memoria segmentata** ovvero la rilocalizzazione dei programmi. In altre parole, era possibile spostare ed eseguire un programma in una qualsiasi zona di memoria. In questo modo si superò la necessità di svolgere il processo di compilazione ogni volta prima di caricare il programma o a posizionare il programma stesso sempre in una locazione prestabilita.

Sempre nel 1979 Motorola presentò il processore 68000. Grazie alla potenza di calcolo, tra cui il multi-bus (o bus multicanale) che offriva trasferimenti concomitanti d'informazioni eterogenee (dati, indirizzi e segnali di controllo), gli elaboratori consentirono agli utenti di lavorare con i dispositivi in tempo reale (es.: sintetizzatori audio elettronici) e una grafica di pregiata qualità.

Nel 1982 Intel presentò il modello 80286 che fu il primo processore completamente a 16bit. Tra le innovative caratteristiche, c'erano cinque nuovi registri per la gestione del multita-



sking. Per mantenere la compatibilità con i modelli precedenti, il processore Intel 80286 agiva in due modi: reale o protetta. Nella modalità reale si comportava come il modello 8086 e non utilizzava i registri supplementari. La modalità protetta consentiva l'esecuzione di più programmi in maniera pseudo parallela. Un'altra proprietà fu quella della memoria virtuale che, anche grazie alla tecnica delle interruzioni, permise di superare il limite legato all'esecuzione di un programma (o più) di dimensione complessiva inferiore o uguale alla memoria presente fisicamente. La frequenza di clock inizialmente era di 6MHz, divenne presto otto, quindi dieci, fino a modelli a 20MHz.

## 1.4 Elaboratori elettronici di seconda generazione

Nel 1982 David Patterson e John Hennessy idearono l'architettura Microprocessor without Interlocked Pipelined Stages (**MIPS**), in cui ogni istruzione poteva essere eseguita durante un solo segnale di clock. Il set d'istruzioni malgrado fosse minimo ed avesse pochi modi di indirizzamento era sufficiente a eseguire algoritmi complessi e accedere in tutte le parti della memoria. Il processore, in più, sfruttava la tecnica della **canalizzazione** (pipeline): le istruzioni non erano più eseguite sequenzialmente ma, rendendo indipendenti le fasi in cui si preleva, codifica ed esegue una singola istruzione, si procedeva alla loro sovrapposizione; migliorando le prestazioni complessive della macchina.

Il Microprocessor without Interlocked Pipelined Stages (MIPS) muta il paradigma di elaboratore secondo lo schema di von Neumann adottando una doppia memoria: una riservata alle istruzioni e un'altra riservata ai dati.

Nel 1984 Sony e Philips presentarono il disco ottico a sola lettura (CD-ROM), un supporto portatile di capacità di 640MB impiegato come sostituto del disco in vinile per i contenuti musicali in formato digitale. Nel tempo usciranno i modelli superiori: DVD e Blu-Ray.

A metà degli anni Ottanta ci fu anche il passaggio alla quarta generazione di microprocessori. Si affermò la tecnologia CMOS che garantì frequenze superiori ai 50MHz, minimizzò la dissipazione di potenza e offrì un ridotto consumo di energia rispetto ai modelli precedenti. Un primo modello di questa nuova generazione fu il processore Intel 80386 che poteva operare in tre differenti modi: reale, protetta e virtuale<sup>86</sup>. Nella modalità **reale** lavorava come un 8086, ma con prestazioni più efficienti. In modalità **protetta** era un 80286 dotato di multitasking e gestione della memoria virtuale. La **modalità virtuale<sup>86</sup>** permetteva di inizializzare un determinato numero di macchine virtuali, assegnando a ciascuna una copia del Sistema Operativo DOS. Ciascuna macchina virtuale era in grado di gestire autonomamente un ambiente simile ad un elaboratore 8086, mantenendolo isolato dalle altre istanze e lavorando in multitasking.

Il modello 80386, inoltre, adottò la tecnica di caching della memoria, saldando in prossimità del chip una memoria statica (Static RAM, SRAM) per velocizzare la trasmissione dati tra il processore e la Memoria Centrale. L'impiego di questa memoria molto veloce (ma costosa) si fonda sul principio di località temporale, alcuni dati appena impiegati possono essere richiesti di nuovo per la successiva elaborazione (es.: le istruzioni nei cicli), e di località spaziale, i

dati processati risiedono in un intorno vicino (es.: gli elementi di un vettore). Questi blocchi di dati sono successivamente stipati nella memoria cache, escludendo richieste continue alla più lenta memoria di lavoro.

Nel 1989 uscì, anche, Intel 80486 che su un unico chip ospitava un processore 80386 e tutte quelle parti che erano considerate moduli aggiuntivi nei modelli precedenti come: il coprocessore matematico, la memoria cache e la componentistica per la gestione della grafica tridimensionale. In particolare, grazie ad un algoritmo predittivo statistico, la cache integrata non solo immagazzinava i dati con un accesso più recente, ma anticipava l'importazione di dati residenti nella Memoria Centrale non ancora richiesti, introducendo così la modalità a lettura anticipata (Read-Ahead). Una ulteriore importante novità fu una modifica strutturale dell'architettura, Control ROM, che garantì la retrocompatibilità con le precedenti versioni e con le istruzioni CISC e, allo stesso tempo, la circuiteria in grado di eseguire direttamente istruzioni RISC.

## **1.5 Elaboratori elettronici di terza generazione**

Nel 1993 Intel annunciò il Pentium. L'architettura aveva una suddivisione delle cache in due parti, la prima contenente istruzioni la seconda dati, con dei canali preferenziali di accesso e sfruttava delle tecniche di parallelismo nell'elaborazione delle istruzioni (non sempre efficace). Descrivendo sinteticamente la logica, si consentiva il prelievo e l'esecuzione di due istruzioni (canale U, pipe U, e canale V, pipe V) nello stesso colpo di clock utilizzando due canali separati fisicamente. Se l'esecuzione non fosse potuta avvenire parallelamente, a causa di una relazione tra le istruzioni, si sarebbe cercato di risolvere la criticità modificando l'ordine delle istruzioni, senza svuotare i canali. Infine, il Pentium era dotato di un coprocessore matematico in grado di svolgere i calcoli di addizione, moltiplicazione e divisione tra numeri reali.

Nel 1995 fu proposto il Pentium Pro che rappresentò un vero salto generazionale. In primo luogo c'era la cache di livello due. La canalizzazione raggiunse le 14 fasi. Infine, c'era l'esecuzione fuori ordine (Out of Order): le istruzioni erano convertite in micro-operazioni (micro-ops) per poi essere passate a un componente di esecuzione capace di eseguirle fuori ordine; in altre parole, si processavano quelle pronte, non necessariamente in sequenza, e si lasciavano in attesa quelle che non lo erano. La sequenza delle istruzioni era, infine, riordinata da una sezione dedicata, detta Memoria di Riordine (Reorder Buffer), alla fine dell'elaborazione.

Nel 1997 fu commercializzato da Intel il Pentium II che incorporava la tecnologia MMX, progettata specificamente per l'elaborazione di dati video, audio e grafici (le funzioni trigonometriche per le rotazioni di punti d'immagine tridimensionali impiegavano calcoli con numeri reali aventi una rappresentazione in virgola fissa).

Nel 1999 fu proposto il Pentium III che ebbe come innovazione principale l'estensione Streaming Simd Extension (SSE). Grazie a questa tecnica si ebbe un potenziamento del coprocessore matematico che operò in modalità Single Instruction Multiple Data (SIMD): cioè, si

eseguita in parallelo la stessa istruzione su più dati prelevati in blocco; orientando parte del processore ad un'architettura vettoriale.

Nel 2001 non riuscendo più ad aumentare significativamente le prestazioni della macchina (la frequenza di clock si attestò all'ordine di grandezza del GHz), le case di produzione decisero di puntare completamente sul parallelismo dei processi ottenuto mediante più elaboratori, i **multiprocessori** (multi-processor), o più Unità di Elaborazione sullo stesso chip, i **multi-nuclei** (multicore).

Tra il 2001 e il 2002, Sunnyvale presentò il microprocessore Athlon XP, per gli elaboratori desktop, e Athlon MP, per i server, entrambi dotati di più di un microprocessore per scheda madre e transistori di dimensione di 0.13 micrometri. L'impiego di più processori era già stato usato per il supercalcolatore Cray-1, prodotto nel 1976, come variante dei mainframe, dall'istituto Cray Research per il calcolo parallelo sui dati. L'elaboratore aveva una memoria di massa di 303MB e una potenza di calcolo di 9megaflops (9 milioni di operazioni con numeri reali rappresentati secondo il formato in virgola mobile).

Nel 2005 fu prodotto il Pentium D, un **processore con due nuclei** (dual core), cioè due Unità di Elaborazione sullo stesso chip, e una memoria cache condivisa. Il suo lancio fu seguito dopo solo pochi giorni dal processore Athlon 64 X2 prodotto da AMD.

## 1.6 Nuove Prospettive

Negli ultimi anni il processo di sviluppo dei microprocessori si avvia verso limiti progettuali invalicabili: la dimensione dei transistori non è più riducibile e la dimensione del chip non può richiedere uno spazio superiore a quello corrente. Diversi sono i rami di ricerca; quelli che godono menzione sono: la tecnologia tridimensionale, la tecnologia fotonica e i nano-fogli.

La **tecnologia tridimensionale** consente la produzione di microprocessori (e altri moduli funzionali) ad alta densità. In questi chip i transistori non hanno più una disposizione planare, ma hanno uno sviluppo anche in altezza creando dei volumi rettangolari.

La **tecnologia fotonica** opera sulla radiazione luminosa. Questo consente un tempo di trasmissione e di elaborazione dei dati molto rapido (fino 100Gb al secondo) ed esclude le interferenze elettromagnetiche o quelle legate al surriscaldamento (effetto Joule) che possono incrementare il numero di errori (l'alterazione di un bit di una istruzione provoca danni non prevedibili). Le porte logiche sono realizzate con cristalli, l'informazione binaria è ottenuta impiegando un raggio laser e la lettura avviene con dei foto-ricettori.

I **nano-fogli** sfruttano le nano tecnologie che permettono di realizzare dispositivi simili ai transistori con una dimensione di circa 5nanometri, consentendo così di quadruplicare il numero di porte logiche presenti all'interno di un chip. Come materiale non si impiega più il silicio, ma il grafene che ha proprietà superiori.

## 2 I Principi del Sistema Binario

### 2.1 Teoria dell'informazione

La teoria enunciata da Shannon poneva l'attenzione su come inviare un messaggio, rappresentato da una concatenazione di parole, simboli (o segnali), e ricostruirlo in modo esatto (o con una buona approssimazione) quando ricevuto da una postazione remota.

Claude Shannon propose uno schema di sistema di comunicazione nel quale indicò gli elementi fondamentali costituenti (la sorgente, trasmettitore, canale, ricevitore, destinatario).

- La sorgente indica l'insieme delle parole possibili.
- Il canale è il mezzo attraverso il quale si propaga il segnale codificato.
- Il Ricevente è l'intermediario che decodifica il segnale nella corrispondente parola.
- Il destinatario, colui al quale si indirizza la collezione di simboli.

Shannon non prese in considerazione il significato dei termini né del messaggio, ma nel definire la sorgente evidenziò che questa può essere specificata come un insieme di simboli possibili. Lo scienziato statunitense comprese che in un sistema efficiente è importante garantire unicamente che siano i singoli segnali a giungere a destinazione in maniera corretta.

Per una comunicazione affidabile Shannon scelse come alfabeto quello costituito da due soli simboli 1 e 0, i bit (o 'unità minima di informazione'). Shannon dimostrò che sfruttando l'alfabeto binario era possibile costituire delle parole rappresentanti un messaggio.

Gli studi di Shannon si concentrarono anche sulla definizione dei criteri (cioè, delle formule matematiche) grazie ai quali è possibile ricevere le parole originarie trasmesse lungo un canale affetto da rumore. La base binaria si dimostrò quella più utile e più robusta nel caso di interferenze. Nel caso di errori, in un sistema di comunicazione a cifre binarie il messaggio originale può essere deducibile, cioè, rimane 'visibile' anche oltre il disturbo. Inoltre, la modifica di una cifra in un sistema non binario induce ad un numero di errori elevato.

Avere un alfabeto binario di riferimento inoltre è comodo perché molti dei componenti negli elettronici (porte logiche, commutatori elettronici, amplificatori) operano proprio con due livelli distinti di corrente elettrica (segnale alto, 1, e segnale basso, 0).

Oltre a queste nozioni Shannon introdusse il concetto di ridondanza, cioè un numero di dati (o caratteri) rappresentanti una parola maggiore di quello richiesto, che sono aggiunti per garantire l'integrità dei messaggi nel caso di eventuali disturbi, e di codifica economica, cioè una riscrittura delle parole con un numero minimo di caratteri.

Dal concetto di ridondanza si derivarono i codici per il rilevamento e per la correzione degli errori (ECC); molto impiegati nelle trasmissioni lungo la rete internet o nell'archiviazione dei dati sui supporti digitali.

Lo studio inerente ai codici economici, invece, portò alla compressione dati, strategia usata per accelerare i tempi di trasmissione dei segnali e per sfruttare al meglio lo spazio dei dispositivi di memorizzazione.

Poiché Shannon non focalizzò l'attenzione sull'associazione tra il significato e la parola rappresentante, nella teoria dell'informazione questa relazione è di tipo non esclusivo ovvero il significato muta in accordo al dominio di utilizzo: la parola 0 può identificare il colore nero se si considera una immagine o il silenzio se si riproduce un suono o il valore zero se si fa riferimento a numeri.

Per la parte pratica si consiglia di utilizzare il materiale fornito dal professore del corso di Sistemi Digitali. In alternativa c'è il primo capitolo negli appunti realizzati da Simone Bianco, sempre relativi al corso nominato.

## **2.2 Cosa Bisogna Sapere**

1. Numeri binari naturali.
2. Conversioni, Unità di misura e Sistema esadecimale.
3. Operazioni aritmetiche in sistema binario.
4. Numeri binari negativi.
5. Numeri in Sign/Magnitude.
6. Numeri in Complemento a 2.
7. Numeri binari razionali.
8. Numeri a virgola fissa.
9. Numeri a virgola mobile.

## 3 Reti Combinatorie

### 3.1 Porte Logiche

Una **porta logica** (gate) è un elemento di calcolo, realizzato mediante un componente elettromeccanico (relè, anni 1920- 1940) o elettrico (transistor, dal 1950) avente un determinato numero di **linee di ingresso** (fan-in) ed **una linea di uscita** (fan-out) che, eventualmente, può essere collegata all'entrata di una o più porte (eccetto quella da cui esce). I segnali applicati alle linee di ingresso e di uscita sono segnali elettrici e si possono associare a essi due valori convenzionali:

- 1 (presenza di segnale o segnale alto: [2V;5V])
- 0 (assenza di segnale o segnale basso: [0V;1V])

Il **relè** è un componente elettro - meccanico costituito da una bobina di filo conduttore elettrico, generalmente di rame, avvolto intorno ad un nucleo di materiale ferromagnetico. Al passaggio di corrente elettrica nella bobina, l'elettromagnete attrae l'ancora alla quale è vincolato il contatto mobile che quindi cambia posizione. Un relè è utilizzato per controllare un circuito elettrico, interrompendo o stabilendo il flusso di corrente in risposta a un segnale di controllo. In sostanza, funziona come un interruttore che può essere attivato o disattivato da un'altra fonte di energia o segnale elettrico.

Le **tecnologie microelettroniche** oggi più usate per la realizzazione di porte logiche sono: BJT (Bipolar Junction Transistor), ossia transistor bipolari: TTL (transistor-transistor logic) e ECL (emitter coupled logic). MOS (field-effect transistor), pMOS, nMOS, CMOS.

Ciascuna porta logica risolve una funzione (o tabella della verità). Le principali porte logiche utilizzate sono: NOT, OR, NOR, AND, NAND e XOR.






Figura 1: **Porte Logiche**




Nessun traffico di corrente

Applicazione di alta tensione al gate




Traffico di corrente da source a drain

Figura 2: **nMOS**



Con un segnale alto nel gate: traffico di corrente da source a drain  
(segnale basso: interdizione flusso di corrente)



Con un segnale basso nel gate: traffico di corrente da source a drain  
(segnale alto: interdizione flusso di corrente)

Figura 3: **CMOS: nMOS - pMOS**

## 3.2 Rete Combinatoria

Una rete è una interconnessione di componenti attivi, le porte, collegati tra loro mediante componenti passivi, le linee.

Una rete combinatoria è un circuito elettronico in grado di elaborare, in modo automatico, funzioni binarie di una o più variabili binarie. Formalmente una rete **combinatoria** è definita come un dispositivo con  $n$  linee di ingresso ed  $m$  linee di uscita per cui i segnali di uscita dipendono unicamente dai segnali di ingresso.

*Osservazione.* In una rete combinatoria non sono presenti cicli né cappi. Nelle reti combinatorie non può avvenire che gli stessi ingressi forniti in istanti diversi diano luogo ad uscite diverse.

Uno schema circuitale è un collegamento di porte (rappresentate in maniera grafica) tramite linee. **Ci sono tre tipi di linee:**

1. linee di ingresso, ognuna etichettata con una delle  $n$  variabili booleane.
2. linee di uscita, ognuna etichettata con una delle  $m$  variabili di uscita.
3. linee interne, ciascuna delle quali collega l'uscita di una porta con l'ingresso di un'altra porta.

### Vincoli:

- Ogni ingresso di ogni porta deve essere collegato ad una linea di ingresso oppure ad una linea interna.
- L'uscita di ogni porta deve essere collegata ad una linea di uscita oppure ad una linea interna.
- Il collegamento di porte tramite linee non deve dare luogo a cicli

Una rete combinatoria può essere vista come un dispositivo in grado di soddisfare una tabella, la tabella della verità, che per ognuna delle  $2^n$  combinazioni possibili relative agli  $n$  valori di  $x_1, \dots, x_n$  indica gli  $m$  valori di uscita ( $z_1, z_2, \dots, z_m$ ).

*Osservazione.* Ad ogni rete caratterizzata da una tabella con  $n$  ingressi ed  $m$  uscite corrisponde un gruppo di  $m$  espressioni booleane (e viceversa).



### 3.2.1 Caratteristiche Progettuali

Tra i parametri principali nel progetto di una rete combinatoria, è opportuno considerare:

- **L'assorbimento di energia** (che stabilisce un limite complessivo al numero di porte utilizzabili).
- **Il ritardo** (che determina la velocità di calcolo). La velocità di calcolo della rete combinatoria. Varia in base alla profondità della rete (di solito si considera un tempo costante perché la rete combinatoria ha una profondità finita).
- **Il costo di realizzazione.** Dipende dal numero di transistor impiegati che cambia a seconda della tecnologia usata, della funzione da soddisfare e il numero di ingressi. Es.: la porta NOT è costituita da 1 transistor, NAND o NOR 2 transistor; AND e OR 3 o 4 transistor; altre porte:  $> 4$  transistor

### 3.2.2 Decoder

Il decodificatore è una rete combinatoria che trasforma parole associate a codifiche strette in parole associate a codifiche lasche (le linee di uscita sono in numero maggiore rispetto le linee di ingresso).

Un decodificatore è una rete combinatoria con  $m$  linee di ingresso e  $n=2^m$  linee di uscita. Logicamente il decodificatore riconosce una stringa (es.: una locazione di memoria o una istruzione).

Il **decodificatore** è usato, ad esempio, per identificare una cella di memoria.

### 3.2.3 MUX

I **codificatori** sono una famiglia di reti combinatorie che trasformano parole codificate in una codifica lasca in parole d'uscita rappresentate in codifica stretta.

In generale un codificatore è una rete combinatoria che ha  $n$  linee di ingresso e  $m = \log_2(n)$  linee di uscita, cioè vi è la produzione della codifica binaria dell'indice dell'unica linea di ingresso attiva.

Logicamente il codificatore è un generatore di codici (es.: dei comandi).

### 3.3 Circuiti Elementari

#### 3.3.1 Addizionatore (Adder)

L'**addizionatore** è una rete combinatoria che consente l'operazione di somma tra due operandi (addendi).

La rete combinatoria associata ad un addizionatore può essere realizzata mediante una tecnica di decomposizione. Questo perché l'addizione di due numeri binari può essere vista come la somma di due bit alla  $i$ -esima posizione ( $x_i$  e  $y_i$ ) ai quali va aggiunto il **riporto** ( $r_i$ ) per ottenere un **risultato** ( $z_i$ ) ed un eventuale **riporto** ( $r_{i+1}$ ) per le **cifre successive**.




Figura 4: **Adder**

#### 3.3.2 Sottrattore

Il sottrattore è una rete combinatoria che permette la sottrazione tra due operandi (minuendo e sottraendo).

Anche in questo caso è possibile fare riferimento ad una struttura modulare. All' $i$ -esimo bit del minuendo ( $x_i$ ) va sottratto sia il sottraendo ( $y_i$ ) sia il bit di prestito ( $p_i$ ) della posizione precedente per poi generare il bit risultante ( $z_i$ ) ed il bit del prestito ( $p_{i+1}$ ) per le cifre successive.

**Nel concreto** la realizzazione di un sottrattore può essere effettuato con una circuiteria differente da quella vista.

L'operazione di sottrazione  $z = m - s$  si riduce alla espressione equivalente  $z = (m + (-s))$ . Si utilizza un complementatore ed un addizionatore che prende in input come addendi il numero complementato ed il valore 1. L'operazione di sottrazione si ottiene aggiungendo il minuendo.




Figura 5: Il Sottrattore

### 3.3.3 Comparatore Logico

Il **comparatore** è una rete combinatoria che ha una unica linea di uscita che vale 1 se il numero  $x$ , di  $n$  bit, applicato in ingresso risulta maggiore o uguale (in senso algebrico) al numero  $y$ , di  $n$  bit, anch'esso preso in ingresso, con cui si effettua il confronto. Anche per tale componente è possibile fare riferimento ad una struttura modulare.

Altresì, invece, è possibile realizzare un comparatore logico utilizzando  $n$  porte XOR, a cui in ingresso sono associati gli  $i$ -esimi bit dei valori da comparare, le cui uscite sono collegate ad una porta OR.

In questo caso, infatti, è necessario stabilire solamente se le stringhe binarie sono uguali o diverse. Un comparatore logico determina il risultato finale in tempo costante  $O(1)$ .




Figura 6: Il comparatore Logico

## 4 Macchina di Von Neumann

### 4.1 Breve Storia

Nel 1642 **Pascaline**. Sistema per il calcolo di addizioni e sottrazioni creato da Pascal Nel 1672 **Stepped Reckoner**, ossia la calcolatrice meccanica a quattro operazioni (addizione, sottrazione, prodotto e divisione) inventata da Von Leibniz. Sistema per il conteggio di informazioni con caratteristiche comuni (tabulatore). Usato da Hollerith per il censimento statunitense del 1890. Uso di un ordinatore (sorter) e schede perforate.

**ENIAC** (Electronic Numerical Integrator And Computer). L'elaboratore ENIAC era costituito da 18.000 valvole termoioniche e 1.500 relè, pesava 30 tonnellate e consumava 140KW di energia. Dal punto di vista dell'architettura, la macchina era dotata di 20 registri, ciascuno dei quali in grado di memorizzare un numero decimale a 10 cifre. ENIAC veniva programmato regolando 6000 interruttori multiposizione e connettendo una moltitudine di prese con una vera e propria foresta di cavi.

### 4.2 Macchine Programmabili

Famiglia di calcolatori con architettura che consente l'esecuzione di programmi memorizzati in memoria. **Un programma** è un insieme di istruzioni elaborate sequenzialmente (a meno di eventuali salti).

Nel 1945 fu presentato **un modello di elaboratore generale** grazie a John von Neumann e Hermann Goldstine.

Il modello di **“macchina di von Neumann”** (o “macchina di Princeton”) prevedeva che i dati e le istruzioni fossero archiviate nella stessa memoria (architettura adottata dall'elaboratore EDSAC del 1949). Oltre al calcolo matematico, nel programma era possibile effettuare salti in accordo a precise condizioni. Tale modello, per quanto perfezionato nei singoli componenti, è fino oggi il punto di riferimento per la progettazione di un qualsiasi elaboratore elettronico.




Figura 7: La CPU

## 4.3 CPU

### 4.3.1 Unità di Controllo

L'**Unità di Controllo** (Control Unit, **CU**) è predisposta a scandire le sequenze di operazioni elementari necessarie ad eseguire ogni singola istruzione. Le istruzioni devono essere prelevate dalla memoria, e trasferite alla circuiteria interna all'Unità di Controllo.

La **circuiteria dell'unità di controllo** deve riconoscere e generare i comandi atti all'esecuzione dell'istruzione (attivazione della struttura di interconnessione, passaggio dei dati e degli indirizzi in memoria, ...).




Figura 8: **Unità di controllo**

Nell'Unità di Controllo sono presenti dei registri e le differenze principali tra i essi e le celle di memoria è l'esiguo numero dei primi (sono realizzati con componenti costosi e performanti) e la loro presenza all'interno della CU: c'è una vicinanza e uno scambio di informazione diretto e rapido.

I **registri possono essere classificati** come registri ad **uso generale** o ad **uso speciale**.

I registri ad **uso speciale** sono :

1. Il Contatore di Programma (**Program Counter**, PC): è un registro contatore preselezionabile incrementato ad ogni periodo di clock, contenente l'indirizzo della cella di memoria dove è memorizzata l'istruzione da eseguire.
2. Il Registro di Stato (**Status Register**, SR o Processor Status Word, PSW): contiene informazioni che caratterizzano lo stato dell'Unità Centrale, tra cui, ad esempio, quelle relative all'ultima operazione eseguita (i condition codes provenienti dalla ALU).
3. Il Puntatore alla Pila (**Stack Pointer**, SP): contiene l'indirizzo della cima della pila (o canasta) cioè la zona di memoria usata per il passaggio di parametri tra funzioni.

Il **Generatore di Fase** (tipicamente realizzato con un registro contatore) scandisce le fasi delle operazioni elementari eseguite dalla CU che possono essere così schematizzate:

- **Caricamento** (*FETCH*): lettura dalla memoria della parola puntata dal PC. In questa fase la Memoria Centrale ed il codificatore presente nella CU si connettono per consentire il trasferimento dell'istruzione.
- **Decodifica** (*DECODE*): riconoscimento del tipo di istruzione e del modo di riferimento degli operandi. Non vi è alcuna connessione con componenti esterni perché il decodificatore è interno alla CU.
- **Esecuzione** (*EXECUTE*): esecuzione dei comandi definiti dal codice operativo dell'istruzione. Vi è connessione con tutte le unità richieste. Mentre le prime due fasi sono uguali per ogni istruzione, la fase di esecuzione varia in relazione dell'operazione coinvolta (es.: una moltiplicazione impiega più tempo di una addizione; più un modo di indirizzamento è complesso più si impiega tempo a reperire gli operandi).
- **Spostamento** (*MOVE*): esegue una movimentazione di dati (es.: si rimette in memoria il risultato di una istruzione aritmetica).

L'**elaborazione** di una istruzione consta nella successione di fasi che si ripete continuamente all'atto dell'accensione della macchina.

Una istruzione è sempre eseguita in queste fasi ma comprende un numero di cicli macchina variabile dipendenti, ad esempio, dal tipo di operazione, dal numero di accessi in memoria o alle unità di I/O. Ogni ciclo macchina, infatti, è implementato mediante una successione di un piccolo numero di operazione elementari eseguite in circuiti diversi sotto il controllo del transcodificatore. Ogni **operazione elementare** occupa un periodo di clock e pertanto la durata di una istruzione dipende dal numero di accessi alla memoria, all'esterno della CPU e dal numero di operazioni elementari richieste.

Una volta che l'istruzione è stata caricata viene passata al **transcodificatore** (cioè il decodificatore delle istruzioni connesso col codificatore dei comandi) che riconosce l'istruzione e genera opportuni comandi per eseguire l'istruzione stessa.

### *Un esempio Pratico: ADD 0x300,0x100,0x200*

- In fase di **fetch** si preleva l'istruzione dalla Memoria Centrale e si incrementa il PC.
- In fase di **decode**, il decodificatore riconosce l'addizione. Il codificatore, a sua volta, invia dei comandi (dei segnali elettrici) lungo le linee di ingresso della ALU che specificano il tipo di operazione che questa deve offrire.
- In fase di **load**, contestualmente il codificatore lancia dei segnali per prendere gli operandi in memoria alla locazione 0x100 e poi 0x200.
- In fase di **execute**, una volta reperiti gli operandi si deve generare la connessione con la ALU disconnettendo la memoria.
- La **ALU** esegue l'operazione.
- In fase di **movement**, si riattiva la linea con la Memoria Centrale per trasferire il risultato nella locazione 0x300.

L'insieme dei **registri ad uso generale** è anche denominato FR (**File Register**, archivio di registri); tali registri sono utilizzati per memorizzare, all'interno dell'Unità Centrale, i risultati temporanei provenienti dall'ALU e le informazioni di controllo, allo scopo di diminuire il numero di accessi alla Memoria Centrale e di velocizzare il processo di elaborazione.

#### **4.3.2 ALU**

L'**Unità Logico-Aritmetica** è il componente che si occupa di effettuare operazioni logiche ed aritmetiche. Per il funzionamento di questa unità di solito sono impiegati un insieme di registri ad uso speciale che servono a contenere gli operandi e il risultato delle operazioni.

I **registri speciali** contenuti nella ALU, denominati **accumulatori**, sono trasparenti al programmatore (cioè il contenuto non può essere modificato dal programmatore mediante istruzioni) e svolgono la funzione di ospitare gli operandi prima e durante l'esecuzione o i risultati dopo l'esecuzione.

Gli **accumulatori** hanno un ruolo fondamentale per l'indirizzamento implicito: sono i registri in cui implicitamente vengono mandati gli operandi nel momento in cui si ricorre ad una istruzione logico-aritmetica.

Oltre agli accumulatori sono presenti delle **linee di ingresso** che individuano la funzione/operazione che deve essere attivata (le operazioni principali sono: ADD, NEG, AND, OR, COMP, TESTB, SHIFT) e delle linee di uscite su cui è ricondotto il risultato. Inoltre ci sono delle linee di uscita denominate condition code o flags che riportano informazioni relative all'ultima operazione eseguita.

Oltre agli accumulatori la ALU ha anche un registro speciale detto registro degli errori nel quale sono riportate situazioni non risolvibili (es.: divisione per zero, radice quadrata di un

numero negativo) e che grazie al quale è possibile attivare un'interruzione interna. **La CU e la ALU identificano la CPU dell'elaboratore elettronico (il 'cuore' della macchina).** Col tempo si è provveduto a realizzare ALU specifiche, denominate coprocessori matematici (o ALU Attaccata), che eseguono funzioni complesse come i calcoli in virgola mobile (MULF, DIVF, COMPF, ...) con un set di istruzioni dedicato non presente nel set di istruzioni della macchina.

Sebbene questa strategia ormai è stata abbandonata, includendo le funzionalità complesse direttamente nella **ALU-Nativa**, è tuttavia una pratica utilizzata nel caso in cui si voglia aggiungere nuove ALU che fanno operazioni che l'ALU-Nativa non svolge. In questo caso l'**ALU attaccata** è vista come un dispositivo I/O.

## 4.4 Memoria Centrale

### 4.4.1 RAM

**RAM (Random Access Memory):** Memorie volatili, cioè che perdono le informazioni in mancanza della tensione di alimentazione, il cui accesso a ciascuna locazione avviene in tempo costante.

- **SRAM** (Static RAM): Memorie statiche nelle quali l'informazione è memorizzata nell'equivalente di un latch D.
- **DRAM** (Dynamic RAM) Memorie dinamiche nelle quali l'informazione è memorizzata in un condensatore. Anche in presenza della tensione di alimentazione l'informazione contenuta in ogni cella è conservata per un breve periodo di tempo (dell'ordine di grandezza di 2 ms), passato il quale il contenuto deve essere ripristinato: questo avviene ciclicamente tramite un'operazione di "rinfresco" (refresh) che viene effettuata dal sistema.
- **SDRAM** (Synchronous DRAM) consente una maggiore flessibilità di impiego permettendo, grazie ad un apposito registro in uscita, di modificare il dato contenuto in una cella mentre si sta utilizzando il vecchio dato. Una ulteriore evoluzione della SDRAM è la **DDR** (Double Data Rate) che, come indica il nome, consente di operare a frequenza doppia potendo essere pilotata sia sul fronte di salita che sul fronte di discesa del clock.

### 4.4.2 ROM

**ROM (Read Only Memory):** Memorie di tipo non volatile che hanno la capacità di conservare l'informazione indipendentemente dalla presenza o meno della tensione di alimentazione. Sono memorie programmate dal costruttore e non sono modificabili dall'utilizzatore: è possibile solo la lettura dei dati contenuti. Anche in questo caso l'accesso ad ogni locazione avviene in tempo costante.



- **PROM** (Programmable ROM). Si tratta di memorie sulle quali l'utilizzatore può scrivere i dati una sola volta, utilizzando un apposito dispositivo di registrazione che brucia dei fusibili.
- **EPROM** (Erasable Programmable ROM). Sono memorie nelle quali l'utilizzatore può memorizzare i dati anche più volte, utilizzando appositi dispositivi di cancellazione (a raggi ultravioletti).
- **EEPROM** (Electrically Erasable PROM) o **EAROM** (Electrically Alterable ROM). Sono memorie EPROM nelle quali la cancellazione si può fare per via elettrica ma di solito è globale (coinvolge cioè tutti i dati registrati).

#### 4.4.3 Memoria Centrale

La Memoria Centrale è una memoria volatile di tipo RAM (di tipologia DDR) costituita da tante locazioni (o celle) ciascuna delle quali può immagazzinare una stringa binaria di lunghezza finita  $n$

Le stringhe presenti in Memoria Centrale possono essere: **istruzioni**, **operandi** o **indirizzi**.

Le locazioni della Memoria Centrale sono numerate in sequenza da 0 a  $2^m - 1$  (con  $m$  dimensione massima della memoria) e tale numero prende il nome di indirizzo della cella.

L'**indirizzo** specifica univocamente una locazione. Si accede a qualsiasi locazione con lo stesso tempo (il tempo di accesso ai dati non varia in relazione alla posizione).

La Memoria Centrale presenta delle aree riservate, in cui risiedono delle informazioni basilari utili al funzionamento della macchina (kernel del Sistema Operativo), ed altre in cui, per comodità sono riservate per operazioni particolari (**stack**, zona per trasferimento I/O, ...).

La **Memoria Centrale**, per motivi progettuali ha **locazione di memoria di lunghezza 8bit**. In ogni caso nel momento in cui si stabilisce la lunghezza della parola si realizza una rete combinatoria che permette il prelievo di tante locazioni contigue quante necessarie per raggiungere la lunghezza della parola.

Ad esempio se il processore ha una parola di 32bit la circuiteria durante la fase di fetch preleverà (per default) 4 celle contigue in un solo istante.

La produzione di parole di 8bit non è solo legato a motivi progettuali ma consente anche il prelievo di dati di tipo *byte* (8bit), *halfword* (16bit), *word* (32bit) nella macchina a 32bit (8,32,64 in quelle a 64bit); lunghezze intermedie avvengono manipolando i dati prelevati aventi maggiore lunghezza (mascheramento).

I dati in memoria possono avere **due tipi di ordinamento** (endian): la numerazione comincia a partire dall'estremo più "grande" (cioè dal byte più significativo) è chiamato **big endian** usato nei protocolli internet. In contrapposizione c'è il sistema **little endian**, usato ad esempio in Intel, Digital, Motorola, IBM, SUN (big endian), MIS può essere impostato in entrambe le organizzazioni.

Per poter interagire con la Memoria Centrale è necessario che ci siano:

- **linee di ingresso** che specificano un indirizzo (in alcuni testi si fa riferimento al registro MAR, memory address register).
- **linee di uscita** per poter inviare o trasferire il dato (in alcuni testi si fa riferimento al registro MDR, memory data register).
- **un segnale di controllo** (generato dalla CU) per la lettura o la scrittura del dato.

È prevista, pertanto, una architettura costituita da un **decodificatore** che riceve in ingresso l'indirizzo della locazione di memoria alla quale si vuole accedere ed una linea che abilita questa a porre il suo contenuto in uscita dalla memoria o trascrivere in essa il dato da memorizzare.

Una organizzazione di questo tipo è impraticabile nel caso in cui la memoria abbia una grande dimensione. Con indirizzi, di lunghezza  $m$ , è possibile indirizzare  $2^m$  celle di memoria. Nel caso il valore di  $m$  sia grande (superi il valore 10) una architettura gestita da un singolo decoder è da escludere.

Per questo si ricorre ad una suddivisione logica della Memoria Centrale (multidimensione). **La Memoria Centrale** è suddivisa logicamente in banchi (bank, o piastre) e blocchi (block). L'**indirizzo** è suddiviso in campi ognuno con un significato associato ai banchi, blocchi e locazioni presenti e per ogni campo è presente un proprio decodificatore.

*Ad Esempio:* nel caso di due banchi con quattro blocchi avremo una suddivisione in tre campi: il **primo campo** di un bit indicante il banco; il **secondo** di due bit il blocco; il terzo dei rimanenti bit la posizione in cui risiede la locazione.




Figura 9: Suddivisione logica della memoria centrale




Figura 10: Memoria Centrale

## 4.5 Dispositivi di Input ed Output

I **dispositivi di input/output** (dispositivi di I/O o periferiche) consentono di collegare l'elaboratore, ed in particolare la Memoria Centrale con il mondo esterno (persone o altri dispositivi). Esistono numerosi tipi di dispositivi di I/O con caratteristiche molto varie che comportano problemi relativi alla conversione tra rappresentazione interna ed esterna dell'informazione.

Le **velocità di trasferimento** sono inferiori a quelle possibili all'interno delle altre componenti (CPU, Memoria Centrale) a causa della natura tecnologica di fabbricazione (componenti meccanici, ...) e quindi l'uso delle periferiche comporta problemi di sincronizzazione e di adattamento della velocità.

Quando c'è un trasferimento dati è opportuno che il dispositivo coinvolto e il processore operino in modo coordinato mediante un insieme di regole: **il protocollo**.

Il protocollo consente l'interazione tra dispositivo (identificato da un indirizzo) e la Memoria Centrale sotto il controllo del Processore. Il **dispositivo** deve essere in grado di operare qualora il processore ne richieda l'intervento. Il **processore** deve eseguire le operazioni che consentono il trasferimento solo quando il dispositivo è pronto.

Nel **protocollo di input** una periferica vuole inviare dati all'elaboratore. I dati devono essere stipati in Memoria Centrale. Il protocollo prevede:

- L'individuazione del dispositivo di input che vuole inviare i dati
- La ricerca di un'area libera in cui stipare i dati
- Il prelievo del dato

*Ad esempio* = si richiede l'immissione di un valore da tastiera:

1. Si individua nella tastiera il dispositivo che vuole inviare i dati.
2. Si trova un'area libera della Memoria Centrale per stipare l'informazione.
3. Avviene il prelievo del dato immesso da tastiera residente in una memoria interna al dispositivo per essere spostato in Memoria Centrale.

Nel **protocollo di output** una periferica ospita i dati prodotti dall'elaboratore e li rielabora in relazione alla propria funzione (stampante, memoria di massa, controreazione nei joystick). Il protocollo prevede:

- L'individuazione del dispositivo che deve ricevere i dati
- Dei controlli sul dispositivo.
- L'invio dei dati

*Ad esempio* = si richiede il salvataggio di un'immagine su un disco magnetico:

1. Si individua il disco magnetico
2. Si trova un'area libera per stipare l'informazione e si svolgono controlli (ad esempio si controlla il nome del file per evitare che ci siano duplicati).
3. Avviene il trasferimento dei dati dalla Memoria Centrale al disco magnetico

Per interagire con il processore ogni dispositivo deve essere interconnesso ad un **modulo di I/O** (o interfaccia I/O o controller), cioè una rete sequenziale che colloquia con il processore inviando e ricevendo (tramite un bus di I/O) i segnali che, secondo il protocollo, controllano le operazioni di trasferimento.

Il protocollo di I/O pertanto è caratteristico dell'elaboratore, in quanto determinato dal modo di operare del processore, cioè dall'insieme di istruzioni di cui il processore può disporre per i trasferimenti. Questo vuol dire che i diversi dispositivi esterni collegati allo stesso elaboratore devono rispettare tutti lo stesso protocollo di I/O, indipendentemente dalla natura delle informazioni trasferite e dalla struttura fisica del dispositivo. Solamente in seguito il dispositivo dà il giusto significato al codice ricevuto.

**Schema di un dispositivo di input.** Si evidenzia la sotto-rete (controller) che non dipende dal dispositivo e che è interessata nel colloquio con il processore. (Il controller è la parte più significativa dell'interfaccia di I/O).




Figura 11: Controller




Figura 12: Controller Nel Dettaglio

### Protocollo INPUT

1. Il processore invia sull'I/O Address bus l'indirizzo del dispositivo e ne esamina lo stato tramite la linea di controllo READY.
2. Se il dispositivo non è pronto il processore deve attendere e tornare al punto 1 (in alternativa procede elaborando un'altra istruzione e poi ripete il punto 1); se è pronto va al punto 3
3. Il processore avverte il dispositivo che può prendere un dato (seleziona il dispositivo tramite le linee indirizzi e invia il segnale START). START resetta il flip-flop STATUS e in tale stato rimane per tutta la durata delle operazioni di produzione del dato da parte del dispositivo
4. Quando il dato è stato prodotto ed è disponibile in REG, il dispositivo genera il segnale COMPLETE, settando STATUS (READY=0).
5. Nel frattempo il processore, in attesa del dato, esamina il flip flop STATUS campionando il segnale READY
6. Se READY= 1 il processore deve attendere e tornare al punto 5.

Se READY= 0 il processore invia il segnale di controllo IO/RD per trasferire il dato presente in REG all'interno della locazione di memoria libera (cioè deputata ad ospitare il valore).

## Protocollo OUTPUT

1. Il processore invia sull'I/O Address bus l'indirizzo del dispositivo e ne esamina lo stato tramite la linea di controllo READY.
2. Se il dispositivo non è pronto il processore deve attendere e tornare al punto 1 o svolgere un'altra istruzione. Se è pronto va al passo 3
3. Se READY=0 il processore trasferisce il contenuto di una locazione di memoria nel registro di interfaccia del dispositivo (mediante il segnale di controllo I/O WR)
4. Il processore avverte il dispositivo che gli ha trasferito un dato inviando il segnale START. START resetta il flip-flop STATUS e in tale stato rimane per tutta la durata delle operazioni di consumo del dato da parte del dispositivo. Quando il dato è stato letto da REG, il dispositivo genera il segnale COMPLETE, settando STATUS (READY=0).
5. Nel frattempo il processore, in attesa, esamina lo stato di STATUS campionando il segnale READY.
6. Se READY= 1 il processore deve attendere e tornare al punto 5.

Se READY= 0 il processore può eseguire un'altra istruzione.

Per **indirizzare le unità di I/O** e consentire l'accesso al dato da trasferire o recuperare, il processore ricorre ad una delle due seguenti tecniche :

- Riservare all'I/O uno spazio di indirizzamento indipendente: si utilizzano specifiche istruzioni nelle quali si fornisce anche l'indirizzo identificativo del dispositivo da utilizzare nell'operazione (**I/O -CANONICO**).
- Riservare una porzione dello spazio di indirizzamento in Memoria Centrale ai dispositivi di I/O, in modo che ogni volta che il processore utilizza un indirizzo di questa porzione (con una tipica istruzione di trasferimento dati cioè senza ricorrere a specifiche istruzioni) in realtà fa riferimento ad un dispositivo di I/O (**I/O PROGRAMMATO**)

## 4.6 Interconnessione tra moduli

Le informazioni elaborate da un calcolatore elettronico prendono in considerazione delle stringhe binarie che hanno il significato di operando, indirizzo o istruzione.

Una stringa binaria, o parola (word), è una sequenza di bit di dimensione prefissata che deve essere considerata come unità indivisibile ed è stabilita a priori dal progettista dell'elaboratore.

Le singole cifre costituenti una parola sono memorizzate in latch e l'insieme risultante è un componente denominato registro (a volte i termini parola e registro si considerano equivalenti).

Il modo più semplice per realizzare un registro è quello di utilizzare  $n$  celle di memoria ed almeno due linee: una (write, W) per selezionare simultaneamente le  $n$  celle che compongono la parola e consentire la loro sovrascrittura con nuovi valori; mentre l'altra è di azzeramento (clear, C) del registro, cioè impostando, o 'pulendo', il contenuto di ogni latch con il valore 0.

Il transito di informazione è consentito dai sistemi di interconnessione, cioè delle reti che sono in grado di trasferire, o meglio duplicare, l'informazione contenuta nei registri. L'**interconnessione** punto a punto effettua il trasferimento della parola contenuta in un registro sorgente,  $R_s$ , a un registro destinazione,  $R_d$ .

Tutti gli  $n$  latch di  $R_s$  (linee di uscita) sono legati agli  $n$  latch (linee di entrata) di  $R_d$  ovviamente predisponendo una linea (transfer o write) di controllo che indica, con il comando 1, il trasferimento di informazione (la sovrascrittura) e con 0 la conservazione del valore corrente nel registro destinazione.

Il **multiplexer** è la rete d'interconnessione che consente il trasferimento tra  $m$  registri sorgenti e un registro destinazione prefissato.




Figura 13: MUX



Il **demultiplexer** è la rete di interconnessione fatta per favorire il trasferimento tra un registro sorgente e uno degli  $m$  registri destinatari.




Figura 14: DEMUX

Le **reti mesh** sono reti in grado di interconnettere tra loro  $m$  registri, o più in generale  $m$  componenti.




Figura 15: Mesh

Il **bus** è un fascio di  $k$  (di solito è uguale o maggiore alla dimensione del registro) linee. Per il trasferimento è sufficiente attivare la linea di ingresso selezione ( $s$ ) del registro sorgente e quella del registro destinazione.




Figura 16: Enter Caption

Il bus sfrutta un buffer tristate, un dispositivo usato per permettere a più porte logiche di pilotare la stessa uscita, generalmente un bus. Se la linea S ha carica positiva si consente il passaggio dei dati, da IN a OUT, altrimenti si inibisce il trasferimento.

#### **4.6.1 Interconnessione bus**

I primi elaboratori avevano un unico bus chiamato anche bus di sistema. Esso era composto dai 50 ai 100 fili paralleli di rame che si inserivano nella scheda madre e i cui connettori erano distanziati a intervalli regolari per permettere l'inserimento di memorie e schede di I/O. Attualmente si usano più bus (multi bus): uno specifico tra la CPU e la Memoria Centrale e (almeno) un altro bus per le periferiche.

#### **4.6.2 Interconnessione bus Master/Slave**

Alcune periferiche che si collegano al bus sono attive (**master**) e possono iniziare un trasferimento dati, mentre altre sono passive (**slave**) e restano in attesa di una richiesta.

Quando il processore ordina al controllore di un disco di leggere o di scrivere un blocco, svolge il ruolo di master, e il controllore del disco quello di slave. Successivamente però il controllore del disco fa da master nel momento in cui ordina alla Memoria Centrale di accettare le parole che sta leggendo dal disco. La Memoria Centrale non può mai svolgere la funzione di master.

#### **4.6.3 Interconnessione bus multipli e bus multiplexato**

Il bus consente il transito di operandi, dati e controlli. Il numero di linee che costituisce il bus influenza la progettazione della macchina (costi, organizzazione topologica, ...).

Per aggirare il problema di bus multipli si può usare un bus multiplexato. In questa architettura invece di tenere separate le linee d'indirizzo e quelle dei dati, si utilizza un certo numero di linee per entrambi: all'inizio di un'operazione sul bus le linee sono utilizzate per gli indirizzi, mentre in seguito vengono impiegate per i dati.

ES.: nel caso di una scrittura in memoria le linee d'indirizzo devono essere impostate ai valori corretti e propagate fino alla memoria prima di spedire i dati sul bus.

#### **4.6.4 Interconnessione bus: arbitraggio centralizzato**

Nel caso di un solo bus e di due o più dispositivi che richiedono contemporaneamente l'uso del bus si ricorre ad un arbitraggio del bus. L'arbitraggio può essere centralizzato o decentralizzato.

Arbitraggio centralizzato: un arbitro del bus (contenuto nella CPU o esterno ad esso) determina chi è il prossimo dispositivo.

L'arbitratore del bus, nel caso più semplice sfrutta la tecnica daisy chaining: ha un'unica linea di richiesta (non sa quanti e quali dispositivi hanno richiesto il bus, ma solo che c'è o non c'è almeno una richiesta )

L'arbitratore abilita l'uso della linea. Il dispositivo di I/O più vicino verifica se ha richiesto l'uso del bus: se sì, si impossessa del bus e non consente di trasmettere oltre il segnale di concessione. Se invece non ha fatto richiesta, propaga la concessione sulla linea in direzione del prossimo dispositivo

Per evitare che la scelta ricada sempre sulla distanza e non sul tipo di dispositivo si possono usare delle linee di priorità

Nei sistemi in cui la memoria è collegata al bus principale, la CPU deve competere con tutti i dispositivi di I/O praticamente a ogni ciclo. Di solito la CPU ha la priorità più bassa rispetto gli I/O. I dispositivi di I/O sono obbligati ad acquisire il bus molto velocemente, pena la perdita dei dati in arrivo. I dischi che ruotano ad alte velocità, per esempio, non possono aspettare

#### **4.6.5 Interconnessione bus: arbitraggio decentralizzato**

Nell'arbitraggio decentralizzato del bus si usano più linee di richiesta, ciascuna con la propria priorità. Quando un dispositivo vuole utilizzare il bus invia un segnale lungo la linea di richiesta.

Tutti i dispositivi monitorano tutte le linee di richiesta in modo che alla fine di ciascun ciclo di analisi del bus ognuno di loro può sapere se era il richiedente con priorità più elevata e se quindi ha diritto a utilizzare il bus durante il ciclo successivo.

Rispetto al metodo centralizzato questo schema di arbitraggio richiede un maggior numero di linee di bus, ma evita il potenziale costo dell'arbitratore. Un altro limite è che il numero di dispositivi non può superare il numero delle linee di richiesta.

## 4.7 Macchina Harvard

La prima data ufficiale in cui si realizzò un modello di elaboratore elettronico fu il 1944 con la “**macchina di Harvard**”, dal nome del college in cui si trovava il gruppo di lavoro che l'aveva ideata (fu adottata dall'elaboratore MARK).

La macchina di Harvard era costituita da una Unità di Calcolo, una Unità di Controllo, una Memoria delle Istruzioni, una Memoria Dati ed un modulo per i Dispositivi di input ed output, opportunamente collegati per consentire un flusso di comandi e di controlli che ne permettevano il funzionamento e colloquio reciproco e lo svolgimento di una istruzione ad un colpo di clock.

La “macchina di Harvard” fu migliorata nel 1982 con un set appropriato, multibus e una serie di registri ad uso generale che consentivano di eseguire ciascuna istruzione di lunghezza fissa a 32bit in un solo colpo di clock.

Il progetto iniziò nel 1981 per opera di John L. Hennessy dell'Università di Stanford.

Realizzazione di una architettura di tipo RISC (poche istruzioni e pochi modi di indirizzamento) e in grado di realizzare la tecnica della canalizzazione (pipeline).

Suddivisione della Memoria Centrale in due parti fisiche (Memoria Istruzioni e Memoria Dati) per garantire l'esecuzione di una istruzione in un solo ciclo di clock.




Figura 17: Enter Caption

## 5 Dal codice sorgente al codice eseguibile

L'esecuzione di un programma è il punto di arrivo di una sequenza di azioni che nella maggior parte dei casi iniziano con la scrittura di un programma in un linguaggio simbolico di alto livello.

Le azioni principali che compongono tale sequenza nel caso si parta da un linguaggio ad alto livello sono quelle che vedono in gioco il **compilatore**, l'**assemblatore** e il **collegatore**

Alcuni calcolatori raggruppano queste azioni per ridurre il tempo di traduzione, ma concettualmente tutti i programmi compilati passano sempre attraverso le fasi mostrate.

### 5.1 Assemblatore

L'assemblatore converte un programma assembly in un file oggetto, che è una combinazione di istruzioni in linguaggio macchina, di dati e di informazioni necessarie a collocare le istruzioni in memoria nella posizione opportuna.

Un programma assembly è tradotto in una sequenza di istruzioni (opcode, indirizzi, costanti, ecc.) attraverso il processo di assemblaggio (assembler) costituito da due passi logici successivi ed in parte indipendenti :

1. il programma assembly è letto sequenzialmente, si identificano le istruzioni e i loro operandi, si calcola la lunghezza e si assegna un indirizzo (relativo) a ciascuna istruzione; inoltre, quando è letto un simbolo (un indirizzo simbolico, cioè una etichetta), nome e indirizzo sono inseriti in una tabella dei simboli (symbol table): nome e indirizzo di un simbolo possono essere inseriti nella symbol table in momenti diversi se un simbolo è usato prima di essere definito.
2. il programma assembly è letto sequenzialmente, a tutti i simboli è sostituito il valore numerico corrispondente presente nella symbol table, a tutte le istruzioni e ai relativi operandi ancora in forma simbolica è sostituito il valore numerico corrispondente (opcode, ecc...).

**Il processo di assemblaggio prende il nome di assegnazione interna delle locazioni (internal relocate symbol o internal reference).**

## 5.2 Compilatore

Il **compilatore** trasforma, dopo un controllo sintattico, il programma scritto in un linguaggio ad alto livello in uno in linguaggio assembly, cioè in una forma simbolica che il calcolatore è in grado di capire ma, ancora, non eseguire.

Durante la generazione del codice, il compilatore effettua il riordino delle istruzioni cioè quali istruzioni sono trasmesse al processore e in quale ordine (utile nella canalizzazione o per il calcolo parallelo). Infine il compilatore ottimizza il codice: toglie istruzioni inutili o variabili non utilizzate.

### In Linguaggio Assembly (SPIM) - Esempio

```
1  .text
2  .globl main
3
4  main:
5      lw $a0, base      # caricamento valore
6      lw $a1, espo      # caricamento valore
7      jal pow           # salto a funzione
8      sw $a2, ris       # spostamento risultato in memoria
9      li $v0, 10
10     syscall
11
12  pow:
13     li $t0, 0          # inizializzazione contatore
14     li $t1, 1          # inizializzazione risultato temporaneo
15     move $t3, $a0
16
17  ciclo:
18     bge $t0, $a1, fine  # confronto contatore-esponente
19     mul $t1, $t1, $t3    # moltiplicazione per la base
20     addi $t0, 1          # incremento contatore
21     j ciclo             # salto
22
23  fine:
24     move $a2, $t1
25     jr $ra              # ritorno a funzione
26
27  .data                  # dichiarazione variabili
28  base: .word 2
29  espo: .word 3
30  ris: .word 0
```

### 5.3 Disposizione dei file oggetto in memoria

I file oggetto sono suddivisi e disposti in memoria di solito in sei sezioni distinte:

1. **object file header**: descrive la dimensione e la posizione delle altre sezioni del file oggetto;
2. **text segment**: contiene le istruzioni in linguaggio macchina;
3. **data segment**: contiene tutti i dati che fanno parte del programma;
4. **relocation information**: identifica le istruzioni e i dati che dipendono da indirizzi assoluti e che dovranno essere rilocati dal linker
5. **symbol table**: contiene i simboli che non sono ancora definiti, ad esempio le etichette che fanno riferimento a moduli esterni;
6. **debugging information**: contiene informazioni per il debugger.

In più si riserva uno spazio nel quale può avvenire uno scambio di dati (STACK).




Figura 18: Disposizione dei file oggetto in memoria

## 5.4 Collegatore (Linker)

Quando un programma simbolico è costituito da più moduli contenuti in diversi file sorgenti il processo di traduzione (compilazione e assemblaggio) è ripetuto per ciascun modulo.

I **file oggetto** (object) risultanti devono essere **collegati** (linked) opportunamente tra di loro all'interno di unico file eseguibile, che solo allora può essere caricato in memoria.

Per ogni modulo tradotto separatamente l'indirizzo iniziale è lo stesso: è compito del linker modificare gli indirizzi di ciascun modulo in modo che non ci siano sovrapposizioni. La traslazione dell'indirizzo di ogni istruzione in ciascun modulo permette di unire tutti i moduli ma non è sufficiente, infatti: è necessario traslare in maniera consistente anche tutti gli indirizzi (assoluti) che compaiono come operandi.

Per ogni riferimento da parte di un modulo a un indirizzo di un altro modulo è necessario calcolare coerentemente l'**indirizzo esterno** (riferimento esterno o external reference). Esempi in questo senso sono le **variabili globali**. (che devono essere viste da tutti i moduli) e le chiamate tra procedura appartenenti a moduli diversi.

Per questo, il linker costruisce una tabella dei moduli grazie alla quale è possibile procedere alla rilocazione e al calcolo dei riferimenti esterni a ciascun modulo.

**Infine il linker produce un file eseguibile che di norma ha la stessa struttura di un file oggetto, ma non contiene riferimenti non risolti.**

## 5.5 Caricatore

Una volta che il file eseguibile è memorizzato sul supporto di massa (generalmente il disco magnetico), il caricatore, o loader, (un programma afferente al sistema operativo) può caricarlo in memoria per l'esecuzione e quindi effettuare:

1. la lettura dell'intestazione del file eseguibile per determinare la dimensione dei segmenti testo (istruzioni) e dati.
2. la creazione un nuovo spazio di indirizzamento, grande a sufficienza per contenere istruzioni, dati e stack.
3. la copia delle istruzioni e dei dati dal file oggetto al nuovo spazio di indirizzamento.
4. la copia sullo stack degli eventuali argomenti del programma.
5. l'inizializzazione dei registri della CPU.
6. l'inizio dell'esecuzione a partire da una direttiva di inizio che copia gli argomenti del programma dallo stack agli opportuni registri e che chiama la funzione main() o la direttiva di inizio (BEGIN); fino ad una direttiva di terminazione (END).



## 5.6 Interprete

Un interprete non svolge le operazioni di compilazione e di assemblaggio, ma traduce le istruzioni in linguaggio macchina (memorizzando su file il codice oggetto per essere eseguito dal processore) effettuando solamente una analisi sintattica prima della traslitterazione.

L'uso di un interprete comporta una minore efficienza durante l'esecuzione del programma (run-time); un programma interpretato, in esecuzione, richiede più memoria ed è meno veloce, a causa dell'overhead (maggior numero di operazioni da compiere) introdotto dall'interprete stesso.

Durante l'esecuzione, l'interprete deve infatti analizzare le istruzioni a partire dal livello sintattico, identificare le azioni da eseguire (eventualmente trasformando i nomi simbolici delle variabili coinvolte nei corrispondenti indirizzi di memoria), ed eseguirle; mentre le istruzioni del codice compilato, già in linguaggio macchina, sono caricate e istantaneamente eseguite dal processore.

L'uso di un interprete consente all'utente di agire sul programma in esecuzione sospendendolo, ispezionando o modificando i contenuti delle sue variabili, e così via, in modo spesso più flessibile e potente di quanto si possa ottenere, per il codice compilato.

## 6 Architettura MIPS

Il **MIPS** (*Microprocessor without interlocked pipeline stages*) è un'architettura informatica per microprocessori RISC sviluppata da MIPS Computer Systems Inc (oggi MIPS Technologies Inc).

Progetto sviluppato nel 1981 da John L. Hennessy dell'Università di Stanford.

Suddivisione della **Memoria Centrale in due parti fisiche** (Memoria Istruzioni e Memoria Dati) per garantire l'esecuzione di una istruzione in un solo ciclo di clock.

Realizzazione di una architettura di tipo RISC e in grado di realizzare la tecnica della canalizzazione (pipeline).

**Istruzioni RISC** sono caratterizzate da: **semplicità** (nei primi modelli le moltiplicazioni e le divisioni tra interi furono realizzate con somme e sottrazioni successive) e **pochi modi di indirizzamento** (per lo più elementari come LOAD e STORE) per garantire l'esecuzione di ciascuna istruzione in un solo ciclo di clock.

L'esecuzione in un solo ciclo di clock di una istruzione, la suddivisione delle varie unità funzionali e la loro sincronizzazione (ottenuta con l'interposizione di blocchi, un insieme di registri e linee di controllo che sorvegliano il completamento delle varie istruzioni) consentono un **pipeline regolare** e quindi una **prestazione della macchina più efficiente** in termine di quantità di calcoli in unità temporale.

Nel 1984 Hennessy fonda la MIPS Computer Systems.

Nel 1985 la società presenta il **processore R2000** con **lunghezza della parola a 32bit** nel 1988 è commercializzato il modello R3000 (riduzione della dimensione e del numero dei transistori; frequenza: 20Mhz, 33mhz a 35Mhz). Entrambi i processori sono impiegati come CPU delle workstation della società Silicon Graphics. Nel 1991 MIPS presenta **R4000**, il **suo primo processore a 64 bit**. Acquisizione della società da parte di Silicon Graphics (MIPS Technologies).

Agli inizi degli anni Novanta, MIPS Tencologies invade il mercato dei microprocessori grazie al basso prezzo e le ottime prestazioni di calcolo offerte dalla canalizzazione.

Nel 1997 il MIPS supera il numero di processori venduti da Motorola (uno dei leader del mercato mondiale).

Nel 1999 MIPS annuncia la possibilità di acquistare la licenza per due processori base: **MIPS32** a 32 bit e **MIPS64** a 64 bit.

Nascita della SandCraft e sviluppo del processore R7100 (eseguiva istruzioni fuori ordine).

Creazione della SiByte e produzione del modello SB-1250, uno dei primi processori systems-on-a-chip (SOC) ad alte prestazioni basato su architettura MIPS.

Fondazione di Alchemy Semiconductor (in seguito acquisita da AMD), che produce il processore di tipo SOC dal nome Au-1000 che necessita di un basso consumo energetico.

Nella prima metà del XXII secolo l'architettura MIPS trova grossa diffusione nell'ambito dei sistemi embedded, dei device di Windows CE e nei router di Cisco e anche nelle console Nintendo 64, Sony PlayStation, PlayStation 2 e PlayStation Portable.

## 6.1 Elementi Essenziali




Figura 19: Componenti schema MIPS

## 6.2 I registri

I **registri** sono locazioni di memoria in cui ospitare temporaneamente degli operandi/indirizzi/istruzioni.

**REGISTRI TEMPORANEI NON PRESERVANTI:** si azzerano dopo un salto a subroutine.

1 \$t0 \$t1 \$t2 \$t3 \$t4 \$t5 \$t6 \$t7 \$t8 \$t9

**REGISTRI TEMPORANEI PRESERVANTI:** mantengono sempre i valori.

1 \$s0 \$s1 \$s2 \$s3 \$s4 \$s5 \$s6 \$s7 \$s8 \$s9

### REGISTRI TEMPORANEI PER LE SUB ROUTINE:

```
1 $a0 $a1 $a2 $a3 #Parametri di ingresso della sub-routine
2 $v0 $v1          #Risultati della sub-routine
```

### REGISTRI PER I NUMERI REALI (NUMERI IN VIRGOLA MOBILE, floating point)

```
1 $fp0 ----- $fp31
```

## 6.3 ALU

La **ALU** è il modulo nel quale è presente la circuiteria utile per svolgere operazioni logiche – aritmetiche (adder, shifter, comparator...).

Il **MIPS** è dotato di un coprocessore matematico, visto come una unità di I/O con un set di istruzioni specifico, utile per svolgere operazioni aritmetiche con operandi in virgola mobile (espressi in singola e doppia precisione). Questa caratteristica è presente anche nel **simulatore MARS**.

Istruzione	Valore in RAX
<b>movb 100,%RAX</b>	0000000000000010
<b>movw 100,%RAX</b>	00000000000003210
<b>movl 100,%RAX</b>	0000000076543210
<b>movq 100,%RAX</b>	fedcba9876543210

Figura 20: Componenti – ALU e Coprocessore Matematico

## 6.4 Coprocessore Matematico

Il **coprocessore matematico** opera su numeri reali - rappresentati in Virgola Mobile Singola Precisione e Doppia Precisione - siti in memoria oppure numeri interi derivati dal calcolo dell'ALU e stipati nei registri (o in memoria) previa conversione nel formato IEEE754 mediante apposite funzioni di trasformazione.




Figura 21: Coprocessore

## 6.5 La memoria

Il MIPS ha **due memorie distinte**:

- **Memoria Istruzioni**: area nella quale sono stipate le istruzioni afferenti ad un programma, e una serie di informazioni ausiliarie (stack, kernel S.O., ...)
- **Memoria Dati**: area nella quale sono stipati i dati utilizzati dal programma.

## 6.6 Componenti – I/O

I **dispositivi di Ingresso e di Uscita** (Input Output device o I/O device) permettono l'interazione con il mondo esterno. Il MIPS interagisce con molte periferiche (scheda audio, video, terminale video, tastiera).

Finestra di input per l'immissione dei dati da tastiera

```
1 li $v0,5      #servizio di lettura di un intero da tastiera
2 syscall      #chiamata di sistema
3 move $t0,$v0 #spostamento del valore letto da tastiera
4             #residente in $v0 dopo la syscall
```

Finestra di output (mostrata dal simulatore) per la visualizzazione dei risultati.

```
1 move $a0,$t0    #spostamento del valore intero da stampare da $t0 a $a0
2 li $v0,1        #servizio di stampa di un intero
3 syscall         #chiamata di sistema
```

### Esempio 1 (Interazione con i dispositivi di I/O)

```
1 .text
2 .globl main
3 main:
4 li $v0,5        #servizio di lettura di un intero da tastiera
5 syscall         #chiamata di sistema
6 move $t0,$v0    #spostamento del valore letto da tastiera residente
7                #in $v0 dopo la syscall
8 add $t0,$t0,1   #calcolo del valore successivo
9 move $a0,$t0    #spostamento del valore da stampare da $t0 a $a0
10 li $v0,1       #servizio di stampa di un intero
11 syscall        #chiamata di sistema
12 $v0,10
13 syscall
```

## 7 Linguaggi di Programmazione

Un **linguaggio di programmazione** è un linguaggio formale che specifica un insieme di istruzioni le quali sono usate per eseguire un algoritmo e produrre un risultato.

Il primo linguaggio di programmazione della storia è il «linguaggio meccanico» adoperato da Ada Byron **Lovelace** per la programmazione della macchina di Charles Babbage nel 1842, si trattava di una sorta di linguaggio assemblativo in grado di mascherare istruzioni e i comandi binari utili per attivare la macchina (studi analoghi furono condotti precedentemente da Luigi Federico Menabrea).

I sistemi di calcolo automatico degli anni Venti e Trenta del XX secolo impiegano il **linguaggio macchina**, in cui è fondamentale la conoscenza dell'architettura della macchina.

Il **linguaggio macchina** è basato su codici (stringhe binarie), con il significato di istruzioni, operandi e indirizzi ed è utilizzato dall'elaboratore per eseguire programmi.

Dopo la seconda Guerra Mondiale con lo sviluppo dell'informatica si usa il **linguaggio assemblativo** (assembly) il quale introduce una rappresentazione simbolica del linguaggio macchina.

Il **linguaggio assemblativo** prevede una rappresentazione dei codici binari del linguaggio macchina con dei mnemonici: si utilizzano simboli invece di stringhe binarie per rappresentare istruzioni, operandi, indirizzi e registri.

Una **istruzione** di un generico linguaggio assemblativo è strutturata in campi:

- **INDIRIZZO**: l'indirizzo dove è memorizzata l'istruzione
- **ETICHETTA**: un identificatore che individua la locazione di memoria corrente (opzionale)
- **ISTRUZIONE**: l'istruzione da eseguire che prevede **OPCODE**(è un codice che identifica l'istruzione da eseguire) e **MODO DI INDIRIZZAMENTO**(è un codice che esplicita il modo in cui devono essere reperiti i valori con cui si deve operare).
- **COMMENTO**

#### Struttura di una istruzione, esempio:

	INDIRIZZO	ETICHETTA	ISTRUZIONE	COMMENTO
1	100:		li \$t0,0	# inserimento valore 0 in \$t0
2	104:		li \$t1,1	# inserimento valore 1 in \$t1
3	108:		li \$t6,10	# inserimento valore 10 in \$t6
4	112:	salto:		
5	116:		add \$t0,\$t0,\$t1	# somma di \$t1+\$t0 in \$t1
6	120:		bne \$t0,\$t6,salto	# se il contenuto di \$t0 e
7				# diverso dal contenuto di \$t6
8				allora vai a salto
9				

In seguito, si cercò di astrarre la conoscenza della architettura della macchina mediante i **linguaggi ad alto livello**.

I primi a raggiungere una certa popolarità furono il Fortran (1957); il BASIC (1964); il Lisp (1959); l'ALGOL (1960); Simula (1967); il Pascal (1970) e il C (1972).

Nel 1983 vede la luce Smalltalk, il primo linguaggio realmente e completamente ad **oggetti**; poi lo Eiffel (1986), il C++ (1986) e Java (1995).

I linguaggi di programmazione ad alto livello sono caratterizzati dalla presenza di astrazioni che permettono al programmatore di non specificare certi tipi di dettagli implementativi della macchina.

## 7.1 Progettazione di un programma

Come già detto in precedenza, l'esecuzione di un programma è il punto di arrivo di una sequenza di azioni che nella maggior parte dei casi iniziano con la scrittura di un programma in un linguaggio simbolico di alto livello.

Le azioni principali che compongono tale sequenza nel caso in cui si parte da un linguaggio ad alto livello sono quelle che vedono in gioco il compilatore, l'assemblatore il collegatore.

Alcune di queste azioni sono unificate per ridurre il tempo di traduzione, ma concettualmente tutti i programmi passano sempre attraverso le fasi mostrate.

Nel simulatore MARS la memoria è suddivisa in segmenti.

Ogni segmento è utilizzato per un particolare scopo. **Segmenti principali:**

- **Text:** Contiene il codice del programma
- **Data:** Contiene i dati “globali” dei programmi
- **Stack:** Contiene i dati “locali” delle funzioni



Figura 22: **Memoria del simulatore MARS**




Figura 23: **Come funziona un programma**



## 8 Simulatore MARS

MARS è un ambiente di sviluppo interattivo (**IDE**) leggero per la programmazione in linguaggio assembly MIPS, destinato all'uso a livello didattico.

MARS è un simulatore che esegue programmi per le architetture MIPS - R2000/R3000.

Può leggere ed assemblare programmi scritti in linguaggio assembly MIPS. Esso contiene un debugger per poter analizzare il funzionamento dei programmi.

Compito principale di un linguaggio assemblativo è quello di consentire una programmazione immediata.

Un linguaggio assemblativo (tra cui il MARS):

- Utilizza di parole mnemoniche per identificare le istruzioni del linguaggio macchina.
- Aumento del numero di istruzioni disponibili per il programmatore attraverso l'uso di pseudoistruzioni.
- Possibilità di definire macro (gruppo di istruzioni).
- Possibilità di definire etichette (al posto di indirizzi).
- Possibilità di aggiungere commenti

### VANTAGGI E SVANTAGGI

#### Vantaggi:

- Realizzare sistemi real time
- Ottimizzare sezioni critiche dal punto di vista della performance di un programma
- Utilizzare istruzioni particolari del processore altrimenti non utilizzate dai compilatori (ad es., istruzioni MMX)
- Sviluppare il kernel di un sistema operativo, che necessita di istruzioni particolari per gestire la protezione della memoria
- Eliminare vincoli dettati dall'espressività dei costrutti di un linguaggio ad alto livello
- Utilizzare le astrazioni dei linguaggi ad alto livello.

**Svantaggi:**

- Complesso
- Specificare tutti i dettagli implementativi
- Scarsa leggibilità del codice
- Scarsa gestione del codice
- Programmatore è supervisore e super gestore
- Scarsa produttività
- Non portabilità del codice
- Massima efficienza dei compilatori

## 8.1 Le direttive

Le direttive forniscono informazioni aggiuntive utili all'assemblatore per gestire l'organizzazione del codice. Sono identificatori (etichette che iniziano per un carattere alfabetico e sono seguiti da caratteri alfanumerici e il simbolo `_`) che iniziano con un punto.

**Esempi** di direttive per il MARS sono:

- **.text**: indica che le linee successive contengono istruzioni
- **.data**: indica che le linee successive contengono dati
- **.end**: indica la fine del programma
- **.global**: indica funzioni, variabili globali (accessibili da diversi moduli)
- **.macro**: definisce una macro (un insieme di istruzioni sono descritte da una etichetta)

## 8.2 Tipi di Dati

Il MARS gestisce 4 tipi di dati:

- interi con lunghezza ad otto bit (byte); a sedici bit (half); e a 32bit (word);
- reali in singola precisione a 32bit (float) e in doppia precisione a 64bit (double)
- stringhe con terminatore (ascii) e senza terminatore (asciiz)
- spazi di memoria allocabili (space)

### 8.2.1 Direttive – Tipi di dati: definizione

Definizione dei tipi del MARS:

- `.byte b1 , ... , bn` Alloca n quantità a 8 bit (byte) successivi in memoria
- `.half h1, ... , hn` Alloca n quantità a 16 bit (halfword) successive in memoria
- `.word w1, ... , wn` Alloca n quantità a 32 bit (word) successive in memoria
- `.float f1, ... , fn` Alloca n valori a singola precisione (floating point) in locazioni successive
- `.double d1, ... , dn` Alloca n valori a doppia precisione (double point) in locazioni successive di memoria
- `.asciiz str` Alloca la stringa str in memoria, terminata con il valore 0
- `.space n` Alloca n byte, senza inizializzazione

L'impiego degli operandi con diversi tipi avviene come nel seguente esempio:

```
1 .data
2 Val8bit: .byte 127
3 Val16bit: .half 70000
4 Val32bit: .word 5678
5 Array32bit : .word 1000202, 52462, 3876865
6 Stringa: .asciiz "Ciao a tutti"
7 Vettore10byteliberi: .space 10
```

### 8.3 Etichette

Una **etichetta** (specificata da un identificatore ovvero una stringa alfanumerica che inizia per un carattere alfabetico) individua un punto del programma in cui si trova, cioè un indirizzo.

Una etichetta consiste in un identificatore seguito dal simbolo due punti A, ...,Z, a...,z A,...Z,a,...,z,0,...,9\* :

**Esempio:** `main:`, `loop:`, `store:`, `Size:`, `Array:`, `Result:`, ...

L'etichetta può avere una visibilità locale o una visibilità globale.

Le etichette sono locali; l'uso della direttiva `.globl` rende un'etichetta globale.

Una etichetta locale può essere referenziata solo dall'interno del file in cui è definita; una etichetta globale può essere referenziata anche da file diversi da quello in cui è definita

### Esempio:

```
1 .text
2 .globl main
3 main:
4 lw $a0, Size
5 li $a1, 0
6 li $a2, 0
7 li $t2, 4
8 loop:
9 mul $t1, $a1, $t2
10 lw $a3, Array($t1)
11 add $a2, $a2, $a3
12 add $a1, $a1, 1
13 beq $a1, $a0, store
14 j loop
15 store:
16 sw $a2, Result
17 .end
18
19 .data
20 Array: .word 1, 2, 3, 4, 5
21 Size: .word 4
22 Store: .space 4
23 Result: .word 0
```

Una etichetta individua anche una locazione di memoria nella quale sono stipati gli operandi

## 8.4 I registri

I registri contengono dati o indirizzi e sono suddivisi in:

- **registri generali:** possono essere utilizzati in qualunque istruzione, a scelta del programmatore (sebbene esistano delle convenzioni)
- **registri speciali:** hanno istruzioni dedicate per essere utilizzati. Esistono istruzioni speciali per gestire i registri speciali: Istruzioni “Branch” e “Jump” per il PC. Istruzioni mthi, mtlo, mfhi, mflo per LO ed HI.

Nome reale	Alias	Significato
\$0	\$zero	Valore fisso a 0
\$1	\$at	Riservato
\$2-\$3	\$v0-\$v1	Risultati di una funzione
\$4-\$7	\$a0-\$a3	Argomenti di una funzione
\$8-\$15	\$t0-\$t7	Temporanei (non preservati fra chiamate di funzioni)
\$16-\$23	\$s0-\$s7	Temporanei (preservati fra le chiamate di funzioni)
\$24-\$25	\$t8-\$t9	Temporanei (non preservati fra chiamate di funzioni)
\$26-\$27	\$k0-\$k1	Riservate per OS kernel
\$28	\$gp	Pointer to global area
\$29	\$sp	Stack pointer
\$30	\$fp	Frame pointer
\$31	\$ra	Return address

Figura 24: I registri

I **registri speciali**: hanno istruzioni dedicate per essere utilizzati

Registro Speciale	Significato
PC	<i>Program counter</i>
HI	<i>Risultato di una moltiplicazione, parte più significativa</i>
LO	<i>Risultato di una moltiplicazione, parte meno significativa</i>
SP	<i>Stack Pointer</i>
RA	<i>Indirizzo di ritorno (usato per memorizzare il valore del PC dopo la chiamata di sub-routine)</i>

Figura 25: Enter Caption

## 8.5 Istruzioni

Una **istruzione** inizia con una parola riservata (keyword) che corrisponde all'OPCODE e continua a seconda della sua sintassi. Esempio: `bne reg1, reg2, address` (branch if not equal).

Ad ogni istruzione del linguaggio macchina MIPS corrisponde una istruzione del linguaggio assembly.

### 8.5.1 Pseudo- Istruzioni

Una pseudoistruzione è una istruzione fornita dall'assemblatore ma non direttamente implementata.

Esempio:

```
1 blt reg1, reg2, address (branch if less than)
```

Diventa:

```
1 slt $at, reg1, reg2 (set less than) bne $at, $zero, address (branch if
  not equal)
```

In pratica una pseudo-istruzione consta di due o più istruzioni.

### 8.5.2 Commenti

I commenti sono utili per comprendere i singoli passi o l'intero programma (furono un punto di svolta per la programmazione). I commenti non sono inclusi nel modulo oggetto.

**Sintassi:**

```
1 #Commento
```

## 9 Architettura funzionale: le istruzioni

Una **istruzione** è una stringa binaria che indica all'elaboratore elettronico dei compiti da svolgere. Una istruzione è suddivisa in sottostringhe denominate campi. La suddivisione in campi individua il formato dell'istruzione.

Ricordiamo che i campi principali di un'istruzione sono:

- Il **codice operativo** (o *OPCODE*), che specifica il tipo di operazione da eseguire (addizione, trasferimento dati, ...).
- L'**operando**, che indica il dato su cui devono essere effettuate le operazioni indicate dal codice operativo. L'operando può essere un valore numerico (come avviene nell'indirizzamento immediato) o, come spesso accade, si ha un riferimento: cioè, un indirizzo di memoria in cui è immagazzinato un operando (indirizzamento diretto) o una etichetta che specifica un registro.

Il **formato a lunghezza fissa** prevede un insieme di istruzioni (instruction set) con una dimensione predefinita (una sottoclasse di questa sono le istruzioni a referenziamento implicito, cioè quelle dotate di solo opcode).

In alternativa, un set di istruzioni può avere una **lunghezza variabile**: in relazione al tipo di istruzione cambia la dimensione. Un'istruzione a lunghezza variabile di solito ha i bit in eccesso – cioè non rappresentabili nella parola - ospitati nella parola successiva (richiede più accessi in memoria).

I processori intel X86 hanno un formato a lunghezza variabile. Dopo l'opcode ci sono dei campi che specificano quanti bit appartengono al campo **MODE**.

Istruzione	Valore in RAX
<b>movb 100,%RAX</b>	0000000000000010
<b>movw 100,%RAX</b>	0000000000003210
<b>movl 100,%RAX</b>	0000000076543210
<b>movq 100,%RAX</b>	fedcba9876543210

Il MIPS ha un formato a lunghezza fissa a 32 bit. Qualora si usi un indirizzamento assoluto (o immediato) in cui il riferimento (o l'operando) richieda più di 16bit l'istruzione è suddivisa in due istruzioni elementari che consentono il riempimento dell'operando/indirizzo in un registro.


Le istruzioni sono eseguite quando sono scritte in **linguaggio macchina** (nei primi elaboratori esisteva solo questo tipo di linguaggio).

## 9.1 Il linguaggio assemblativo

Il programmatore ricorre ad una rappresentazione simbolica delle istruzioni, utilizzando codici mnemonici che possono essere interpretati in maniera più comoda rispetto alle sequenze binarie: **istruzioni assembly**.

La sintassi di una istruzione assembly è costituita da:

- un indirizzo, dove risiede l'istruzione in memoria (spesso omesso, perché impostato dall'assemblatore).
- un'etichetta (opzionale).
- un'istruzione composta da: **codice mnemonico** che descrive l'istruzione con pochi caratteri e il **modo di indirizzamento** cioè i dati su cui deve operare o il luogo dove essi risiedono.
- i commenti, indispensabili per la comprensione del codice.



Il legame che intercorre tra **istruzione macchina** e **istruzione assembly** è di uno a uno, nel senso che ad ogni istruzione macchina corrisponde una ed una sola istruzione assembly. Per comodità molti linguaggi assembly utilizzano delle pseudoistruzioni ovvero delle istruzioni che sono composte da una o più istruzione assembly elementare.

### 9.1.1 Le macro

Un linguaggio assembly consente di definire delle **macro**: una macro sostituisce una serie di istruzioni. Ogni volta che si richiama la macro l'assemblatore riscrive le istruzioni definite nella macro.

Prima della fase di assemblaggio a doppia passata si effettua un pre-assemblaggio dove accadono queste operazioni: si risolvono le macro, le pseudo istruzioni, eventuali file esterni e si inizializzano le direttive.

### 9.1.2 Esecuzione istruzioni logiche aritmetiche e codici

Ad ogni tempo, dettato dal **clock**, l'elaboratore esegue una istruzione. Ogni istruzione logico-aritmetica, produce dei bit, definiti **flags** (codici di condizione, o condition code), che saranno implicitamente memorizzati nel registro di stato (PSW, processor status word, o STATUS register). I **Condition Codes** svolgono un ruolo fondamentale per le istruzioni di salto condizionato.



I principali flags sono:

- **C - Carry:** Individua il trabocco ed è impostato ad 1 se l'ultima operazione effettuata dall'ALU ha prodotto un riporto (addizione) o un prestito (sottrazione) a sinistra del bit più significativo del risultato, 0 altrimenti.
- **N - Negative:** impostato ad 1 se l'ultima operazione effettuata dall'ALU ha prodotto un risultato negativo, 0 altrimenti. Ovvero Negative è una copia del bit più significativo del risultato.
- **Z - Zero:** impostato ad 1 se l'ultima operazione effettuata dall'ALU è nulla, 0 altrimenti.
- **W - Overflow:** impostato ad 1 se l'ultima operazione effettuata dall'ALU ha superato la capacità di rappresentazione data dalla lunghezza della parola, 0 altrimenti.
- **P - Parity:** impostato ad 1 se l'ultima operazione effettuata dall'ALU ha dato un risultato con un numero pari di 1; 0 altrimenti.




Figura 26: Codici condizione

## 9.2 Le classi di Istruzioni

Possiamo riassumerle in:

1. istruzione di spostamento dati
2. istruzioni logico ed aritmetiche
3. istruzioni di salto: condizionato, non condizionato, a funzione (o subroutine), trap
4. istruzione di controllo macchina

### 9.2.1 ISTRUZIONI DI SPOSTAMENTO

Le **istruzioni per lo spostamento** dei dati servono a ricopiare un dato da una sorgente ad una destinazione e cioè da: memoria a registro, registro a memoria, registro a registro, memoria a memoria.

Le istruzioni di spostamento possono interessare la CPU e la Memoria (LOAD, STORE, PUSH e POP) o solamente i registri nella CPU (MOVE). Il contenuto della destinazione non si modifica rispetto alla sorgente.

CODICE	OPERANDI	Commento
LOAD	<Sorgente><Destinazione>	Legge l'operando dalla sorgente (memoria) e lo copia nella destinazione (tipicamente un registro)
STORE	<Sorgente><Destinazione>	Legge l'operando dalla sorgente (tipicamente un registro) e lo copia nella destinazione (una cella di memoria esplicitata)
MOVE	<Sorgente><Destinazione>	Sposta il contenuto di un registro Sorgente ad un registro Destinazione
PUSH	<Sorgente>	Sposta un operando da una Sorgente( un registro o una cella in memoria) in cima allo stack/pila  Equivale a STORE sorg,-(\$SP)
POP	<Destinazione>	Sposta un operando dalla cima dello stack/pila in una Destinazione (un registro o una cella in memoria)  Equivale a LOAD (\$SP)+,dest

## 9.2.2 ISTRUZIONI LOGICHE-ARITMETICHE

**Istruzioni aritmetiche:** consentono di effettuare le operazioni su numeri interi binari rappresentati in complemento a due (in alcuni casi le ALU possono svolgere operazioni anche con numeri in virgola mobile, ma spesso queste operazioni sono demandate ad una unità di calcolo – il coprocessore matematico - che è visto come un dispositivo di I/O). Le funzioni di base offerte dalla ALU sono il complemento, la comparazione e l'addizione; operazioni come la moltiplicazione o la divisione e la sottrazione possono essere ricavati sfruttando algoritmi che impiegano le operazioni elementari sopra citate. Le istruzioni aritmetiche sono eseguite dall'ALU la quale produce due linee di uscita: **il risultato dell'operazione** e un vettore di bit, o **flags** (condition code), che viene implicitamente caricato nello Status Register.

CODICE	OPERANDI	Commento
<b>ADD</b>	<Destinazione><Sorgente><Sorgente>	Legge gli operandi dalla sorgente (memoria/registri), effettua la somma ed il risultato è trasferito nella destinazione (tipicamente un registro).
<b>CMP</b>	<Destinazione><Sorgente><Sorgente>	Legge gli operandi dalla sorgente (memoria/registri), effettua la comparazione ed il risultato è trasferito nella destinazione (tipicamente un registro)
<b>NEG</b>	<Destinazione><Sorgente>	Legge l'operando dalla sorgente (memoria/registro), effettua la negazione ed il risultato è trasferito nella destinazione (tipicamente un registro)

**Istruzioni logiche:** Le operazioni logiche permettono l'esecuzione delle più importanti operazioni definite nell'algebra booleana su stringhe binarie. Come per le operazioni aritmetiche, anche in questo caso, le operazioni avvengono per tutti i bit in posizione corrispondente. La sintassi è simile alle istruzioni aritmetiche e l'operando sorgente può essere in una locazione di memoria, in un registro, o un dato costante (residente dopo l'istruzione); mentre l'operando destinazione è di solito un registro. Anche in questo caso i passi elementari che costituiscono la fase di decodifica ed esecuzione sono analoghi per tutte le istruzioni. Le istruzioni logiche permettono di modificare alcuni bit di un registro, di esaminare il loro valore o di settarli tutti a 0 o 1.

CODICE	OPERANDI	Commento
<b>AND</b>	Registro <Sorgente>, <Sorgente>	Legge gli operandi dalla sorgente (memoria/registri) ed effettua l'AND riportando il risultato in un registro
<b>OR</b>	Registro <Sorgente>, <Sorgente>	Legge gli operandi dalla sorgente (memoria/registri) ed effettua l'OR riportando il risultato in un registro
<b>XOR</b>	Registro <Sorgente>, <Sorgente>	Legge gli operandi dalla sorgente (memoria/registri) ed effettua l'XOR riportando il risultato in un registro
<b>NOT</b>	Registro <Sorgente>	Legge l'operando dalla sorgente (memoria/registri) ed effettua l'NOT riportando il risultato in un registro

**Le istruzioni di rotazione e shift:** operano su un solo dato posto in un registro. Queste istruzioni cambiano l'ordine dei bit nel registro ed hanno un significato:

- **logico:** per effettuare lo scorrimento dei bit del registro nella direzione e nel numero di posizioni specificati. Il bit C (carry o trabocco) dello Status Register riceve l'ultimo bit che fuoriesce dal registro;
- **aritmetico:** è opportuno ricordare che uno shift a destra equivale a dividere l'operando per  $2^k$  (con  $k$  il numero di posizioni scorse), mentre uno scorrimento verso sinistra equivale a moltiplicare l'operando per  $2^k$  (con  $k$  il numero di posizioni scorse)

CODICE	OPERANDI	Commento
SL	Registro, k	Shift a sinistra di k posti del registro
SR	Registro, k	Shift a destra di k posti del registro
ROL	Registro, k	Ruota a sinistra di k posti del registro
ROR	Registro, k	Ruota a destra di k posti del registro

**Istruzioni logico-aritmetiche MIPS:** prevedono un OPCODE comune 000000 che individua la classe e poi una sottodivisione negli ultimi 6 bit che specifica il tipo di funzione.




Figura 27: Enter Caption

Esistono inoltre istruzioni, con **referenziamento implicito**, che consentono di operare sui singoli bit del Registro di Stato.

CODICE	Commento	CODICE	Commento
CLRC	Imposta a 0 il flag C	SETC	Imposta a 1 il flag C
CLRN	Imposta a 0 il flag N	SETN	Imposta a 1 il flag N
CLRZ	Imposta a 0 il flag Z	SETZ	Imposta a 1 il flag Z
CLRW	Imposta a 0 il flag W	SETW	Imposta a 1 il flag W

### 9.2.3 ISTRUZIONI DI SALTO

Le istruzioni di salto individuano una classe particolare in quanto non agiscono direttamente sui dati, ma sono utilizzate per modificare l'ordine sequenziale di esecuzione delle istruzioni del programma stesso o uno esterno.

Le istruzioni di salto si dividono in:

- salto all'interno dello stesso programma. **Condizionato**: il salto viene eseguito in base ad una certa condizione fissata dal programmatore (Branch). **Incondizionato**: il salto viene sempre eseguito (Jump).
- salto ad un altro programma: salto a subroutine (salto a sottoprogramma)
- trap (o interruzioni software)

Le **istruzioni di salto** sono fondamentali perché rompono la sequenzialità offrendo la possibilità di effettuare scelte, cioè, prendere decisioni e perché consentono di eseguire più volte una parte di programma (es.: costrutto IF; ciclo while).

CODICE	OPERANDI	Commento
BEQZ	<Sorg1>, Indirizzo	Se l'operando contenuto in una sorgente (registro/memoria) è uguale a zero salta all'indirizzo specificato
BGT	<Sorg1>,<Sorg2>,Indirizzo	Legge gli operandi dalla sorgente (memoria/registri) e salta all'indirizzo se Sorg1 è maggiore della Sorg2
BLT	<Sorg1>,<Sorg2>,Indirizzo	Legge gli operandi dalla sorgente (memoria/registri) e salta all'indirizzo se Sorg1 è minore della Sorg2
J	Indirizzo	Salto incondizionato all'indirizzo specificato

L'**istruzione di salto a subroutine** (o chiamata a funzione) permette di saltare da un programma (il programma principale) ad un sottoprogramma, di eseguirlo e di tornare alla istruzione immediatamente successiva a quella di chiamata. L'utilizzo di subroutine è utile quando un determinato insieme di istruzioni deve essere eseguito più volte e per avere un codice più chiaro e compatto. Inoltre, le subroutine possono essere realizzate da terzi, essere scambiate e modificate ai propri fini.

CODICE	OPERANDI	Commento
<b>JSR</b>	Indirizzo	Salva il valore del PC incrementato nello Stack e salta all'indirizzo specificato che individua l'inizio del sottoprogramma
<b>RET</b>		Ritorna al programma principale ripristinando il valore del PC recuperato nello stack

Molto spesso però i **sottoprogrammi possono a loro volta chiamare altri programmi** e così via. Può avverarsi, cioè, un **annidamento** di subroutine (nested subroutine). In questo caso è fondamentale salvare i diversi indirizzi di ritorno.

La **gestione di funzioni ricorsive** o l'annidamento di funzioni avviene grazie all'utilizzo della **pila** (stack o canasta). Lo stack è una zona di memoria riservata per il passaggio di parametri e la memorizzazione di informazioni gestita nella modalità LIFO (Last in First Out): ovvero l'ultimo elemento immesso nella pila è anche il primo ad uscire.

### 9.3 Istruzioni I/O

Per interagire con i dispositivi di I/O si può ricorrere ad un set di istruzioni dedicato (IO canonico) o riservare un'area di memoria agli scambi con i dispositivi di I/O ed operare con le istruzioni della macchina (IO programmato).

Le **istruzioni di comando** (o istruzioni di controllo macchina) non operano né sui dati né sui registri né interessano il contatore di programma, ma intervengono direttamente sullo stato della CPU. Le istruzioni di comando sono caratteristiche di ogni CPU: il loro numero può variare da poche unità, per macchine semplici, a decine per macchine complesse.

CODICE	Commento
<b>HALT</b>	Interruzione di sistema
<b>NOP</b>	Nessuna operazione. <i>È utile per il Delay Slot del pipeling</i>
<b>BREAK</b>	Interruzione di programma

## 9.4 Esempio Pratico

Realizzazione di un elaboratore che svolga la sola funzione dell'elevamento a potenza di un numero (con esponente $>0$ ) e che utilizza istruzioni a dimensione fissa es.:  $2^3 = 8$ ,  $3^3 = 27$ ,  $5^2 = 25$ .

Realizzazione di un elaboratore che svolga la sola funzione dell'elevamento a potenza di un numero (con esponente $>0$ ) e che utilizza istruzioni a dimensione fissa.

Possibile implementazione:

```
1      LOAD $R0 , BASE
2      LOAD $R1 ,ESPONENTE
3      LOAD $R2 , UNO
4      LOAD $R3 ,MENOUNO
5  CICLO:
6      BEQZ $R1 ,FINE
7      MUL $R2 , $R2 , $R0
8      ADD $R1 , $R1 , $R3
9      JUMP CICLO
10     FINE:
11     STORE $R2 , RISULTATO
```

Di cosa si ha bisogno:

- 4 registri enumerati da R0 a R3
- Una ALU che faccia 4 operazioni: moltiplicazione, somma, salto condizionato al valore zero, salto incondizionato
- Istruzioni di caricamento e archiviazione dati in memoria
- Spazio in memoria per archiviare i dati e gli operandi
- Numero di istruzioni: 6
- Registri: 4 (+ 1 di ausilio alla macchina trasparente al programmatore settato a 0 e non modificabile)

**Domanda:** quanto deve essere lunga la parola per indirizzare almeno 255 locazioni di memoria (126 per ospitare il programma e 127 per ospitare i dati)?