Libreria LPC845

Generado por Doxygen 1.8.13

## Índice general

1	Pag	ina prin	cipal de la	a documentacion	1
	1.1	Introdu	uccion		1
2	Indi	ce de m	ódulos		3
	2.1	Módulo	os		3
3	Índi	ce de es	structura	de datos	5
	3.1	Estruc	tura de da	tos	5
4	Indi	ce de ar	chivos		7
	4.1	Lista d	le archivos		7
5	Doc	umenta	ción de m	iódulos	11
	5.1	ADC .			11
		5.1.1	Descripo	ión detallada	11
		5.1.2	Docume	ntación de las estructuras de datos	13
			5.1.2.1	struct hal_adc_sequence_result_t	13
		5.1.3	Docume	ntación de las enumeraciones	14
			5.1.3.1	hal_adc_clock_source_en	14
			5.1.3.2	hal_adc_low_power_mode_en	14
			5.1.3.3	hal_adc_sequence_sel_en	14
			5.1.3.4	hal_adc_trigger_sel_en	15
			5.1.3.5	hal_adc_trigger_pol_sel_en	15
			5.1.3.6	hal_adc_sync_sel_en	15
			5.1.3.7	hal_adc_interrupt_mode_en	16
			5.1.3.8	hal_adc_result_channel_en	16
			5.1.3.9	hal_adc_sequence_result_en	16
		5.1.4	Docume	ntación de las funciones	17
			5.1.4.1	hal_adc_init_async_mode()	17
			5.1.4.2	hal_adc_init_sync_mode()	17
			5.1.4.3	hal_adc_config_sequence()	18
			5.1.4.4	hal_adc_enable_sequence()	18
			5.1.4.5	hal_adc_start_sequence()	19
			5.1.4.6	hal_adc_get_sequence_result()	19

II ÍNDICE GENERAL

6	Doc	umentación de las estructuras de datos 21					
	6.1	Refere	ncia de la Estructura CTIMER_CC_config_t	21			
	6.2	Referencia de la Estructura CTIMER_MR_config_t					
	6.3	Refere	ncia de la Estructura hal_adc_sequence_config_t	21			
		6.3.1	Descripción detallada	22			
		6.3.2	Documentación de los campos	22			
			6.3.2.1 channels	22			
			6.3.2.2 trigger	22			
			6.3.2.3 trigger_pol	22			
			6.3.2.4 sync_bypass	23			
			6.3.2.5 mode	23			
			6.3.2.6 single_step	23			
			6.3.2.7 low_priority	23			
			6.3.2.8 callback	23			
	6.4	Refere	ncia de la Estructura hal_ctimer_match_config_t	23			
	6.5	Refere	ncia de la Estructura hal_ctimer_pwm_channel_config_t	24			
	6.6	Refere	ncia de la Estructura hal_ctimer_pwm_config_t	24			
	6.7	Refere	ncia de la Estructura hal_pinint_config_t	24			
	6.8	Refere	ncia de la Estructura hal_spi_master_mode_config_t	25			
	6.9	Refere	ncia de la Estructura hal_uart_config_t	25			
	6.10	Refere	ncia de la Estructura IOCON_per_t	26			
		6.10.1	Documentación de los campos	27			
			6.10.1.1 PIO0_17	27			
			6.10.1.2 PIO0_13	27			
			6.10.1.3 PIO0_12	28			
			6.10.1.4 PIO0_5	28			
			6.10.1.5 PIOO_4	28			
			6.10.1.6 PIOO_3	28			
			6.10.1.7 PIOO_2	28			
			6.10.1.8 PIOO_11	28			

ÍNDICE GENERAL III

6.10.1.9 PIOO_10	8
6.10.1.9 PIO0_10	8
6.10.1.11 PIO0_15	9
6.10.1.12 PIO0_1	9
6.10.1.13 _RESERVED_1	9
6.10.1.14 PIO0_9	9
6.10.1.15 PIO0_8	9
6.10.1.16 PIO0_7	9
6.10.1.17 PIO0_6	9
6.10.1.18 PIO0_0	9
6.10.1.19 PIO0_14	0
6.10.1.20 _RESERVED_2	0
6.10.1.21 PIO0_28	0
6.10.1.22 PIO0_27	0
6.10.1.23 PIO0_26	0
6.10.1.24 PIO0_25	0
6.10.1.25 PIO0_24	0
6.10.1.26 PIO0_23	0
6.10.1.27 PIO0_22	1
6.10.1.28 PIO0_21	1
6.10.1.29 PIO0_20	1
6.10.1.30 PIO0_19	1
6.10.1.31 PIO0_18	1
6.10.1.32 PIO1_8	1
6.10.1.33 PIO1_9	1
6.10.1.34 PIO1_12	1
6.10.1.35 PIO1_13	2
6.10.1.36 PIO0_31	2
6.10.1.37 PIO1_0	2
6.10.1.38 PIO1_1	2

ÍNDICE GENERAL

	6.10.1.39 PIO1_2	. 32
	6.10.1.40 PIO1_14	. 32
	6.10.1.41 PIO1_15	. 32
	6.10.1.42 PIO1_3	. 32
	6.10.1.43 PIO1_4	. 33
	6.10.1.44 PIO1_5	. 33
	6.10.1.45 PIO1_16	. 33
	6.10.1.46 PIO1_17	. 33
	6.10.1.47 PIO1_6	. 33
	6.10.1.48 PIO1_18	. 33
	6.10.1.49 PIO1_19	. 33
	6.10.1.50 PIO1_7	. 33
	6.10.1.51 PIO0_29	. 34
	6.10.1.52 PIO0_30	. 34
	6.10.1.53 PIO1_20	. 34
	6.10.1.54 PIO1_21	. 34
	6.10.1.55 PIO1_11	. 34
	6.10.1.56 PIO1_10	. 34
6.11 Refere	encia de la Estructura IOCON_PIO_reg_t	. 34
6.11.1	Documentación de los campos	. 35
	6.11.1.1pad0	. 35
	6.11.1.2 MODE	. 35
	6.11.1.3 HYS	. 35
	6.11.1.4 INV	. 35
	6.11.1.5 I2CMODE	. 35
	6.11.1.6pad1	. 35
	6.11.1.7 OD	. 35
	6.11.1.8 S_MODE	. 36
	6.11.1.9 CLK_DIV	. 36
	6.11.1.10 DACMODE	. 36
	6.11.1.11pad2	. 36

ÍNDICE GENERAL

7	Doc	umenta	ción de archivos	37
	7.1	Refere	encia del Archivo includes/hal/HAL_ADC.h	37
		7.1.1	Descripción detallada	39
	7.2	Refere	encia del Archivo includes/hal/HAL_CTIMER.h	39
		7.2.1	Descripción detallada	40
		7.2.2	Documentación de las funciones	41
			7.2.2.1 hal_ctimer_timer_mode_init()	41
			7.2.2.2 hal_ctimer_timer_mode_config_match()	41
			7.2.2.3 hal_ctimer_pwm_mode_init()	41
			7.2.2.4 hal_ctimer_pwm_mode_set_period()	42
			7.2.2.5 hal_ctimer_pwm_mode_config_channel()	42
	7.3	Refere	encia del Archivo includes/hal/HAL_DAC.h	42
		7.3.1	Descripción detallada	43
		7.3.2	Documentación de las estructuras de datos	43
			7.3.2.1 struct hal_dac_ctrl_config_t	43
		7.3.3	Documentación de las funciones	43
			7.3.3.1 hal_dac_init()	43
	7.4	Refere	encia del Archivo includes/hal/HAL_GPIO.h	44
		7.4.1	Descripción detallada	45
		7.4.2	Documentación de las funciones	46
			7.4.2.1 hal_gpio_init()	46
			7.4.2.2 hal_gpio_set_dir()	46
			7.4.2.3 hal_gpio_set_pin()	46
			7.4.2.4 hal_gpio_clear_pin()	47
			7.4.2.5 hal_gpio_toggle_pin()	47
			7.4.2.6 hal_gpio_read_pin()	47
	7.5	Refere	encia del Archivo includes/hal/HAL_IOCON.h	47
		7.5.1	Descripción detallada	49
		7.5.2	Documentación de las estructuras de datos	49
			7.5.2.1 struct hal_iocon_config_t	49

VI ÍNDICE GENERAL

	7.5.3	Docume	ntación de las funciones	50
		7.5.3.1	hal_iocon_config_io()	50
7.6	Refere	ncia del A	archivo includes/hal/HAL_PININT.h	50
	7.6.1	Descripo	sión detallada	51
	7.6.2	Docume	ntación de las funciones	52
		7.6.2.1	hal_pinint_configure_pin_interrupt()	52
		7.6.2.2	hal_pinint_register_callback()	52
7.7	Refere	ncia del A	archivo includes/hal/HAL_SPI.h	52
	7.7.1	Descripo	ción detallada	54
	7.7.2	Docume	ntación de las estructuras de datos	54
		7.7.2.1	struct hal_spi_master_mode_tx_config_t	54
		7.7.2.2	struct hal_spi_master_mode_tx_data_t	55
	7.7.3	Docume	ntación de las funciones	55
		7.7.3.1	hal_spi_master_mode_init()	55
		7.7.3.2	hal_spi_master_mode_rx_data()	55
		7.7.3.3	hal_spi_master_mode_config_tx()	56
		7.7.3.4	hal_spi_master_mode_tx_data()	56
		7.7.3.5	hal_spi_master_mode_register_tx_callback()	56
		7.7.3.6	hal_spi_master_mode_register_rx_callback()	57
7.8	Refere	ncia del A	archivo includes/hal/HAL_SYSCON.h	57
	7.8.1	Descripo	ción detallada	59
	7.8.2	Docume	ntación de las funciones	59
		7.8.2.1	hal_syscon_get_system_clock()	59
		7.8.2.2	hal_syscon_get_fro_clock()	59
		7.8.2.3	hal_syscon_config_external_crystal()	59
		7.8.2.4	hal_syscon_config_fro_direct()	60
		7.8.2.5	hal_syscon_config_clkout()	60
		7.8.2.6	hal_syscon_config_frg()	60
		7.8.2.7	hal_syscon_set_peripheral_clock_source()	62
		7.8.2.8	hal_syscon_get_peripheral_clock()	62

ÍNDICE GENERAL VII

		7.8.2.9	hal_syscon_set_iocon_glitch_divider()	62
		7.8.2.10	hal_syscon_config_pll()	63
		7.8.2.11	hal_syscon_get_pll_clock()	63
7.9	Refere	ncia del Ar	rchivo includes/hal/HAL_SYSTICK.h	63
	7.9.1	Descripci	ón detallada	64
	7.9.2	Documer	ntación de las funciones	64
		7.9.2.1	hal_systick_init()	64
		7.9.2.2	hal_systick_update_callback()	65
7.10	Refere	ncia del Ar	rchivo includes/hal/HAL_UART.h	65
	7.10.1	Descripci	ón detallada	67
	7.10.2	Documer	ntación de las funciones	67
		7.10.2.1	hal_uart_init()	67
		7.10.2.2	hal_uart_tx_byte()	67
		7.10.2.3	hal_uart_rx_byte()	68
		7.10.2.4	hal_uart_register_tx_callback()	68
		7.10.2.5	hal_uart_register_rx_callback()	68
7.11	Refere	ncia del Ar	rchivo includes/hal/HAL_WKT.h	69
	7.11.1	Descripci	ón detallada	70
	7.11.2	Documer	ntación de las funciones	70
		7.11.2.1	hal_wkt_init()	70
		7.11.2.2	hal_wkt_register_callback()	70
7.12	Refere	ncia del Ar	rchivo includes/hpl/HPL_ADC.h	71
	7.12.1	Descripci	ón detallada	73
	7.12.2	Documer	ntación de las estructuras de datos	74
		7.12.2.1	struct ADC_global_data_t	74
		7.12.2.2	struct ADC_channel_data_t	74
	7.12.3	Documer	ntación de las funciones	74
		7.12.3.1	ADC_control_config()	74
		7.12.3.2	ADC_sequence_config_channels()	75
		7.12.3.3	ADC_sequence_get_channels()	75

VIII ÍNDICE GENERAL

	1	7.12.3.4	ADC_sequence_config_trigger()	/5
	7	7.12.3.5	ADC_sequence_config_trigger_pol()	76
	7	7.12.3.6	ADC_sequence_config_sync()	76
	7	7.12.3.7	ADC_sequence_set_start()	76
	7	7.12.3.8	ADC_sequence_set_burst()	76
	7	7.12.3.9	ADC_sequence_clear_burst()	77
	7	7.12.3.10	ADC_sequence_set_singlestep()	77
	7	7.12.3.11	ADC_sequence_clear_singlestep()	77
	7	7.12.3.12	ADC_sequence_config_interrupt_mode()	78
	7	7.12.3.13	ADC_sequence_get_mode()	78
	7	7.12.3.14	ADC_sequence_enable()	78
	7	7.12.3.15	ADC_sequence_disable()	78
	7	7.12.3.16	ADC_set_compare_low_threshold()	79
	7	7.12.3.17	ADC_set_compare_high_threshold()	79
	7	7.12.3.18	ADC_set_channel_threshold()	79
	7	7.12.3.19	ADC_enable_sequence_interrupt()	80
	7	7.12.3.20	ADC_disable_sequence_interrupt()	80
	7	7.12.3.21	ADC_enable_threshold_interrupt()	80
	7	7.12.3.22	ADC_disable_threshold_interrupt()	81
	7	7.12.3.23	ADC_get_global_data()	81
	7	7.12.3.24	ADC_get_channel_data()	81
	7	7.12.3.25	ADC_set_vrange()	82
	7	7.12.3.26	ADC_hardware_calib()	82
	7.13 Reference	cia del Arc	chivo includes/hpl/HPL_CTIMER.h	82
	7.13.1	Descripció	ón detallada	85
	7.13.2	Document	tación de las estructuras de datos	85
	7	7.13.2.1	struct CTIMER_CTCR_config_t	85
	7	7.13.2.2	struct CTIMER_EMR_config_t	86
	7.13.3	Document	tación de las funciones	86
	7	7.13.3.1	CTIMER_get_match_irq_flag()	86
_				

ÍNDICE GENERAL IX

7.13.3.2 CTIMER_get_capture_irq_flag()	86
7.13.3.3 CTIMER_clear_match_irq_flag()	87
7.13.3.4 CTIMER_clear_capture_irq_flag()	87
7.13.3.5 CTIMER_write_counter()	87
7.13.3.6 CTIMER_read_counter()	87
7.13.3.7 CTIMER_write_prescaler()	88
7.13.3.8 CTIMER_read_prescaler()	88
7.13.3.9 CTIMER_enable_interrupt_on_match()	88
7.13.3.10 CTIMER_disable_interrupt_on_match()	89
7.13.3.11 CTIMER_enable_reset_on_match()	89
7.13.3.12 CTIMER_disable_reset_on_match()	89
7.13.3.13 CTIMER_enable_stop_on_match()	89
7.13.3.14 CTIMER_disable_stop_on_match()	90
7.13.3.15 CTIMER_enable_reload_on_match()	90
7.13.3.16 CTIMER_disable_reload_on_match()	90
7.13.3.17 CTIMER_write_match_value()	91
7.13.3.18 CTIMER_read_match_value()	91
7.13.3.19 CTIMER_enable_rising_edge_capture()	91
7.13.3.20 CTIMER_disable_rising_edge_capture()	91
7.13.3.21 CTIMER_enable_falling_edge_capture()	92
7.13.3.22 CTIMER_disable_falling_edge_capture()	92
7.13.3.23 CTIMER_enable_interrupt_on_capture()	92
7.13.3.24 CTIMER_disable_interrupt_on_capture()	93
7.13.3.25 CTIMER_read_capture_value()	93
7.13.3.26 CTIMER_read_match_status()	93
7.13.3.27 CTIMER_config_external_match()	94
7.13.3.28 CTIMER_config_counter_timer_mode()	94
7.13.3.29 CTIMER_config_counter_input()	94
7.13.3.30 CTIMER_config_capture_reset()	94
7.13.3.31 CTIMER_enable_pwm()	95

X ÍNDICE GENERAL

	7.13.3.32 CTIMER_disable_pwm()	95
	7.13.3.33 CTIMER_write_shadow_register()	95
7.14 Referen	ncia del Archivo includes/hpl/HPL_DAC.h	96
7.14.1	Descripción detallada	97
7.14.2	Documentación de las funciones	97
	7.14.2.1 DAC_write()	97
	7.14.2.2 DAC_config_settling_time()	97
	7.14.2.3 DAC_enable_DMA_request()	98
	7.14.2.4 DAC_disable_DMA_request()	98
	7.14.2.5 DAC_enable_double_buffer()	98
	7.14.2.6 DAC_disable_double_buffer()	99
	7.14.2.7 DAC_enable_timer()	99
	7.14.2.8 DAC_disable_timer()	99
	7.14.2.9 DAC_enable_DMA()	99
	7.14.2.10 DAC_disable_DMA()	)0
	7.14.2.11 DAC_write_reaload_value()	)0
7.15 Referen	ncia del Archivo includes/hpl/HPL_GPIO.h	)0
7.15.1	Descripción detallada	)3
7.15.2	Documentación de las funciones	)3
	7.15.2.1 GPIO_read_port_byte()	)3
	7.15.2.2 GPIO_write_port_byte()	)3
	7.15.2.3 GPIO_read_port_word()	)4
	7.15.2.4 GPIO_write_port_word()	)4
	7.15.2.5 GPIO_read_dir()	)4
	7.15.2.6 GPIO_write_dir()	)5
	7.15.2.7 GPIO_read_mask()	)5
	7.15.2.8 GPIO_write_mask()	)5
	7.15.2.9 GPIO_read_portpin()	)6
	7.15.2.10 GPIO_write_portpin()	)6
	7.15.2.11 GPIO_read_masked_portpin()	)6

ÍNDICE GENERAL XI

	7.15.2.12	2 GPIO_write_masked_portpin()	107
	7.15.2.13	B GPIO_write_set()	107
	7.15.2.14	GPIO_write_clear()	107
	7.15.2.15	GPIO_write_toggle()	108
	7.15.2.16	GPIO_write_dir_set()	108
	7.15.2.17	GPIO_write_dir_clear()	108
	7.15.2.18	B GPIO_write_dir_toggle()	109
7.16 Ref	erencia del Ar	rchivo includes/hpl/HPL_IOCON.h	109
7.10	6.1 Descripci	ión detallada	111
7.10	6.2 Documer	ntación de las funciones	111
	7.16.2.1	IOCON_init()	111
	7.16.2.2	IOCON_deinit()	112
	7.16.2.3	IOCON_config_pull_mode()	112
	7.16.2.4	IOCON_enable_hysteresis()	112
	7.16.2.5	IOCON_disable_hysteresis()	112
	7.16.2.6	IOCON_enable_invert()	113
	7.16.2.7	IOCON_disable_invert()	113
	7.16.2.8	IOCON_enable_open_drain()	113
	7.16.2.9	IOCON_disable_open_drain()	114
	7.16.2.10	O IOCON_config_sample_mode()	114
	7.16.2.11	IOCON_config_clock_source()	114
	7.16.2.12	2 IOCON_select_iic0_scl()	115
	7.16.2.13	B IOCON_select_iic0_sda()	115
7.17 Ref	erencia del Ar	rchivo includes/hpl/HPL_MRT.h	115
7.1	7.1 Descripci	ión detallada	117
7.1	7.2 Documer	ntación de las funciones	117
	7.17.2.1	MRT_set_interval()	117
	7.17.2.2	MRT_set_interval_and_stop_timer()	117
	7.17.2.3	MRT_get_current_value()	118
	7.17.2.4	MRT_config_mode()	118

XII ÍNDICE GENERAL

	7.17.2.5	MRT_get_idle_channel()	118
	7.17.2.6	MRT_get_irq_flag()	119
	7.17.2.7	MRT_clear_irq_flag()	120
7.18 Refere	ncia del Ar	rchivo includes/hpl/HPL_NVIC.h	120
7.18.1	Descripci	ón detallada	122
7.18.2	Documer	ntación de las funciones	122
	7.18.2.1	NVIC_enable_interrupt()	122
	7.18.2.2	NVIC_disable_interrupt()	122
	7.18.2.3	NVIC_set_pending_interrupt()	123
	7.18.2.4	NVIC_clear_pending_interrupt()	123
	7.18.2.5	NVIC_get_active_interrupt()	123
7.19 Refere	ncia del Ar	rchivo includes/hpl/HPL_PININT.h	123
7.19.1	Descripci	ón detallada	126
7.19.2	Documer	ntación de las funciones	126
	7.19.2.1	PININT_set_interrupt_mode()	126
	7.19.2.2	PININT_get_interrupt_mode()	126
	7.19.2.3	PININT_enable_rising_edge()	127
	7.19.2.4	PININT_disable_rising_edge()	127
	7.19.2.5	PININT_enable_falling_edge()	127
	7.19.2.6	PININT_disable_falling_edge()	127
	7.19.2.7	PININT_enable_high_level()	128
	7.19.2.8	PININT_disable_high_level()	128
	7.19.2.9	PININT_get_rising_edge_active()	128
	7.19.2.10	PININT_get_falling_edge_active()	129
	7.19.2.11	PININT_get_level_active()	129
	7.19.2.12	PININT_clear_edge_level_irq()	129
	7.19.2.13	B PININT_toggle_active_level()	129
	7.19.2.14	PININT_get_pattern_match_state()	130
	7.19.2.15	PININT_config_pattern_match_source()	130
	7.19.2.16	6 PINITN_enable_slice_as_endpoint()	130

ÍNDICE GENERAL XIII

	7.19.2.17	7 PINITN_disable_slice_as_endpoint()	130
	7.19.2.18	B PINITN_config_slice_mode()	132
7.20 Ref	erencia del Ar	rchivo includes/hpl/HPL_PMU.h	132
7.20	0.1 Descripci	ión detallada	134
7.20	0.2 Documer	ntación de las funciones	135
	7.20.2.1	PMU_config_sleep_mode()	135
	7.20.2.2	PMU_config_power_mode()	135
	7.20.2.3	PMU_set_prevent_deep_power()	135
	7.20.2.4	PMU_write_general_purpouse_register()	135
	7.20.2.5	PMU_read_general_purpouse_register()	136
7.21 Ref	erencia del Ar	rchivo includes/hpl/HPL_SPI.h	136
7.2	1.1 Descripci	ión detallada	139
7.2	1.2 Documer	ntación de las funciones	139
	7.21.2.1	SPI_enable()	139
	7.21.2.2	SPI_disable()	140
	7.21.2.3	SPI_set_master_mode()	140
	7.21.2.4	SPI_set_slave_mode()	140
	7.21.2.5	SPI_set_data_order_msb_first()	140
	7.21.2.6	SPI_set_data_order_lsb_first()	141
	7.21.2.7	SPI_set_cpha_change()	141
	7.21.2.8	SPI_set_cpha_capture()	141
	7.21.2.9	SPI_set_cpol_low()	142
	7.21.2.10	O SPI_set_cpol_high()	142
	7.21.2.11	SPI_enable_loopback_mode()	142
	7.21.2.12	2 SPI_disable_loopback_mode()	142
	7.21.2.13	3 SPI_set_ssel_active_low()	143
	7.21.2.14	4 SPI_set_ssel_active_high()	143
	7.21.2.15	5 SPI_set_pre_delay()	143
	7.21.2.16	S SPI_set_post_delay()	144
	7.21.2.17	7 SPI_set_frame_delay()	144

XIV ÍNDICE GENERAL

	7.21.2.18	8 S	PI_s	et_tra	ınsfe	∍r_de	elay(	()			 ٠.	 	 	٠.	٠.	•	 	 144
	7.21.2.19	9 S	PI_g	et_sta	atus_	_flag	J() .				 	 	 				 	 145
	7.21.2.20	0 S	PI_cl	lear_s	statu	us_fla	ag()				 	 	 				 	 145
	7.21.2.21	1 S	PI_e	nable <sub>.</sub>	_irq(	() .					 	 	 			•	 	 145
	7.21.2.22	2 S	PI_d	isable	e_irq	ı() .					 	 	 				 	 146
	7.21.2.23	3 S	PI_re	ead_n	x_da	ata()					 	 	 			•	 	 146
	7.21.2.24	4 S	PI_g	et_ac	tive_	_ssl(	()				 	 	 				 	 146
	7.21.2.25	5 S	PI_g	et_so	t_fla	ag()					 	 	 				 	 146
	7.21.2.26	6 S	PI_w	rite_t	xdat	ta()					 	 	 				 	 147
	7.21.2.27	7 S	PI_s	elect_	_slav	ve()					 	 	 				 	 147
	7.21.2.28	8 S	PI_s	et_en	ıd_of	f_tra	เทรฑ	nissio	on()		 	 	 				 	 147
	7.21.2.29	9 S	PI_cl	lear_e	end_	_of_t	irans	smis	sion	() .	 	 	 				 	 148
	7.21.2.30	0 S	PI_s	et_en	ıd_of	f_fra	ıme()	)			 	 	 			•	 	 148
	7.21.2.31	1 S	PI_cl	lear_e	end_	_of_f	irame	e() .			 	 	 				 	 148
	7.21.2.32	2 S	PI_s	et_rx_	_igno	ore()	)				 	 	 				 	 148
	7.21.2.33	3 S	PI_cl	lear_r	rx_ig	gnore	e() .				 	 	 				 	 149
	7.21.2.34	4 S	PI_s	et_da	ıta_le	engt	:h() .				 	 	 				 	 149
	7.21.2.35	5 S	PI_s	et_da	ıta_a	and_	_cont	trol()			 	 	 				 	 149
	7.21.2.36	6 S	PI_s	et_clo	ock_d	_div()					 	 	 				 	 150
	7.21.2.37	7 S	PI_g	et_irq	_flag	.g_st	atus	s() .			 	 	 				 	 150
7.22 Refere	ncia del Ar	Arch	ivo in	ıclude	es/hp	pl/HF	PL_S	SWN	/l.h		 	 	 				 	 150
7.22.1	Descripci	ción	deta	ıllada							 	 	 				 	 153
7.22.2	Documer	nta	ción (	de las	s fun	ncion	ies .				 	 	 				 	 154
	7.22.2.1	S	WM_	_assig	าก_u	ıart_	TXD	)() .			 	 	 				 	 154
	7.22.2.2	S	WM_	_assig	วูท_u	ıart_	RXC	O() .			 	 	 				 	 154
	7.22.2.3	S	WM_	_assig	าูn_u	ıart_	RTS	S() .			 	 	 				 	 154
	7.22.2.4	S	WM_	_assig	าก_u	ıart_	CTS	S() .			 	 	 				 	 155
	7.22.2.5	S	WM_	_assig	วูท_u	ıart_	SCL	_K()			 	 	 				 	 155
	7.22.2.6	S	WM_	_assig	ງn_s	spi_S	SCK(	()			 	 	 				 	 155
	7.22.2.7	S	WM_	_assig	jn_s	spi_N	<b>MOS</b>	l() .			 	 	 				 	 157

ÍNDICE GENERAL XV

7.22.2.8 SWM_assign_spi_MISO()
7.22.2.9 SWM_assign_spi_SSEL0()
7.22.2.10 SWM_assign_spi_SSEL1()
7.22.2.11 SWM_assign_spi_SSEL2()
7.22.2.12 SWM_assign_spi_SSEL3()
7.22.2.13 SWM_assign_sct_IN_A()
7.22.2.14 SWM_assign_sct_IN_B()
7.22.2.15 SWM_assign_sct_IN_C()
7.22.2.16 SWM_assign_sct_IN_D()
7.22.2.17 SWM_assign_sct_OUT0()
7.22.2.18 SWM_assign_sct_OUT1()
7.22.2.19 SWM_assign_sct_OUT2()
7.22.2.20 SWM_assign_sct_OUT3()
7.22.2.21 SWM_assign_sct_OUT4()
7.22.2.22 SWM_assign_sct_OUT5()
7.22.2.23 SWM_assign_sct_OUT6()
7.22.2.24 SWM_assign_iic_SDA()
7.22.2.25 SWM_assign_iic_SCL()
7.22.2.26 SWM_assign_COMP0_OUT()
7.22.2.27 SWM_assign_CLKOUT()
7.22.2.28 SWM_assign_INT_BMAT()
7.22.2.29 SWM_assign_T0_MAT()
7.22.2.30 SWM_assign_T0_CAP()
7.22.2.31 SWM_enable_ACMP()
7.22.2.32 SWM_enable_SWCLK()
7.22.2.33 SWM_enable_SWDIO()
7.22.2.34 SWM_enable_XTALIN()
7.22.2.35 SWM_enable_XTALOUT()
7.22.2.36 SWM_enable_RESETN()
7.22.2.37 SWM_enable_CLKIN()

XVI ÍNDICE GENERAL

	7.22.2.38 SWM_enable_VDDCMP()	167
	7.22.2.39 SWM_enable_ADC()	167
	7.22.2.40 SWM_enable_DAC()	167
	7.22.2.41 SWM_enable_CAPTX()	168
	7.22.2.42 SWM_enable_CAPYL()	168
	7.22.2.43 SWM_enable_CAPYH()	168
7.23 Referen	cia del Archivo includes/hpl/HPL_SYSCON.h	168
7.23.1	Descripción detallada	173
7.23.2	Documentación de las funciones	173
	7.23.2.1 SYSCON_set_pll_control()	173
	7.23.2.2 SYSCON_get_pll_lock_status()	174
	7.23.2.3 SYSCON_set_oscillator_control()	174
	7.23.2.4 SYSCON_set_watchdog_oscillator_control()	174
	7.23.2.5 SYSCON_set_pll_clk_source()	174
	7.23.2.6 SYSCON_set_capacitive_clock_source()	175
	7.23.2.7 SYSCON_set_adc_clock()	175
	7.23.2.8 SYSCON_set_sct_clock()	175
	7.23.2.9 SYSCON_set_ext_clock_source()	176
	7.23.2.10 SYSCON_enable_clock()	176
	7.23.2.11 SYSCON_disable_clock()	176
	7.23.2.12 SYSCON_assert_reset()	177
	7.23.2.13 SYSCON_clear_reset()	177
	7.23.2.14 SYSCON_set_peripheral_clock_source()	177
	7.23.2.15 SYSCON_set_frg_config()	177
	7.23.2.16 SYSCON_set_clkout_config()	179
	7.23.2.17 SYSCON_get_por_pio_status_register()	179
	7.23.2.18 SYSCON_set_iocon_glitch_divider()	179
	7.23.2.19 SYSCON_set_bod_control()	180
	7.23.2.20 SYSCON_get_systick_calib()	180
	7.23.2.21 SYSCON_get_irq_latency()	180

ÍNDICE GENERAL XVII

		7.23.2.22	2 SYSCON_set_nmi_source()	181
		7.23.2.23	B SYSCON_set_pinint_pin()	182
		7.23.2.24	SYSCON_enable_wakeup_source()	182
		7.23.2.25	SYSCON_disable_wakeup_source()	182
		7.23.2.26	S SYSCON_deep_sleep_power_bod()	183
		7.23.2.27	7 SYSCON_deep_sleep_power_wdtosc()	183
		7.23.2.28	B SYSCON_set_powered_on_wakeup()	183
		7.23.2.29	O SYSCON_clear_powered_on_wakeup()	183
		7.23.2.30	SYSCON_power_up_peripheral()	184
		7.23.2.31	SYSCON_power_down_peripheral()	184
		7.23.2.32	2 SYSCON_get_device_id()	184
7.24 R	eferer	ncia del Ar	rchivo includes/hpl/HPL_SYSTICK.h	185
7.	.24.1	Descripci	ión detallada	186
7.	.24.2	Documer	ntación de las funciones	186
		7.24.2.1	SYSTICK_select_clock_source()	186
		7.24.2.2	SYSTICK_get_count_flag()	187
7.25 R	eferer	ncia del Ar	rchivo includes/hpl/HPL_UART.h	187
7.	.25.1	Descripci	ión detallada	192
7.	.25.2	Documen	ntación de las funciones	192
		7.25.2.1	UART_enable()	192
		7.25.2.2	UART_disable()	192
		7.25.2.3	UART_config_data_length()	193
		7.25.2.4	UART_config_parity()	193
		7.25.2.5	UART_config_stop_bits()	193
		7.25.2.6	UART_enable_CTS()	194
		7.25.2.7	UART_disable_CTS()	194
		7.25.2.8	UART_config_sync_mode()	194
		7.25.2.9	UART_config_clock_polarity()	194
		7.25.2.10	UART_config_master_mode()	195
		7.25.2.11	UART_enable_loopback()	195

XVIII ÍNDICE GENERAL

7.25.2.12 UART_disable_loopback()
7.25.2.13 UART_enable_OETA()
7.25.2.14 UART_disable_OETA()
7.25.2.15 UART_enable_auto_address()
7.25.2.16 UART_disable_auto_address()
7.25.2.17 UART_enable_OESEL()
7.25.2.18 UART_disable_OESEL()
7.25.2.19 UART_config_OEPOL()
7.25.2.20 UART_enable_rx_invert()
7.25.2.21 UART_disable_rx_invert()
7.25.2.22 UART_enable_tx_invert()
7.25.2.23 UART_disable_tx_invert()
7.25.2.24 UART_assert_break()
7.25.2.25 UART_clear_break()
7.25.2.26 UART_enable_address_detect()
7.25.2.27 UART_disable_address_detect()
7.25.2.28 UART_enable_tx()
7.25.2.29 UART_disable_tx()
7.25.2.30 UART_enable_continuous_clock()
7.25.2.31 UART_disable_continuous_clock()
7.25.2.32 UART_enable_autoclear_continuous_clock()
7.25.2.33 UART_disable_autoclear_continuous_clock()
7.25.2.34 UART_enable_autobaud()
7.25.2.35 UART_disable_autobaud()
7.25.2.36 UART_get_flag_RXRDY()
7.25.2.37 UART_get_flag_RXIDLE()
7.25.2.38 UART_get_flag_TXRDY()
7.25.2.39 UART_get_flag_TXIDLE()
7.25.2.40 UART_get_flag_CTS()
7.25.2.41 UART_get_flag_DELTACTS()

ÍNDICE GENERAL XIX

7.25.2.42 UART_get_flag_TXDISSTAT()
7.25.2.43 UART_get_flag_OVERRUNINT()
7.25.2.44 UART_get_flag_RXBRK()
7.25.2.45 UART_get_flag_DELTARXBRK()
7.25.2.46 UART_get_flag_START()
7.25.2.47 UART_get_flag_FRAMERRINT()
7.25.2.48 UART_get_flag_PARITYERRINT()
7.25.2.49 UART_get_flag_RXNOISEINT()
7.25.2.50 UART_get_flag_ABERR()
7.25.2.51 UART_enable_irq_RXRDY()
7.25.2.52 UART_enable_irq_TXRDY()
7.25.2.53 UART_enable_irq_TXIDLE()
7.25.2.54 UART_enable_irq_DELTACTS()
7.25.2.55 UART_enable_irq_TXDISEN()
7.25.2.56 UART_enable_irq_OVERRUN()
7.25.2.57 UART_enable_irq_DELTARXBRK()
7.25.2.58 UART_enable_irq_START()
7.25.2.59 UART_enable_irq_FRAMERR()
7.25.2.60 UART_enable_irq_PARITYERR()
7.25.2.61 UART_enable_irq_RXNOISE()
7.25.2.62 UART_enable_irq_ABERR()
7.25.2.63 UART_disable_irq_RXRDY()
7.25.2.64 UART_disable_irq_TXRDY()
7.25.2.65 UART_disable_irq_TXIDLE()
7.25.2.66 UART_disable_irq_DELTACTS()
7.25.2.67 UART_disable_irq_TXDISEN()
7.25.2.68 UART_disable_irq_OVERRUN()
7.25.2.69 UART_disable_irq_DELTARXBRK()
7.25.2.70 UART_disable_irq_START()
7.25.2.71 UART_disable_irq_FRAMERR()

XX ÍNDICE GENERAL

7.25.2.72 UART_disable_irq_PARITYERR()
7.25.2.73 UART_disable_irq_RXNOISE()
7.25.2.74 UART_disable_irq_ABERR()
7.25.2.75 UART_get_data()
7.25.2.76 UART_get_data_and_status()
7.25.2.77 UART_write_data()
7.25.2.78 UART_set_BRGVAL()
7.25.2.79 UART_get_irq_status_RXRDY()
7.25.2.80 UART_get_irq_status_TXRDY()
7.25.2.81 UART_get_irq_status_TXIDLE()
7.25.2.82 UART_get_irq_status_DELTACTS()
7.25.2.83 UART_get_irq_status_TXDIS()
7.25.2.84 UART_get_irq_status_OVERRUN()
7.25.2.85 UART_get_irq_status_DELTARXBRK()
7.25.2.86 UART_get_irq_status_START()
7.25.2.87 UART_get_irq_status_FRAMERR()
7.25.2.88 UART_get_irq_status_PARITYERR()
7.25.2.89 UART_get_irq_status_RXNOISE()
7.25.2.90 UART_get_irq_status_ABERR()
7.25.2.91 UART_set_OSRVAL()
7.25.2.92 UART_set_address()
7.26 Referencia del Archivo includes/hpl/HPL_WKT.h
7.26.1 Descripción detallada
7.26.2 Documentación de las funciones
7.26.2.1 WKT_select_clock_source()
7.26.2.2 WKT_get_alarm_flag()
7.26.2.3 WKT_get_current_count()
7.26.2.4 WKT_write_count()
7.27 Referencia del Archivo includes/hri/HRI_ADC.h
7.27.1 Descripción detallada

ÍNDICE GENERAL XXI

7.27.2	Documentación de las estructuras de datos	229
	7.27.2.1 struct ADC_CTRL_reg_t	229
	7.27.2.2 struct ADC_SEQ_CTRL_reg_t	229
	7.27.2.3 struct ADC_SEQ_GDAT_reg_t	230
	7.27.2.4 struct ADC_DAT_reg_t	230
	7.27.2.5 struct ADC_THR_LOW_reg_t	230
	7.27.2.6 struct ADC_THR_HIGH_reg_t	231
	7.27.2.7 struct ADC_CHAN_THRSEL_reg_t	231
	7.27.2.8 struct ADC_INTEN_reg_t	231
	7.27.2.9 struct ADC_FLAGS_reg_t	231
	7.27.2.10 struct ADC_TRM_reg_t	232
	7.27.2.11 struct ADC_per_t	233
7.28 Refere	encia del Archivo includes/hri/HRI_CTIMER.h	234
7.28.1	Descripción detallada	235
7.28.2	Documentación de las estructuras de datos	235
	7.28.2.1 struct CTIMER_IR_reg_t	235
	7.28.2.2 struct CTIMER_TCR_reg_t	235
	7.28.2.3 struct CTIMER_TC_reg_t	235
	7.28.2.4 struct CTIMER_PR_reg_t	236
	7.28.2.5 struct CTIMER_PC_reg_t	236
	7.28.2.6 struct CTIMER_MCR_reg_t	236
	7.28.2.7 struct CTIMER_MR_reg_t	236
	7.28.2.8 struct CTIMER_CCR_reg_t	236
	7.28.2.9 struct CTIMER_CR_reg_t	237
	7.28.2.10 struct CTIMER_EMR_reg_t	237
	7.28.2.11 struct CTIMER_CTCR_reg_t	237
	7.28.2.12 struct CTIMER_PWMC_reg_t	237
	7.28.2.13 struct CTIMER_MSR_reg_t	238
	7.28.2.14 struct CTIMER_per_t	239
7.29 Refere	encia del Archivo includes/hri/HRI_DAC.h	240

XXII ÍNDICE GENERAL

7.29.1 Descripción detallada		 241
7.29.2 Documentación de las estru	cturas de datos	 241
7.29.2.1 struct DAC_CR_r	eg_t	 241
7.29.2.2 struct DAC_CTRI	_reg_t	 241
7.29.2.3 struct DAC_CNT	/AL_reg_t	 242
7.29.2.4 struct DAC_per_t		 242
7.30 Referencia del Archivo includes/hri/	HRI_GPIO.h	 242
7.30.1 Descripción detallada		 244
7.30.2 Documentación de las estru	cturas de datos	 244
7.30.2.1 struct GPIO_B_re	g_t	 244
7.30.2.2 struct GPIO_W_r	eg_t	 244
7.30.2.3 struct GPIO_DIR	_reg_t	 244
7.30.2.4 struct GPIO_MAS	K_reg_t	 244
7.30.2.5 struct GPIO_PIN_	_reg_t	 245
7.30.2.6 struct GPIO_MPI	N_reg_t	 245
7.30.2.7 struct GPIO_SET	_reg_t	 245
7.30.2.8 struct GPIO_CLF	_reg_t	 245
7.30.2.9 struct GPIO_NOT	_reg_t	 245
7.30.2.10 struct GPIO_DIR	SET_reg_t	 245
7.30.2.11 struct GPIO_DIR	CLR_reg_t	 245
7.30.2.12 struct GPIO_DIR	NOT_reg_t	 245
7.30.2.13 struct GPIO_per_	t	 246
7.31 Referencia del Archivo includes/hri/	HRI_MRT.h	 247
7.31.1 Descripción detallada		 248
7.31.2 Documentación de las estru	cturas de datos	 248
7.31.2.1 struct MRT_INTV	AL_reg_t	 248
7.31.2.2 struct MRT_TIME	R_reg_t	 249
7.31.2.3 struct MRT_CTR	_reg_t	 249
7.31.2.4 struct MRT_STA		 249
7.31.2.5 struct MRT_IDLE	_CH_reg_t	 249

ÍNDICE GENERAL XXIII

	7.31.2.6 struct MRT_IRQ_FLAG_reg_t	249
	7.31.2.7 struct MRT_CHN_reg_t	250
	7.31.2.8 struct MRT_per_t	250
7.32 Refere	ncia del Archivo includes/hri/HRI_NVIC.h	251
7.32.1	Descripción detallada	252
7.32.2	Documentación de las estructuras de datos	252
	7.32.2.1 struct NVIC_ISER0_reg_t	252
	7.32.2.2 struct NVIC_ICER0_reg_t	253
	7.32.2.3 struct NVIC_ISPR0_reg_t	253
	7.32.2.4 struct NVIC_ICPR0_reg_t	254
	7.32.2.5 struct NVIC_IABR0_reg_t	255
	7.32.2.6 struct NVIC_IPR0_reg_t	256
	7.32.2.7 struct NVIC_IPR1_reg_t	256
	7.32.2.8 struct NVIC_IPR2_reg_t	256
	7.32.2.9 struct NVIC_IPR3_reg_t	256
	7.32.2.10 struct NVIC_IPR4_reg_t	257
	7.32.2.11 struct NVIC_IPR5_reg_t	257
	7.32.2.12 struct NVIC_IPR6_reg_t	257
	7.32.2.13 struct NVIC_IPR7_reg_t	257
	7.32.2.14 struct NVIC_per_t	259
7.33 Refere	ncia del Archivo includes/hri/HRI_PININT.h	260
7.33.1	Descripción detallada	261
7.33.2	Documentación de las estructuras de datos	262
	7.33.2.1 struct PININT_ISEL_reg_t	262
	7.33.2.2 struct PININT_IENR_reg_t	262
	7.33.2.3 struct PININT_SIENR_reg_t	262
	7.33.2.4 struct PININT_CIENR_reg_t	262
	7.33.2.5 struct PININT_IENF_reg_t	262
	7.33.2.6 struct PININT_SIENF_reg_t	262
	7.33.2.7 struct PININT_CIENF_reg_t	263

XXIV ÍNDICE GENERAL

	7.33.2.8 struct PININT_RISE_reg_t	3
	7.33.2.9 struct PININT_FALL_reg_t	3
	7.33.2.10 struct PININT_IST_reg_t	3
	7.33.2.11 struct PININT_PMCTRL_reg_t	3
	7.33.2.12 struct PININT_PMSRC_reg_t	3
	7.33.2.13 struct PININT_PMCFG_reg_t	i4
	7.33.2.14 struct PININT_per_t	5
7.34 Refere	ncia del Archivo includes/hri/HRI_PMU.h	6
7.34.1	Descripción detallada	<b>i</b> 7
7.34.2	Documentación de las estructuras de datos	<b>i</b> 7
	7.34.2.1 struct SCR_reg_t	7
	7.34.2.2 struct PMU_PCON_reg_t	7
	7.34.2.3 struct PMU_GPREG_reg_t	8
	7.34.2.4 struct PMU_DPDCTRL_reg_t	8
	7.34.2.5 struct PMU_per_t	8
7.35 Refere	ncia del Archivo includes/hri/HRI_SPI.h	9
7.35.1	Descripción detallada	'0
7.35.2	Documentación de las estructuras de datos	'0
	7.35.2.1 struct SPI_CFG_reg_t	'0
	7.35.2.2 struct SPI_DLY_reg_t	'0
	7.35.2.3 struct SPI_STAT_reg_t	'1
	7.35.2.4 struct SPI_INTENSET_reg_t	'1
	7.35.2.4 struct SPI_INTENSET_reg_t	
		'1
	7.35.2.5 struct SPI_INTENCLR_reg_t	'1 '1
	7.35.2.5 struct SPI_INTENCLR_reg_t	'1 '1 '2
	7.35.2.5 struct SPI_INTENCLR_reg_t       27         7.35.2.6 struct SPI_RXDAT_reg_t       27         7.35.2.7 struct SPI_TXDATCTL_reg_t       27	'1 '1 '2 '2
	7.35.2.5 struct SPI_INTENCLR_reg_t       27         7.35.2.6 struct SPI_RXDAT_reg_t       27         7.35.2.7 struct SPI_TXDATCTL_reg_t       27         7.35.2.8 struct SPI_TXDAT_reg_t       27	'1 '1 '2 '2
	7.35.2.5       struct SPI_INTENCLR_reg_t       27         7.35.2.6       struct SPI_RXDAT_reg_t       27         7.35.2.7       struct SPI_TXDATCTL_reg_t       27         7.35.2.8       struct SPI_TXDAT_reg_t       27         7.35.2.9       struct SPI_TXCTL_reg_t       27	'1 '1 '2 '2 '3

ÍNDICE GENERAL XXV

7.36 Refere	encia del Archivo includes/hri/HRI_SWM.h	<sup>7</sup> 5
7.36.1	Descripción detallada	<sup>7</sup> 6
7.36.2	Documentación de las estructuras de datos	<sup>7</sup> 6
	7.36.2.1 struct SWM_PINASSIGN0_reg_t	<sup>7</sup> 6
	7.36.2.2 struct SWM_PINASSIGN1_reg_t	<sup>7</sup> 6
	7.36.2.3 struct SWM_PINASSIGN2_reg_t	77
	7.36.2.4 struct SWM_PINASSIGN3_reg_t	77
	7.36.2.5 struct SWM_PINASSIGN4_reg_t	77
	7.36.2.6 struct SWM_PINASSIGN5_reg_t	77
	7.36.2.7 struct SWM_PINASSIGN6_reg_t	77
	7.36.2.8 struct SWM_PINASSIGN7_reg_t	<sup>7</sup> 8
	7.36.2.9 struct SWM_PINASSIGN8_reg_t	<sup>7</sup> 8
	7.36.2.10 struct SWM_PINASSIGN9_reg_t	<sup>7</sup> 8
	7.36.2.11 struct SWM_PINASSIGN10_reg_t	<sup>7</sup> 8
	7.36.2.12 struct SWM_PINASSIGN11_reg_t	<sup>7</sup> 8
	7.36.2.13 struct SWM_PINASSIGN12_reg_t	79
	7.36.2.14 struct SWM_PINASSIGN13_reg_t	79
	7.36.2.15 struct SWM_PINASSIGN14_reg_t	79
	7.36.2.16 struct SWM_PINENABLE0_reg_t	79
	7.36.2.17 struct SWM_PINENABLE1_reg_t	30
	7.36.2.18 struct SWM_per_t	31
7.37 Refere	encia del Archivo includes/hri/HRI_SYSCON.h	32
7.37.1	Descripción detallada	34
7.37.2	Documentación de las estructuras de datos	34
	7.37.2.1 struct SYSCON_RESERVED_reg_t	34
	7.37.2.2 struct SYSCON_SYSMEMREMAP_reg_t	34
	7.37.2.3 struct SYSCON_SYSPLLCTRL_reg_t	34
	7.37.2.4 struct SYSCON_SYSPLLSTAT_reg_t	35
	7.37.2.5 struct SYSCON_SYSOSCCTRL_reg_t	35
	7.37.2.6 struct SYSCON_WDTOSCCTRL_reg_t	35

XXVI ÍNDICE GENERAL

7.37.2.7 struct SYSCON_FROOSCCTRL_reg_t	<u>2</u> 85
7.37.2.8 struct SYSCON_FRODIRECTCLKUEN_reg_t	285
7.37.2.9 struct SYSCON_SYSRSTSTAT_reg_t	285
7.37.2.10 struct SYSCON_SYSPLLCLKSEL_reg_t	286
7.37.2.11 struct SYSCON_SYSPLLCLKUEN_reg_t	286
7.37.2.12 struct SYSCON_MAINCLKPLLSEL_reg_t	286
7.37.2.13 struct SYSCON_MAINCLKPLLUEN_reg_t	286
7.37.2.14 struct SYSCON_MAINCLKSEL_reg_t	286
7.37.2.15 struct SYSCON_MAINCLKUEN_reg_t	286
7.37.2.16 struct SYSCON_SYSAHBCLKDIV_reg_t	287
7.37.2.17 struct SYSCON_CAPTCLKSEL_reg_t	287
7.37.2.18 struct SYSCON_ADCCLKSEL_reg_t	287
7.37.2.19 struct SYSCON_ADCCLKDIV_reg_t	287
7.37.2.20 struct SYSCON_SCTCLKSEL_reg_t	287
7.37.2.21 struct SYSCON_SCTCLKDIV_reg_t	287
7.37.2.22 struct SYSCON_EXTCLKSEL_reg_t	288
7.37.2.23 struct SYSCON_SYSAHBCLKCTRL0_reg_t	288
7.37.2.24 struct SYSCON_SYSAHBCLKCTRL1_reg_t	288
7.37.2.25 struct SYSCON_PRESETCTRL0_reg_t	289
7.37.2.26 struct SYSCON_PRESETCTRL1_reg_t	289
7.37.2.27 struct SYSCON_PERCLKSEL_reg_t	290
7.37.2.28 struct SYSCON_FRGDIV_reg_t	290
7.37.2.29 struct SYSCON_FRGMULT_reg_t	290
7.37.2.30 struct SYSCON_FRGCLKSEL_reg_t	290
7.37.2.31 struct SYSCON_CLKOUTSEL_reg_t	290
7.37.2.32 struct SYSCON_CLKOUTDIV_reg_t	290
7.37.2.33 struct SYSCON_EXTTRACECMD_reg_t	290
7.37.2.34 struct SYSCON_PIOPORCAP_reg_t	291
7.37.2.35 struct SYSCON_IOCONCLKDIV_reg_t	291
7.37.2.36 struct SYSCON_BODCTRL_reg_t	291

ÍNDICE GENERAL XXVII

		7.37.2.37	7 struct SYSCON_SYSTCKCAL_reg_t	291
		7.37.2.38	B struct SYSCON_IRQLATENCY_reg_t	291
		7.37.2.39	9 struct SYSCON_NMISRC_reg_t	291
		7.37.2.40	struct SYSCON_PINTSEL_reg_t	292
		7.37.2.41	struct SYSCON_STARTERP0_reg_t	292
		7.37.2.42	2 struct SYSCON_STARTERP1_reg_t	292
		7.37.2.43	3 struct SYSCON_PDSLEEPCFG_reg_t	293
		7.37.2.44	struct SYSCON_PDAWAKECFG_reg_t	293
		7.37.2.45	5 struct SYSCON_PDRUNCFG_reg_t	293
		7.37.2.46	S struct SYSCON_DEVICE_ID_reg_t	294
		7.37.2.47	7 struct SYSCON_per_t	295
7.38	Refere	ncia del Ar	rchivo includes/hri/HRI_SYSTICK.h	297
	7.38.1	Descripci	ión detallada	299
	7.38.2	Documer	ntación de las estructuras de datos	299
		7.38.2.1	struct SYSTICK_RESERVED_reg_t	299
		7.38.2.2	struct SYSTICK_CSR_reg_t	299
		7.38.2.3	struct SYSTICK_RVR_reg_t	299
		7.38.2.4	struct SYSTICK_CVR_reg_t	299
		7.38.2.5	struct SYSTICK_CALIB_reg_t	300
		7.38.2.6	struct SYSTICK_reg_t	300
7.39	Refere	ncia del Ar	rchivo includes/hri/HRI_UART.h	300
	7.39.1	Descripci	ión detallada	302
	7.39.2	Documer	ntación de las estructuras de datos	302
		7.39.2.1	struct UART_CFG_reg_t	302
		7.39.2.2	struct UART_CTL_reg_t	303
		7.39.2.3	struct UART_STAT_reg_t	303
		7.39.2.4	struct UART_INTENSET_reg_t	303
		7.39.2.5	struct UART_INTENCLR_reg_t	304
		7.39.2.6	struct UART_RXDAT_reg_t	304
		7.39.2.7	struct UART_RXDATSTAT_reg_t	304

XXVIII ÍNDICE GENERAL

	7.39.2.8 struct UART_TXDAT_reg_t	5
	7.39.2.9 struct UART_BRG_reg_t	5
	7.39.2.10 struct UART_INTSTAT_reg_t	5
	7.39.2.11 struct UART_OSR_reg_t	5
	7.39.2.12 struct UART_ADDR_reg_t	6
	7.39.2.13 struct UART_per_t	6
7.40 Refere	ncia del Archivo includes/hri/HRI_WKT.h	7
7.40.1	Descripción detallada	8
7.40.2	Documentación de las estructuras de datos	8
	7.40.2.1 struct WKT_CTRL_reg_t	8
	7.40.2.2 struct WKT_COUNT_reg_t	9
	7.40.2.3 struct WKT_per_t	9
7.41 Refere	ncia del Archivo source/hal/HAL_ADC.c	9
7.41.1	Descripción detallada	1
7.41.2	Documentación de las variables	1
	7.41.2.1 adc_seq_completed_callback	1
7.42 Refere	ncia del Archivo source/hal/HAL_CTIMER.c	2
7.42.1	Descripción detallada	3
7.42.2	Documentación de las funciones	3
	7.42.2.1 hal_ctimer_calc_match_value()	3
	7.42.2.2 hal_ctimer_timer_mode_init()	4
	7.42.2.3 hal_ctimer_timer_mode_config_match()	4
	7.42.2.4 hal_ctimer_pwm_mode_init()	4
	7.42.2.5 hal_ctimer_pwm_mode_set_period()	4
	7.42.2.6 hal_ctimer_pwm_mode_config_channel()	5
7.42.3	Documentación de las variables	5
	7.42.3.1 match_callbacks	5
	7.42.3.2 capture_callbacks	5
7.43 Refere	ncia del Archivo source/hal/HAL_GPIO.c	6
7.43.1	Descripción detallada	7

ÍNDICE GENERAL XXIX

	7.43.2	Documer	ntación de las funciones	317
		7.43.2.1	hal_gpio_init()	317
		7.43.2.2	hal_gpio_set_dir()	317
		7.43.2.3	hal_gpio_set_pin()	318
		7.43.2.4	hal_gpio_clear_pin()	318
		7.43.2.5	hal_gpio_toggle_pin()	318
		7.43.2.6	hal_gpio_read_pin()	318
7.44	Refere	ncia del Ar	rchivo source/hal/HAL_IOCON.c	319
	7.44.1	Descripci	ión detallada	320
	7.44.2	Documer	ntación de las funciones	320
		7.44.2.1	hal_iocon_config_io()	320
7.45	Refere	ncia del Ar	rchivo source/hal/HAL_PININT.c	320
	7.45.1	Descripci	ión detallada	322
	7.45.2	Documer	ntación de las funciones	322
		7.45.2.1	hal_pinint_handle_irq()	322
		7.45.2.2	hal_pinint_configure_pin_interrupt()	322
		7.45.2.3	hal_pinint_register_callback()	323
	7.45.3	Documer	ntación de las variables	323
		7.45.3.1	pinint_callbacks	323
7.46	Refere	ncia del Ar	rchivo source/hal/HAL_SPI.c	323
	7.46.1	Descripci	ión detallada	325
	7.46.2	Documer	ntación de las funciones	325
		7.46.2.1	spi_irq_handler()	325
		7.46.2.2	hal_spi_master_mode_init()	325
		7.46.2.3	hal_spi_master_mode_rx_data()	326
		7.46.2.4	hal_spi_master_mode_config_tx()	326
		7.46.2.5	hal_spi_master_mode_tx_data()	326
		7.46.2.6	hal_spi_master_mode_register_tx_callback()	327
		7.46.2.7	hal_spi_master_mode_register_rx_callback()	327
	7.46.3	Documer	ntación de las variables	327

XXX ÍNDICE GENERAL

	7.46.3.1 spi_rx_callback	 327
	7.46.3.2 spi_tx_callback	 328
7.47 Refere	ncia del Archivo source/hal/HAL_SYSCON.c	 328
7.47.1	Descripción detallada	 329
7.47.2	Documentación de las funciones	 330
	7.47.2.1 hal_syscon_get_system_clock()	 330
	7.47.2.2 hal_syscon_get_fro_clock()	 330
	7.47.2.3 hal_syscon_config_external_crystal()	 330
	7.47.2.4 hal_syscon_config_fro_direct()	 330
	7.47.2.5 hal_syscon_config_clkout()	 331
	7.47.2.6 hal_syscon_config_frg()	 331
	7.47.2.7 hal_syscon_set_peripheral_clock_source()	 332
	7.47.2.8 hal_syscon_get_peripheral_clock()	 332
	7.47.2.9 hal_syscon_set_iocon_glitch_divider()	 332
	7.47.2.10 hal_syscon_config_pll()	 333
	7.47.2.11 hal_syscon_get_pll_clock()	 333
7.48 Refere	ncia del Archivo source/hal/HAL_SYSTICK.c	 333
7.48.1	Descripción detallada	 334
7.48.2	Documentación de las funciones	 335
	7.48.2.1 hal_systick_init()	 335
	7.48.2.2 hal_systick_update_callback()	 335
7.49 Refere	ncia del Archivo source/hal/HAL_UART.c	 335
7.49.1	Descripción detallada	 337
7.49.2	Documentación de las funciones	 337
	7.49.2.1 hal_uart_calculate_brgval()	 337
	7.49.2.2 hal_uart_init()	 337
	7.49.2.3 hal_uart_tx_byte()	 338
	7.49.2.4 hal_uart_rx_byte()	 338
	7.49.2.5 hal_uart_register_rx_callback()	 338
	7.49.2.6 hal_uart_register_tx_callback()	 339

ÍNDICE GENERAL XXXI

	7.49.3	Documentación de las variables	 339
		7.49.3.1 uart_rx_callback	 339
		7.49.3.2 uart_tx_callback	 339
7.50	Refere	ncia del Archivo source/hal/HAL_WKT.c	 340
	7.50.1	Descripción detallada	 341
	7.50.2	Documentación de las funciones	 341
		7.50.2.1 hal_wkt_init()	 341
		7.50.2.2 hal_wkt_register_callback()	 341
7.51	Refere	ncia del Archivo source/hpl/HPL_ADC.c	 342
	7.51.1	Descripción detallada	 342
7.52	Refere	ncia del Archivo source/hpl/HPL_CTIMER.c	 343
	7.52.1	Descripción detallada	 343
7.53	Refere	ncia del Archivo source/hpl/HPL_DAC.c	 344
	7.53.1	Descripción detallada	 344
	7.53.2	Documentación de las variables	 344
		7.53.2.1 DAC	 345
7.54	Refere	ncia del Archivo source/hpl/HPL_GPIO.c	 345
	7.54.1	Descripción detallada	 346
7.55	Refere	ncia del Archivo source/hpl/HPL_IOCON.c	 346
	7.55.1	Descripción detallada	 347
7.56	Refere	ncia del Archivo source/hpl/HPL_MRT.c	 347
	7.56.1	Descripción detallada	 348
7.57	Refere	ncia del Archivo source/hpl/HPL_NVIC.c	 348
	7.57.1	Descripción detallada	 349
7.58	Refere	ncia del Archivo source/hpl/HPL_PININT.c	 349
	7.58.1	Descripción detallada	 350
7.59	Refere	ncia del Archivo source/hpl/HPL_PMU.c	 350
	7.59.1	Descripción detallada	 351
7.60	Refere	ncia del Archivo source/hpl/HPL_SPI.c	 351

XXXII ÍNDICE GENERAL

		7.60.2	Documer	ntación de	las varia	ables .			 	 	 	 	 	352
			7.60.2.1	SPI					 	 	 	 	 	352
	7.61	Refere	ncia del A	rchivo sou	rce/hpl/F	HPL_SW	VM.c .		 	 	 	 	 	352
		7.61.1	Descripc	ión detalla	da				 	 	 	 	 	353
	7.62	Refere	ncia del A	rchivo sou	rce/hpl/F	HPL_SY	SCON.	с	 	 	 	 	 	354
		7.62.1	Descripc	ión detalla	da				 	 	 	 	 	354
	7.63	Refere	ncia del A	rchivo sou	rce/hpl/F	HPL_SY	STICK.	.c	 	 	 	 	 	355
		7.63.1	Descripc	ión detalla	da				 	 	 	 	 	355
	7.64	Refere	ncia del A	rchivo sou	rce/hpl/F	HPL_UA	ART.c .		 	 	 	 	 	356
		7.64.1	Descripc	ión detalla	da				 	 	 	 	 	356
		7.64.2	Documer	ntación de	las varia	ables .			 	 	 	 	 	356
			7.64.2.1	UART .					 	 	 	 	 	357
	7.65	Refere	ncia del A	rchivo sou	rce/hpl/F	HPL_W	<Τ.c		 	 	 	 	 	357
		7.65.1	Descripc	ión detalla	da				 	 	 	 	 	358
8	Docu	umentad	ción de ej	emplos										359
	8.1	Ejempl	o_ADC.c						 	 	 	 	 	359
ĺnc	lice													363

## Capítulo 1

## Pagina principal de la documentacion

## 1.1. Introduccion

Esta libreria esta pensada para... (bla bla bla)

Mañana mismo me pongo a escribir esto!

## Indice de módulos

_	-			-	
<b>9</b> ·	1	NI	ńΝ	ш	20

Lista de todos los módulos:	
ADC	11

Indice de módulos

# Índice de estructura de datos

## 3.1. Estructura de datos

Lista de estructuras con una breve descripción:

CTIMER_CC_config_t 2	1
CTIMER_MR_config_t	1
$hal\_adc\_sequence\_config\_t  \dots  \dots  2$	1
hal_ctimer_match_config_t	3
hal_ctimer_pwm_channel_config_t	4
hal_ctimer_pwm_config_t	4
hal_pinint_config_t	4
hal_spi_master_mode_config_t	5
hal_uart_config_t	5
IOCON_per_t	6
IOCON_PIO_reg_t	4

## Indice de archivos

## 4.1. Lista de archivos

Lista de todos los archivos documentados y con descripciones breves:

includes/hal/HAL_ADC.h	
Declaraciones a nivel de aplicacion del periferico ADC (LPC845)	37
includes/hal/HAL_CTIMER.h	
Declaraciones a nivel de aplicacion del periferico CTIMER (LPC845)	39
includes/hal/HAL_DAC.h	
Declaraciones a nivel de aplicacion del periferico DAC (LPC845)	42
includes/hal/HAL_GPIO.h	
Declaraciones a nivel de aplicacion del periferico GPIO (LPC845)	44
includes/hal/HAL_IOCON.h	
Declaraciones a nivel de aplicacion del periferico IOCON (LPC845)	47
includes/hal/HAL_PININT.h	
Declaraciones a nivel de aplicacion del periferico PININT (LPC845)	50
includes/hal/HAL_SPI.h	_,
Declaraciones a nivel de aplicacion del periferico SPI (LPC845)	52
includes/hal/HAL_SYSCON.h	
Declaraciones a nivel de aplicacion del periferico SYSCON (LPC845)	57
includes/hal/HAL_SYSTICK.h	00
Declaraciones a nivel de aplicacion del periferico SYSICK (LPC845)	63
includes/hal/HAL_UART.h  Declaraciones a nivel de aplicacion del periferico UART (LPC845)	65
Declaraciones a nivel de aplicacion del periferico UART (LPC845)	00
Declaraciones a nivel de aplicacion del periferico WKT (LPC845)	69
includes/hpl/HPL ADC.h	00
Declaraciones a nivel de abstraccion de periferico del ADC (LPC845)	71
includes/hpl/HPL CTIMER.h	
Definiciones a nivel de abstraccion del periferico CTIMER (LPC845)	82
includes/hpl/HPL DAC.h	
Declaraciones a nivel de abstraccion de periferico del DAC (LPC845)	96
includes/hpl/HPL GPIO.h	
• —	100
includes/hpl/HPL_IOCON.h	
Declaraciones a nivel de abstraccion de periferico del IOCON (LPC845)	109
includes/hpl/HPL_MRT.h	
Declaraciones a nivel de abstraccion de periferico del MRT (LPC845)	115
includes/hpl/HPL_NVIC.h	
Declaraciones a nivel de abstraccion de periferico del NVIC (LPC845)	120

8 Indice de archivos

includes/hpI/HPL_PININT.h	
Declaraciones a nivel de abstraccion de periferico del PININT (LPC845) includes/hpl/HPL PMU.h	123
Declaraciones a nivel de abstraccion de periferico del PMU (LPC845)	132
includes/hpl/HPL_SPI.h	
Declaraciones a nivel de abstraccion de periferico del SPI (LPC845)	136
• —	150
Definiciones a nivel de periferico del modulo SWM (LPC845)	150
Declaraciones a nivel de abstraccion de periferico del SYSCON (LPC845)	168
includes/hpl/HPL_SYSTICK.h  Declaraciones a nivel de abstraccion de periferico del SYSTICK (LPC845)	185
, , ,	
includes/hpl/HPL_UART.h  Declaraciones a nivel de abstraccion de periferico del UART (LPC845)	187
includes/hpl/HPL_WKT.h	
Declaraciones a nivel de abstraccion de periferico del WKT (LPC845) includes/hri/HRI ADC.h	224
Declaraciones a nivel de registros del ADC (LPC845)	227
includes/hri/HRI_CTIMER.h	
Definiciones a nivel de registros del periferico CTIMER (LPC845)	234
includes/hri/HRI_DAC.h  Declaraciones a nivel de registros del DAC (LPC845)	240
includes/hri/HRI_GPIO.h  Definiciones a nivel de registros del modulo GPIO (LPC845)	242
includes/hri/HRI_IOCON.h	??
	• •
includes/hri/HRI_MRT.h	
Definiciones a nivel de registros del periferico MRT (LPC845)	247
Definiciones a nivel de registros del modulo NVIC (LPC845)	251
includes/hri/HRI_PININT.h  Definiciones a nivel de registros del modulo PININT (LPC845)	260
includes/hri/HRI PMU.h	
Definiciones a nivel de registros del modulo PMU (LPC845)	266
includes/hri/HRI_SPI.h	
Definiciones a nivel de registros del periferico SPI (LPC845)	269
Definiciones a nivel de registros del modulo SWM (LPC845)	275
includes/hri/HRI_SYSCON.h	
Definiciones a nivel de registros del modulo SYSCON (LPC845)	282
includes/hri/HRI_SYSTICK.h  Definiciones a nivel de registros del modulo SYSTICK (LPC845)	297
includes/hri/HRI_UART.h	
Definiciones a nivel de registros del modulo UART (LPC845)	300
includes/hri/HRI_WKT.h  Definiciones a nivel de registros del periferico WKT (LPC845)	307
source/hal/HAL_ADC.c  Funciones a nivel de aplicacion del periferico ADC (LPC845)	309
source/hal/HAL CTIMER.c	
	212
Funciones a nivel de aplicacion del periferico CTIMER (LPC845)	312
Funciones a nivel de aplicacion del periferico GPIO (LPC845)	316
source/hal/HAL_IOCON.c  Funciones a nivel de aplicacion del periferico IOCON (LPC845)	319
source/hal/HAL PININT.c	
Funciones a nivel de aplicacion del periferico PININT (LPC845)	320
source/hal/HAL_SPI.c	
Funciones a nivel de aplicacion del periferico SPI (LPC845)	323

4.1 Lista de archivos 9

source/hal/HAL_SYSCON.c	
	328
source/hal/HAL_SYSTICK.c	
	333
source/hal/HAL_UART.c	
	335
source/hal/HAL_WKT.c Funciones a nivel de aplicacion del periferico WKT (LPC845)	340
source/hpl/HPL ADC.c	) <del>4</del> 0
• —	342
source/hpl/HPL CTIMER.c	
·	343
source/hpl/HPL_DAC.c	
Funciones a nivel de abstraccion de periferico para el DAC (LPC845)	344
source/hpl/HPL_GPIO.c	
	345
source/hpl/HPL_IOCON.c	
, ,	346
source/hpl/HPL_MRT.c  Funciones a nivel de abstraccion de periferico para el MRT (LPC845)	347
source/hpl/HPL NVIC.c	)47
•	348
source/hpl/HPL PININT.c	
• —	349
source/hpl/HPL_PMU.c	
	350
source/hpl/HPL_SPI.c	
	351
source/hpl/HPL_SWM.c	
Funciones a nivel de abstraccion de periferico para el SWM (LPC845)	352
	354
source/hpl/HPL_SYSTICK.c	)J <del>+</del>
	355
source/hpl/HPL_UART.c	
	356
source/hpl/HPL_WKT.c	
Funciones a nivel de abstraccion de periferico para el WKT (LPC845)	357

10 Indice de archivos

## Documentación de módulos

### 5.1. ADC

### 5.1.1. Descripción detallada

### Descripción

Este periférico como su nombre lo indica, convierte una o más entradas analógicas, a un valor equivalente digital. En el caso del LPC845, tiene un único módulo *ADC* con una resolución de 12 bits, el cual tiene 12 canales, lo cual implica que se pueden realizar conversiones de 12 fuentes analógicas distintas, pero no así realizar conversiones *al mismo tiempo*. En caso de querer tomar señales de múltiples fuentes analógicas, se deberán hacer sucesivas conversiones en los distintos canales deseados.

Una resolución de 12 bits implica que la conversión aumentará cada unidad siguiendo la siguiente ecuación $\leftarrow$ :  $ADC_{res} = \frac{V_{refp}}{2N}$ 

Esto implica que podemos preveer el valor resultante de la conversión analógica/digital mediante la siguiente ecuación:  $ADC_{conv} = \frac{V_{ADC_{in}}}{ADC_{res}}$ 

Cabe destacar, que las conversiones serán redondeadas **siempre** hacia abajo, es decir, se descartan los valores decimales.

### Concepto de Secuencia de conversión

Para el *ADC* de este microcontrolador, un inicio de conversión en realidad puede implicar el inicio de una *secuencia* de conversión. Dicha secuencia puede implicar uno o más canales a convertir, y puede generar eventos tanto cuando se termina la secuencia completa, o cuando se termina cada canal de la secuencia. Asimismo los inicios de conversión pueden disparar una secuencia completa, o el próximo de los canales de dicha secuencia. Se tienen dos secuencias configurables (*Secuencia A y Secuencia B*), las cuales se pueden configurar de forma tal que una secuencia interrumpa a la otra.

### Inicio de conversiones

El ADC de este microcontrolador permite el inicio de secuencia de conversión/canal de dos formas:

- 1. Iniciadas por software: Las secuencias de conversión son iniciadas mediante código.
- 2. Iniciadas por hardware: Las secuencias de conversión son iniciadas dependiendo de otras señales, sean las mismas internas o externas al microcontrolador.

#### Calibración de hardware

Este periférico contiene un bloque de autocalibración, el cual debe ser utilizado luego de cada reinicio del microcontrolador o cada vez que se sale de modo de bajo consumo, para obtener la resolución y presición especificada por el fabricante.

La librería implementa la calibración por hardware en la función hal\_adc\_init

#### Velocidad de conversión

Cada conversión realizada toma un tiempo que dependerá del clock configurado en el periférico. Podemos obtener este tiempo de conversión mediante la ecuación:  $t_{conv_{ADC}} = \frac{1}{25*f_{ADC}}$ 

El multiplicador 25 en el denominador, es debido a la naturaleza del periférico de <e>aproximaciones sucesivas<math></e>. Esto implica que desde que se genera un inicio de conversión hasta que la misma finaliza, deben transcurrir 25 ciclos de clock del ADC.

Ejemplo: Configurando el ADC con una  $f_{ADC}=25MHz$  obtenemos el tiempo tomado por cada conversión:

$$t_{conv_{ADC}} = \frac{1}{25*1MHz}$$
 
$$t_{conv_{ADC}} = 1\mu s$$

Esto implica que entre un inicio de conversión y la finalización de la misma, pasará  $1\mu s$ . Nótese que este tiempo corresponde a una conversión para un único canal. En caso de estar convirtiendo varios canales, se deberá multiplicar  $t_{conv_{ADC}}$  por la cantidad de canales activos en la secuencia de conversión, para obtener el tiempo total desde un inicio de secuencia de conversión y la finalización de todos los canales.

Ver también

Ejemplo ADC.c

### Estructuras de datos

- struct hal\_adc\_sequence\_config\_t
- struct hal\_adc\_sequence\_result\_t

#### **Enumeraciones**

- enum hal adc clock source en { HAL ADC CLOCK SOURCE FRO = 0, HAL ADC CLOCK SYS PLL }
- enum hal\_adc\_low\_power\_mode\_en { HAL\_ADC\_LOW\_POWER\_MODE\_DISABLED = 0, HAL\_ADC\_LOW\_POWER\_MODE\_ENABLED }
- enum hal\_adc\_sequence\_sel\_en { HAL\_ADC\_SEQUENCE\_SEL\_A = 0, HAL\_ADC\_SEQUENCE\_SEL\_B }
- enum hal\_adc\_trigger\_sel\_en {
  HAL\_ADC\_TRIGGER\_SEL\_NONE = 0, HAL\_ADC\_TRIGGER\_SEL\_PININT0\_IRQ, HAL\_ADC\_TRIGGE
  R\_SEL\_PININT1\_IRQ, HAL\_ADC\_TRIGGER\_SEL\_SCT0\_OUT3,
  HAL\_ADC\_TRIGGER\_SEL\_SCT0\_OUT4, HAL\_ADC\_TRIGGER\_SEL\_T0\_MAT3, HAL\_ADC\_TRIGGER
  \_SEL\_CMP0\_OUT\_ADC, HAL\_ADC\_TRIGGER\_SEL\_GPIO\_INT\_BMAT,
  HAL\_ADC\_TRIGGER\_SEL\_ARM\_TXEV }
- enum hal\_adc\_trigger\_pol\_sel\_en { HAL\_ADC\_TRIGGER\_POL\_SEL\_NEGATIVE\_EDGE = 0, HAL\_ADC \_ TRIGGER\_POL\_SEL\_POSITIVE\_EDGE }

5.1 ADC 13

■ enum hal\_adc\_sync\_sel\_en { HAL\_ADC\_SYNC\_SEL\_ENABLE\_SYNC = 0, HAL\_ADC\_SYNC\_SEL\_BYP ← ASS\_SYNC }

- enum hal adc result channel en {

HAL\_ADC\_RESULT\_CHANNEL\_0 = 0, HAL\_ADC\_RESULT\_CHANNEL\_1, HAL\_ADC\_RESULT\_CHAN↔ NEL 2, HAL ADC RESULT CHANNEL 3,

HAL\_ADC\_RESULT\_CHANNEL\_4, HAL\_ADC\_RESULT\_CHANNEL\_5, HAL\_ADC\_RESULT\_CHANNEL ← \_6, HAL\_ADC\_RESULT\_CHANNEL\_7,

HAL\_ADC\_RESULT\_CHANNEL\_8, HAL\_ADC\_RESULT\_CHANNEL\_9, HAL\_ADC\_RESULT\_CHANNEL ← \_ 10, HAL\_ADC\_RESULT\_CHANNEL\_11,

HAL\_ADC\_RESULT\_CHANNEL\_GLOBAL }

■ enum hal\_adc\_sequence\_result\_en { HAL\_ADC\_SEQUENCE\_RESULT\_VALID = 0, HAL\_ADC\_SEQUE ← NCE\_RESULT\_INVALID }

#### **Funciones**

 void hal\_adc\_init\_async\_mode (uint32\_t sample\_freq, uint8\_t div, hal\_adc\_clock\_source\_en clock\_source, hal\_adc\_low\_power\_mode\_en low\_power)

Inicializar el ADC en modo asincrónico.

void hal\_adc\_init\_sync\_mode (uint32\_t sample\_freq, hal\_adc\_low\_power\_mode\_en low\_power)

Inicializar el ADC en modo sincrónico.

void hal adc deinit (void)

De-inicialización del ADC.

■ void hal\_adc\_config\_sequence (hal\_adc\_sequence\_sel\_en sequence, const hal\_adc\_sequence\_config\_ t \*config)

Configurar una secuencia de conversión.

void hal\_adc\_enable\_sequence (hal\_adc\_sequence\_sel\_en sequence)

Habilitar una secuencia.

void hal\_adc\_start\_sequence (hal\_adc\_sequence\_sel\_en sequence)

Disparar conversiones en una secuencia.

hal\_adc\_sequence\_result\_en hal\_adc\_get\_sequence\_result (hal\_adc\_sequence\_sel\_en sequence, hal\_
 adc\_sequence\_result\_t \*result)

Obtener resultado de la secuencia.

### 5.1.2. Documentación de las estructuras de datos

5.1.2.1. struct hal\_adc\_sequence\_result\_t

Dato que representa el resultado de una conversión (sea de secuencia completa o de canal)

### **Ejemplos:**

Ejemplo\_ADC.c.

## Campos de datos

hal_adc_result_channel_en	channel	Canal que generó el resultado
uint16_t	result	Valor de la conversión

## 5.1.3. Documentación de las enumeraciones

5.1.3.1. hal\_adc\_clock\_source\_en

enum hal\_adc\_clock\_source\_en

Selección de fuente de clock para el ADC

Valores de enumeraciones

HAL_ADC_CLOCK_SOURCE_FRO	Free running oscillator como fuente de clock
HAL_ADC_CLOCK_SYS_PLL	Phase locked loop oscillator como fuente de clock

5.1.3.2. hal\_adc\_low\_power\_mode\_en

enum hal\_adc\_low\_power\_mode\_en

Selección de modo bajo consumo

Valores de enumeraciones

HAL_ADC_LOW_POWER_MODE_DISABLED	Modo bajo consumo inhabilitado
HAL_ADC_LOW_POWER_MODE_ENABLED	Modo bajo consumo habilitado

5.1.3.3. hal\_adc\_sequence\_sel\_en

enum hal\_adc\_sequence\_sel\_en

Selección de secuencia de ADC

Valores de enumeraciones

HAL_ADC_SEQUENCE_SEL↔	Secuencia A
_A	
HAL_ADC_SEQUENCE_SEL↔	Secuencia B
_B	

5.1 ADC 15

## 5.1.3.4. hal\_adc\_trigger\_sel\_en

enum hal\_adc\_trigger\_sel\_en

## Fuente de trigger para el ADC

### Valores de enumeraciones

HAL_ADC_TRIGGER_SEL_NONE	Ninguna (trigger por software)
HAL_ADC_TRIGGER_SEL_PININT0_IRQ	Interrupción de PININT, canal 0
HAL_ADC_TRIGGER_SEL_PININT1_IRQ	Interrupción de PININT, canal 1
HAL_ADC_TRIGGER_SEL_SCT0_OUT3	Salida 3 del SCT
HAL_ADC_TRIGGER_SEL_SCT0_OUT4	Salida 4 del SCT
HAL_ADC_TRIGGER_SEL_T0_MAT3	Match 3 del CTIMER
HAL_ADC_TRIGGER_SEL_CMP0_OUT_ADC	Salida 0 del comparador analógico
HAL_ADC_TRIGGER_SEL_GPIO_INT_BMAT	Pattern match
HAL_ADC_TRIGGER_SEL_ARM_TXEV	Señal TXEV causada por una instrucción SEV

## 5.1.3.5. hal\_adc\_trigger\_pol\_sel\_en

enum hal\_adc\_trigger\_pol\_sel\_en

Selección de polaridad del trigger del ADC

## Valores de enumeraciones

HAL_ADC_TRIGGER_POL_SEL_NEGATIVE_EDGE	Flanco negativo
HAL ADC TRIGGER POL SEL POSITIVE EDGE	Flanco positivo

## 5.1.3.6. hal\_adc\_sync\_sel\_en

enum hal\_adc\_sync\_sel\_en

Selección de sincronismo en secuencia del ADC

### Valores de enumeraciones

HAL_ADC_SYNC_SEL_ENABLE_SYNC	Habilitación de sincronismo
HAL_ADC_SYNC_SEL_BYPASS_SYNC	Bypass el sincronismo

5.1.3.7. hal\_adc\_interrupt\_mode\_en

enum hal\_adc\_interrupt\_mode\_en

Selección de modo de interrupción del ADC

Valores de enumeraciones

HAL_ADC_INTERRUPT_MODE_EOC	Modo de interrupción en fin de conversión
HAL_ADC_INTERRUPT_MODE_EOS	Modo de interrupción en fin de secuencia

5.1.3.8. hal\_adc\_result\_channel\_en

enum hal\_adc\_result\_channel\_en

Canal que genero el resultado de ADC

Valores de enumeraciones

HAL_ADC_RESULT_CHANNEL_0	Canal 0
HAL_ADC_RESULT_CHANNEL_1	Canal 1
HAL_ADC_RESULT_CHANNEL_2	Canal 2
HAL_ADC_RESULT_CHANNEL_3	Canal 3
HAL_ADC_RESULT_CHANNEL_4	Canal 4
HAL_ADC_RESULT_CHANNEL_5	Canal 5
HAL_ADC_RESULT_CHANNEL_6	Canal 6
HAL_ADC_RESULT_CHANNEL_7	Canal 7
HAL_ADC_RESULT_CHANNEL_8	Canal 8
HAL_ADC_RESULT_CHANNEL_9	Canal 9
HAL_ADC_RESULT_CHANNEL_10	Canal 10
HAL_ADC_RESULT_CHANNEL_11	Canal 11
HAL_ADC_RESULT_CHANNEL_GLOBAL	Global

5.1.3.9. hal\_adc\_sequence\_result\_en

enum hal\_adc\_sequence\_result\_en

Resultado de obtención de resultado de secuencia

Valores de enumeraciones

HAL_ADC_SEQUENCE_RESULT_VALID	Resultado válido
HAL_ADC_SEQUENCE_RESULT_INVALID	Resultado inválido

5.1 ADC 17

## 5.1.4. Documentación de las funciones

### 5.1.4.1. hal\_adc\_init\_async\_mode()

Inicializar el ADC en modo asincrónico.

Realiza la calibración de hardware y fija la frecuencia de muestreo deseada. Nota: Solamente se debe realizar el llamado a una de las dos funciones de inicialización del *ADC* 

### Ver también

```
hal_adc_clock_source_en
hal_adc_low_power_mode_en
```

#### **Parámetros**

in	sample_freq	Frecuencia de sampleo deseada
in	div	Divisor para la lógica del ADC
in	clock_source	Fuente de clock para el ADC
in	low_power	Selección de modo de bajo consumo

## 5.1.4.2. hal\_adc\_init\_sync\_mode()

Inicializar el ADC en modo sincrónico.

Realiza la calibración de hardware y fija la frecuencia de muestreo deseada.

### Ver también

```
hal_adc_clock_source_en
hal_adc_operation_mode_en
hal_adc_low_power_mode_en
```

#### **Parámetros**

in	sample_freq	Frecuencia de sampleo deseada	]
in	low_power	Selección de modo de bajo consumo	]

## Ejemplos:

Ejemplo\_ADC.c.

## 5.1.4.3. hal\_adc\_config\_sequence()

Configurar una secuencia de conversión.

Esta función no habilita la secuencia, al menos que el parametro burst este activo

### Ver también

```
hal_adc_sequence_sel_en
hal_adc_sequence_config_t
```

### **Parámetros**

i	in	sequence	Seleccion de secuencia a configurar
i	in	config	Configuracion deseada para la secuencia

## Ejemplos:

Ejemplo\_ADC.c.

## 5.1.4.4. hal\_adc\_enable\_sequence()

Habilitar una secuencia.

## Ver también

```
hal_adc_sequence_sel_en
```

### **Parámetros**

The Sequence   Secuencia a nabilitar	in	sequence	Secuencia a habilitar
--------------------------------------	----	----------	-----------------------

5.1 ADC 19

### 5.1.4.5. hal\_adc\_start\_sequence()

Disparar conversiones en una secuencia.

La configuración de la secuencia, en particular el parametro **single\_step**, influye en si esta funcion dispara una secuencia entera o un paso de la misma.

#### Ver también

```
hal_adc_sequence_sel_en
```

#### **Parámetros**

	in	sequence	Secuencia a disparar
--	----	----------	----------------------

### **Ejemplos:**

Ejemplo\_ADC.c.

## 5.1.4.6. hal\_adc\_get\_sequence\_result()

Obtener resultado de la secuencia.

El comportamiento de esta funcion depende de la configuración de la secuencia, en particular de la configuracion **MODE**. En caso de estar configurada para interrumpir al final de cada conversión, la función únicamente guardara el resultado de la conversión en el primer lugar del parámetro <e>result</e>, caso contrario, guardara la cantidad de canales habilitados en la conversión en los distintos lugares del parámetro <e>result</e>.

### Ver también

```
hal_adc_sequence_result_en
hal_adc_sequence_sel_en
hal_adc_sequence_result_t
```

### **Parámetros**

in	sequence	Secuencia de la cual obtener el resultado
out	result	Lugares donde guardar los resultados de la secuencia

Devuelve

Resultado de la función

Ejemplos:

Ejemplo\_ADC.c.

## Documentación de las estructuras de datos

## 6.1. Referencia de la Estructura CTIMER\_CC\_config\_t

## Campos de datos

- uint8\_t rising\_edge\_capture: 1
   uint8\_t falling\_edge\_capture: 1
   uint8\_t interrupt\_on\_capture: 1
   void(\* capture\_callback )(void)
- 1016(1 04**p**1610\_041104011)(1016)

La documentación para esta estructura fue generada a partir del siguiente fichero:

■ includes/hpl/HPL\_CTIMER.h

## 6.2. Referencia de la Estructura CTIMER\_MR\_config\_t

### Campos de datos

- uint8\_t interrupt\_on\_match: 1
   uint8\_t reset\_on\_match: 1
   uint8\_t stop\_on\_match: 1
   uint8\_t reload\_on\_match: 1
   uint32\_t match\_value
   void(\* match\_callback)(void)
- La documentación para esta estructura fue generada a partir del siguiente fichero:

■ includes/hpl/HPL\_CTIMER.h

## 6.3. Referencia de la Estructura hal\_adc\_sequence\_config\_t

```
#include <HAL_ADC.h>
```

## Campos de datos

- uint16\_t channels
- hal\_adc\_trigger\_sel\_en trigger
- hal\_adc\_trigger\_pol\_sel\_en trigger\_pol
- hal\_adc\_sync\_sel\_en sync\_bypass
- hal\_adc\_interrupt\_mode\_en mode
- uint8\_t burst
- uint8\_t single\_step
- uint8\_t low\_priority
- void(\* callback )(void)

## 6.3.1. Descripción detallada

Configuración de secuencia de ADC

Ejemplos:

Ejemplo\_ADC.c.

## 6.3.2. Documentación de los campos

```
6.3.2.1. channels
```

```
uint16_t hal_adc_sequence_config_t::channels
```

Canales habilitados. Cada uno de los bits representa el canal

Ejemplos:

Ejemplo\_ADC.c.

```
6.3.2.2. trigger
```

```
hal_adc_trigger_sel_en hal_adc_sequence_config_t::trigger
```

Configuración de fuente de trigger para la secuencia

6.3.2.3. trigger\_pol

```
hal_adc_trigger_pol_sel_en hal_adc_sequence_config_t::trigger_pol
```

Configuración de flanco del trigger para la secuencia

#### 6.3.2.4. sync\_bypass

```
hal_adc_sync_sel_en hal_adc_sequence_config_t::sync_bypass
```

Configuración de sincronismo de la secuencia

#### 6.3.2.5. mode

```
hal_adc_interrupt_mode_en hal_adc_sequence_config_t::mode
```

Configuración de modo de interrupcion

### 6.3.2.6. single\_step

```
\verb|uint8_t hal_adc_sequence_config_t::single_step|\\
```

Configuración de modo BURST. En caso de ser 0 esta inhabilitado, cualquier otro valor lo habilita Configuración de funcionamiento del trigger. En caso de ser 0, un trigger dispara la conversión de toda la secuencia configurada, en caso de ser cualquier otro valor, un trigger dispara la conversión del siguiente canal habilitado en la secuencia

### 6.3.2.7. low\_priority

```
uint8_t hal_adc_sequence_config_t::low_priority
```

Fijar baja prioridad de la secuencia. Unicamente aplica para la secuencia A. En caso de ser 0, la secuencia A tiene prioridad por sobre el B, cualquier otro valor, implica que la secuencia B tiene prioridad por sobre la A

### 6.3.2.8. callback

```
void(* hal_adc_sequence_config_t::callback) (void)
```

Callback a ejecutar en interrupción de secuencia. La misma se generará al final de la conversión de cada canal, o de toda la secuencia, dependiendo de la configuración global del *ADC* 

La documentación para esta estructura fue generada a partir del siguiente fichero:

includes/hal/HAL\_ADC.h

## 6.4. Referencia de la Estructura hal\_ctimer\_match\_config\_t

### Campos de datos

- uint8 t interrupt on match
- uint8\_t reset\_on\_match
- uint8\_t stop\_on\_match
- uint8\_t reload\_on\_match
- uint32\_t match\_value\_useg
- hal\_ctimer\_match\_action\_en match\_action
- uint8\_t enable\_external\_pin
- hal\_gpio\_portpin\_en match\_pin
- void(\* callback )(void)

La documentación para esta estructura fue generada a partir del siguiente fichero:

includes/hal/HAL\_CTIMER.h

## 6.5. Referencia de la Estructura hal\_ctimer\_pwm\_channel\_config\_t

### Campos de datos

- uint8\_t interrupt\_on\_action
- uint32\_t duty

Duty en decimas de porciento (1 equivale a 0.1 %)

- hal gpio portpin en channel pin
- void(\* callback )(void)

La documentación para esta estructura fue generada a partir del siguiente fichero:

includes/hal/HAL\_CTIMER.h

## 6.6. Referencia de la Estructura hal\_ctimer\_pwm\_config\_t

## Campos de datos

uint32\_t clock\_div

Corresponde al numero deseado a dividir menos 1.

uint32\_t pwm\_period\_useg

Periodo del PWM en microsegundos.

- uint8\_t interrupt\_on\_period
- void(\* callback )(void)

La documentación para esta estructura fue generada a partir del siguiente fichero:

■ includes/hal/HAL CTIMER.h

## 6.7. Referencia de la Estructura hal\_pinint\_config\_t

## Campos de datos

- hal\_pinint\_channel\_en channel
- hal\_pinint\_interrupt\_mode\_en mode
- hal\_pinint\_level\_int\_en int\_on\_level
- uint8\_t int\_on\_rising\_edge
- uint8\_t int\_on\_falling\_edge
- hal\_gpio\_portpin\_en portpin
- void(\* callback )(void)

La documentación para esta estructura fue generada a partir del siguiente fichero:

includes/hal/HAL\_PININT.h

## 6.8. Referencia de la Estructura hal\_spi\_master\_mode\_config\_t

## Campos de datos

- hal\_syscon\_peripheral\_clock\_sel\_en clock\_source
- uint8\_t pre\_delay
- uint8\_t post\_delay
- uint8\_t frame\_delay
- uint8 t transfer delay
- hal\_gpio\_portpin\_en sck\_portpin
- hal\_gpio\_portpin\_en miso\_portpin
- hal gpio portpin en mosi portpin
- hal\_gpio\_portpin\_en ssel\_portpin [4]
- hal\_spi\_ssel\_polarity\_en ssel\_polarity [4]
- void(\* tx\_free\_callback )(void)
- void(\* rx\_ready\_callback )(void)

La documentación para esta estructura fue generada a partir del siguiente fichero:

includes/hal/HAL\_SPI.h

## 6.9. Referencia de la Estructura hal\_uart\_config\_t

### Campos de datos


- hal\_uart\_datalen\_en data\_length
- hal\_uart\_parity\_en parity
- hal\_uart\_stop\_en stop\_bits
- hal\_uart\_oversampling\_en oversampling
- hal\_syscon\_peripheral\_clock\_sel\_en clock\_selection
- uint32 t baudrate
- hal\_gpio\_portpin\_en tx\_portpin
- hal\_gpio\_portpin\_en rx\_portpin
- void(\* rx\_ready\_callback )(void)
- void(\* tx\_ready\_callback )(void)

La documentación para esta estructura fue generada a partir del siguiente fichero:

includes/hal/HAL\_UART.h

## 6.10. Referencia de la Estructura IOCON\_per\_t

Diagrama de colaboración para IOCON\_per\_t:



## Campos de datos

- IOCON\_PIO\_reg\_t PIO0\_17
- IOCON\_PIO\_reg\_t PIO0\_13
- IOCON\_PIO\_reg\_t PIO0\_12
- IOCON\_PIO\_reg\_t PIO0\_5
- IOCON\_PIO\_reg\_t PIO0\_4
- IOCON\_PIO\_reg\_t PIO0\_3
- IOCON\_PIO\_reg\_t PIO0\_2
- IOCON\_PIO\_reg\_t PIO0\_11
- IOCON PIO reg t PIO0\_10
- IOCON\_PIO\_reg\_t PIO0\_16
- IOCON\_PIO\_reg\_t PIO0\_15
- IOCON\_PIO\_reg\_t PIO0\_1
- const uint32\_t \_RESERVED\_1
- IOCON\_PIO\_reg\_t PIO0\_9
- IOCON\_PIO\_reg\_t PIO0\_8
- IOCON\_PIO\_reg\_t PIO0\_7
- IOCON\_PIO\_reg\_t PIO0\_6
- IOCON\_PIO\_reg\_t PIO0\_0IOCON\_PIO\_reg\_t PIO0\_14
- const uint32 t RESERVED 2
- IOCON\_PIO\_reg\_t PIO0\_28
- IOCON\_PIO\_reg\_t PIO0\_27
- IOCON\_PIO\_reg\_t PIO0\_26

- IOCON\_PIO\_reg\_t PIO0\_25
- IOCON\_PIO\_reg\_t PIO0\_24
- IOCON\_PIO\_reg\_t PIO0\_23
- IOCON\_PIO\_reg\_t PIO0\_22
- IOCON\_PIO\_reg\_t PIO0\_21
- IOCON\_PIO\_reg\_t PIO0\_20
- IOCON\_PIO\_reg\_t PIO0\_19
- IOCON\_PIO\_reg\_t PIO0\_18
- IOCON\_PIO\_reg\_t PIO1\_8
- IOCON\_PIO\_reg\_t PIO1\_9
- IOCON\_PIO\_reg\_t PIO1\_12
- IOCON\_PIO\_reg\_t PIO1\_13
- IOCON\_PIO\_reg\_t PIO0\_31
- IOCON PIO reg t PIO1\_0
- IOCON PIO reg t PIO1 1
- IOCON\_PIO\_reg\_t PIO1\_2
- IOCON\_PIO\_reg\_t PIO1\_14
- IOCON\_PIO\_reg\_t PIO1\_15
- IOCON\_PIO\_reg\_t PIO1\_3
- IOCON\_PIO\_reg\_t PIO1\_4
- IOCON PIO reg t PIO1\_5
- IOCON\_PIO\_reg\_t PIO1\_16
- IOCON\_PIO\_reg\_t PIO1\_17
- IOCON PIO reg t PIO1\_6
- IOCON\_PIO\_reg\_t PIO1\_18
- IOCON PIO reg t PIO1\_19
- IOCON\_PIO\_reg\_t PIO1\_7
- IOCON\_PIO\_reg\_t PIO0\_29
- IOCON\_PIO\_reg\_t PIO0\_30
- IOCON\_PIO\_reg\_t PIO1\_20
- IOCON\_PIO\_reg\_t PIO1\_21
- IOCON\_PIO\_reg\_t PIO1\_11IOCON\_PIO\_reg\_t PIO1\_10

## 6.10.1. Documentación de los campos

### 6.10.1.1. PIO0\_17

IOCON\_PIO\_reg\_t IOCON\_per\_t::PIOO\_17

### 6.10.1.2. PIOO\_13

IOCON\_PIO\_reg\_t IOCON\_per\_t::PIOO\_13

```
6.10.1.3. PIO0_12
IOCON_PIO_reg_t IOCON_per_t::PIOO_12
6.10.1.4. PIO0_5
IOCON_PIO_reg_t IOCON_per_t::PIO0_5
6.10.1.5. PIOO_4
IOCON_PIO_reg_t IOCON_per_t::PIOO_4
6.10.1.6. PIOO_3
IOCON_PIO_reg_t IOCON_per_t::PIOO_3
6.10.1.7. PIO0_2
IOCON_PIO_reg_t IOCON_per_t::PIOO_2
6.10.1.8. PIO0_11
IOCON_PIO_reg_t IOCON_per_t::PIOO_11
6.10.1.9. PIOO_10
IOCON_PIO_reg_t IOCON_per_t::PIO0_10
6.10.1.10. PIOO_16
IOCON_PIO_reg_t IOCON_per_t::PIOO_16
```

```
6.10.1.11. PIO0_15
IOCON_PIO_reg_t IOCON_per_t::PIOO_15
6.10.1.12. PIOO_1
IOCON_PIO_reg_t IOCON_per_t::PIOO_1
6.10.1.13. _RESERVED_1
const uint32_t IOCON_per_t::_RESERVED_1
6.10.1.14. PIO0_9
IOCON_PIO_reg_t IOCON_per_t::PIOO_9
6.10.1.15. PIOO_8
IOCON_PIO_reg_t IOCON_per_t::PIOO_8
6.10.1.16. PIO0_7
IOCON_PIO_reg_t IOCON_per_t::PIOO_7
6.10.1.17. PIOO_6
IOCON_PIO_reg_t IOCON_per_t::PIOO_6
6.10.1.18. PIOO_0
IOCON_PIO_reg_t IOCON_per_t::PIOO_0
```

```
6.10.1.19. PIOO_14
IOCON_PIO_reg_t IOCON_per_t::PIOO_14
6.10.1.20. _RESERVED_2
const uint32_t IOCON_per_t::_RESERVED_2
6.10.1.21. PIO0_28
IOCON_PIO_reg_t IOCON_per_t::PIO0_28
6.10.1.22. PIO0_27
IOCON_PIO_reg_t IOCON_per_t::PIOO_27
6.10.1.23. PIO0_26
IOCON_PIO_reg_t IOCON_per_t::PIO0_26
6.10.1.24. PIO0_25
IOCON_PIO_reg_t IOCON_per_t::PIO0_25
6.10.1.25. PIO0_24
IOCON_PIO_reg_t IOCON_per_t::PIO0_24
6.10.1.26. PIO0_23
IOCON_PIO_reg_t IOCON_per_t::PIO0_23
```

```
6.10.1.27. PIO0_22
IOCON_PIO_reg_t IOCON_per_t::PIO0_22
6.10.1.28. PIO0_21
IOCON_PIO_reg_t IOCON_per_t::PIO0_21
6.10.1.29. PIOO_20
IOCON_PIO_reg_t IOCON_per_t::PIO0_20
6.10.1.30. PIOO_19
IOCON_PIO_reg_t IOCON_per_t::PIO0_19
6.10.1.31. PIOO_18
IOCON_PIO_reg_t IOCON_per_t::PIO0_18
6.10.1.32. PIO1_8
IOCON_PIO_reg_t IOCON_per_t::PIO1_8
6.10.1.33. PIO1_9
IOCON_PIO_reg_t IOCON_per_t::PIO1_9
6.10.1.34. PIO1_12
IOCON_PIO_reg_t IOCON_per_t::PIO1_12
```

```
6.10.1.35. PIO1_13
IOCON_PIO_reg_t IOCON_per_t::PIO1_13
6.10.1.36. PIO0_31
IOCON_PIO_reg_t IOCON_per_t::PIO0_31
6.10.1.37. PIO1_0
IOCON_PIO_reg_t IOCON_per_t::PIO1_0
6.10.1.38. PIO1_1
IOCON_PIO_reg_t IOCON_per_t::PIO1_1
6.10.1.39. PIO1_2
IOCON_PIO_reg_t IOCON_per_t::PIO1_2
6.10.1.40. PIO1_14
IOCON_PIO_reg_t IOCON_per_t::PIO1_14
6.10.1.41. PIO1_15
IOCON_PIO_reg_t IOCON_per_t::PIO1_15
6.10.1.42. PIO1_3
IOCON_PIO_reg_t IOCON_per_t::PIO1_3
```

```
6.10.1.43. PIO1_4
IOCON_PIO_reg_t IOCON_per_t::PIO1_4
6.10.1.44. PIO1_5
IOCON_PIO_reg_t IOCON_per_t::PIO1_5
6.10.1.45. PIO1_16
IOCON_PIO_reg_t IOCON_per_t::PIO1_16
6.10.1.46. PIO1_17
IOCON_PIO_reg_t IOCON_per_t::PIO1_17
6.10.1.47. PIO1_6
IOCON_PIO_reg_t IOCON_per_t::PIO1_6
6.10.1.48. PIO1_18
IOCON_PIO_reg_t IOCON_per_t::PIO1_18
6.10.1.49. PIO1_19
IOCON_PIO_reg_t IOCON_per_t::PIO1_19
6.10.1.50. PIO1_7
IOCON_PIO_reg_t IOCON_per_t::PIO1_7
```

```
6.10.1.51. PIOO_29
IOCON_PIO_reg_t IOCON_per_t::PIO0_29
6.10.1.52. PIO0_30
IOCON_PIO_reg_t IOCON_per_t::PIO0_30
6.10.1.53. PIO1_20
IOCON_PIO_reg_t IOCON_per_t::PIO1_20
6.10.1.54. PIO1_21
IOCON_PIO_reg_t IOCON_per_t::PIO1_21
6.10.1.55. PIO1_11
IOCON_PIO_reg_t IOCON_per_t::PIO1_11
6.10.1.56. PIO1_10
IOCON_PIO_reg_t IOCON_per_t::PIO1_10
La documentación para esta estructura fue generada a partir del siguiente fichero:
```

■ includes/hri/HRI\_IOCON.h

## 6.11. Referencia de la Estructura IOCON\_PIO\_reg\_t

## Campos de datos

```
    uint32_t __pad0__: 3
    uint32_t MODE: 2
    uint32_t HYS: 1
    uint32_t INV: 1
    uint32_t I2CMODE: 2
    uint32_t __pad1__: 1
    uint32_t OD: 1
    uint32_t S_MODE: 2
    uint32_t CLK_DIV: 3
    uint32_t DACMODE: 1
```

■ uint32\_t \_\_pad2\_\_: 15

## 6.11.1. Documentación de los campos

```
6.11.1.1. __pad0__
uint32_t IOCON_PIO_reg_t::__pad0__
6.11.1.2. MODE
uint32_t IOCON_PIO_reg_t::MODE
6.11.1.3. HYS
uint32_t IOCON_PIO_reg_t::HYS
6.11.1.4. INV
uint32_t IOCON_PIO_reg_t::INV
6.11.1.5. I2CMODE
uint32_t IOCON_PIO_reg_t::I2CMODE
6.11.1.6. __pad1__
uint32_t IOCON_PIO_reg_t::__pad1__
```

## 6.11.1.7. OD

uint32\_t IOCON\_PIO\_reg\_t::OD

## 6.11.1.8. S\_MODE

uint32\_t IOCON\_PIO\_reg\_t::S\_MODE

## 6.11.1.9. CLK\_DIV

uint32\_t IOCON\_PIO\_reg\_t::CLK\_DIV

## 6.11.1.10. DACMODE

uint32\_t IOCON\_PIO\_reg\_t::DACMODE

## 6.11.1.11. \_\_pad2\_\_

uint32\_t IOCON\_PIO\_reg\_t::\_\_pad2\_\_

La documentación para esta estructura fue generada a partir del siguiente fichero:

■ includes/hri/HRI\_IOCON.h

## Documentación de archivos

## 7.1. Referencia del Archivo includes/hal/HAL\_ADC.h

Declaraciones a nivel de aplicacion del periferico ADC (LPC845)

#include <stdint.h>
Dependencia gráfica adjunta para HAL\_ADC.h:





Gráfico de los archivos que directa o indirectamente incluyen a este archivo:



### Estructuras de datos

- struct hal\_adc\_sequence\_config\_t
- struct hal\_adc\_sequence\_result\_t

#### **Enumeraciones**

- enum hal\_adc\_clock\_source\_en { HAL\_ADC\_CLOCK\_SOURCE\_FRO = 0, HAL\_ADC\_CLOCK\_SYS\_PLL }
- enum hal\_adc\_low\_power\_mode\_en { HAL\_ADC\_LOW\_POWER\_MODE\_DISABLED = 0, HAL\_ADC\_LOW\_POWER\_MODE\_ENABLED }
- enum hal\_adc\_sequence\_sel\_en { HAL\_ADC\_SEQUENCE\_SEL\_A = 0, HAL\_ADC\_SEQUENCE\_SEL\_B }
- enum hal\_adc\_trigger\_sel\_en {
  - HAL\_ADC\_TRIGGER\_SEL\_NONE = 0, HAL\_ADC\_TRIGGER\_SEL\_PININT0\_IRQ, HAL\_ADC\_TRIGGE← R\_SEL\_PININT1\_IRQ, HAL\_ADC\_TRIGGER\_SEL\_SCT0\_OUT3,
  - HAL\_ADC\_TRIGGER\_SEL\_SCT0\_OUT4, HAL\_ADC\_TRIGGER\_SEL\_T0\_MAT3, HAL\_ADC\_TRIGGER ← \_\_SEL\_CMP0\_OUT\_ADC, HAL\_ADC\_TRIGGER\_SEL\_GPIO\_INT\_BMAT,
  - HAL\_ADC\_TRIGGER\_SEL\_ARM\_TXEV }
- enum hal\_adc\_trigger\_pol\_sel\_en { HAL\_ADC\_TRIGGER\_POL\_SEL\_NEGATIVE\_EDGE = 0, HAL\_ADC → \_TRIGGER\_POL\_SEL\_POSITIVE\_EDGE }
- enum hal\_adc\_sync\_sel\_en { HAL\_ADC\_SYNC\_SEL\_ENABLE\_SYNC = 0, HAL\_ADC\_SYNC\_SEL\_BYP ← ASS\_SYNC }
- enum hal\_adc\_interrupt\_mode\_en { HAL\_ADC\_INTERRUPT\_MODE\_EOC = 0, HAL\_ADC\_INTERRUPT ← \_\_MODE\_EOS }
- enum hal\_adc\_result\_channel\_en {
  - HAL\_ADC\_RESULT\_CHANNEL\_0 = 0, HAL\_ADC\_RESULT\_CHANNEL\_1, HAL\_ADC\_RESULT\_CHAN↔ NEL 2, HAL ADC RESULT CHANNEL 3.
  - HAL\_ADC\_RESULT\_CHANNEL\_4, HAL\_ADC\_RESULT\_CHANNEL\_5, HAL\_ADC\_RESULT\_CHANNEL ← \_6, HAL\_ADC\_RESULT\_CHANNEL\_7,
  - HAL\_ADC\_RESULT\_CHANNEL\_8, HAL\_ADC\_RESULT\_CHANNEL\_9, HAL\_ADC\_RESULT\_CHANNEL ← \_ 10, HAL\_ADC\_RESULT\_CHANNEL\_11,
  - HAL\_ADC\_RESULT\_CHANNEL\_GLOBAL }
- enum hal\_adc\_sequence\_result\_en { HAL\_ADC\_SEQUENCE\_RESULT\_VALID = 0, HAL\_ADC\_SEQUE ← NCE\_RESULT\_INVALID }

### **Funciones**

 void hal\_adc\_init\_async\_mode (uint32\_t sample\_freq, uint8\_t div, hal\_adc\_clock\_source\_en clock\_source, hal\_adc\_low\_power\_mode\_en low\_power)

Inicializar el ADC en modo asincrónico.

- void hal\_adc\_init\_sync\_mode (uint32\_t sample\_freq, hal\_adc\_low\_power\_mode\_en low\_power)
  - Inicializar el ADC en modo sincrónico.
- void hal\_adc\_deinit (void)

De-inicialización del ADC.

■ void hal\_adc\_config\_sequence (hal\_adc\_sequence\_sel\_en sequence, const hal\_adc\_sequence\_config\_ t \*config)

Configurar una secuencia de conversión.

void hal\_adc\_enable\_sequence (hal\_adc\_sequence\_sel\_en sequence)

Habilitar una secuencia.

void hal\_adc\_start\_sequence (hal\_adc\_sequence\_sel\_en sequence)

Disparar conversiones en una secuencia.

Obtener resultado de la secuencia.

## 7.1.1. Descripción detallada

Declaraciones a nivel de aplicacion del periferico ADC (LPC845)

**Autor** 

Augusto Santini

Fecha

3/2020

Versión

1.0

# 7.2. Referencia del Archivo includes/hal/HAL\_CTIMER.h

Declaraciones a nivel de aplicacion del periferico CTIMER (LPC845)

```
#include <stdint.h>
#include <HAL_GPIO.h>
Dependencia gráfica adjunta para HAL_CTIMER.h:
```





Gráfico de los archivos que directa o indirectamente incluyen a este archivo:



#### Estructuras de datos

- struct hal\_ctimer\_match\_config\_t
- struct hal\_ctimer\_pwm\_channel\_config\_t
- struct hal\_ctimer\_pwm\_config\_t

#### **Enumeraciones**

- enum hal\_ctimer\_match\_action\_en { HAL\_CTIMER\_MATCH\_DO\_NOGHING = 0, HAL\_CTIMER\_MA← TCH\_CLEAR\_PIN, HAL\_CTIMER\_MATCH\_SET\_PIN, HAL\_CTIMER\_MATCH\_TOGGLE\_PIN }
- enum hal\_ctimer\_match\_sel\_en { HAL\_CTIMER\_MATCH\_0 = 0, HAL\_CTIMER\_MATCH\_1, HAL\_CTI
  MER\_MATCH\_2, HAL\_CTIMER\_MATCH\_3 }
- enum hal\_ctimer\_pwm\_channel\_sel\_en { HAL\_CTIMER\_PWM\_CHANNEL\_0 = 0, HAL\_CTIMER\_PW ← M\_CHANNEL\_1, HAL\_CTIMER\_PWM\_CHANNEL\_2 }

#### **Funciones**

void hal\_ctimer\_timer\_mode\_init (uint32\_t clock\_div)

Inicializacion del periferico en modo timer.

■ void hal\_ctimer\_timer\_mode\_config\_match (hal\_ctimer\_match\_sel\_en match\_sel, const hal\_ctimer\_match config\_t \*match\_config)

Configurar un canal de match.

void hal ctimer timer mode run (void)

Habilitar el conteo del ctimer.

void hal\_ctimer\_timer\_mode\_stop (void)

Inhabilitar el conteo del ctimer.

void hal\_ctimer\_timer\_mode\_reset (void)

Reiniciar el conteo del ctimer.

void hal\_ctimer\_pwm\_mode\_init (const hal\_ctimer\_pwm\_config\_t \*config)

Inicializar el CTIMER en modo PWM.

void hal ctimer pwm mode set period (uint32 t period useg)

Actualizar el periodo en modo PWM.

■ void hal\_ctimer\_pwm\_mode\_config\_channel (hal\_ctimer\_pwm\_channel\_sel\_en channel\_sel, const hal\_ctimer\_pwm\_channel\_config\_t \*channel\_config)

Actualizar configuracion de algun canal de PWM.

### 7.2.1. Descripción detallada

Declaraciones a nivel de aplicacion del periferico CTIMER (LPC845)

Autor

Augusto Santini

Fecha

3/2020

Versión

1.0

## 7.2.2. Documentación de las funciones

## 7.2.2.1. hal\_ctimer\_timer\_mode\_init()

Inicializacion del periferico en modo timer.

Esta funcion no pone a correr el contador.

#### **Parámetros**

in	clock_div	Divisor del clock principal deseado (el valor efectivo es este valor + 1)
----	-----------	---

#### 7.2.2.2. hal\_ctimer\_timer\_mode\_config\_match()

Configurar un canal de match.

## Parámetros

	in	match_sel	Match a configurar
ſ	in	match_config	Configuracion deseada

## 7.2.2.3. hal\_ctimer\_pwm\_mode\_init()

Inicializar el CTIMER en modo PWM.

#### **Parámetros**

in	config	Configuracion deseada

### 7.2.2.4. hal\_ctimer\_pwm\_mode\_set\_period()

Actualizar el periodo en modo PWM.

#### **Parámetros**

in	period_useg	Nuevo periodo deseado en microsegundos
----	-------------	--

## 7.2.2.5. hal\_ctimer\_pwm\_mode\_config\_channel()

Actualizar configuracion de algun canal de PWM.


#### **Parámetros**

i	n	channel_sel	Seleccion de canal a configurar
i	n	channel_config	Configuracion del canal de PWM

# 7.3. Referencia del Archivo includes/hal/HAL\_DAC.h

Declaraciones a nivel de aplicacion del periferico DAC (LPC845)

```
#include <stdint.h>
Dependencia gráfica adjunta para HAL_DAC.h:
```



### Estructuras de datos

struct hal\_dac\_ctrl\_config\_t

### **Enumeraciones**

- enum hal\_dac\_en { HAL\_DAC\_0 = 0, HAL\_DAC\_1 }
- enum hal\_dac\_settling\_time\_en { HAL\_DAC\_SETTLING\_TIME\_1US\_MAX = 0, HAL\_DAC\_SETTLIN← G\_TIME\_2\_5US\_MAX }

### **Funciones**

void hal\_dac\_init (hal\_dac\_en dac, hal\_dac\_settling\_time\_en settling\_time, uint32\_t initial\_value)
 Inicializacion del DAC.

## 7.3.1. Descripción detallada

Declaraciones a nivel de aplicacion del periferico DAC (LPC845)

Autor

Augusto Santini

Fecha

3/2020

Versión

1.0

#### 7.3.2. Documentación de las estructuras de datos

7.3.2.1. struct hal\_dac\_ctrl\_config\_t

# Campos de datos

uint8_t	count_enable: 1	
uint8_t	double_buffering: 1	
uint8_t	dma_enable: 1	
uint8_t	dma_request: 1	

## 7.3.3. Documentación de las funciones

## 7.3.3.1. hal\_dac\_init()

hal\_dac\_settling\_time\_en settling\_time,
uint32\_t initial\_value )

### Inicializacion del DAC.

#### **Parámetros**

in	dac	Cual de los dos DACs inicializar
in	settling_time	Velocidad de conversion del DAC
in	initial_value	Valor inicial del DAC

# 7.4. Referencia del Archivo includes/hal/HAL\_GPIO.h

Declaraciones a nivel de aplicacion del periferico GPIO (LPC845)

#include <stdint.h>

Dependencia gráfica adjunta para HAL\_GPIO.h:





Gráfico de los archivos que directa o indirectamente incluyen a este archivo:



## defines

- #define HAL\_GPIO\_PORTPIN\_TO\_PORT(x) (x / 32)
- #define HAL\_GPIO\_PORTPIN\_TO\_PIN(x) (x % 32)

#### **Enumeraciones**

- enum hal\_gpio\_port\_en { HAL\_GPIO\_PORT\_0 = 0, HAL\_GPIO\_PORT\_1 }
- enum hal\_gpio\_portpin\_en {

HAL\_GPIO\_PORTPIN\_0\_0 = 0, HAL\_GPIO\_PORTPIN\_0\_1, HAL\_GPIO\_PORTPIN\_0\_2, HAL\_GPIO\_P $\leftarrow$  ORTPIN\_0\_3,

HAL\_GPIO\_PORTPIN\_0\_4, HAL\_GPIO\_PORTPIN\_0\_5, HAL\_GPIO\_PORTPIN\_0\_6, HAL\_GPIO\_POR

TPIN 0 7,

HAL\_GPIO\_PORTPIN\_0\_8, HAL\_GPIO\_PORTPIN\_0\_9, HAL\_GPIO\_PORTPIN\_0\_10, HAL\_GPIO\_PO↔ RTPIN 0 11,

HAL\_GPIO\_PORTPIN\_0\_16, HAL\_GPIO\_PORTPIN\_0\_17, HAL\_GPIO\_PORTPIN\_0\_18, HAL\_GPIO\_P  $\leftarrow$  ORTPIN 0 19.

HAL\_GPIO\_PORTPIN\_0\_20, HAL\_GPIO\_PORTPIN\_0\_21, HAL\_GPIO\_PORTPIN\_0\_22, HAL\_GPIO\_P  $\leftarrow$  ORTPIN 0 23.

HAL\_GPIO\_PORTPIN\_0\_28, HAL\_GPIO\_PORTPIN\_0\_29, HAL\_GPIO\_PORTPIN\_0\_30, HAL\_GPIO\_P  $\leftrightarrow$  ORTPIN\_0\_31,

HAL\_GPIO\_PORTPIN\_1\_0, HAL\_GPIO\_PORTPIN\_1\_1, HAL\_GPIO\_PORTPIN\_1\_2, HAL\_GPIO\_POR

TPIN\_1\_3,

HAL\_GPIO\_PORTPIN\_1\_4, HAL\_GPIO\_PORTPIN\_1\_5, HAL\_GPIO\_PORTPIN\_1\_6, HAL\_GPIO\_POR

TPIN 1 7,

HAL\_GPIO\_PORTPIN\_1\_8, HAL\_GPIO\_PORTPIN\_1\_9, HAL\_GPIO\_PORTPIN\_NOT\_USED }

enum hal gpio dir en { HAL GPIO DIR INPUT = 0, HAL GPIO DIR OUTPUT }

#### **Funciones**

void hal\_gpio\_init (hal\_gpio\_port\_en port)

Inicializar un puerto.

• void hal\_gpio\_set\_dir (hal\_gpio\_portpin\_en portpin, hal\_gpio\_dir\_en dir, uint8\_t initial\_state)

Fijar direccion de una GPIO.

void hal\_gpio\_set\_pin (hal\_gpio\_portpin\_en portpin)

Fijar estado activo de una GPIO.

void hal\_gpio\_clear\_pin (hal\_gpio\_portpin\_en portpin)

Fijar estado inactivo de una GPIO.

void hal\_gpio\_toggle\_pin (hal\_gpio\_portpin\_en portpin)

Invertir estado de una GPIO.

uint8\_t hal\_gpio\_read\_pin (hal\_gpio\_portpin\_en portpin)

Leer el estado de una GPIO.

### 7.4.1. Descripción detallada

Declaraciones a nivel de aplicacion del periferico GPIO (LPC845)

**Autor** 

Augusto Santini

Fecha

3/2020

Versión

1.0

## 7.4.2. Documentación de las funciones

## 7.4.2.1. hal\_gpio\_init()

Inicializar un puerto.

#### **Parámetros**

### 7.4.2.2. hal\_gpio\_set\_dir()

Fijar direccion de una GPIO.

## Parámetros

in	portpin	Numero de puerto/pin a configurar
in	dir	Direccion deseada
in	initial_state	Estado inicial (aplica para salidas nada mas)

## 7.4.2.3. hal\_gpio\_set\_pin()

Fijar estado activo de una GPIO.

## Parámetros

in	portpin	Numero de puerto/pin a accionar

### 7.4.2.4. hal\_gpio\_clear\_pin()

Fijar estado inactivo de una GPIO.

## **Parámetros**

in	portpin	Numero de puerto/pin a accionar
----	---------	---------------------------------

## 7.4.2.5. hal\_gpio\_toggle\_pin()

```
void hal_gpio_toggle_pin ( \label{eq:portpin} {\tt hal\_gpio\_portpin\_en} \ portpin \ )
```

Invertir estado de una GPIO.

### **Parámetros**

in	portpin	Numero de puerto/pin a accionar
----	---------	---------------------------------

## 7.4.2.6. hal\_gpio\_read\_pin()

Leer el estado de una GPIO.

### **Parámetros**

-	in	portpin	Numero de puerto/pin a accionar

## Devuelve

Estado actual de la GPIO

# 7.5. Referencia del Archivo includes/hal/HAL\_IOCON.h

Declaraciones a nivel de aplicacion del periferico IOCON (LPC845)

#include <HPL\_IOCON.h>
#include <HAL\_GPIO.h>

Dependencia gráfica adjunta para HAL\_IOCON.h:





Gráfico de los archivos que directa o indirectamente incluyen a este archivo:



## Estructuras de datos

struct hal\_iocon\_config\_t

#### **Enumeraciones**

- enum hal\_iocon\_pull\_mode\_en { HAL\_IOCON\_PULL\_NONE = 0, HAL\_IOCON\_PULL\_DOWN, HAL\_I ← OCON\_PULL\_UP, HAL\_IOCON\_PULL\_REPEATER }
- enum hal\_iocon\_sample\_mode\_en { HAL\_IOCON\_SAMPLE\_MODE\_BYPASS = 0, HAL\_IOCON\_SA MPLE\_MODE\_1\_CLOCK, HAL\_IOCON\_SAMPLE\_MODE\_2\_CLOCK, HAL\_IOCON\_SAMPLE\_MODE\_ 3 CLOCK }
- enum hal\_iocon\_clk\_sel\_en {
  HAL\_IOCON\_CLK\_DIV\_0 = 0, HAL\_IOCON\_CLK\_DIV\_1, HAL\_IOCON\_CLK\_DIV\_2, HAL\_IOCON\_CL←
  K\_DIV\_3,
  - HAL\_IOCON\_CLK\_DIV\_4, HAL\_IOCON\_CLK\_DIV\_5, HAL\_IOCON\_CLK\_DIV\_6 }
- enum hal\_iocon\_iic\_mode\_en { HAL\_IOCON\_IIC\_MODE\_STANDARD = 0, HAL\_IOCON\_IIC\_MODE\_←
  GPIO, HAL\_IOCON\_IIC\_MODE\_FAST\_MODE }

#### **Funciones**

void hal\_iocon\_config\_io (hal\_gpio\_portpin\_en portpin, const hal\_iocon\_config\_t \*config)
 Configuracion de un pin.

### 7.5.1. Descripción detallada

Declaraciones a nivel de aplicacion del periferico IOCON (LPC845)

Autor

Augusto Santini

Fecha

3/2020

Versión

1.0

## 7.5.2. Documentación de las estructuras de datos

7.5.2.1. struct hal\_iocon\_config\_t

### Campos de datos

hal_iocon_pull_mode_en	pull_mode	
uint8_t	hysteresis	
uint8_t	invert_input	
uint8_t	open_drain	
hal_iocon_sample_mode_en	sample_mode	
hal_iocon_clk_sel_en	clk_sel	
uint8_t	dac_mode	
hal_iocon_iic_mode_en	iic_mode	

## 7.5.3. Documentación de las funciones

## 7.5.3.1. hal\_iocon\_config\_io()

Configuracion de un pin.

#### **Parámetros**

in	portpin	Puerto/pin a configurar
in	pin_config	Puntero a estructura de configuracion del pin

# 7.6. Referencia del Archivo includes/hal/HAL\_PININT.h

Declaraciones a nivel de aplicacion del periferico PININT (LPC845)

```
#include <stdint.h>
#include <HAL_GPIO.h>
Dependencia gráfica adjunta para HAL_PININT.h:
```





Gráfico de los archivos que directa o indirectamente incluyen a este archivo:



### Estructuras de datos

struct hal\_pinint\_config\_t

#### **Enumeraciones**

- enum hal\_pinint\_channel\_en {
  HAL\_PININT\_CHANNEL\_0 = 0, HAL\_PININT\_CHANNEL\_1, HAL\_PININT\_CHANNEL\_2, HAL\_PININT ←
  \_CHANNEL\_3,
  HAL\_PININT\_CHANNEL\_4, HAL\_PININT\_CHANNEL\_5, HAL\_PININT\_CHANNEL\_6, HAL\_PININT\_CHANNEL\_7 }
- enum hal\_pinint\_interrupt\_mode\_en { HAL\_PININT\_INTERRUPT\_MODE\_EDGE = 0, HAL\_PININT\_I↔
  NTERRUPT\_MODE\_LEVEL }
- enum hal\_pinint\_level\_int\_en { HAL\_PININT\_LEVEL\_INT\_HIGH = 0, HAL\_PININT\_LEVEL\_INT\_LOW }

### **Funciones**

void hal\_pinint\_init (void)

Inicializacion del modulo.

void hal\_pinint\_configure\_pin\_interrupt (const hal\_pinint\_config\_t \*config)

Configurar interrupciones de pin.

void hal\_pinint\_register\_callback (hal\_pinint\_channel\_en channel, void(\*new\_callback)(void))

Registrar callback a llamar en interrupcion de PININTn.

## 7.6.1. Descripción detallada

Declaraciones a nivel de aplicacion del periferico PININT (LPC845)

Autor

Augusto Santini

Fecha

3/2020

Versión

1.0

## 7.6.2. Documentación de las funciones

## 7.6.2.1. hal\_pinint\_configure\_pin\_interrupt()

Configurar interrupciones de pin.

#### **Parámetros**

ſ	in <i>config</i>	Configuracion de interrupciones de pin	]
---	------------------	--	---

### 7.6.2.2. hal\_pinint\_register\_callback()

Registrar callback a llamar en interrupcion de PININTn.

#### **Parámetros**

i	n	channel	Canal al cual registrar el callback
i	n	new_callback	Puntero a funcion a ejecutar

# 7.7. Referencia del Archivo includes/hal/HAL\_SPI.h

Declaraciones a nivel de aplicacion del periferico SPI (LPC845)

```
#include <stdint.h>
#include <HAL_SYSCON.h>
#include <HAL_GPIO.h>
```

Dependencia gráfica adjunta para HAL\_SPI.h:





Gráfico de los archivos que directa o indirectamente incluyen a este archivo:



## Estructuras de datos

- struct hal\_spi\_master\_mode\_config\_t
- struct hal\_spi\_master\_mode\_tx\_config\_t
- struct hal\_spi\_master\_mode\_tx\_data\_t

### defines

#define HAL\_SPI\_DUMMY\_BYTE (0xFF)

#### **Enumeraciones**

- enum hal spi sel en { HAL SPI 0 = 0, HAL SPI 1 }
- enum hal spi data length en {

HAL\_SPI\_DATA\_LENGTH\_1\_BIT = 0, HAL\_SPI\_DATA\_LENGTH\_2\_BIT, HAL\_SPI\_DATA\_LENGTH\_← 3 BIT, HAL SPI\_DATA\_LENGTH 4 BIT,

 $\label{lem:hal_spi_data_length_5_bit} \textbf{Hal\_spi_data\_length\_6\_bit}, \textbf{Hal\_spi\_data\_length\_7\_bit}, \\ \textbf{Hal\_spi\_data\_length\_8\_bit},$ 

HAL\_SPI\_DATA\_LENGTH\_9\_BIT, HAL\_SPI\_DATA\_LENGTH\_10\_BIT, HAL\_SPI\_DATA\_LENGTH\_11↔ BIT, HAL\_SPI\_DATA\_LENGTH\_12\_BIT,

HAL\_SPI\_DATA\_LENGTH\_13\_BIT, HAL\_SPI\_DATA\_LENGTH\_14\_BIT, HAL\_SPI\_DATA\_LENGTH\_ $\leftrightarrow$  15 BIT, HAL\_SPI\_DATA\_LENGTH 16 BIT }

- enum hal\_spi\_clock\_mode\_en { HAL\_SPI\_CLOCK\_MODE\_0 = 0, HAL\_SPI\_CLOCK\_MODE\_1, HAL\_←
  SPI\_CLOCK\_MODE\_2, HAL\_SPI\_CLOCK\_MODE\_3 }
- enum hal\_spi\_ssel\_polarity\_en { HAL\_SPI\_SSEL\_POLARITY\_LOW = 0, HAL\_SPI\_SSEL\_POLARITY ← HIGH }
- enum hal\_spi\_ssel\_sel\_en {
   HAL\_SPI\_SSEL\_SELECTION\_0 = 0, HAL\_SPI\_SSEL\_SELECTION\_1, HAL\_SPI\_SSEL\_SELECTION\_2,
   HAL\_SPI\_SSEL\_SELECTION\_3,
   HAL\_SPI\_SSEL\_SELECTION\_OTHER }

#### **Funciones**

- void hal\_spi\_master\_mode\_init (hal\_spi\_sel\_en inst, const hal\_spi\_master\_mode\_config\_t \*config)
   Inicializar SPI en modo master.
- uint16\_t hal\_spi\_master\_mode\_rx\_data (hal\_spi\_sel\_en inst)

Leer el dato recibido.

- void hal\_spi\_master\_mode\_config\_tx (hal\_spi\_sel\_en inst, const hal\_spi\_master\_mode\_tx\_config\_t \*config)
   Configurar la transmision.
- void hal\_spi\_master\_mode\_tx\_data (hal\_spi\_sel\_en inst, const hal\_spi\_master\_mode\_tx\_data\_t \*data)
   Transmitir dato.
- void hal\_spi\_master\_mode\_register\_tx\_callback (hal\_spi\_sel\_en inst, void(\*new\_callback)(void))
  Actualizar callback en TXRDY.
- void hal\_spi\_master\_mode\_register\_rx\_callback (hal\_spi\_sel\_en inst, void(\*new\_callback)(void))
   Actualizar callback en RXRDY.

#### 7.7.1. Descripción detallada

Declaraciones a nivel de aplicacion del periferico SPI (LPC845)

Autor

Augusto Santini

Fecha

3/2020

Versión

1.0

#### 7.7.2. Documentación de las estructuras de datos

7.7.2.1. struct hal\_spi\_master\_mode\_tx\_config\_t

## Campos de datos

hal_spi_clock_mode_en	clock_mode	
uint16_t	clock_div	

## 7.7.2.2. struct hal\_spi\_master\_mode\_tx\_data\_t

### Campos de datos

data: 16	
ssel0_n: 1	
ssel1_n: 1	
ssel2_n: 1	
ssel3_n: 1	
eot: 1	
eof: 1	
rxignore: 1	
pad0: 1	
data_length: 4	
pad1: 4	
	ssel0_n: 1 ssel1_n: 1 ssel2_n: 1 ssel3_n: 1 eot: 1 eof: 1 rxignore: 1pad0: 1 data_length: 4

## 7.7.3. Documentación de las funciones

## 7.7.3.1. hal\_spi\_master\_mode\_init()

Inicializar SPI en modo master.

### **Parámetros**

in inst		Instancia de SPI a inicializar
in <i>config</i> Co		Configuracion deseada

## 7.7.3.2. hal\_spi\_master\_mode\_rx\_data()

Leer el dato recibido.

### **Parámetros**

in inst Instancia a c	onsultar
-----------------------	----------

### Devuelve

Dato recibido

### 7.7.3.3. hal\_spi\_master\_mode\_config\_tx()

Configurar la transmision.

## **Parámetros**

in	inst	Instancia a configurar
in <i>config</i>		Configuracion para la transmision deseada

## 7.7.3.4. hal\_spi\_master\_mode\_tx\_data()

Transmitir dato.

#### **Parámetros**

in	n inst Instancia a utilizar	
in	data	Dato a transmitir, con controles asociados

## 7.7.3.5. hal\_spi\_master\_mode\_register\_tx\_callback()

Actualizar callback en TXRDY.

### **Parámetros**

in	inst	Instancia a configurar
in	new_callback	Nuevo callback a ejecutar en TXRDY

## 7.7.3.6. hal\_spi\_master\_mode\_register\_rx\_callback()

### Actualizar callback en RXRDY.

#### **Parámetros**

in	inst	Instancia a configurar
in	new_callback	Nuevo callback a ejecutar en RXRDY

# 7.8. Referencia del Archivo includes/hal/HAL\_SYSCON.h

Declaraciones a nivel de aplicacion del periferico SYSCON (LPC845)

```
#include <stdint.h>
```

Dependencia gráfica adjunta para HAL\_SYSCON.h:





Gráfico de los archivos que directa o indirectamente incluyen a este archivo:



#### **Enumeraciones**

■ enum hal\_syscon\_clkout\_source\_sel\_en {
 HAL\_SYSCON\_CLKOUT\_SOURCE\_SEL\_FRO = 0, HAL\_SYSCON\_CLKOUT\_SOURCE\_SEL\_MAIN\_←
 CLOCK, HAL\_SYSCON\_CLKOUT\_SOURCE\_SEL\_SYS\_PLL, HAL\_SYSCON\_CLKOUT\_SOURCE\_SE←
 L\_EXT\_CLOCK,

HAL SYSCON CLKOUT SOURCE SEL WATCHDOG OSC }

- enum hal\_syscon\_frg\_clock\_sel\_en { HAL\_SYSCON\_FRG\_CLOCK\_SEL\_FRO = 0, HAL\_SYSCON\_← FRG\_CLOCK\_SEL\_MAIN\_CLOCK, HAL\_SYSCON\_FRG\_CLOCK\_SEL\_SYS\_PLL, HAL\_SYSCON\_FR← G\_CLOCK\_SEL\_NONE }
- enum hal\_syscon\_peripheral\_sel\_en {
  HAL\_SYSCON\_PERIPHERAL\_SEL\_UART0 = 0, HAL\_SYSCON\_PERIPHERAL\_SEL\_UART1, HAL\_S↔
  YSCON\_PERIPHERAL\_SEL\_UART2, HAL\_SYSCON\_PERIPHERAL\_SEL\_UART3,

HAL\_SYSCON\_PERIPHERAL\_SEL\_UART4, HAL\_SYSCON\_PERIPHERAL\_SEL\_IIC0, HAL\_SYSCON ← PERIPHERAL\_SEL\_IIC1, HAL\_SYSCON\_PERIPHERAL\_SEL\_IIC2,

HAL\_SYSCON\_PERIPHERAL\_SEL\_IIC3, HAL\_SYSCON\_PERIPHERAL\_SEL\_SPI0, HAL\_SYSCON\_← PERIPHERAL\_SEL\_SPI1 }

■ enum hal\_syscon\_peripheral\_clock\_sel\_en {
HAL\_SYSCON\_PERIPHERAL\_CLOCK\_SEL\_FRO = 0, HAL\_SYSCON\_PERIPHERAL\_CLOCK\_SEL\_←
MAIN, HAL\_SYSCON\_PERIPHERAL\_CLOCK\_SEL\_FRG0, HAL\_SYSCON\_PERIPHERAL\_CLOCK\_S←
EL FRG1.

 $\label{eq:hal_syscon_peripheral_clock_sel_fro_div} \textbf{HAL\_SYSCON\_PERIPHERAL\_CLOCK\_SEL} \leftarrow \textbf{\_NONE} = 7 \, \}$ 

- enum hal\_syscon\_iocon\_glitch\_sel\_en {
   HAL\_SYSCON\_IOCON\_GLITCH\_SEL\_0 = 0, HAL\_SYSCON\_IOCON\_GLITCH\_SEL\_1, HAL\_SYSCON 
   \_IOCON\_GLITCH\_SEL\_2, HAL\_SYSCON\_IOCON\_GLITCH\_SEL\_3,
   HAL\_SYSCON\_IOCON\_GLITCH\_SEL\_4, HAL\_SYSCON\_IOCON\_GLITCH\_SEL\_5, HAL\_SYSCON\_IOCON\_GLITCH\_SEL\_5
   CON\_GLITCH\_SEL\_6, HAL\_SYSCON\_IOCON\_GLITCH\_SEL\_7 }
- enum hal\_syscon\_pll\_source\_sel\_en { HAL\_SYSCON\_PLL\_SOURCE\_SEL\_FRO = 0, HAL\_SYSCO ← N\_PLL\_SOURCE\_SEL\_EXT\_CLK, HAL\_SYSCON\_PLL\_SOURCE\_SEL\_WATCHDOG, HAL\_SYSCON ← PLL SOURCE\_SEL\_FRO\_DIV }

#### **Funciones**

uint32\_t hal\_syscon\_get\_system\_clock (void)

Obtener la frecuencia actual del main clock.

uint32 t hal syscon get fro clock (void)

Obtener la frecuencia actual del FRO.

void hal\_syscon\_config\_external\_crystal (uint32\_t crystal\_freq, uint8\_t use\_as\_main)

Configurar el ext clock a partir de un cristal externo.

void hal syscon config fro direct (uint8 t direct, uint8 t use as main)

Configurar el clock FRO.

void hal\_syscon\_config\_clkout (uint8\_t port, uint8\_t pin, hal\_syscon\_clkout\_source\_sel\_en clock\_source, uint8 t divider)

Configurar el pin de clock out (salida de clock hacia afuera)

void hal\_syscon\_config\_frg (uint8\_t inst, hal\_syscon\_frg\_clock\_sel\_en clock\_source, uint32\_t mul)

■ void hal\_syscon\_set\_peripheral\_clock\_source (hal\_syscon\_peripheral\_sel\_en peripheral, hal\_syscon\_con\_peripheral clock sel en clock source)

Fijar la fuente de clock de un periferico.

Configurar el divisor fraccional.

uint32 t hal syscon get peripheral clock (hal syscon peripheral sel en peripheral)

Obtener la frecuencia de clock en Hz configurada para cierto periferico.

void hal\_syscon\_set\_iocon\_glitch\_divider (hal\_syscon\_iocon\_glitch\_sel\_en sel, uint32\_t div)

Configurar divisor para el clock de glitches del IOCON.

- void hal\_syscon\_config\_pll (hal\_syscon\_pll\_source\_sel\_en clock\_source, uint32\_t freq)
   Configurar el PLL.
- uint32\_t hal\_syscon\_get\_pll\_clock (void)

Obtener frecuencia actual configurada del PLL.

## 7.8.1. Descripción detallada

Declaraciones a nivel de aplicacion del periferico SYSCON (LPC845)

**Autor** 

Augusto Santini

Fecha

6/2019

Versión

1.0

### 7.8.2. Documentación de las funciones

#### 7.8.2.1. hal\_syscon\_get\_system\_clock()

Obtener la frecuencia actual del main clock.

Devuelve

Frecuencia del main clock en Hz

## 7.8.2.2. hal\_syscon\_get\_fro\_clock()

Obtener la frecuencia actual del FRO.

Devuelve

Frecuencia del FRO en Hz

### 7.8.2.3. hal\_syscon\_config\_external\_crystal()

Configurar el ext clock a partir de un cristal externo.

### **Parámetros**

in	crystal_freq	Frecuencia del cristal externo utilizado	
in	use_as_main	Si es distinto de cero, se utilizara el oscilador a cristal como main clock	1

## 7.8.2.4. hal\_syscon\_config\_fro\_direct()

## Configurar el clock FRO.

## **Parámetros**

in	direct	Si es distinto de cero se omite el divisor del FRO
in	use_as_main	Si es distinto de cero, se utilizara el FRO como main clock

## 7.8.2.5. hal\_syscon\_config\_clkout()

# Configurar el pin de clock out (salida de clock hacia afuera)

### **Parámetros**

in	port	Numero de puerto por donde sacar el clock out
in	pin	Numero de pin por donde sacar el clock out
in	clock_source	Fuente deseada para la salida clock out
in	divider	Divisor deseado para la salida clock out

## 7.8.2.6. hal\_syscon\_config\_frg()

Configurar el divisor fraccional.

El divisor siempre se debe fijar en 256 para estos MCU.

### **Parámetros**

in	inst	Instancia de FRG a configurar
in	clock_source	Fuente de clock de entrada para el FRG
in	mul	Multiplicador deseado

### 7.8.2.7. hal\_syscon\_set\_peripheral\_clock\_source()

Fijar la fuente de clock de un periferico.

### **Parámetros**

in	peripheral	Periferico deseado
in	clock_source	Fuente de clock deseada

## 7.8.2.8. hal\_syscon\_get\_peripheral\_clock()

Obtener la frecuencia de clock en Hz configurada para cierto periferico.

#### **Parámetros**

in	peripheral	Periferico deseado
----	------------	--------------------

### Devuelve

Frecuencia en Hz del clock del periferico

## 7.8.2.9. hal\_syscon\_set\_iocon\_glitch\_divider()

```
void hal_syscon_set_iocon_glitch_divider ( {\tt hal\_syscon\_iocon\_glitch\_sel\_en} \ \ sel, {\tt uint32\_t} \ \ div \ )
```

Configurar divisor para el clock de glitches del IOCON.

### **Parámetros**

in	sel	Seleccion de divisor	
in	div	Valor de division deseado	

### 7.8.2.10. hal\_syscon\_config\_pll()

### Configurar el PLL.

### **Parámetros**

in	clock_source	Fuente de clock de referencia para el PLL
in	freq	Frecuencia deseada de salida del PLL

### 7.8.2.11. hal\_syscon\_get\_pll\_clock()

Obtener frecuencia actual configurada del PLL.

### Devuelve

Frecuencia actual del PLL en Hz

# 7.9. Referencia del Archivo includes/hal/HAL\_SYSTICK.h

Declaraciones a nivel de aplicacion del periferico SYSICK (LPC845)

```
#include <stdint.h>
```

Dependencia gráfica adjunta para HAL\_SYSTICK.h:





Gráfico de los archivos que directa o indirectamente incluyen a este archivo:



#### **Funciones**

- void hal\_systick\_init (uint32\_t tick\_us, void(\*callback)(void))
   Inicializacion del SYSTICK.
- void hal\_systick\_update\_callback (void(\*callback)(void))
   Actualizar callback del SYSTICK.

## 7.9.1. Descripción detallada

Declaraciones a nivel de aplicacion del periferico SYSICK (LPC845)

Autor

Augusto Santini

Fecha

3/2020

Versión

1.0

## 7.9.2. Documentación de las funciones

## 7.9.2.1. hal\_systick\_init()

Inicializacion del SYSTICK.

### **Parámetros**

in	tick_us	Tiempo en microsegundos deseado para el tick
in	callback	Funcion a llamar en cada tick

### Ejemplos:

Ejemplo\_ADC.c.

## 7.9.2.2. hal\_systick\_update\_callback()

Actualizar callback del SYSTICK.

### **Parámetros**

|--|

# 7.10. Referencia del Archivo includes/hal/HAL\_UART.h

Declaraciones a nivel de aplicacion del periferico UART (LPC845)

```
#include <stdint.h>
#include <HAL_SYSCON.h>
#include <HAL_GPIO.h>
```

Dependencia gráfica adjunta para HAL\_UART.h:





Gráfico de los archivos que directa o indirectamente incluyen a este archivo:



#### Estructuras de datos

struct hal uart config t

#### **Enumeraciones**

- enum hal\_uart\_datalen\_en { HAL\_UART\_DATALEN\_7BIT = 0, HAL\_UART\_DATALEN\_8BIT, HAL\_U → ART\_DATALEN\_9BIT }
- enum hal\_uart\_parity\_en { HAL\_UART\_PARITY\_NO\_PARITY = 0, HAL\_UART\_PARITY\_EVEN = 2, H ← AL\_UART\_PARITY\_ODD }
- enum hal\_uart\_stop\_en { HAL\_UART\_STOPLEN\_1BIT = 0, HAL\_UART\_STOPLEN\_2BIT }
- enum hal uart oversampling en {
  - HAL\_UART\_OVERSAMPLING\_X5 = 4, HAL\_UART\_OVERSAMPLING\_X6, HAL\_UART\_OVERSAMPL↔ ING\_X7, HAL\_UART\_OVERSAMPLING\_X8,
  - HAL\_UART\_OVERSAMPLING\_X9, HAL\_UART\_OVERSAMPLING\_X10, HAL\_UART\_OVERSAMPLIN← G X11, HAL\_UART\_OVERSAMPLING\_X12,
  - HAL\_UART\_OVERSAMPLING\_X13, HAL\_UART\_OVERSAMPLING\_X14, HAL\_UART\_OVERSAMPLI↔ NG\_X15, HAL\_UART\_OVERSAMPLING\_X16 }
- enum hal\_uart\_tx\_result { HAL\_UART\_TX\_RESULT\_OK = 0, HAL\_UART\_TX\_RESULT\_NOT\_READY }
- enum hal\_uart\_rx\_result { HAL\_UART\_RX\_RESULT\_OK = 0, HAL\_UART\_RX\_RESULT\_NOT\_READY }

#### **Funciones**

- void hal\_uart\_init (uint8\_t inst, const hal\_uart\_config\_t \*config)
  - Inicializar UART con los parametros deseados.
- hal\_uart\_tx\_result hal\_uart\_tx\_byte (uint8\_t inst, uint32\_t data)
  - Transmitir un dato mediante la UART.
- hal\_uart\_rx\_result hal\_uart\_rx\_byte (uint8\_t inst, uint32\_t \*data)
  - Recibir un dato de la UART.
- void hal\_uart\_register\_tx\_callback (uint8\_t inst, void(\*new\_callback)(void))
  - Registrar el callback a ser llamado una vez finalizada la transmision de un dato por UART.
- void hal\_uart\_register\_rx\_callback (uint8\_t inst, void(\*new\_callback)(void))
  - Registrar el callback a ser llamado en la recepcion de un dato por UART.
- void UART3\_irq (void)
  - Interrupcion de UART3.
- void UART4\_irq (void)
  - Interrupcion de UART4.

## 7.10.1. Descripción detallada

Declaraciones a nivel de aplicacion del periferico UART (LPC845)

Autor

Augusto Santini

Fecha

3/2020

Versión

1.0

#### 7.10.2. Documentación de las funciones

```
7.10.2.1. hal_uart_init()
```

Inicializar UART con los parametros deseados.

### **Parámetros**

in	inst	Que instancia de UART inicializar
in	config	Puntero a configuracion de la UART

# 7.10.2.2. hal\_uart\_tx\_byte()

Transmitir un dato mediante la UART.

#### **Parámetros**

in	inst	Que instancia de UART usar
in	data	Dato a transmitir. Puede ser de 7, 8 o 9 bits

#### 7.10.2.3. hal\_uart\_rx\_byte()

Recibir un dato de la UART.

#### **Parámetros**

in	inst	Que instancia de UART usar
in	data	Puntero a donde guardar el dato recibido

### Devuelve

Estado de la recepcion

### 7.10.2.4. hal\_uart\_register\_tx\_callback()

Registrar el callback a ser llamado una vez finalizada la transmision de un dato por UART.

### **Parámetros**

in	inst	A que instancia de UART registrar el callback
in	new_callback	Puntero a funcion a llamar cada vez que se termina de enviar un dato por UART

### 7.10.2.5. hal\_uart\_register\_rx\_callback()

Registrar el callback a ser llamado en la recepcion de un dato por UART.

### **Parámetros**

in	inst	A que instancia de UART registrar el callback
in	new_callback	Puntero a funcion a llamar cada vez que se recibe un dato por UART

# 7.11. Referencia del Archivo includes/hal/HAL\_WKT.h

Declaraciones a nivel de aplicacion del periferico WKT (LPC845)

#include <stdint.h>

Dependencia gráfica adjunta para HAL\_WKT.h:





Gráfico de los archivos que directa o indirectamente incluyen a este archivo:



# **Enumeraciones**

■ enum hal\_wkt\_clock\_source\_en { HAL\_WKT\_CLOCK\_SOURCE\_FRO\_DIV = 0, HAL\_WKT\_CLOCK\_←
SOURCE\_LOW\_POWER\_OSC, HAL\_WKT\_CLOCK\_SOURCE\_EXTERNAL }

### **Funciones**

- void hal\_wkt\_init (hal\_wkt\_clock\_source\_en clock\_sel, uint32\_t ext\_clock\_value, void(\*callback)(void))
  Inicializar el WKT.
- void hal\_wkt\_select\_clock\_source (hal\_wkt\_clock\_source\_en clock\_sel, uint32\_t ext\_clock\_value)
- void hal\_wkt\_register\_callback (void(\*new\_callback)(void))

Registrar un callback para la interrupcion del WKT.

- void hal\_wkt\_start\_count (uint32\_t time\_useg)
- void hal\_wkt\_start\_count\_with\_value (uint32\_t value)

## 7.11.1. Descripción detallada

Declaraciones a nivel de aplicacion del periferico WKT (LPC845)

Autor

Augusto Santini

Fecha

3/2020

Versión

1.0

### 7.11.2. Documentación de las funciones

### 7.11.2.1. hal\_wkt\_init()

Inicializar el WKT.

### **Parámetros**

in	clock_sel	Seleccion de clock deseada para el WKT
in	ext_clock_value	Valor de clock externo (si la seleccion es interna, no importa este parametro)
in	callback	Callback a ejecutar en la interrupcion del WKT

### 7.11.2.2. hal\_wkt\_register\_callback()

Registrar un callback para la interrupcion del WKT.

#### **Parámetros**

in	new callback	Nuevo callback para la interrupcion del WKT

# 7.12. Referencia del Archivo includes/hpl/HPL\_ADC.h

Declaraciones a nivel de abstraccion de periferico del ADC (LPC845)

#include <HRI\_ADC.h>

Dependencia gráfica adjunta para HPL\_ADC.h:





Gráfico de los archivos que directa o indirectamente incluyen a este archivo:



## Estructuras de datos

- struct ADC\_global\_data\_t
- struct ADC\_channel\_data\_t

### **Enumeraciones**

- enum ADC\_sequence\_sel\_en { ADC\_SEQUENCE\_SEL\_A = 0, ADC\_SEQUENCE\_SEL\_B }
- enum ADC\_operation\_mode\_en { ADC\_OPERATION\_MODE\_SYNCHRONOUS = 0, ADC\_OPERATIO ← N\_MODE\_ASYNCHRONOUS }

- enum ADC\_trigger\_sel\_en {

ADC\_TRIGGER\_SEL\_NONE = 0, ADC\_TRIGGER\_SEL\_PININT0\_IRQ, ADC\_TRIGGER\_SEL\_PININT1 ← IRQ, ADC\_TRIGGER\_SEL\_SCT0\_OUT3,

ADC\_TRIGGER\_SEL\_SCT0\_OUT4, ADC\_TRIGGER\_SEL\_T0\_MAT3, ADC\_TRIGGER\_SEL\_CMP0\_O↔ UT\_ADC, ADC\_TRIGGER\_SEL\_GPIO\_INT\_BMAT,

- ADC\_TRIGGER\_SEL\_ARM\_TXEV }
- enum ADC\_trigger\_pol\_sel\_en { ADC\_TRIGGER\_POL\_SEL\_NEGATIVE\_EDGE = 0, ADC\_TRIGGER ← \_ POL\_SEL\_POSITIVE\_EDGE }
- enum ADC\_sync\_sel\_en { ADC\_SYNC\_SEL\_ENABLE\_SYNC = 0, ADC\_SYNC\_SEL\_BYPASS\_SYNC }
- enum ADC clock source en { ADC CLOCK SOURCE FRO = 0, ADC CLOCK SOURCE PLL }
- enum ADC threshold sel en { ADC THRESHOLD SEL 0 = 0, ADC THRESHOLD SEL 1 }
- enum ADC interrupt mode en { ADC INTERRUPT MODE EOC = 0, ADC INTERRUPT MODE EOS }
- enum ADC\_threshold\_interrupt\_sel\_en { ADC\_THRESHOLD\_INTERRUPT\_SEL\_OUTSIDE = 1, ADC 
  \_\_THRESHOLD\_INTERRUPT\_SEL\_CROSSING }
- enum ADC\_vrange\_sel\_en { ADC\_VRANGE\_HIGH\_VOLTAGE = 0, ADC\_VRANGE\_LOW\_VOLTAGE }

#### **Funciones**

static void ADC\_control\_config (uint8\_t div, ADC\_operation\_mode\_en operation, ADC\_low\_power\_mode\_en power)

Configuracion del registro de control del ADC.

- static void ADC\_sequence\_config\_channels (ADC\_sequence\_sel\_en sequence, uint16\_t channels)
   Configuracion de canales habilitados en una secuencia.
- static uint16\_t ADC\_sequence\_get\_channels (ADC\_sequence\_sel\_en sequence)

Obtener los canales configuados en la secuencia.

- static void ADC\_sequence\_config\_trigger (ADC\_sequence\_sel\_en sequence, ADC\_trigger\_sel\_en trigger)
   Configuracion de trigger en una secuencia.
- static void ADC\_sequence\_config\_trigger\_pol (ADC\_sequence\_sel\_en sequence, ADC\_trigger\_pol\_sel\_en pol)

Configuracion de la polaridad del trigger en una secuencia.

- static void ADC\_sequence\_config\_sync (ADC\_sequence\_sel\_en sequence, ADC\_sync\_sel\_en sync)
   Configuracion de la sincronizacion en una secuencia.
- static void ADC sequence set start (ADC sequence sel en sequence)

Iniciar conversiones por software en una secuencia.

static void ADC\_sequence\_set\_burst (ADC\_sequence\_sel\_en sequence)

Iniciar conversiones en rafaga en una secuencia.

static void ADC sequence clear burst (ADC sequence sel en sequence)

Detener conversiones en rafaga en una secuencia.

static void ADC\_sequence\_set\_singlestep (ADC\_sequence\_sel\_en sequence)

Fijar modo singlestep.

static void ADC\_sequence\_clear\_singlestep (ADC\_sequence\_sel\_en sequence)

Limpiar modo singlestep.

static void ADC\_sequence\_A\_make\_low\_priority (void)

Fijar baja prioridad para la secuencia A.

static void ADC sequence A make high priority (void)

Fijar alta prioridad para la secuencia A.

■ static void ADC\_sequence\_config\_interrupt\_mode (ADC\_sequence\_sel\_en sequence, ADC\_interrupt\_
mode en mode)

Configurar modo de interrupcion para una secuencia.

■ static ADC interrupt mode en ADC sequence get mode (ADC sequence sel en sequence)

Obtener modo de interrupcion de una secuencia.

static void ADC\_sequence\_enable (ADC\_sequence\_sel\_en sequence)

Habilitar secuencia.

static void ADC sequence disable (ADC sequence sel en sequence)

Inhabilitar secuencia.

■ static void ADC\_set\_compare\_low\_threshold (ADC\_threshold\_sel\_en threshold\_selection, uint16\_ 
t threshold\_value)

Fijar valor de umbral de comparacion (parte baja)

■ static void ADC\_set\_compare\_high\_threshold (ADC\_threshold\_sel\_en threshold\_selection, uint16\_← t threshold value)

Fijar valor de umbral de comparacion (parte alta)

static void ADC\_set\_channel\_threshold (uint8\_t channel, ADC\_threshold\_sel\_en threshold\_selection)

Fijar contra que umbral de comparacion se compara el canal.

static void ADC enable sequence interrupt (ADC sequence sel en sequence)

Habilitacion de interrupcion de secuencia.

static void ADC\_disable\_sequence\_interrupt (ADC\_sequence\_sel\_en sequence)

Inhabilitacion de interrupcion de secuencia.

static void ADC\_enable\_overrun\_interrupt (void)

Habilitacion de interrupcion de overrun.

static void ADC\_disable\_overrun\_interrupt (void)

Inhabilitacion de interrupcion de overrun.

static void ADC enable threshold interrupt (uint8 t channel, ADC threshold interrupt sel en mode)

Habilitacion de interrupcion de threshold.

static void ADC\_disable\_threshold\_interrupt (uint8\_t channel)

Inhabilitacion de interrupcion de threshold.

static ADC global data t ADC get global data (ADC sequence sel en sequence)

Leer alguno de los registros globales de resultado de conversion.

static ADC\_channel\_data\_t ADC\_get\_channel\_data (uint8\_t channel)

Leer alguno de los registros de canal de resultado de conversion.

static void ADC\_set\_vrange (ADC\_vrange\_sel\_en vrange)

Configuracion de rango de tension.

static void ADC\_hardware\_calib (uint8\_t div)

Realizacion de calibracion de hardware.

### Variables

volatile ADC\_per\_t \*const ADC

Periferico ADC.

#### 7.12.1. Descripción detallada

Declaraciones a nivel de abstraccion de periferico del ADC (LPC845)

**Autor** 

Augusto Santini

Fecha

6/2019

Versión

1.0

# 7.12.2. Documentación de las estructuras de datos

### 7.12.2.1. struct ADC\_global\_data\_t

### Campos de datos

uint32_t	pad0: 4	
uint32_t	RESULT: 12	
uint32_t	THCMPRANGE: 2	
uint32_t	THCMPCROSS: 2	
uint32_t	pad1: 6	
uint32_t	CHANNEL: 4	
uint32_t	OVERRUN: 1	
uint32_t	DATAVALID: 1	

# 7.12.2.2. struct ADC\_channel\_data\_t

## Campos de datos

uint32_t	pad0: 4	
uint32_t	RESULT: 12	
uint32_t	THCMPRANGE: 2	
uint32_t	THCMPCROSS: 2	
uint32_t	pad1: 6	
uint32_t	CHANNEL: 4	
uint32_t	OVERRUN: 1	
uint32_t	DATAVALID: 1	

## 7.12.3. Documentación de las funciones

## 7.12.3.1. ADC\_control\_config()

## Configuracion del registro de control del ADC.

### **Parámetros**

in	div	Divisor deseado
in	operation	Modo de operacion sincronico/asincronico
in	power	Modo de consumo

#### 7.12.3.2. ADC\_sequence\_config\_channels()

Configuracion de canales habilitados en una secuencia.

#### **Parámetros**

in	sequence	Secuencia a configurar
in	channels	Canales a habilitar en forma de mascara

## 7.12.3.3. ADC\_sequence\_get\_channels()

Obtener los canales configuados en la secuencia.

#### **Parámetros**

in	sequence	Secuencia a consultar
----	----------	-----------------------

## Devuelve

Mascara de canales habilitados en la secuencia

## 7.12.3.4. ADC\_sequence\_config\_trigger()

Configuracion de trigger en una secuencia.

in	sequence	Secuencia a configurar
in	trigger	Fuente de trigger deseada

#### 7.12.3.5. ADC\_sequence\_config\_trigger\_pol()

Configuracion de la polaridad del trigger en una secuencia.

#### **Parámetros**

in	sequence	Secuencia a configurar
in	pol	Polaridad del trigger deseado

### 7.12.3.6. ADC\_sequence\_config\_sync()

Configuracion de la sincronizacion en una secuencia.

#### **Parámetros**

in	sequence	Secuencia a configurar
in	sync	Metodo de sincronizacion deseado

## 7.12.3.7. ADC\_sequence\_set\_start()

Iniciar conversiones por software en una secuencia.

## **Parámetros**

in	sequence	Secuencia a configurar
----	----------	------------------------

## 7.12.3.8. ADC\_sequence\_set\_burst()

Iniciar conversiones en rafaga en una secuencia.

## **Parámetros**

in	sequence	Secuencia a configurar
----	----------	------------------------

## 7.12.3.9. ADC\_sequence\_clear\_burst()

Detener conversiones en rafaga en una secuencia.

#### **Parámetros**

	in	sequence	Secuencia a configurar
--	----	----------	------------------------

## 7.12.3.10. ADC\_sequence\_set\_singlestep()

## Fijar modo singlestep.

#### **Parámetros**

in	sequence	Secuencia a configurar
----	----------	------------------------

## 7.12.3.11. ADC\_sequence\_clear\_singlestep()

## Limpiar modo singlestep.

in	sequence	Secuencia a configurar
	009401100	occaciona a configurar

## 7.12.3.12. ADC\_sequence\_config\_interrupt\_mode()

Configurar modo de interrupcion para una secuencia.

#### **Parámetros**

in	sequence	Que secuencia configurar
in	mode	Modo de interrupcion

#### 7.12.3.13. ADC\_sequence\_get\_mode()

Obtener modo de interrupcion de una secuencia.

## **Parámetros**

in	sequence	Secuencia a consultar
----	----------	-----------------------

## Devuelve

Modo de interrupcion de la secuencia

## 7.12.3.14. ADC\_sequence\_enable()

Habilitar secuencia.

#### **Parámetros**

in	sequence	Que secuencia habilitar
----	----------	-------------------------

## 7.12.3.15. ADC\_sequence\_disable()

```
static void ADC_sequence_disable (
```

```
ADC_sequence_sel_en sequence ) [inline], [static]
```

Inhabilitar secuencia.

#### **Parámetros**

	in	sequence	Que secuencia inhabilitar
--	----	----------	---------------------------

#### 7.12.3.16. ADC\_set\_compare\_low\_threshold()

Fijar valor de umbral de comparacion (parte baja)

#### **Parámetros**

in	threshold_selection	Que threshold fijar
in	threshold_value	Valor de threshold a fijar

#### 7.12.3.17. ADC set compare high threshold()

Fijar valor de umbral de comparacion (parte alta)

### **Parámetros**

in	threshold_selection	Que threshold fijar
in	threshold_value	Valor de threshold a fijar

## 7.12.3.18. ADC\_set\_channel\_threshold()

Fijar contra que umbral de comparacion se compara el canal.

## **Parámetros**

in	channel	Numero de canal
in	threshold_selection	Contra que umbral de comparacion comparar

## 7.12.3.19. ADC\_enable\_sequence\_interrupt()

Habilitacion de interrupcion de secuencia.

## **Parámetros**

in	sequence	Sobre que secuencia habilitar la interrupcion
----	----------	---

## 7.12.3.20. ADC\_disable\_sequence\_interrupt()

Inhabilitacion de interrupcion de secuencia.

## **Parámetros**

in	sequence	Sobre que secuencia inhabilitar la interrupcion
----	----------	---

## 7.12.3.21. ADC\_enable\_threshold\_interrupt()

Habilitacion de interrupcion de threshold.

in	channel	Sobre que canal habilitar la interrupcion
in	mode	Modo de interrupcion

#### 7.12.3.22. ADC\_disable\_threshold\_interrupt()

Inhabilitacion de interrupcion de threshold.

## **Parámetros**

in	channel	Sobre que canal inhabilitar la interrupcion
----	---------	---

## 7.12.3.23. ADC\_get\_global\_data()

Leer alguno de los registros globales de resultado de conversion.

#### **Parámetros**

i	n	sequence	De que secuencia leer el resultado global de conversion	]
---	---	----------	---	---

### Devuelve

Contenido del registro

## 7.12.3.24. ADC\_get\_channel\_data()

Leer alguno de los registros de canal de resultado de conversion.

## Parámetros

in	channel	De que canal leer el resultado de canal de conversion

## Devuelve

Contenido del registro

## 7.12.3.25. ADC\_set\_vrange()

Configuracion de rango de tension.

## **Parámetros**

in	vrange	Rango de tension de trabajo
----	--------	-----------------------------

## 7.12.3.26. ADC\_hardware\_calib()

Realizacion de calibracion de hardware.

## **Parámetros**

	in	div	Divisor utilizado para lograr los 500KHz de clock	l
--	----	-----	---	---

# 7.13. Referencia del Archivo includes/hpl/HPL\_CTIMER.h

Definiciones a nivel de abstraccion del periferico CTIMER (LPC845)

```
#include <HRI_CTIMER.h>
Dependencia gráfica adjunta para HPL_CTIMER.h:
```





Gráfico de los archivos que directa o indirectamente incluyen a este archivo:



### Estructuras de datos

- struct CTIMER\_MR\_config\_t
- struct CTIMER CC config t
- struct CTIMER\_CTCR\_config\_t
- struct CTIMER\_EMR\_config\_t

#### **Enumeraciones**

- enum CTIMER\_EMC\_config\_en { CTIMER\_EMC\_CONFIG\_DO\_NOTHING = 0, CTIMER\_EMC\_CONFI ← G CLEAR, CTIMER EMC CONFIG SET, CTIMER EMC CONFIG TOGGLE }
- enum CTIMER\_CTMODE\_config\_en { CTIMER\_CTMODE\_CONFIG\_TIMER\_MODE = 0, CTIMER\_CT MODE\_CONFIG\_RISING\_EDGE, CTIMER\_CTMODE\_CONFIG\_FALLING\_EDGE, CTIMER\_CTMODE\_CONFIG\_DOUBLE\_EDGE }
- enum CTIMER\_SELCC\_config\_en {
  CTIMER\_SELCC\_CONFIG\_CH0\_RISING = 0, CTIMER\_SELCC\_CONFIG\_CH0\_FALLING, CTIMER\_SE LCC\_CONFIG\_CH1\_RISING, CTIMER\_SELCC\_CONFIG\_CH1\_FALLING,
  CTIMER\_SELCC\_CONFIG\_CH2\_RISING, CTIMER\_SELCC\_CONFIG\_CH2\_FALLING, CTIMER\_SELC CONFIG\_CH3\_RISING, CTIMER\_SELCC CONFIG\_CH3\_FALLING }
- enum CTIMER\_match\_sel\_en { CTIMER\_MATCH\_SEL\_0 = 0, CTIMER\_MATCH\_SEL\_1, CTIMER\_MA← TCH\_SEL\_2, CTIMER\_MATCH\_SEL\_3 }
- enum CTIMER\_capture\_sel\_en { CTIMER\_CAPTURE\_SEL\_0 = 0, CTIMER\_CAPTURE\_SEL\_1, CTIM← ER CAPTURE SEL 2, CTIMER CAPTURE SEL 3 }
- enum CTIMER\_external\_match\_action\_en { CTIMER\_EXTERNAL\_MATCH\_DO\_NOTHING = 0, CT IMER\_EXTERNAL\_MATCH\_CLEAR, CTIMER\_EXTERNAL\_MATCH\_SET, CTIMER\_EXTERNAL\_MAT CH TOGGLE }
- enum CTIMER\_mode\_en { CTIMER\_MODE\_TIMER = 0, CTIMER\_MODE\_COUNTER\_RISING\_EDGE, CTIMER MODE COUNTER FALLING EDGE, CTIMER MODE COUNTER DUAL EDGE }
- enum CTIMER\_count\_in\_en { CTIMER\_COUNT\_IN\_CAP0 = 0, CTIMER\_COUNT\_IN\_CAP1, CTIMER\_ COUNT\_IN\_CAP2 }
- enum CTIMER\_capture\_reset\_edge\_en {
   CTIMER\_CAPTURE\_RESET\_CH0\_RISING\_EDGE = 0, CTIMER\_CAPTURE\_RESET\_CH0\_FALLING\_←
   EDGE, CTIMER\_CAPTURE\_RESET\_CH1\_RISING\_EDGE, CTIMER\_CAPTURE\_RESET\_CH1\_FALLIN←
   G\_EDGE,
   CTIMER\_CAPTURE\_RESET\_CH2\_RISING\_EDGE, CTIMER\_CAPTURE\_RESET\_CH2\_FALLING\_EDGE,
   CTIMER\_CAPTURE\_RESET\_CH3\_RISING\_EDGE, CTIMER\_CAPTURE\_RESET\_CH3\_FALLING\_EDGE
- enum CTIMER\_pwm\_channel\_en { CTIMER\_PWM\_CHANNEL\_0 = 0, CTIMER\_PWM\_CHANNEL\_1, C ← TIMER\_PWM\_CHANNEL\_2 }

#### **Funciones**

static uint8\_t CTIMER\_get\_match\_irq\_flag (CTIMER\_match\_sel\_en match)

Obtener estado de flag de interrupcion de algun match.

static uint8\_t CTIMER\_get\_capture\_irq\_flag (CTIMER\_capture\_sel\_en capture)

Obtener estado de flag de interrupcion de algun capture.

static void CTIMER\_clear\_match\_irq\_flag (CTIMER\_match\_sel\_en match)

Limpiar flag de interrupcion de match.

static void CTIMER clear capture irg flag (CTIMER capture sel en capture)

Limpiar flag de interrupcion de capture.

static void CTIMER\_enable\_counter (void)

Habilitar el contador.

static void CTIMER disable counter (void)

Inhabilitar el contador.

static void CTIMER\_assert\_counter\_reset (void)

Accionar el reset del contador.

static void CTIMER\_clear\_counter\_reset (void)

Limpiar el reset del contador.

static void CTIMER\_write\_counter (uint32\_t value)

Escribir conteo.

static uint32\_t CTIMER\_read\_counter (void)

Leer valor de conteo actual.

static void CTIMER\_write\_prescaler (uint32\_t value)

Escribir valor de prescaler.

static uint32\_t CTIMER\_read\_prescaler (void)

Leer el valor del prescaler.

static void CTIMER\_enable\_interrupt\_on\_match (CTIMER\_match\_sel\_en match)

Habilitar interrupcion en match.

■ static void CTIMER disable interrupt on match (CTIMER match sel en match)

Inhabilitar interrupcion en match.

static void CTIMER\_enable\_reset\_on\_match (CTIMER\_match\_sel\_en match)

Habilitar reset en match.

static void CTIMER\_disable\_reset\_on\_match (CTIMER\_match\_sel\_en match)

Inhabilitar reset en match.

static void CTIMER\_enable\_stop\_on\_match (CTIMER\_match\_sel\_en match)

Habilitar stop en match.

static void CTIMER\_disable\_stop\_on\_match (CTIMER\_match\_sel\_en match)

Inhabilitar stop en match.

static void CTIMER\_enable\_reload\_on\_match (CTIMER\_match\_sel\_en match)

Habilitar reload en match.

static void CTIMER disable reload on match (CTIMER match sel en match)

Inhabilitar reload en match.

static void CTIMER\_write\_match\_value (CTIMER\_match\_sel\_en match, uint32\_t value)

Escribir un registro de match.

static uint32 t CTIMER read\_match\_value (CTIMER\_match\_sel\_en match)

Leer un registro de match.

static void CTIMER\_enable\_rising\_edge\_capture (CTIMER\_capture\_sel\_en capture)

Habilitar captura en flanco ascendente.

static void CTIMER disable rising edge capture (CTIMER capture sel en capture)

Inhabilitar captura en flanco ascendente.

static void CTIMER\_enable\_falling\_edge\_capture (CTIMER\_capture\_sel\_en capture)

Habilitar captura en flanco descendente.

static void CTIMER\_disable\_falling\_edge\_capture (CTIMER\_capture\_sel\_en capture)

Inhabilitar captura en flanco descendente.

static void CTIMER\_enable\_interrupt\_on\_capture (CTIMER\_capture\_sel\_en capture)

Habilitar interrupcion en captura.

static void CTIMER\_disable\_interrupt\_on\_capture (CTIMER\_capture\_sel\_en capture)

Inhabilitar interrupcion en captura.

static uint32\_t CTIMER\_read\_capture\_value (CTIMER\_capture\_sel\_en capture)

Leer registro de captura.

static uint8 t CTIMER read match status (CTIMER match sel en match)

Leer estado de match externo.

■ static void CTIMER\_config\_external\_match (CTIMER\_match\_sel\_en match, CTIMER\_external\_match\_ action\_en action)

Configurar accion en match externo.

static void CTIMER\_config\_counter\_timer\_mode (CTIMER\_mode\_en mode)

Configurar modo de funcionamiento.

static void CTIMER\_config\_counter\_input (CTIMER\_count\_in\_en count\_in)

Configurar entrada de conteo (modo counter rising/falling/dual edge)

static void CTIMER\_enable\_count\_reset\_on\_capture (void)

Habilitar reset de conteo y prescaler en captura.

static void CTIMER disable count reset on capture (void)

Inhabilitar reset de conteo y prescaler en captura.

static void CTIMER config capture reset (CTIMER capture reset edge en capture sel)

Configurar captura que genera reset de conteo y prescaler (si esta habilitado)

static void CTIMER\_enable\_pwm (CTIMER\_pwm\_channel\_en pwm)

Habilitar canal de PWM.

static void CTIMER\_disable\_pwm (CTIMER\_pwm\_channel\_en pwm)

Inhabilitar canal de PWM.

static void CTIMER\_write\_shadow\_register (CTIMER\_match\_sel\_en match, uint32\_t value)

Escribir registros fantasma de match.

## **Variables**

volatile CTIMER\_per\_t \*const CTIMER

Periferico CTIMER.

#### 7.13.1. Descripción detallada

Definiciones a nivel de abstraccion del periferico CTIMER (LPC845)

**Autor** 

Augusto Santini

Fecha

3/2020

Versión

1.0

### 7.13.2. Documentación de las estructuras de datos

7.13.2.1. struct CTIMER\_CTCR\_config\_t

## Campos de datos

CTIMER_CTMODE_config_en	CTMODE	
CTIMER_CINSEL_config_en	CINSEL	
uint8_t	ENCC	
CTIMER_SELCC_config_en	SELCC	

#### 7.13.2.2. struct CTIMER\_EMR\_config\_t

## Campos de datos

CTIMER_EMC_config_en	EMC	
uint8_t	mat_enable	
uint8_t	mat_port	
uint8_t	mat_pin	

## 7.13.3. Documentación de las funciones

## 7.13.3.1. CTIMER\_get\_match\_irq\_flag()

Obtener estado de flag de interrupcion de algun match.

## **Parámetros**

in	match	Numero de match a consultar

## Devuelve

Valor del flag actual

## 7.13.3.2. CTIMER\_get\_capture\_irq\_flag()

Obtener estado de flag de interrupcion de algun capture.

in	match	Numero de capture a consultar
----	-------	-------------------------------

#### Devuelve

Valor del flag actual

## 7.13.3.3. CTIMER\_clear\_match\_irq\_flag()

Limpiar flag de interrupcion de match.

#### **Parámetros**

in	match	Numero de match a limpiar
----	-------	---------------------------

### 7.13.3.4. CTIMER\_clear\_capture\_irq\_flag()

Limpiar flag de interrupcion de capture.

## Parámetros

in	match	Numero de capture a limpiar

## 7.13.3.5. CTIMER\_write\_counter()

Escribir conteo.

## **Parámetros**

## 7.13.3.6. CTIMER\_read\_counter()

```
static uint32_t CTIMER_read_counter (
```

```
void ) [inline], [static]
```

Leer valor de conteo actual.

Devuelve

Valor actual de conteo

## 7.13.3.7. CTIMER\_write\_prescaler()

Escribir valor de prescaler.

#### **Parámetros**

in <i>value</i> Valor de prescaler deseado
--

## 7.13.3.8. CTIMER\_read\_prescaler()

Leer el valor del prescaler.

## **Parámetros**

in	Valor	de prescaler actual

## 7.13.3.9. CTIMER\_enable\_interrupt\_on\_match()

Habilitar interrupcion en match.

in match Numero de match a configui
-------------------------------------

#### 7.13.3.10. CTIMER\_disable\_interrupt\_on\_match()

Inhabilitar interrupcion en match.

## **Parámetros**

	in	match	Numero de match a configurar
--	----	-------	------------------------------

#### 7.13.3.11. CTIMER\_enable\_reset\_on\_match()

Habilitar reset en match.

## **Parámetros**

	in	match	Numero de match a configurar	
--	----	-------	------------------------------	--

## 7.13.3.12. CTIMER\_disable\_reset\_on\_match()

Inhabilitar reset en match.

## **Parámetros**

```
in match Numero de match a configurar
```

## 7.13.3.13. CTIMER\_enable\_stop\_on\_match()

Habilitar stop en match.

#### **Parámetros**

natch Numero de match a configurar
------------------------------------

## 7.13.3.14. CTIMER\_disable\_stop\_on\_match()

Inhabilitar stop en match.

### **Parámetros**

in <i>match</i> Numero de ma	atch a configurar
------------------------------	-------------------

## 7.13.3.15. CTIMER\_enable\_reload\_on\_match()

Habilitar reload en match.

#### **Parámetros**

in	match	Numero de match a configurar	
----	-------	------------------------------	--

## 7.13.3.16. CTIMER\_disable\_reload\_on\_match()

Inhabilitar reload en match.

in	match	Numero de match a configurar

## 7.13.3.17. CTIMER\_write\_match\_value()

Escribir un registro de match.

#### **Parámetros**

in	match	Numero de match a configurar
in	value	Valor de match deseado

## 7.13.3.18. CTIMER\_read\_match\_value()

Leer un registro de match.

#### **Parámetros**

in	match	Numero de match a configurar
----	-------	------------------------------

## Devuelve

Valor de match actual

## 7.13.3.19. CTIMER\_enable\_rising\_edge\_capture()

Habilitar captura en flanco ascendente.

## **Parámetros**

in	capture	Numero de capture a configurar
----	---------	--------------------------------

## 7.13.3.20. CTIMER\_disable\_rising\_edge\_capture()

```
static void CTIMER_disable_rising_edge_capture (
```

```
CTIMER_capture_sel_en capture ) [inline], [static]
```

Inhabilitar captura en flanco ascendente.

## **Parámetros**

i	n	capture	Numero de capture a configurar
---	---	---------	--------------------------------

#### 7.13.3.21. CTIMER\_enable\_falling\_edge\_capture()

Habilitar captura en flanco descendente.

#### **Parámetros**

in	capture	Numero de capture a configurar
----	---------	--------------------------------

## 7.13.3.22. CTIMER\_disable\_falling\_edge\_capture()

Inhabilitar captura en flanco descendente.

## **Parámetros**

in	capture	Numero de capture a configurar

## 7.13.3.23. CTIMER\_enable\_interrupt\_on\_capture()

Habilitar interrupcion en captura.

in	capture	Numero de capture a configurar

### 7.13.3.24. CTIMER\_disable\_interrupt\_on\_capture()

Inhabilitar interrupcion en captura.

#### **Parámetros**

	in	capture	Numero de capture a configurar
--	----	---------	--------------------------------

## 7.13.3.25. CTIMER\_read\_capture\_value()

Leer registro de captura.

#### **Parámetros**

in	capture	Numero de captura a leer

## Devuelve

Valor actual de la captura

#### 7.13.3.26. CTIMER\_read\_match\_status()

Leer estado de match externo.

#### **Parámetros**

in	match	Numero de match externo a consultar
----	-------	-------------------------------------

#### Devuelve

Estado del match actual

## 7.13.3.27. CTIMER\_config\_external\_match()

Configurar accion en match externo.

#### **Parámetros**

in	match	Numero de match a configurar	
in	action	Accion a realizar en match externo	

## 7.13.3.28. CTIMER\_config\_counter\_timer\_mode()

Configurar modo de funcionamiento.

#### **Parámetros**

in	mode	Modo de funcionamiento
----	------	------------------------

## 7.13.3.29. CTIMER\_config\_counter\_input()

Configurar entrada de conteo (modo counter rising/falling/dual edge)

#### **Parámetros**

in	count←	Entrada de conteo deseada
	in	

## 7.13.3.30. CTIMER\_config\_capture\_reset()

Configurar captura que genera reset de conteo y prescaler (si esta habilitado)

## **Parámetros**

in	capture sel	Captura que genera el reset de conteo y prescaler
----	-------------	---

## 7.13.3.31. CTIMER\_enable\_pwm()

Habilitar canal de PWM.

### **Parámetros**

in	pwm	Canal deseado
----	-----	---------------

## 7.13.3.32. CTIMER\_disable\_pwm()

Inhabilitar canal de PWM.

## **Parámetros**

in	pwm	Canal deseado

## 7.13.3.33. CTIMER\_write\_shadow\_register()

Escribir registros fantasma de match.


in	match	Match a escribir
in	value	Valor deseado

## 7.14. Referencia del Archivo includes/hpl/HPL\_DAC.h

Declaraciones a nivel de abstraccion de periferico del DAC (LPC845)

#include <HRI\_DAC.h>

Dependencia gráfica adjunta para HPL DAC.h:



#### **Enumeraciones**

- enum DAC\_sel\_en { DAC\_SEL\_0 = 0, DAC\_SEL\_1 }
- enum DAC\_settling\_time\_en { DAC\_SETTLING\_TIME\_SEL\_1US\_MAX = 0, DAC\_SETTLING\_TIME\_← SEL\_2\_5US\_MAX }

## **Funciones**

static void DAC\_write (DAC\_sel\_en dac, uint16\_t new\_value)

Actualizacion del valor actual del DAC.

static void DAC\_config\_settling\_time (DAC\_sel\_en dac, DAC\_settling\_time\_en settling\_time)
 Configuracion del settling time del DAC.

static void DAC\_enable\_DMA\_request (DAC\_sel\_en dac)

Habilitar interrupcion de DMA cuando el timer tiemoutea.

static void DAC\_disable\_DMA\_request (DAC\_sel\_en dac)

Inhabilitar interrupcion de DMA cuando el timer tiemoutea.

static void DAC\_enable\_double\_buffer (DAC\_sel\_en dac)

Habilitar double buffering.

static void DAC\_disable\_double\_buffer (DAC\_sel\_en dac)

Inhabilitar double buffering.

static void DAC\_enable\_timer (DAC\_sel\_en dac)

Habilitar operacion del timer.

static void DAC\_disable\_timer (DAC\_sel\_en dac)

Inhabilitar operacion del timer.

static void DAC\_enable\_DMA (DAC\_sel\_en dac)

Habilitar DMA request asociada al DAC.

static void DAC\_disable\_DMA (DAC\_sel\_en dac)

Inhabilitar DMA request asociada al DAC.

static void DAC\_write\_reaload\_value (DAC\_sel\_en dac, uint16\_t value)

Escribir valor a recargar para el timer de DMA.

## **Variables**

volatile DAC\_per\_t \*const DAC []Perifericos DAC.

## 7.14.1. Descripción detallada

Declaraciones a nivel de abstraccion de periferico del DAC (LPC845)

Autor

Augusto Santini

Fecha

6/2019

Versión

1.0

## 7.14.2. Documentación de las funciones

#### 7.14.2.1. DAC\_write()

Actualizacion del valor actual del DAC.

### **Parámetros**

in	dac	Instancia a actualizar
in	new value	Nuevo valor a poner en el DAC

## 7.14.2.2. DAC\_config\_settling\_time()

Configuracion del settling time del DAC.

## **Parámetros**

in	dac	Instancia a configurar
in	settling_time	Configuracion deseada

## 7.14.2.3. DAC\_enable\_DMA\_request()

```
static void DAC_enable_DMA_request ( {\tt DAC\_sel\_en} \  \  dac \ ) \  \  [inline] \text{, [static]}
```

Habilitar interrupcion de DMA cuando el timer tiemoutea.

## **Parámetros**

	in	dac	Instancia a configurar
--	----	-----	------------------------

## 7.14.2.4. DAC\_disable\_DMA\_request()

```
static void DAC_disable_DMA_request ( {\tt DAC\_sel\_en} \  \  dac \ ) \quad [inline] \text{, [static]}
```

Inhabilitar interrupcion de DMA cuando el timer tiemoutea.

#### **Parámetros**

i	n	dac	Instancia a configurar
---	---	-----	------------------------

## 7.14.2.5. DAC\_enable\_double\_buffer()

```
static void DAC_enable_double_buffer ( {\tt DAC\_sel\_en} \  \  dac \ ) \  \  [inline] \text{, [static]}
```

Habilitar double buffering.

in	dac	Instancia a configurar

### 7.14.2.6. DAC\_disable\_double\_buffer()

```
static void DAC_disable_double_buffer ( {\tt DAC\_sel\_en} \  \  dac \ ) \  \  [inline], \ [static]
```

Inhabilitar double buffering.

## Parámetros

	in	dac	Instancia a configurar
--	----	-----	------------------------

## 7.14.2.7. DAC\_enable\_timer()

```
static void DAC_enable_timer ( {\tt DAC\_sel\_en} \  \  dac \ ) \quad [inline] \text{, [static]}
```

Habilitar operacion del timer.

#### **Parámetros**

in	dac	Instancia a configurar
----	-----	------------------------

## 7.14.2.8. DAC\_disable\_timer()

```
static void DAC_disable_timer ( {\tt DAC\_sel\_en} \  \, \textit{dac} \ ) \  \, [inline] \text{, [static]}
```

Inhabilitar operacion del timer.

## **Parámetros**

in	dac	Instancia a configurar

## 7.14.2.9. DAC\_enable\_DMA()

```
static void DAC_enable_DMA ( {\tt DAC\_sel\_en} \  \, \textit{dac} \,\,) \quad [inline] \,, \,\, [static]
```

Habilitar DMA request asociada al DAC.

#### **Parámetros**

in <i>dac</i>	Instancia a configurar
---------------	------------------------

## 7.14.2.10. DAC\_disable\_DMA()

```
static void DAC_disable_DMA ( {\tt DAC\_sel\_en} \  \, \textit{dac} \,\, ) \quad [inline] \,, \,\, [static]
```

Inhabilitar DMA request asociada al DAC.

#### **Parámetros**

in	dac	Instancia a configurar
----	-----	------------------------

## 7.14.2.11. DAC\_write\_reaload\_value()

Escribir valor a recargar para el timer de DMA.

## **Parámetros**

in	dac	Instancia a configurar
in	value	Valor deseado

# 7.15. Referencia del Archivo includes/hpl/HPL\_GPIO.h

Declaraciones a nivel de abstraccion de periferico del GPIO (LPC845)

#include <HRI\_GPIO.h>
Dependencia gráfica adjunta para HPL\_GPIO.h:





Gráfico de los archivos que directa o indirectamente incluyen a este archivo:



## **Enumeraciones**

- enum GPIO\_dir\_en { GPIO\_DIR\_INPUT = 0, GPIO\_DIR\_OUTPUT }
- enum GPIO port en { GPIO PORT 0 = 0, GPIO PORT 1 }
- enum GPIO\_portpin\_en {
  GPIO\_PORTPIN\_0\_0 = 0, GPIO\_PORTPIN\_0\_1, GPIO\_PORTPIN\_0\_2, GPIO\_PORTPIN\_0\_3, GPIO\_PORTPIN\_0\_4, GPIO\_PORTPIN\_0\_5, GPIO\_PORTPIN\_0\_6, GPIO\_PORTPIN\_0\_7, GPIO\_PORTPIN\_0\_8, GPIO\_PORTPIN\_0\_9, GPIO\_PORTPIN\_0\_10, GPIO\_PORTPIN\_0\_11, GPIO\_PORTPIN\_0\_12, GPIO\_PORTPIN\_0\_13, GPIO\_PORTPIN\_0\_14, GPIO\_PORTPIN\_0\_15, GPIO\_PORTPIN\_0\_16, GPIO\_PORTPIN\_0\_17, GPIO\_PORTPIN\_0\_18, GPIO\_PORTPIN\_0\_19, GPIO\_PORTPIN\_0\_20, GPIO\_PORTPIN\_0\_21, GPIO\_PORTPIN\_0\_22, GPIO\_PORTPIN\_0\_23, GPIO\_PORTPIN\_0\_24, GPIO\_PORTPIN\_0\_25, GPIO\_PORTPIN\_0\_26, GPIO\_PORTPIN\_0\_27, GPIO\_PORTPIN\_0\_28, GPIO\_PORTPIN\_0\_29, GPIO\_PORTPIN\_0\_30, GPIO\_PORTPIN\_0\_31, GPIO\_PORTPIN\_1\_0, GPIO\_PORTPIN\_1\_1, GPIO\_PORTPIN\_1\_2, GPIO\_PORTPIN\_1\_3, GPIO\_PORTPIN\_1\_4, GPIO\_PORTPIN\_1\_5, GPIO\_PORTPIN\_1\_6, GPIO\_PORTPIN\_1\_7, GPIO\_PORTPIN\_1\_8, GPIO\_PORTPIN\_1\_1, GPIO\_PORTPIN\_1\_14, GPIO\_PORTPIN\_1\_15, GPIO\_PORTPIN\_1\_16, GPIO\_PORTPIN\_1\_15, GPIO\_PORTPIN\_1\_16, GPIO\_PORTPIN\_1\_15, GPIO\_PORTPIN\_1\_16, GPIO\_PORTPIN\_1\_15, GPIO\_PORTPIN\_1\_16, GPIO\_PORTPIN\_1\_16, GPIO\_PORTPIN\_1\_17, GPIO\_PORTPIN\_1\_18, GPIO\_PORTPIN\_1\_19, GPIO\_PORTPIN\_1\_16, GPIO\_PORTPIN\_1\_19, GPIO\_PORTPIN\_1\_16, GPIO\_PORTPIN\_1\_17, GPIO\_PORTPIN\_1\_18, GPIO\_PORTPIN\_1\_19, GPIO\_PORTPIN\_1\_20, GPIO\_PORTPIN\_1\_118, GPIO\_PORTPIN\_1\_19, GPIO\_PORTPIN\_1\_20, GPIO\_PORTPIN\_1\_21}

#### **Funciones**

static uint8\_t GPIO\_read\_port\_byte (GPIO\_portpin\_en portpin)

Leer estado del pin absoluto (sin importar mascaras ni funcion alternativa)

static void GPIO\_write\_port\_byte (GPIO\_portpin\_en portpin, uint8\_t value)

Escribir estado del pin absoluto (sin importar mascaras ni funcion alternativa)

■ static uint8 t GPIO read port word (GPIO portpin en portpin)

Leer estado del pin absoluto (sin importar mascaras ni funcion alternativa)

static void GPIO\_write\_port\_word (GPIO\_portpin\_en portpin, uint8\_t value)

Escribir estado del pin absoluto (sin importar mascaras ni funcion alternativa)

static uint32\_t GPIO\_read\_dir (GPIO\_port\_en port)

Leer registro de direccion.

static void GPIO\_write\_dir (GPIO\_port\_en port, uint32\_t value)

Escribir registro de direccion.

static uint32\_t GPIO\_read\_mask (GPIO\_port\_en port)

Leer registro de mascara.

static void GPIO\_write\_mask (GPIO\_port\_en port, uint32\_t value)

Escribir registro de mascara.

static uint32\_t GPIO\_read\_portpin (GPIO\_port\_en port)

Leer registro de puerto/pin.

static void GPIO\_write\_portpin (GPIO\_port\_en port, uint32\_t value)

Escribir registro de puerto/pin.

static uint32\_t GPIO\_read\_masked\_portpin (GPIO\_port\_en port)

Leer registro de puerto/pin enmascarado.

static void GPIO\_write\_masked\_portpin (GPIO\_port\_en port, uint32\_t value)

Escribir registro de puerto/pin enmascarado.

static void GPIO\_write\_set (GPIO\_port\_en port, uint32\_t value)

Escribir registro de set.

static void GPIO\_write\_clear (GPIO\_port\_en port, uint32\_t value)

Escribir registro de clear.

static void GPIO\_write\_toggle (GPIO\_port\_en port, uint32\_t value)

Escribir registro de toggle.

static void GPIO\_write\_dir\_set (GPIO\_port\_en port, uint32\_t value)

Escribir registro de direction set.

static void GPIO\_write\_dir\_clear (GPIO\_port\_en port, uint32\_t value)

Escribir registro de direction clear.

static void GPIO\_write\_dir\_toggle (GPIO\_port\_en port, uint32\_t value)

Escribir registro de direction toggle.

#### **Variables**

volatile GPIO\_per\_t \*const GPIO

Periferico GPIO.

## 7.15.1. Descripción detallada

Declaraciones a nivel de abstraccion de periferico del GPIO (LPC845)

**Autor** 

Augusto Santini

Fecha

6/2019

Versión

1.0

#### 7.15.2. Documentación de las funciones

```
7.15.2.1. GPIO_read_port_byte()
```

```
static uint8_t GPIO_read_port_byte (
            GPIO_portpin_en portpin ) [inline], [static]
```

Leer estado del pin absoluto (sin importar mascaras ni funcion alternativa)

#### **Parámetros**

in	portpin	Numero de port/pin a consultar
----	---------	--------------------------------

Devuelve

Estado del pin absoluto

## 7.15.2.2. GPIO\_write\_port\_byte()

```
static void GPIO_write_port_byte (
            GPIO_portpin_en portpin,
            uint8_t value ) [inline], [static]
```

Escribir estado del pin absoluto (sin importar mascaras ni funcion alternativa)

## **Parámetros**

in	portpin	Numero de port/pin a escribir
		17.1
_nn	vaiue	Valor a escribir

Generado por Doxygen

#### 7.15.2.3. GPIO\_read\_port\_word()

Leer estado del pin absoluto (sin importar mascaras ni funcion alternativa)

#### **Parámetros**

	in	portpin	Numero de port/pin a consultar
--	----	---------	--------------------------------

#### Devuelve

Estado del pin absoluto

## 7.15.2.4. GPIO\_write\_port\_word()

Escribir estado del pin absoluto (sin importar mascaras ni funcion alternativa)

#### **Parámetros**

in	portpin	Numero de port/pin a escribir
in	value	Valor a escribir

## 7.15.2.5. GPIO\_read\_dir()

Leer registro de direccion.

in	port	Numero de puerto a consultar
----	------	------------------------------

#### Devuelve

Valor del registro

## 7.15.2.6. **GPIO\_write\_dir()**

Escribir registro de direccion.

## **Parámetros**

in	port	Numero de puerto a configurar
in	value	Valor deseado

## 7.15.2.7. **GPIO\_read\_mask()**

Leer registro de mascara.

## Parámetros

	in	port	Numero de puerto a consultar
- 1		,	•

#### Devuelve

Valor del registro

## 7.15.2.8. GPIO\_write\_mask()

Escribir registro de mascara.

#### **Parámetros**

in	port	Numero de puerto a configurar
۲-	value	Valor deseado
T11	value	valor descado

Generado por Doxygen

## 7.15.2.9. GPIO\_read\_portpin()

Leer registro de puerto/pin.

#### **Parámetros**

in	port	Numero de puerto a consultar
----	------	------------------------------

#### Devuelve

Valor del registro

## 7.15.2.10. GPIO\_write\_portpin()

Escribir registro de puerto/pin.

#### **Parámetros**

in	port	Numero de puerto a configurar
in	value	Valor deseado

## 7.15.2.11. GPIO\_read\_masked\_portpin()

Leer registro de puerto/pin enmascarado.

in port Numero de puerto a consulta
-------------------------------------

#### Devuelve

Valor del registro

## 7.15.2.12. GPIO\_write\_masked\_portpin()

Escribir registro de puerto/pin enmascarado.

## **Parámetros**

in	port	Numero de puerto a configurar
in	value	Valor deseado

## 7.15.2.13. GPIO\_write\_set()

## Escribir registro de set.

#### **Parámetros**

	in	port	Numero de puerto a configurar
ſ	in	value	Valor deseado

## 7.15.2.14. **GPIO\_write\_clear()**

## Escribir registro de clear.

in	port	Numero de puerto a configurar
in	value	Valor deseado

## 7.15.2.15. GPIO\_write\_toggle()

## Escribir registro de toggle.

#### **Parámetros**

in	port	Numero de puerto a configurar
in	value	Valor deseado

## 7.15.2.16. GPIO\_write\_dir\_set()

## Escribir registro de direction set.

## **Parámetros**

in	port	Numero de puerto a configurar
in	value	Valor deseado

## 7.15.2.17. GPIO\_write\_dir\_clear()

## Escribir registro de direction clear.

	in	port	Numero de puerto a configurar
İ	in	value	Valor deseado

### 7.15.2.18. GPIO\_write\_dir\_toggle()

Escribir registro de direction toggle.

#### **Parámetros**

in	port	Numero de puerto a configurar
in	value	Valor deseado

## 7.16. Referencia del Archivo includes/hpl/HPL\_IOCON.h

Declaraciones a nivel de abstraccion de periferico del IOCON (LPC845)

```
#include <HPL_SYSCON.h>
#include <HRI_IOCON.h>
```

Dependencia gráfica adjunta para HPL\_IOCON.h:





Gráfico de los archivos que directa o indirectamente incluyen a este archivo:



#### **Enumeraciones**

- enum IOCON\_pull\_mode\_en { IOCON\_PULL\_NONE = 0, IOCON\_PULL\_DOWN, IOCON\_PULL\_UP, I ← OCON\_PULL\_REPEATER }
- enum IOCON\_sample\_mode\_en { IOCON\_SAMPLE\_MODE\_BYPASS = 0, IOCON\_SAMPLE\_MODE\_←
  1\_CLOCK, IOCON\_SAMPLE\_MODE\_2\_CLOCK, IOCON\_SAMPLE\_MODE\_3\_CLOCK }
- enum IOCON\_clk\_sel\_en {
  IOCON\_CLK\_DIV\_0 = 0, IOCON\_CLK\_DIV\_1, IOCON\_CLK\_DIV\_2, IOCON\_CLK\_DIV\_3,
  IOCON\_CLK\_DIV\_4, IOCON\_CLK\_DIV\_5, IOCON\_CLK\_DIV\_6}
- enum IOCON\_iic\_mode\_en { IOCON\_IIC\_MODE\_STANDARD = 0, IOCON\_IIC\_MODE\_GPIO, IOCON← IIC\_MODE\_FAST\_MODE }

### **Funciones**

static void IOCON init (void)

Inicializacion del modulo IOCON.

static void IOCON\_deinit (void)

Inhabilitacion del modulo IOCON.

static void IOCON\_config\_pull\_mode (uint8\_t port, uint8\_t pin, IOCON\_pull\_mode\_en pull\_mode)

Configurar modo de funcionamiento (pull up, pull down, etc) en un pin.

static void IOCON\_enable\_hysteresis (uint8\_t port, uint8\_t pin)

Habilitar histeresis en un pin.

static void IOCON\_disable\_hysteresis (uint8\_t port, uint8\_t pin)

Inhabilitar histeresis en un pin.

static void IOCON\_enable\_invert (uint8\_t port, uint8\_t pin)

Habilitar inversion en un pin.

static void IOCON\_disable\_invert (uint8\_t port, uint8\_t pin)

Inhabilitar inversion en un pin.

static void IOCON enable open drain (uint8 t port, uint8 t pin)

Habilitar modo open drain en un pin.

static void IOCON\_disable\_open\_drain (uint8\_t port, uint8\_t pin)

Inhabilitar modo open drain en un pin.

- static void IOCON\_config\_sample\_mode (uint8\_t port, uint8\_t pin, IOCON\_sample\_mode\_en sample\_mode)
  Configurar modo de sampleo en un pin.
- static void IOCON\_config\_clock\_source (uint8\_t port, uint8\_t pin, IOCON\_clk\_sel\_en clock\_source)

Configurar fuente utilizada para el sampleo en un pin.

static void IOCON\_enable\_dac0 (void)

Habilitar DAC0 en PIO0\_17.

static void IOCON\_enable\_dac1 (void)

Habilitar DAC1 en PIO0\_29.

static void IOCON\_disable\_dac0 (void)

Inhabilitar DAC0 en PIO0\_17.

static void IOCON\_disable\_dac1 (void)

Inhabilitar DAC1 en PIO0\_29.

static void IOCON\_select\_iic0\_scl (IOCON\_iic\_mode\_en iic\_mode)

Habilitar IIC0\_SCL en PIO0\_10.

static void IOCON\_select\_iic0\_sda (IOCON\_iic\_mode\_en iic\_mode)

Habilitar IIC SDA en PIO0\_11.

#### **Variables**

volatile IOCON\_per\_t \*const IOCON

Periferico IOCON.

volatile IOCON\_PIO\_reg\_t \*const IOCON\_PIN\_TABLE [2][32]

Tabla de registros de configuracion.

# 7.16.1. Descripción detallada

Declaraciones a nivel de abstraccion de periferico del IOCON (LPC845)

**Autor** 

Augusto Santini

Fecha

6/2019

Versión

1.0

#### 7.16.2. Documentación de las funciones

#### 7.16.2.1. IOCON\_init()

Inicializacion del modulo IOCON.

Unicamente habilita el clock del modulo

# 7.16.2.2. IOCON\_deinit()

```
static void IOCON_deinit (
          void ) [inline], [static]
```

Inhabilitacion del modulo IOCON.

Unicamente inhabilita el clock del modulo

# 7.16.2.3. IOCON\_config\_pull\_mode()

Configurar modo de funcionamiento (pull up, pull down, etc) en un pin.

#### **Parámetros**

in	port	Numero de puerto
in	pin	Numero de pin
in	pull_mode	Modo de funcionamiento

# 7.16.2.4. IOCON\_enable\_hysteresis()

```
static void IOCON_enable_hysteresis (
          uint8_t port,
          uint8_t pin ) [inline], [static]
```

Habilitar histeresis en un pin.

# **Parámetros**

in	port	Numero de puerto
in	pin	Numero de pin

# 7.16.2.5. IOCON\_disable\_hysteresis()

Inhabilitar histeresis en un pin.

# **Parámetros**

in	port	Numero de puerto
in	pin	Numero de pin

# 7.16.2.6. IOCON\_enable\_invert()

```
static void IOCON_enable_invert (
          uint8_t port,
          uint8_t pin ) [inline], [static]
```

Habilitar inversion en un pin.

# **Parámetros**

in	port	Numero de puerto
in	pin	Numero de pin

# 7.16.2.7. IOCON\_disable\_invert()

Inhabilitar inversion en un pin.

# **Parámetros**

in	port	Numero de puerto
in	pin	Numero de pin

# 7.16.2.8. IOCON\_enable\_open\_drain()

Habilitar modo open drain en un pin.

# **Parámetros**

in	port	Numero de puerto
in	pin	Numero de pin

Generado por Doxygen

#### 7.16.2.9. IOCON\_disable\_open\_drain()

Inhabilitar modo open drain en un pin.

#### **Parámetros**

in	port	Numero de puerto
in	pin	Numero de pin

# 7.16.2.10. IOCON\_config\_sample\_mode()

Configurar modo de sampleo en un pin.

#### **Parámetros**

in	port	Numero de puerto
in	pin	Numero de pin
in	sample_mode	Modo de sampleo

# 7.16.2.11. IOCON\_config\_clock\_source()

Configurar fuente utilizada para el sampleo en un pin.

in	port	Numero de puerto
in	pin	Numero de pin
in	clock_source	Fuente de clock deseada

#### 7.16.2.12. IOCON\_select\_iic0\_scl()

Habilitar IIC0\_SCL en PIO0\_10.

#### **Parámetros**

in	iic_mode	Modo de IIC
----	----------	-------------

# 7.16.2.13. IOCON\_select\_iic0\_sda()

Habilitar IIC SDA en PIO0\_11.

#### **Parámetros**


in <i>iic_mode</i>	Modo de IIC
--------------------	-------------

# 7.17. Referencia del Archivo includes/hpl/HPL\_MRT.h

Declaraciones a nivel de abstraccion de periferico del MRT (LPC845)

#include <HRI\_MRT.h>

Dependencia gráfica adjunta para HPL\_MRT.h:



#### **Enumeraciones**

- enum MRT\_channel\_sel\_en { MRT\_CHANNEL\_0 = 0, MRT\_CHANNEL\_1, MRT\_CHANNEL\_2, MRT\_

  CHANNEL\_3 }
- enum MRT\_mode\_en { MRT\_MODE\_REPEAT = 0, MRT\_MODE\_ONE\_SHOT, MRT\_MODE\_ONE\_SHO ← T\_BUS\_STALL }

### **Funciones**

- static void MRT\_set\_interval (MRT\_channel\_sel\_en channel, uint32\_t interval)
  - Fijar intervalo de un canal del MRT sin detener el conteo actual.
- static void MRT\_set\_interval\_and\_stop\_timer (MRT\_channel\_sel\_en channel, uint32\_t interval)

Fijar intervalo de un canal del MRT deteniendo el conteo actual inmediatamente.

static uint32\_t MRT\_get\_current\_value (MRT\_channel\_sel\_en channel)

Obtener el valor de la cuenta actual de un canal del MRT.

- static void MRT\_enable\_irq (MRT\_channel\_sel\_en channel)
- static void MRT\_disable\_irq (MRT\_channel\_sel\_en channel)
- static void MRT\_config\_mode (MRT\_channel\_sel\_en channel, MRT\_mode\_en mode)

Configurar modo de funcionamiento de un canal del MRT.

static uint8\_t MRT\_get\_idle\_channel (void)

Obtener el canal que este en estado IDLE.

static uint8\_t MRT\_get\_irq\_flag (MRT\_channel\_sel\_en channel)

Obtener flag de interrupcion de un canal.

static void MRT\_clear\_irq\_flag (MRT\_channel\_sel\_en channel)

Limpiar flag de interrupcion de un canal.

# Variables

volatile MRT\_per\_t \*const MRT

Periferico MRT.

# 7.17.1. Descripción detallada

Declaraciones a nivel de abstraccion de periferico del MRT (LPC845)

**Autor** 

Augusto Santini

Fecha

4/2020

Versión

1.0

#### 7.17.2. Documentación de las funciones

# 7.17.2.1. MRT\_set\_interval()

Fijar intervalo de un canal del MRT sin detener el conteo actual.

#### **Parámetros**

in	channel	Canal a configurar
in	interval	Intervalo a cargar

# 7.17.2.2. MRT\_set\_interval\_and\_stop\_timer()

Fijar intervalo de un canal del MRT deteniendo el conteo actual inmediatamente.

in	channel	Canal a configurar
in	interval	Intervalo a cargar

#### 7.17.2.3. MRT\_get\_current\_value()

Obtener el valor de la cuenta actual de un canal del MRT.

#### **Parámetros**

in <i>channel</i>	Canal a consultar
-------------------	-------------------

# Devuelve

Cuenta actual

# 7.17.2.4. MRT\_config\_mode()

Configurar modo de funcionamiento de un canal del MRT.

#### **Parámetros**

in	channel	Canal a configurar
in	mode	Modo deseado

# 7.17.2.5. MRT\_get\_idle\_channel()

Obtener el canal que este en estado IDLE.

#### Devuelve

Menor canal de los que esten en estado IDLE

```
7.17.2.6. MRT_get_irq_flag()
```

Obtener flag de interrupcion de un canal.

# **Parámetros**

# Devuelve

Flag actual de interrupcion del canal consultado

# 7.17.2.7. MRT\_clear\_irq\_flag()

Limpiar flag de interrupcion de un canal.

# **Parámetros**

in   channel   Canal a consultar
----------------------------------

# 7.18. Referencia del Archivo includes/hpl/HPL\_NVIC.h

Declaraciones a nivel de abstraccion de periferico del NVIC (LPC845)

```
#include <HRI_NVIC.h>
Dependencia gráfica adjunta para HPL_NVIC.h:
```





Gráfico de los archivos que directa o indirectamente incluyen a este archivo:



#### **Enumeraciones**

■ enum NVIC\_irq\_sel\_en {
NVIC\_IRQ\_SEL\_SPI0 = 0, NVIC\_IRQ\_SEL\_SPI1, NVIC\_IRQ\_SEL\_DACO, NVIC\_IRQ\_SEL\_UARTO,
NVIC\_IRQ\_SEL\_UART1, NVIC\_IRQ\_SEL\_UART2, NVIC\_IRQ\_SEL\_IIC1 = 7, NVIC\_IRQ\_SEL\_IIC0,
NVIC\_IRQ\_SEL\_SCT, NVIC\_IRQ\_SEL\_MRT, NVIC\_IRQ\_SEL\_CMP\_CAPT, NVIC\_IRQ\_SEL\_WDT,
NVIC\_IRQ\_SEL\_BOD, NVIC\_IRQ\_SEL\_FLASH, NVIC\_IRQ\_SEL\_WKT, NVIC\_IRQ\_SEL\_ADC\_SEQA,
NVIC\_IRQ\_SEL\_ADC\_SEQB, NVIC\_IRQ\_SEL\_ADC\_THCMP, NVIC\_IRQ\_SEL\_ADC\_OVR, NVIC\_IRQ

NVIC\_IRQ\_SEL\_IIC2, NVIC\_IRQ\_SEL\_IIC3, NVIC\_IRQ\_SEL\_CTIMER, NVIC\_IRQ\_SEL\_PININT0, NVIC\_IRQ\_SEL\_PININT1, NVIC\_IRQ\_SEL\_PININT2, NVIC\_IRQ\_SEL\_PININT3, NVIC\_IRQ\_SEL\_PININ← T4.

NVIC\_IRQ\_SEL\_PININT5\_DAC1, NVIC\_IRQ\_SEL\_PININT6\_UART3, NVIC\_IRQ\_SEL\_PININT7\_UART4 }

■ enum NVIC\_irq\_priority\_en { NVIC\_IRQ\_PRIORITY\_HIGHEST = 0, NVIC\_IRQ\_PRIORITY\_HIGH, NVI← C\_IRQ\_PRIORITY\_LOW, NVIC\_IRQ\_PRIORITY\_LOWEST }

# **Funciones**

static void NVIC\_enable\_interrupt (NVIC\_irq\_sel\_en irq)

Habilitacion de interrupciones.

static void NVIC\_disable\_interrupt (NVIC\_irq\_sel\_en irq)

Inhabilitacion de interrupciones.

static void NVIC\_set\_pending\_interrupt (NVIC\_irq\_sel\_en irq)

Fijar interupcion pendiente por software.

static void NVIC\_clear\_pending\_interrupt (NVIC\_irq\_sel\_en irq)

Limpiar interupcion pendiente por software.

static uint8\_t NVIC\_get\_active\_interrupt (NVIC\_irq\_sel\_en irq)

Obtener estado de interrupcion.

static void NVIC\_set\_irq\_priority (NVIC\_irq\_sel\_en irq, NVIC\_irq\_priority\_en priority)

#### **Variables**

■ volatile NVIC per t \*const NVIC

Periferico NVIC.

# 7.18.1. Descripción detallada

Declaraciones a nivel de abstraccion de periferico del NVIC (LPC845)

Autor

Augusto Santini

Fecha

3/2020

Versión

1.0

# 7.18.2. Documentación de las funciones

# 7.18.2.1. NVIC\_enable\_interrupt()

Habilitacion de interrupciones.

#### **Parámetros**

```
in irq Seleccion de fuente de interrupcion
```

# 7.18.2.2. NVIC\_disable\_interrupt()

Inhabilitacion de interrupciones.

#### 7.18.2.3. NVIC\_set\_pending\_interrupt()

Fijar interupcion pendiente por software.

# **Parámetros**

in	irq	Seleccion de fuente de interrupcion
----	-----	-------------------------------------

# 7.18.2.4. NVIC\_clear\_pending\_interrupt()

Limpiar interupcion pendiente por software.

#### **Parámetros**

	in	irq	Seleccion de fuente de interrupcion	
--	----	-----	-------------------------------------	--

#### 7.18.2.5. NVIC\_get\_active\_interrupt()

Obtener estado de interrupcion.

### **Parámetros**

d			
	in	irq	Seleccion de fuente de interrupcion

#### Devuelve

Si la interrupcion estaba activa devuelve 1, caso contrario devuelve 0

# 7.19. Referencia del Archivo includes/hpl/HPL\_PININT.h

Declaraciones a nivel de abstraccion de periferico del PININT (LPC845)

#include <HRI\_PININT.h>

Dependencia gráfica adjunta para HPL\_PININT.h:





Gráfico de los archivos que directa o indirectamente incluyen a este archivo:



# **Enumeraciones**

- enum PININT\_interrupt\_mode\_en { PININT\_INTERRUPT\_MODE\_EDGE = 0, PININT\_INTERRUPT\_M \( \to \) ODE\_LEVEL }
- enum PININT\_match\_contribution\_en {
  PININT\_MATCH\_CONTRIBUTION\_CONSTANT\_HIGH = 0, PININT\_MATCH\_CONTRIBUTION\_STICKY ←
  \_ RISING\_EDGE, PININT\_MATCH\_CONTRIBUTION\_STICKY\_FALLING\_EDGE, PININT\_MATCH\_CON ←
  TRIBUTION\_STICKY\_RISING\_OR\_FALLING\_EDGE,
  PININT\_MATCH\_CONTRIBUTION\_HIGH\_LEVEL, PININT\_MATCH\_CONTRIBUTION\_LOW\_LEVEL, P ←
  ININT\_MATCH\_CONTRIBUTION\_CONSTANT\_0, PININT\_MATCH\_CONTRIBUTION\_EVENT }

# **Funciones**

static void PININT\_set\_interrupt\_mode (uint8\_t channel, PININT\_interrupt\_mode\_en mode)
 Configurar sensibilidad a nivel/flanco.

static PININT\_interrupt\_mode\_en PININT\_get\_interrupt\_mode (uint8\_t channel)

Obtener configuracion de modo de un canal.

static void PININT\_enable\_rising\_edge (uint8\_t channel)

Habilitar detecciones por flanco ascendente.

static void PININT\_disable\_rising\_edge (uint8\_t channel)

Inhabilitar detecciones por flanco ascendente.

static void PININT\_enable\_falling\_edge (uint8\_t channel)

Habilitar detecciones por flanco descendente.

static void PININT\_disable\_falling\_edge (uint8\_t channel)

Inhabilitar detecciones por flanco descendente.

static void PININT\_enable\_high\_level (uint8\_t channel)

Habilitar detecciones por nivel alto.

static void PININT\_disable\_high\_level (uint8\_t channel)

Inhabilitar detecciones por flanco ascendente.

static uint8\_t PININT\_get\_rising\_edge\_active (void)

Obtener interrupciones activas por flanco ascendente.

static uint8\_t PININT\_get\_falling\_edge\_active (void)

Obtener interrupciones activas por flanco descendente.

static uint8\_t PININT\_get\_level\_active (void)

Obtener interrupciones activas por nivel.

static void PININT clear edge level irg (uint8 t channel)

Limpiar flag de interrupcion por flanco.

static void PININT\_toggle\_active\_level (uint8\_t channel)

Invertir nivel activo de itnerrupcion por nivel.

static void PININT\_enable\_pattern\_match (void)

Habilita el funcionamiento del pattern match engine (inhabilita PININT)

static void PININT\_disable\_pattern\_match (void)

Inhabilita el funcionamiento del pattern match engine (habilita PININT)

static void PININT\_enable\_RXEV (void)

Habilita la salida de RXEV.

static void PININT\_disable\_RXEV (void)

Inhabilita la salida de RXEV.

static uint8\_t PININT\_get\_pattern\_match\_state (void)

Obtener estado actual del pattern match.

static void PININT\_config\_pattern\_match\_source (uint8\_t channel, uint8\_t slice)

Configuracion de las fuentes del pattern match.

static void PINITN\_enable\_slice\_as\_endpoint (uint8\_t slice)

Habilitar slice como endpoint.

static void PINITN\_disable\_slice\_as\_endpoint (uint8\_t slice)

Inhabilitar slice como endpoint.

static void PINITN config slice mode (uint8 t slice, PININT match contribution en mode)

Configurar modo del slice.

#### **Variables**

■ volatile PININT per t \*const PININT

Periferico PININT.

# 7.19.1. Descripción detallada

Declaraciones a nivel de abstraccion de periferico del PININT (LPC845)

Autor

Augusto Santini

Fecha

6/2019

Versión

1.0

# 7.19.2. Documentación de las funciones

# 7.19.2.1. PININT\_set\_interrupt\_mode()

Configurar sensibilidad a nivel/flanco.

#### **Parámetros**

in	channel	Canal a configurar
in	mode	Modo deseado

# 7.19.2.2. PININT\_get\_interrupt\_mode()

Obtener configuracion de modo de un canal.

in	channel	Canal a consultar

#### Devuelve

Modo configurado para el canal

# 7.19.2.3. PININT\_enable\_rising\_edge()

Habilitar detecciones por flanco ascendente.

#### **Parámetros**

in	channel	Canal deseado

#### 7.19.2.4. PININT\_disable\_rising\_edge()

Inhabilitar detecciones por flanco ascendente.

### **Parámetros**

# 7.19.2.5. PININT\_enable\_falling\_edge()

Habilitar detecciones por flanco descendente.

#### **Parámetros**

in	channel	Canal deseado

# 7.19.2.6. PININT\_disable\_falling\_edge()

```
static void PININT_disable_falling_edge (
```

```
uint8_t channel ) [inline], [static]
```

Inhabilitar detecciones por flanco descendente.

# **Parámetros**

```
in channel Canal deseado
```

# 7.19.2.7. PININT\_enable\_high\_level()

Habilitar detecciones por nivel alto.

#### **Parámetros**

in	channel	Canal deseado
----	---------	---------------

# 7.19.2.8. PININT\_disable\_high\_level()

Inhabilitar detecciones por flanco ascendente.

# **Parámetros**

```
in channel Canal deseado
```

# 7.19.2.9. PININT\_get\_rising\_edge\_active()

Obtener interrupciones activas por flanco ascendente.

# Devuelve

Mascara de bits con los canales activos

#### 7.19.2.10. PININT\_get\_falling\_edge\_active()

Obtener interrupciones activas por flanco descendente.

#### Devuelve

Mascara de bits con los canales activos

# 7.19.2.11. PININT\_get\_level\_active()

Obtener interrupciones activas por nivel.

#### Devuelve

Mascara de bits con los canales activos

# 7.19.2.12. PININT\_clear\_edge\_level\_irq()

Limpiar flag de interrupcion por flanco.

#### **Parámetros**

in	channel	Canal de interrupcion a limpiar
----	---------	---------------------------------

# 7.19.2.13. PININT\_toggle\_active\_level()

Invertir nivel activo de itnerrupcion por nivel.

in	channel	Canal a invertir
T-11	GHAHHGI	Odilal a lilvertii

#### 7.19.2.14. PININT\_get\_pattern\_match\_state()

Obtener estado actual del pattern match.

#### Devuelve

Mascara de bits indicando que miniterminos estan activos

# 7.19.2.15. PININT\_config\_pattern\_match\_source()

Configuracion de las fuentes del pattern match.

#### **Parámetros**

in	channel	Entrada a configurar
in	slice	Slice a configurar

# 7.19.2.16. PINITN\_enable\_slice\_as\_endpoint()

Habilitar slice como endpoint.

#### **Parámetros**

in slice Slice a configurar
-----------------------------

# 7.19.2.17. PINITN\_disable\_slice\_as\_endpoint()

7.19 Referencia del Archivo includes/hpl/HPL\_PININT.h 131 Inhabilitar slice como endpoint.

# **Parámetros**

in slice Slice a configur
---------------------------

# 7.19.2.18. PINITN\_config\_slice\_mode()

Configurar modo del slice.

# **Parámetros**

in sl	ice Slice	a configurar
-------	-----------	--------------

# 7.20. Referencia del Archivo includes/hpl/HPL\_PMU.h

Declaraciones a nivel de abstraccion de periferico del PMU (LPC845)

```
#include <HRI_PMU.h>
Dependencia gráfica adjunta para HPL_PMU.h:
```





Gráfico de los archivos que directa o indirectamente incluyen a este archivo:



#### **Enumeraciones**

- enum PMU\_sleep\_mode\_en { PMU\_SLEEP\_MODE\_SLEEP = 0, PMU\_SLEEP\_MODE\_DEEP\_SLEEP }
- enum PMU\_power\_mode\_en { PMU\_POWER\_MODE\_DEFAULT = 0, PMU\_POWER\_MODE\_DEEP\_S ← LEEP, PMU\_POWER\_MODE\_POWER\_DOWN, PMU\_POWER\_MODE\_DEEP\_POWER\_DOWN }
- enum PMU\_general\_purpouse\_regiter\_en { PMU\_GENERAL\_PURPOUSE\_REGISTER\_0 = 0, PMU\_← GENERAL\_PURPOUSE\_REGISTER\_1, PMU\_GENERAL\_PURPOUSE\_REGISTER\_2, PMU\_GENERA← L\_PURPOUSE\_REGISTER\_3 }

# **Funciones**

static void PMU set sleep on exit (void)

Activar funcion sleep on exit.

static void PMU\_clear\_sleep\_on\_exit (void)

Desactivar funcion sleep on exit.

static void PMU\_config\_sleep\_mode (PMU\_sleep\_mode\_en sleep\_mode)

Configurar profundidad del sleep.

- static void PMU\_set\_send\_event\_on\_pending\_bit (void)
- static void PMU\_clear\_send\_event\_on\_pending\_bit (void)
- static void PMU\_config\_power\_mode (PMU\_power\_mode\_en power\_mode)

Configurar modo de energia en WFI.

static void PMU\_set\_prevent\_deep\_power (void)

Inhabilitar deep power-down mode en WFI.

- static uint8\_t PMU\_get\_sleep\_flag (void)
- static void PMU clear sleep flag (void)
- static uint8 t PMU get deep power down flag (void)
- static void PMU\_clear\_deep\_power\_down\_flag (void)
- static void PMU\_write\_general\_purpouse\_register (PMU\_general\_purpouse\_regiter\_en reg, uint32\_t data)

Escibir un dato en un registro de proposito general.

static uint32 t PMU read general purpouse register (PMU general purpouse regiter en reg)

Leer un dato en un registro de proposito general.

static void PMU enable wake up pin hysteresis (void)

Habilitar histeresis en el pin wake up.

static void PMU disable wake up pin hysteresis (void)

Inhabilitar histeresis en el pin wake up.

static void PMU\_enable\_wake\_up\_pin (void)

Habilitar wake up pin.

static void PMU\_disable\_wake\_up\_pin (void)

Inhabilitar wake up pin.

static void PMU\_enable\_low\_power\_oscillator (void)

Habilitar low-power oscillator.

static void PMU disable low power oscillator (void)

Inhabilitar low-power oscillator.

static void PMU\_enable\_low\_power\_oscillator\_in\_dpdmode (void)

Habilitar low-power oscillator en deep power-down mode.

static void PMU disable low power oscillator in dpdmode (void)

Inhabilitar low-power oscillator en deep power-down mode.

- static void PMU enable wake up clock hysteresis (void)
- static void PMU\_disable\_wake\_up\_clock\_hysteresis (void)
- static void PMU enable wake up clock pin (void)

Habilitar el pin del clock externo de wake up.

static void PMU\_disable\_wake\_up\_clock\_pin (void)

Inhabilitar el pin del clock externo de wake up.

static void PMU enable reset hysteresis (void)

Habilitar histeresis en el pin de reset.

static void PMU\_disable\_reset\_hysteresis (void)

Inhabilitar histeresis en el pin de reset.

static void PMU\_enable\_reset (void)

Habilitar funcion de reset en el pin.

static void PMU\_disable\_reset (void)

Inhabilitar funcion de reset en el pin.

### **Variables**

■ volatile SCR reg t \*const SCR

Registro SCR.

volatile PMU\_per\_t \*const PMU

Periferico PMU.

#### 7.20.1. Descripción detallada

Declaraciones a nivel de abstraccion de periferico del PMU (LPC845)

**Autor** 

Augusto Santini

Fecha

4/2020

Versión

1.0

# 7.20.2. Documentación de las funciones

# 7.20.2.1. PMU\_config\_sleep\_mode()

Configurar profundidad del sleep.

#### **Parámetros**

in sleep_mode	Profundidad del sleep deseada
---------------	-------------------------------

#### 7.20.2.2. PMU\_config\_power\_mode()

Configurar modo de energia en WFI.

### **Parámetros**

in	power mode	Modo de energia deseado
	ponoi_mode	mode de energia decedade

# 7.20.2.3. PMU\_set\_prevent\_deep\_power()

Inhabilitar deep power-down mode en WFI.

Inhabilita el deep power-down mode, aunque este configurado en ese modo, hasta el proximo reset

# 7.20.2.4. PMU\_write\_general\_purpouse\_register()

Escibir un dato en un registro de proposito general.

# **Parámetros**

in	reg	Numero de registro a escribir
in	data	Dato a escribir en el registro de proposito general

# 7.20.2.5. PMU\_read\_general\_purpouse\_register()

Leer un dato en un registro de proposito general.

#### **Parámetros**

	in	reg	Numero de registro a escribir	1
--	----	-----	-------------------------------	---

#### Devuelve

Dato en el registro de proposito general

# 7.21. Referencia del Archivo includes/hpl/HPL\_SPI.h

Declaraciones a nivel de abstraccion de periferico del SPI (LPC845)

```
#include <HRI_SPI.h>
Dependencia gráfica adjunta para HPL_SPI.h:
```





Gráfico de los archivos que directa o indirectamente incluyen a este archivo:



#### **Enumeraciones**

- enum SPI\_status\_flag\_en {
   SPI\_STATUS\_FLAG\_RXRDY = 0, SPI\_STATUS\_FLAG\_TXRDY, SPI\_STATUS\_FLAG\_RXOV, SPI\_ST
   ATUS\_FLAG\_TXUR,
   SPI\_STATUS\_FLAG\_SSA, SPI\_STATUS\_FLAG\_SSD, SPI\_STATUS\_FLAG\_STALLED, SPI\_STATUS
  - SPI\_STATUS\_FLAG\_SSA, SPI\_STATUS\_FLAG\_SSD, SPI\_STATUS\_FLAG\_STALLED, SPI\_STATUS↔ \_FLAG\_ENDTRANSFER,

SPI\_STATUS\_FLAG\_MSTIDLE }

- enum SPI irq sel en {
  - SPI\_IRQ\_RXRDY = 0, SPI\_IRQ\_TXRDY, SPI\_IRQ\_RXOV, SPI\_IRQ\_TXUR,
  - SPI\_IRQ\_SSA, SPI\_IRQ\_SSD }
- enum SPI\_data\_length\_en {
  - SPI\_DATA\_LENGTH\_1\_BIT = 0, SPI\_DATA\_LENGTH\_2\_BIT, SPI\_DATA\_LENGTH\_3\_BIT, SPI\_DATA  $\leftarrow$  \_LENGTH\_4\_BIT,
  - SPI\_DATA\_LENGTH\_5\_BIT, SPI\_DATA\_LENGTH\_6\_BIT, SPI\_DATA\_LENGTH\_7\_BIT, SPI\_DATA\_L  $\longleftrightarrow$  ENGTH\_8\_BIT,
  - SPI\_DATA\_LENGTH\_9\_BIT, SPI\_DATA\_LENGTH\_10\_BIT, SPI\_DATA\_LENGTH\_11\_BIT, SPI\_DATA\_ $\leftarrow$  LENGTH\_12\_BIT,
  - $SPI\_DATA\_LENGTH\_13\_BIT, SPI\_DATA\_LENGTH\_14\_BIT, SPI\_DATA\_LENGTH\_15\_BIT, SPI\_DATA \leftarrow \_LENGTH\_16\_BIT \, \}$

#### **Funciones**

static void SPI enable (uint8 t inst)

Habilitar modulo.

static void SPI\_disable (uint8\_t inst)

Inhabilitar modulo.

static void SPI set master mode (uint8 t inst)

Configurar como modo master.

static void SPI\_set\_slave\_mode (uint8\_t inst)

Configurar como modo slave.

static void SPI\_set\_data\_order\_msb\_first (uint8\_t inst)

Configurar orden de datos MSB primero.

static void SPI\_set\_data\_order\_lsb\_first (uint8\_t inst)

Configurar orden de datos LSB primero.

static void SPI\_set\_cpha\_change (uint8\_t inst)

Configurar fase del clock (modo change)

static void SPI\_set\_cpha\_capture (uint8\_t inst)

Configurar fase del clock (modo capture)

static void SPI set cpol low (uint8 t inst)

Configurar polaridad del clock (polaridad baja)

static void SPI set cpol high (uint8 t inst)

Configurar polaridad del clock (polaridad alta)

static void SPI enable loopback mode (uint8 t inst)

Habilitar modo loopback.

static void SPI\_disable\_loopback\_mode (uint8\_t inst)

Inhabilitar modo loopback.

static void SPI\_set\_ssel\_active\_low (uint8\_t inst, uint8\_t channel)

Fijar polaridad de slave select como activa baja.

static void SPI\_set\_ssel\_active\_high (uint8\_t inst, uint8\_t channel)

Fijar polaridad de slave select como activa alta.

static void SPI\_set\_pre\_delay (uint8\_t inst, uint8\_t delay)

Configurar ciclos de clock entre la activacion de SSEL y la transmision de datos.

static void SPI\_set\_post\_delay (uint8\_t inst, uint8\_t delay)

Configurar ciclos de clock entre la finalizacion de transmision y desactivacion de SSEL.

static void SPI\_set\_frame\_delay (uint8\_t inst, uint8\_t delay)

Configurar ciclos de clock entre transmisiones sin desactivar SSEL.

static void SPI\_set\_transfer\_delay (uint8\_t inst, uint8\_t delay)

Configurar ciclos de clock entre desactivacion/activacion de SSEL.

static uint8\_t SPI\_get\_status\_flag (uint8\_t inst, SPI\_status\_flag\_en flag)

Leer un flag de status.

static uint8\_t SPI\_clear\_status\_flag (uint8\_t inst, SPI\_status\_flag\_en flag)

Limpiar un flag de status.

static uint8\_t SPI\_enable\_irq (uint8\_t inst, SPI\_irq\_sel\_en irq)

Habilitar interrupcion.

static uint8 t SPI disable irg (uint8 t inst, SPI irg sel en irg)

Inhabilitar interrupcion.

static uint16 t SPI read rx data (uint8 t inst)

Leer resultado de la recepcion.

static uint8\_t SPI\_get\_active\_ssl (uint8\_t inst)

Obtener slave select activo.

static uint8\_t SPI\_get\_sot\_flag (uint8\_t inst)

Obtener estado del flag de start of transfer.

static void SPI\_write\_txdata (uint8\_t inst, uint16\_t data)

Escribir registro de datos de transmision.

static void SPI\_select\_slave (uint8\_t inst, uint8\_t channel)

Habilitar slave select para la proxima transmision.

static void SPI set end of transmission (uint8 t inst)

Indicar fin de transmision en la proxima transmision.

static void SPI\_clear\_end\_of\_transmission (uint8\_t inst)

Limpiar fin de transmision en la proxima transmision.

static void SPI\_set\_end\_of\_frame (uint8\_t inst)

Indicar fin de trama en la proxima transmision.

static void SPI\_clear\_end\_of\_frame (uint8\_t inst)

Limpiar fin de trama en la proxima transmision.

static void SPI\_set\_rx\_ignore (uint8\_t inst)

Ignorar recepcion en la proxima transmision.

```
    static void SPI_clear_rx_ignore (uint8_t inst)
    No ignorar recepcino en la proxima transmision.
    static void SPI_set_data_length (uint8_t inst, SPI_data_length_en data_length)
```

Configurar largo de bits de palabra.

■ static void SPI\_set\_data\_and\_control (uint8\_t inst, SPI\_TXDATCTL\_reg\_t \*data\_and\_control)

Escribir data a transmitir y control al mismo tiempo (en una unica escritura)

static void SPI\_set\_clock\_div (uint8\_t inst, uint16\_t div)

Configurar divisor de clock.

static uint8\_t SPI\_get\_irq\_flag\_status (uint8\_t inst, SPI\_irq\_sel\_en irq)

Leer flag de interrupcion actual.

# **Variables**

```
volatile SPI_per_t *const SPI []Perifericos SPI.
```

# 7.21.1. Descripción detallada

Declaraciones a nivel de abstraccion de periferico del SPI (LPC845)

**Autor** 

Augusto Santini

Fecha

3/2020

Versión

1.0

#### 7.21.2. Documentación de las funciones

```
7.21.2.1. SPI_enable()
```

Habilitar modulo.

**Parámetros** 

in inst Instancia a habilitar

# 7.21.2.2. SPI\_disable()

Inhabilitar modulo.

#### **Parámetros**

in	inst	Instancia a inhabilitar
----	------	-------------------------

# 7.21.2.3. SPI\_set\_master\_mode()

```
static void SPI_set_master_mode (
          uint8_t inst ) [inline], [static]
```

Configurar como modo master.

# Parámetros

	in	inst	Instancia a configurar
--	----	------	------------------------

# 7.21.2.4. SPI\_set\_slave\_mode()

Configurar como modo slave.

#### **Parámetros**

in	inst	Instancia a configurar
----	------	------------------------

# 7.21.2.5. SPI\_set\_data\_order\_msb\_first()

Configurar orden de datos MSB primero.

# **Parámetros**

in <i>inst</i>	Instancia a configurar
----------------	------------------------

# 7.21.2.6. SPI\_set\_data\_order\_lsb\_first()

Configurar orden de datos LSB primero.

#### **Parámetros**

in	inst	Instancia a configurar
----	------	------------------------

# 7.21.2.7. SPI\_set\_cpha\_change()

# Configurar fase del clock (modo change)

#### **Parámetros**

in	inst	Instancia a configurar

# 7.21.2.8. SPI\_set\_cpha\_capture()

```
static void SPI_set_cpha_capture (
          uint8_t inst ) [inline], [static]
```

# Configurar fase del clock (modo capture)

in	inst	Instancia a configurar
----	------	------------------------

#### 7.21.2.9. SPI\_set\_cpol\_low()

Configurar polaridad del clock (polaridad baja)

# Parámetros

in inst Instancia a conf	igurar
--------------------------	--------

# 7.21.2.10. SPI\_set\_cpol\_high()

Configurar polaridad del clock (polaridad alta)

#### **Parámetros**

	in	inst	Instancia a configurar
--	----	------	------------------------

#### 7.21.2.11. SPI\_enable\_loopback\_mode()

Habilitar modo loopback.

# **Parámetros**

in	inst	Instancia a configurar
----	------	------------------------

# 7.21.2.12. SPI\_disable\_loopback\_mode()

Inhabilitar modo loopback.

# **Parámetros**

in inst Instancia a configurar	in	inst	Instancia a configurar
--------------------------------	----	------	------------------------

# 7.21.2.13. SPI\_set\_ssel\_active\_low()

Fijar polaridad de slave select como activa baja.

#### **Parámetros**

in	inst	Instancia a configurar
in	channel	Canal de SSEL a configurar

# 7.21.2.14. SPI\_set\_ssel\_active\_high()

Fijar polaridad de slave select como activa alta.

# **Parámetros**

	in <i>inst</i>		Instancia a configurar
Ī	in	channel	Canal de SSEL a configurar

# 7.21.2.15. SPI\_set\_pre\_delay()

Configurar ciclos de clock entre la activacion de SSEL y la transmision de datos.

in	inst	Instancia a configurar
in	delay	Clocks de delay deseados

#### 7.21.2.16. SPI\_set\_post\_delay()

Configurar ciclos de clock entre la finalizacion de transmision y desactivacion de SSEL.

#### **Parámetros**

in	inst	Instancia a configurar
in	delay	Clocks de delay deseados

#### 7.21.2.17. SPI\_set\_frame\_delay()

Configurar ciclos de clock entre transmisiones sin desactivar SSEL.

### Parámetros

in	inst	Instancia a configurar
in	delay	Clocks de delay deseados

# 7.21.2.18. SPI\_set\_transfer\_delay()

Configurar ciclos de clock entre desactivacion/activacion de SSEL.

in	inst	Instancia a configurar
in	delay	Clocks de delay deseados

# 7.21.2.19. SPI\_get\_status\_flag()

Leer un flag de status.

# **Parámetros**

in	inst	Instancia a consultar
in	flag	Flag a consultar

#### Devuelve

Estado del flag actual

#### 7.21.2.20. SPI\_clear\_status\_flag()

Limpiar un flag de status.

### **Parámetros**

in	inst	Instancia a limpiar
in	flag	Flag a limpiar

# 7.21.2.21. SPI\_enable\_irq()

Habilitar interrupcion.

in	inst	Instancia a configurar
in	irq	Interrupcion a habilitar

# 7.21.2.22. SPI\_disable\_irq()

Inhabilitar interrupcion.

#### **Parámetros**

in	inst	Instancia a configurar
in	irq	Interrupcion a inhabilitar

#### 7.21.2.23. SPI\_read\_rx\_data()

Leer resultado de la recepcion.

# **Parámetros**

in	inst	Instancia a consultar
----	------	-----------------------

# 7.21.2.24. SPI\_get\_active\_ssl()

Obtener slave select activo.

#### **Parámetros**

in	inst	Instancia a consultar

# 7.21.2.25. SPI\_get\_sot\_flag()

Obtener estado del flag de start of transfer.

in inst Instancia a consultar	in	inst	Instancia a consultar
-------------------------------	----	------	-----------------------

### 7.21.2.26. SPI\_write\_txdata()

Escribir registro de datos de transmision.

#### **Parámetros**

in	inst	Instancia a escribir
in	data	Dato a escribir

### 7.21.2.27. SPI\_select\_slave()

Habilitar slave select para la proxima transmision.

### **Parámetros**

in	inst	Instancia a configurar
in	channel	Canal a utilizar en la proxima transmision

### 7.21.2.28. SPI\_set\_end\_of\_transmission()

Indicar fin de transmision en la proxima transmision.

in	inst	Instancia a configurar

### 7.21.2.29. SPI\_clear\_end\_of\_transmission()

Limpiar fin de transmision en la proxima transmision.

### **Parámetros**

in inst Instancia a cor
-------------------------

### 7.21.2.30. SPI\_set\_end\_of\_frame()

```
static void SPI_set_end_of_frame (
          uint8_t inst ) [inline], [static]
```

Indicar fin de trama en la proxima transmision.

#### **Parámetros**

in	inst	Instancia a configurar
----	------	------------------------

## 7.21.2.31. SPI\_clear\_end\_of\_frame()

Limpiar fin de trama en la proxima transmision.

#### **Parámetros**

in	inst	Instancia a configurar

## 7.21.2.32. SPI\_set\_rx\_ignore()

Ignorar recepcion en la proxima transmision.

in inst Instancia a confi	gurar
---------------------------	-------

### 7.21.2.33. SPI\_clear\_rx\_ignore()

No ignorar recepcino en la proxima transmision.

#### **Parámetros**

	in	inst	Instancia a configurar	
--	----	------	------------------------	--

### 7.21.2.34. SPI\_set\_data\_length()

Configurar largo de bits de palabra.

### Parámetros

in	inst	Instancia a configurar
in	data_length	Largo de palabra deseado

## 7.21.2.35. SPI\_set\_data\_and\_control()

Escribir data a transmitir y control al mismo tiempo (en una unica escritura)

in	inst	Instancia a utilizar
in	data_and_control	Dato a transmitir y control

#### 7.21.2.36. SPI\_set\_clock\_div()

Configurar divisor de clock.

#### **Parámetros**

in	inst	Instancia a configurar
in	div	Divisor deseado (el valor efectivo es este valor +1)

### 7.21.2.37. SPI\_get\_irq\_flag\_status()

Leer flag de interrupcion actual.

### Parámetros

in	inst	Instancia a consultar
in	irq	Flag de interrupcion a consultar

# 7.22. Referencia del Archivo includes/hpl/HPL\_SWM.h

Definiciones a nivel de periferico del modulo SWM (LPC845)

```
#include <HRI_SWM.h>
#include <HPL_SYSCON.h>
```

Dependencia gráfica adjunta para HPL\_SWM.h:





Gráfico de los archivos que directa o indirectamente incluyen a este archivo:



### **Enumeraciones**

enum SWM\_enable\_en { SWM\_ENABLE = 0, SWM\_DISABLE }

### **Funciones**

- static void SWM\_init (void)
  - Inicializacion de la Switch Matrix.
- static void SWM\_deinit (void)
  - Deinicializacion de la Switch Matrix.
- static void SWM\_assign\_uart\_TXD (uint8\_t uart, uint8\_t port, uint8\_t pin)
  - Asignar un pin del MCU a la funcion UARTn TXD.
- static void SWM\_assign\_uart\_RXD (uint8\_t uart, uint8\_t port, uint8\_t pin)
  - Asignar un pin del MCU a la funcion UARTn RXD.

```
static void SWM_assign_uart_RTS (uint8_t uart, uint8_t port, uint8_t pin)
Asignar un pin del MCU a la funcion UARTn RTS.
```

static void SWM\_assign\_uart\_CTS (uint8\_t uart, uint8\_t port, uint8\_t pin)

Asignar un pin del MCU a la funcion UARTn CTS.

static void SWM\_assign\_uart\_SCLK (uint8\_t uart, uint8\_t port, uint8\_t pin)
Asignar un pin del MCU a la funcion UARTn SCLK.

static void SWM\_assign\_spi\_SCK (uint8\_t spi, uint8\_t port, uint8\_t pin)
Asignar un pin del MCU a la funcion SPIn SCK.

static void SWM\_assign\_spi\_MOSI (uint8\_t spi, uint8\_t port, uint8\_t pin)
Asignar un pin del MCU a la funcion SPIn MOSI.

static void SWM\_assign\_spi\_MISO (uint8\_t spi, uint8\_t port, uint8\_t pin)
Asignar un pin del MCU a la funcion SPIn MISO.

static void SWM\_assign\_spi\_SSEL0 (uint8\_t spi, uint8\_t port, uint8\_t pin)
Asignar un pin del MCU a la funcion SPIn SSEL0.

static void SWM\_assign\_spi\_SSEL1 (uint8\_t spi, uint8\_t port, uint8\_t pin)
Asignar un pin del MCU a la funcion SPIn SSEL1.

static void SWM\_assign\_spi\_SSEL2 (uint8\_t spi, uint8\_t port, uint8\_t pin)
Asignar un pin del MCU a la funcion SPIn SSEL2.

static void SWM\_assign\_spi\_SSEL3 (uint8\_t spi, uint8\_t port, uint8\_t pin)
Asignar un pin del MCU a la funcion SPIn SSEL3.

static void SWM\_assign\_sct\_IN\_A (uint8\_t port, uint8\_t pin)

Asignar un pin del MCU a la funcion SCT IN A.

static void SWM\_assign\_sct\_IN\_B (uint8\_t port, uint8\_t pin)

Asignar un pin del MCU a la funcion SCT IN\_B.

static void SWM\_assign\_sct\_IN\_C (uint8\_t port, uint8\_t pin)

Asignar un pin del MCU a la funcion SCT IN\_C.

static void SWM\_assign\_sct\_IN\_D (uint8\_t port, uint8\_t pin)

Asignar un pin del MCU a la funcion SCT IN\_D.

static void SWM\_assign\_sct\_OUT0 (uint8\_t port, uint8\_t pin)

Asignar un pin del MCU a la funcion SCT OUT0.

static void SWM\_assign\_sct\_OUT1 (uint8\_t port, uint8\_t pin)

Asignar un pin del MCU a la funcion SCT OUT1.

static void SWM\_assign\_sct\_OUT2 (uint8\_t port, uint8\_t pin)

Asignar un pin del MCU a la funcion SCT OUT2.

static void SWM\_assign\_sct\_OUT3 (uint8\_t port, uint8\_t pin)

Asignar un pin del MCU a la funcion SCT OUT3.
■ static void SWM assign sct OUT4 (uint8 t port, uint8 t pin)

Asignar un pin del MCU a la funcion SCT OUT4.

static void SWM assign sct OUT5 (uint8 t port, uint8 t pin)

Asignar un pin del MCU a la funcion SCT OUT5.

static void SWM assign sct OUT6 (uint8 t port, uint8 t pin)

Asignar un pin del MCU a la funcion SCT OUT6.

static void SWM\_assign\_iic\_SDA (uint8\_t iic, uint8\_t port, uint8\_t pin)

Asignar un pin del MCU a la funcion IICn SDA.

■ static void SWM assign iic SCL (uint8 t iic, uint8 t port, uint8 t pin)

Asignar un pin del MCU a la funcion IICn SCL.

static void SWM\_assign\_COMP0\_OUT (uint8\_t port, uint8\_t pin)

Asignar un pin del MCU a la funcion COMPO OUT.

static void SWM assign CLKOUT (uint8 t port, uint8 t pin)

Asignar un pin del MCU a la funcion CLKOUT.

static void SWM\_assign\_INT\_BMAT (uint8\_t port, uint8\_t pin)

Asignar un pin del MCU a la funcion INT BMAT.

static void SWM\_assign\_T0\_MAT (uint8\_t mat, uint8\_t port, uint8\_t pin)

Asignar un pin del MCU a la funcion T0 MATn.

static void SWM\_assign\_T0\_CAP (uint8\_t cap, uint8\_t port, uint8\_t pin)

Asignar un pin del MCU a la funcion T0 CAPn.

static void SWM\_enable\_ACMP (uint8\_t acmp, SWM\_enable\_en en\_dis)

Habilitar/inhabilitar la funcion ACMPn.

static void SWM enable SWCLK (SWM enable en en dis)

Habilitar/inhabilitar la funcion SWCLK.

static void SWM\_enable\_SWDIO (SWM\_enable\_en en\_dis)

Habilitar/inhabilitar la funcion SWDIO.

static void SWM\_enable\_XTALIN (SWM\_enable\_en en\_dis)

Habilitar/inhabilitar la funcion XTALIN.

static void SWM enable XTALOUT (SWM enable en en dis)

Habilitar/inhabilitar la funcion XTALOUT.

static void SWM\_enable\_RESETN (SWM\_enable\_en en\_dis)

Habilitar/inhabilitar la funcion RESETN.

static void SWM enable CLKIN (SWM enable en en dis)

Habilitar/inhabilitar la funcion CLKIN.

static void SWM\_enable\_VDDCMP (SWM\_enable\_en en\_dis)

Habilitar/inhabilitar la funcion VDDCMP.

static void SWM\_enable\_ADC (uint8\_t adc, SWM\_enable\_en en\_dis)

Habilitar/inhabilitar la funcion ADC.

static void SWM enable DAC (uint8 t dac, SWM enable en en dis)

Habilitar/inhabilitar la funcion DAC.

static void SWM\_enable\_CAPTX (uint8\_t captx, SWM\_enable\_en en\_dis)

Habilitar/inhabilitar la funcion CAPTX.

static void SWM\_enable\_CAPYL (SWM\_enable\_en en\_dis)

Habilitar/inhabilitar la funcion CAPYL.

static void SWM enable CAPYH (SWM enable en en dis)

Habilitar/inhabilitar la funcion CAPYH.

### **Variables**

volatile SWM\_per\_t \*const SWM

Periferico SWM.

### 7.22.1. Descripción detallada

Definiciones a nivel de periferico del modulo SWM (LPC845)

Autor

Augusto Santini

Fecha

3/2020

Versión

1.0

## 7.22.2. Documentación de las funciones

## 7.22.2.1. SWM\_assign\_uart\_TXD()

```
static void SWM_assign_uart_TXD (
          uint8_t uart,
          uint8_t port,
          uint8_t pin ) [inline], [static]
```

Asignar un pin del MCU a la funcion UARTn TXD.

#### **Parámetros**

in	uart	Instancia de UART a la cual asignar
in	port	Numero de puerto a asignar
in	pin	Numero de pin a asignar

## 7.22.2.2. SWM\_assign\_uart\_RXD()

Asignar un pin del MCU a la funcion UARTn RXD.

#### **Parámetros**

in	uart	Instancia de UART a la cual asignar
in	port	Numero de puerto a asignar
in	pin	Numero de pin a asignar

### 7.22.2.3. SWM\_assign\_uart\_RTS()

Asignar un pin del MCU a la funcion UARTn RTS.

in	uart	Instancia de UART a la cual asignar
in	port	Numero de puerto a asignar
in	pin	Numero de pin a asignar

## 7.22.2.4. SWM\_assign\_uart\_CTS()

```
static void SWM_assign_uart_CTS (
          uint8_t uart,
          uint8_t port,
          uint8_t pin ) [inline], [static]
```

Asignar un pin del MCU a la funcion UARTn CTS.

#### **Parámetros**

in	uart	Instancia de UART a la cual asignar
in	port	Numero de puerto a asignar
in	pin	Numero de pin a asignar

### 7.22.2.5. SWM\_assign\_uart\_SCLK()

Asignar un pin del MCU a la funcion UARTn SCLK.

### **Parámetros**

in	uart	Instancia de UART a la cual asignar
in	port	Numero de puerto a asignar
in	pin	Numero de pin a asignar

### 7.22.2.6. SWM\_assign\_spi\_SCK()

```
uint8_t port,
uint8_t pin ) [inline], [static]
```

Asignar un pin del MCU a la funcion SPIn SCK.

in	spi	Instancia de SPI a la cual asignar
in	port	Numero de puerto a asignar
in	pin	Numero de pin a asignar

## 7.22.2.7. SWM\_assign\_spi\_MOSI()

Asignar un pin del MCU a la funcion SPIn MOSI.

#### **Parámetros**

in	spi	Instancia de SPI a la cual asignar
in	port	Numero de puerto a asignar
in	pin	Numero de pin a asignar

## 7.22.2.8. SWM\_assign\_spi\_MISO()

Asignar un pin del MCU a la funcion SPIn MISO.

### **Parámetros**

in	spi	Instancia de SPI a la cual asignar
in	port	Numero de puerto a asignar
in	pin	Numero de pin a asignar

### 7.22.2.9. SWM\_assign\_spi\_SSEL0()

```
uint8_t port,
uint8_t pin ) [inline], [static]
```

Asignar un pin del MCU a la funcion SPIn SSEL0.

#### **Parámetros**

	in	spi	Instancia de SPI a la cual asignar
	in	port	Numero de puerto a asignar
Ī	in	pin	Numero de pin a asignar

## 7.22.2.10. SWM\_assign\_spi\_SSEL1()

Asignar un pin del MCU a la funcion SPIn SSEL1.

### **Parámetros**

in	spi	Instancia de SPI a la cual asignar
in	port	Numero de puerto a asignar
in	pin	Numero de pin a asignar

## 7.22.2.11. SWM\_assign\_spi\_SSEL2()

Asignar un pin del MCU a la funcion SPIn SSEL2.

in	spi	Instancia de SPI a la cual asignar
in	port	Numero de puerto a asignar
in	pin	Numero de pin a asignar

### 7.22.2.12. SWM\_assign\_spi\_SSEL3()

Asignar un pin del MCU a la funcion SPIn SSEL3.

#### **Parámetros**

in	spi	Instancia de SPI a la cual asignar
in	port	Numero de puerto a asignar
in	pin	Numero de pin a asignar

## 7.22.2.13. SWM\_assign\_sct\_IN\_A()

Asignar un pin del MCU a la funcion SCT IN\_A.

### **Parámetros**

in	port	Numero de puerto a asignar
in	pin	Numero de pin a asignar

## 7.22.2.14. SWM\_assign\_sct\_IN\_B()

Asignar un pin del MCU a la funcion SCT IN\_B.

in	port	Numero de puerto a asignar
in	pin	Numero de pin a asignar

### 7.22.2.15. SWM\_assign\_sct\_IN\_C()

Asignar un pin del MCU a la funcion SCT IN\_C.

#### **Parámetros**

in	port	Numero de puerto a asignar
in	pin	Numero de pin a asignar

### 7.22.2.16. SWM\_assign\_sct\_IN\_D()

Asignar un pin del MCU a la funcion SCT IN\_D.

#### **Parámetros**

in	port	Numero de puerto a asignar
in	pin	Numero de pin a asignar

## 7.22.2.17. SWM\_assign\_sct\_OUT0()

Asignar un pin del MCU a la funcion SCT OUT0.

### Parámetros

in	port	Numero de puerto a asignar
in	pin	Numero de pin a asignar

#### 7.22.2.18. SWM\_assign\_sct\_OUT1()

```
static void SWM_assign_sct_OUT1 (
```

```
uint8_t port,
uint8_t pin ) [inline], [static]
```

Asignar un pin del MCU a la funcion SCT OUT1.

#### **Parámetros**

in	port	Numero de puerto a asignar
in	pin	Numero de pin a asignar

### 7.22.2.19. SWM\_assign\_sct\_OUT2()

Asignar un pin del MCU a la funcion SCT OUT2.

#### **Parámetros**

in	port	Numero de puerto a asignar
in	pin	Numero de pin a asignar

### 7.22.2.20. SWM\_assign\_sct\_OUT3()

Asignar un pin del MCU a la funcion SCT OUT3.

#### **Parámetros**

in	port	Numero de puerto a asignar
in	pin	Numero de pin a asignar

### 7.22.2.21. SWM\_assign\_sct\_OUT4()

```
static void SWM_assign_sct_OUT4 (
          uint8_t port,
          uint8_t pin ) [inline], [static]
```

Asignar un pin del MCU a la funcion SCT OUT4.

in	port	Numero de puerto a asignar
in	pin	Numero de pin a asignar

## 7.22.2.22. SWM\_assign\_sct\_OUT5()

```
static void SWM_assign_sct_OUT5 (
          uint8_t port,
          uint8_t pin ) [inline], [static]
```

Asignar un pin del MCU a la funcion SCT OUT5.

### **Parámetros**

in	port	Numero de puerto a asignar
in	pin	Numero de pin a asignar

# 7.22.2.23. SWM\_assign\_sct\_OUT6()

Asignar un pin del MCU a la funcion SCT OUT6.

### **Parámetros**

in	port	Numero de puerto a asignar
in	pin	Numero de pin a asignar

### 7.22.2.24. SWM\_assign\_iic\_SDA()

Asignar un pin del MCU a la funcion IICn SDA.

En el caso del IICO, no se le da importancia al puerto y pin

in	iic	Instancia de IIC a la cual asignar
in	port	Numero de puerto a asignar
in	pin	Numero de pin a asignar

## 7.22.2.25. SWM\_assign\_iic\_SCL()

Asignar un pin del MCU a la funcion IICn SCL.

En el caso del IIC0, no se le da importancia al puerto y pin

#### **Parámetros**

in	iic	Instancia de IIC a la cual asignar
in	port	Numero de puerto a asignar
in	pin	Numero de pin a asignar

## 7.22.2.26. SWM\_assign\_COMP0\_OUT()

Asignar un pin del MCU a la funcion COMP0 OUT.

#### **Parámetros**

in	port	Numero de puerto a asignar
in	pin	Numero de pin a asignar

## 7.22.2.27. SWM\_assign\_CLKOUT()

Asignar un pin del MCU a la funcion CLKOUT.

in	port	Numero de puerto a asignar
in	pin	Numero de pin a asignar

## 7.22.2.28. SWM\_assign\_INT\_BMAT()

```
static void SWM_assign_INT_BMAT (
          uint8_t port,
          uint8_t pin ) [inline], [static]
```

Asignar un pin del MCU a la funcion INT BMAT.

### **Parámetros**

in	port	Numero de puerto a asignar
in	pin	Numero de pin a asignar

# 7.22.2.29. SWM\_assign\_T0\_MAT()

```
static void SWM_assign_T0_MAT (
          uint8_t mat,
          uint8_t port,
          uint8_t pin ) [inline], [static]
```

Asignar un pin del MCU a la funcion T0 MATn.

## **Parámetros**

in	mat	Numero de MATn a asignar
in	port	Numero de puerto a asignar
in	pin	Numero de pin a asignar

### 7.22.2.30. SWM\_assign\_T0\_CAP()

Asignar un pin del MCU a la funcion T0 CAPn.

in	сар	Numero de CAPn a asignar
in	port	Numero de puerto a asignar
in	pin	Numero de pin a asignar

## 7.22.2.31. SWM\_enable\_ACMP()

Habilitar/inhabilitar la funcion ACMPn.

#### **Parámetros**

in	астр	Numero de ACMP a asignar
in	en_dis	Seleccion de habilitacion o inhabilitacion

### 7.22.2.32. SWM\_enable\_SWCLK()

Habilitar/inhabilitar la funcion SWCLK.

### **Parámetros**

in	en_dis	Seleccion de habilitacion o inhabilitacion
----	--------	--

## 7.22.2.33. SWM\_enable\_SWDIO()

```
static void SWM_enable_SWDIO ( {\tt SWM\_enable\_en~en\_dis~)~[inline],~[static]}
```

Habilitar/inhabilitar la funcion SWDIO.

in	en_dis	Seleccion de habilitacion o inhabilitacion

### 7.22.2.34. SWM\_enable\_XTALIN()

```
static void SWM_enable_XTALIN ( {\tt SWM\_enable\_en~en\_dis~)~[inline],~[static]}
```

Habilitar/inhabilitar la funcion XTALIN.

#### **Parámetros**

	in	en_dis	Seleccion de habilitacion o inhabilitacion	
--	----	--------	--	--

## 7.22.2.35. SWM\_enable\_XTALOUT()

Habilitar/inhabilitar la funcion XTALOUT.

#### **Parámetros**

in	en dis	Seleccion de habilitacion o inhabilitacion
----	--------	--

## 7.22.2.36. SWM\_enable\_RESETN()

Habilitar/inhabilitar la funcion RESETN.

### **Parámetros**

```
in en_dis Seleccion de habilitacion o inhabilitacion
```

### 7.22.2.37. SWM enable CLKIN()

```
static void SWM_enable_CLKIN ( {\tt SWM\_enable\_en} \ en\_dis \ ) \quad \hbox{[inline], [static]}
```

Habilitar/inhabilitar la funcion CLKIN.

iı	en dis	Seleccion de habilitacion o inhabilitacion
----	--------	--

#### 7.22.2.38. SWM\_enable\_VDDCMP()

### Habilitar/inhabilitar la funcion VDDCMP.

#### **Parámetros**

in en_dis Seleccion de habilitacion o inhabilitac	ion
---	-----

### 7.22.2.39. SWM\_enable\_ADC()

Habilitar/inhabilitar la funcion ADC.

### **Parámetros**

in	adc	Numero de ADC a asignar
in	en_dis	Seleccion de habilitacion o inhabilitacion

## 7.22.2.40. SWM\_enable\_DAC()

Habilitar/inhabilitar la funcion DAC.

in	dac	Numero de DAC a asignar
in	en_dis	Seleccion de habilitacion o inhabilitacion

### 7.22.2.41. SWM\_enable\_CAPTX()

Habilitar/inhabilitar la funcion CAPTX.

#### **Parámetros**

in	captx	Numero de CAPTX a asignar
in	en_dis	Seleccion de habilitacion o inhabilitacion

### 7.22.2.42. SWM\_enable\_CAPYL()

Habilitar/inhabilitar la funcion CAPYL.

## **Parámetros**

in	en_dis	Seleccion de habilitacion o inhabilitacion

### 7.22.2.43. SWM\_enable\_CAPYH()

Habilitar/inhabilitar la funcion CAPYH.

#### **Parámetros**

in	en dis	Seleccion de habilitacion o inhabilitacion

# 7.23. Referencia del Archivo includes/hpl/HPL\_SYSCON.h

Declaraciones a nivel de abstraccion de periferico del SYSCON (LPC845)

```
#include <HRI_SYSCON.h>
#include <HPL_GPIO.h>
Dependencia gráfica adjunta para HPL_SYSCON.h:
```





Gráfico de los archivos que directa o indirectamente incluyen a este archivo:



#### **Enumeraciones**

- enum SYSCON\_bypass\_sel\_en { SYSCON\_BYPASS\_DISABLED = 0, SYSCON\_BYPASS\_ENABLED }
- enum SYSCON\_freqrange\_sel\_en { SYSCON\_FREQRANGE\_MINUS\_20MHZ = 0, SYSCON\_FREQR ← ANGE\_PLUS\_20MHZ }
- enum SYSCON\_watchdog\_clkana\_sel\_en {
   SYSCON\_WATCHDOG\_CLKANA\_0KHZ = 0, SYSCON\_WATCHDOG\_CLKANA\_600KHZ, SYSCON\_
   WATCHDOG\_CLKANA\_1050KHZ, SYSCON\_WATCHDOG\_CLKANA\_1400KHZ,
   SYSCON\_WATCHDOG\_CLKANA\_1750KHZ, SYSCON\_WATCHDOG\_CLKANA\_2100KHZ, SYSCON\_
   WATCHDOG\_CLKANA\_2400KHZ, SYSCON\_WATCHDOG\_CLKANA\_3000KHZ,
   SYSCON\_WATCHDOG\_CLKANA\_3250KHZ, SYSCON\_WATCHDOG\_CLKANA\_3500KHZ, SYSCON\_
   WATCHDOG\_CLKANA\_3750KHZ, SYSCON\_WATCHDOG\_CLKANA\_4000KHZ,
   SYSCON\_WATCHDOG\_CLKANA\_4200KHZ, SYSCON\_WATCHDOG\_CLKANA\_4400KHZ, SYSCON\_
  WATCHDOG\_CLKANA\_4600KHZ }
- enum SYSCON\_pll\_source\_sel\_en { SYSCON\_PLL\_SOURCE\_SEL\_FRO = 0, SYSCON\_PLL\_SOUR ← CE\_SEL\_EXT\_CLK, SYSCON\_PLL\_SOURCE\_SEL\_WATCHDOG, SYSCON\_PLL\_SOURCE\_SEL\_FR ← O\_DIV }

- enum SYSCON\_main\_clock\_sel\_en {
  SYSCON\_MAIN\_CLOCK\_SEL\_FRO = 0, SYSCON\_MAIN\_CLOCK\_SEL\_EXT\_CLK, SYSCON\_MAIN\_←
  CLOCK\_SEL\_WATCHDOG, SYSCON\_MAIN\_CLOCK\_SEL\_FRO\_DIV,
  SYSCON\_MAIN\_CLOCK\_SEL\_PLL }
- enum SYSCON\_capacitive\_clock\_sel\_en {
  SYSCON\_CAPACITIVE\_CLOCK\_SEL\_FRO = 0, SYSCON\_CAPACITIVE\_CLOCK\_SEL\_MAIN\_CLOCK,
  SYSCON\_CAPACITIVE\_CLOCK\_SEL\_SYS\_PLL, SYSCON\_CAPACITIVE\_CLOCK\_SEL\_FRO\_DIV,
  SYSCON\_CAPACITIVE\_CLOCK\_SEL\_WATCHDOG\_OSC }
- enum SYSCON\_adc\_clock\_sel\_en { SYSCON\_ADC\_CLOCK\_SEL\_FRO = 0, SYSCON\_ADC\_CLOCK ⇔ SEL\_SYS\_PLL }
- enum SYSCON\_sct\_clock\_sel\_en { SYSCON\_SCT\_CLOCK\_SEL\_FRO = 0, SYSCON\_SCT\_CLOCK\_ SEL\_MAIN\_CLOCK, SYSCON\_SCT\_CLOCK\_SEL\_SYS\_PLL }
- enum SYSCON\_ext\_clock\_source\_sel\_en { SYSCON\_EXT\_CLOCK\_SOURCE\_SEL\_CRYSTAL = 0, S YSCON EXT CLOCK SOURCE SEL CLK IN }
- enum SYSCON enable clock sel en {
  - SYSCON\_ENABLE\_CLOCK\_SEL\_ROM = 1, SYSCON\_ENABLE\_CLOCK\_SEL\_RAM, SYSCON\_ENA BLE CLOCK SEL FLASH = 4, SYSCON\_ENABLE\_CLOCK\_SEL\_IIC0,
  - SYSCON\_ENABLE\_CLOCK\_SEL\_GPIO0, SYSCON\_ENABLE\_CLOCK\_SEL\_SWM, SYSCON\_ENABLE CLOCK SEL SCT, SYSCON ENABLE CLOCK SEL WKT,
  - SYSCON\_ENABLE\_CLOCK\_SEL\_MRT, SYSCON\_ENABLE\_CLOCK\_SEL\_SPI0, SYSCON\_ENABLE CLOCK\_SEL\_SPI1, SYSCON\_ENABLE\_CLOCK\_SEL\_CRC,
  - SYSCON\_ENABLE\_CLOCK\_SEL\_UARTO, SYSCON\_ENABLE\_CLOCK\_SEL\_UART1, SYSCON\_ENA BLE CLOCK SEL UART2, SYSCON ENABLE CLOCK SEL WWDT,
  - SYSCON\_ENABLE\_CLOCK\_SEL\_IOCON, SYSCON\_ENABLE\_CLOCK\_SEL\_ACMP, SYSCON\_ENA BLE CLOCK SEL GPIO1, SYSCON ENABLE CLOCK SEL IIC1,
  - $\label{lock_sel_iic3} SYSCON\_ENABLE\_CLOCK\_SEL\_IIC3, \ SYSCON\_ENABLE\_ \\ \leftarrow CLOCK\_SEL\_ADC, \ SYSCON\_ENABLE\_CLOCK\_SEL\_CTIMER,$
  - SYSCON\_ENABLE\_CLOCK\_SEL\_MTB, SYSCON\_ENABLE\_CLOCK\_SEL\_DACO, SYSCON\_ENABL E CLOCK SEL GPIO INT, SYSCON ENABLE CLOCK SEL DMA,
  - SYSCON\_ENABLE\_CLOCK\_SEL\_UART3, SYSCON\_ENABLE\_CLOCK\_SEL\_UART4, SYSCON\_ENA BLE\_CLOCK\_SEL\_CAPT, SYSCON\_ENABLE\_CLOCK\_SEL\_DAC1 }
- enum SYSCON\_reset\_sel\_en {
  - SYSCON\_RESET\_SEL\_FLASH = 4, SYSCON\_RESET\_SEL\_IICO, SYSCON\_RESET\_SEL\_GPIOO, SY SCON\_RESET\_SEL\_SWM,
  - ${\tt SYSCON\_RESET\_SEL\_SCT, SYSCON\_RESET\_SEL\_WKT, SYSCON\_RESET\_SEL\_MRT, SYSCON\_} \leftarrow {\tt RESET\_SEL\_SPI0},$
  - SYSCON\_RESET\_SEL\_SPI1, SYSCON\_RESET\_SEL\_CRC, SYSCON\_RESET\_SEL\_UARTO, SYSCO N RESET\_SEL\_UART1,
  - SYSCON\_RESET\_SEL\_UART2, SYSCON\_RESET\_SEL\_IOCON = 18, SYSCON\_RESET\_SEL\_ACMP, SYSCON\_RESET\_SEL\_GPIO1,
  - ${\tt SYSCON\_RESET\_SEL\_IIC1, SYSCON\_RESET\_SEL\_IIC2, SYSCON\_RESET\_SEL\_IIC3, SYSCON\_RE \leftarrow {\tt SET\_SEL\_ADC,}$
  - SYSCON\_RESET\_SEL\_CTIMER, SYSCON\_RESET\_SEL\_DAC0 = 27, SYSCON\_RESET\_SEL\_GPIOINT, SYSCON RESET SEL DMA.
  - SYSCON\_RESET\_SEL\_UART3, SYSCON\_RESET\_SEL\_UART4, SYSCON\_RESET\_SEL\_CAPT, SYSCON\_RESET\_SEL\_DAC1,
  - SYSCON\_RESET\_SEL\_FRG0 = 35, SYSCON\_RESET\_SEL\_FRG1 }
- enum SYSCON\_peripheral\_sel\_en {
  - SYSCON\_PERIPHERAL\_SEL\_UART0 = 0, SYSCON\_PERIPHERAL\_SEL\_UART1, SYSCON\_PERIPH← ERAL\_SEL\_UART2, SYSCON\_PERIPHERAL\_SEL\_UART3,
  - SYSCON\_PERIPHERAL\_SEL\_UART4, SYSCON\_PERIPHERAL\_SEL\_I2C0, SYSCON\_PERIPHERAL\_ SEL\_I2C1, SYSCON\_PERIPHERAL\_SEL\_I2C2,
  - ${\bf SYSCON\_PERIPHERAL\_SEL\_I2C3}, \ {\bf SYSCON\_PERIPHERAL\_SEL\_SPI0}, \ {\bf SYSCON\_PERIPHERAL\_S \leftarrow EL\_SPI1} \ \}$
- enum SYSCON\_peripheral\_clock\_sel\_en {
  - $\label{eq:syscon_peripheral_clock_sel_fro=0, syscon_peripheral_clock_sel_main, syscon_peripheral_clock_sel_frg0, syscon_peripheral_clock_sel_frg1, \\$
  - SYSCON\_PERIPHERAL\_CLOCK\_SEL\_FRO\_DIV, SYSCON\_PERIPHERAL\_CLOCK\_SEL\_NONE = 7 }

- enum SYSCON\_frg\_clock\_sel\_en { SYSCON\_FRG\_CLOCK\_SEL\_FRO = 0, SYSCON\_FRG\_CLOCK\_ SEL\_MAIN\_CLOCK, SYSCON\_FRG\_CLOCK\_SEL\_SYS\_PLL, SYSCON\_FRG\_CLOCK\_SEL\_NONE }
- enum SYSCON\_clkout\_source\_sel\_en {
  SYSCON\_CLKOUT\_SOURCE\_SEL\_FRO = 0, SYSCON\_CLKOUT\_SOURCE\_SEL\_MAIN\_CLOCK, SY
  SCON\_CLKOUT\_SOURCE\_SEL\_SYS\_PLL, SYSCON\_CLKOUT\_SOURCE\_SEL\_EXT\_CLOCK,
  SYSCON\_CLKOUT\_SOURCE\_SEL\_WATCHDOG\_OSC }
- enum SYSCON\_bod\_level\_en { SYSCON\_BOD\_LEVEL\_1 = 1, SYSCON\_BOD\_LEVEL\_2, SYSCON\_
  BOD\_LEVEL\_3 }
- enum SYSCON\_bod\_enale\_en { SYSCON\_BOD\_DISABLE = 0, SYSCON\_BOD\_ENABLE }
- enum SYSCON\_nmi\_enable\_en { SYSCON\_NMI\_DISABLE = 0, SYSCON\_NMI\_ENABLE }
- enum SYSCON\_enable\_wakeup\_sel\_en {
  - SYSCON\_WAKEUP\_ENABLE\_SEL\_PINT0 = 0, SYSCON\_WAKEUP\_ENABLE\_SEL\_PINT1, SYSCON 
    WAKEUP ENABLE SEL PINT2, SYSCON WAKEUP ENABLE SEL PINT3,
  - SYSCON\_WAKEUP\_ENABLE\_SEL\_PINT4, SYSCON\_WAKEUP\_ENABLE\_SEL\_PINT5, SYSCON\_W AKEUP ENABLE SEL PINT6, SYSCON WAKEUP ENABLE SEL PINT7,
  - SYSCON\_WAKEUP\_ENABLE\_SEL\_SPI0 = 32, SYSCON\_WAKEUP\_ENABLE\_SEL\_SPI1, SYSCON\_
    WAKEUP\_ENABLE\_SEL\_USART0 = 35, SYSCON\_WAKEUP\_ENABLE\_SEL\_USART1,
  - SYSCON\_WAKEUP\_ENABLE\_SEL\_USART2, SYSCON\_WAKEUP\_ENABLE\_SEL\_IIC1 = 39, SYSCO

    N WAKEUP ENABLE SEL IIC0, SYSCON WAKEUP ENABLE SEL CAPTOUCH = 43,
  - $\label{eq:syscon_wakeup_enable_sel_wwdt, syscon_wakeup_enable_sel_bod, syscon_wakeup_enable_sel_lic2 = 53, \\$
  - SYSCON\_WAKEUP\_ENABLE\_SEL\_IIC3, SYSCON\_WAKEUP\_ENABLE\_SEL\_USART3 = 62, SYSCO

    N\_WAKEUP\_ENABLE\_SEL\_USART4 }
- enum SYSCON\_deep\_sleep\_power\_en { SYSCON\_DEEP\_SLEEP\_POWERED = 0, SYSCON\_DEEP\_←
  SLEEP\_POWERED\_DOWN }
- enum SYSCON\_wakeup\_power\_sel\_en {
  - SYSCON\_WAKEUP\_POWER\_SEL\_FROOUT = 0, SYSCON\_WAKEUP\_POWER\_SEL\_FRO, SYSCON 
    WAKEUP POWER SEL FLASH, SYSCON WAKEUP POWER SEL BOD,
  - SYSCON\_WAKEUP\_POWER\_SEL\_ADC, SYSCON\_WAKEUP\_POWER\_SEL\_SYSOSC, SYSCON\_W← AKEUP\_POWER\_SEL\_WDTOSC, SYSCON\_WAKEUP\_POWER\_SEL\_SYSPLL,
  - SYSCON\_WAKEUP\_POWER\_SEL\_VREF2 = 10, SYSCON\_WAKEUP\_POWER\_SEL\_DAC0 = 13, SYS← CON\_WAKEUP\_POWER\_SEL\_DAC1, SYSCON\_WAKEUP\_POWER\_SEL\_ACMP }
- enum SYSCON power sel en {
  - SYSCON\_POWER\_SEL\_FROOUT = 0, SYSCON\_POWER\_SEL\_FRO, SYSCON\_POWER\_SEL\_FLASH, SYSCON POWER SEL BOD,
  - SYSCON\_POWER\_SEL\_ADC, SYSCON\_POWER\_SEL\_SYSOSC, SYSCON\_POWER\_SEL\_WDTOSC, SYSCON POWER SEL SYSPLL,
  - SYSCON\_POWER\_SEL\_DAC0 = 13, SYSCON\_POWER\_SEL\_DAC1, SYSCON\_POWER\_SEL\_ACMP }

#### **Funciones**

- static void SYSCON\_set\_pll\_control (uint8\_t m, uint8\_t p)
  - Configuracion del registro de control del PLL.
- static uint8 t SYSCON get pll lock status (void)

Obtener estado de lock del PLL.

static void SYSCON\_set\_oscillator\_control (SYSCON\_bypass\_sel\_en bypass, SYSCON\_freqrange\_sel\_en freqrange)

Configurar el registro de control del sistema del oscilador.

static void SYSCON\_set\_watchdog\_oscillator\_control (uint8\_t divsel, SYSCON\_watchdog\_clkana\_sel\_en clkana\_sel)

Configuracion del registro de control del oscilador del watchdog.

static void SYSCON\_set\_fro\_direct (void)

Configuracion del FRO para que sea el oscilador directo (sin division)

static void SYSCON\_clear\_fro\_direct (void)

Configuracion del FRO para que sea el oscilador dividido (con division dependiente de FAIM)

static void SYSCON\_set\_pll\_clk\_source (SYSCON\_pll\_source\_sel\_en pll\_source)
 Configuracion de la fuente de clock para el PLL.

- static void SYSCON set system clock source (SYSCON main clock sel en clock selection)
- static void SYSCON set system clock divider (uint8 t divider)
- static void SYSCON\_set\_capacitive\_clock\_source (SYSCON\_capacitive\_clock\_sel\_en source\_sel)

Seleccion de la fuente de clock para el periferico de control de touch capacitivo.

static void SYSCON set adc clock (SYSCON adc clock sel en source sel, uint8 t div)

Seleccion de clock y divisor para el periferico ADC.

static void SYSCON set sct clock (SYSCON sct clock sel en source sel, uint8 t div)

Seleccion de clock y divisor para el periferico SCT.

■ static void SYSCON\_set\_ext\_clock\_source (SYSCON\_ext\_clock\_source\_sel\_en source\_selection)

Seleccion de fuente para el clock externo.

static void SYSCON\_enable\_clock (SYSCON\_enable\_clock\_sel\_en peripheral)

Habilitacion del clock de un periferico.

static void SYSCON\_disable\_clock (SYSCON\_enable\_clock\_sel\_en peripheral)

Inhabilitacion del clock de un periferico.

static void SYSCON\_assert\_reset (SYSCON\_reset\_sel\_en peripheral)

Generar el reset en el periferico seleccionado.

static void SYSCON clear reset (SYSCON reset sel en peripheral)

Liberar el reset en el periferico seleccionado.

■ static void SYSCON\_set\_peripheral\_clock\_source (SYSCON\_peripheral\_sel\_en peripheral, SYSCON\_
peripheral\_clock\_sel\_en clock)

Seleccion de fuente de clock para los distintos perifericos.

■ static void SYSCON\_set\_frg\_config (uint8\_t frg\_selection, SYSCON\_frg\_clock\_sel\_en clock\_source, uint8← \_t mul, uint8\_t div)

Configuracion del FRG.

static void SYSCON\_set\_clkout\_config (SYSCON\_clkout\_source\_sel\_en clock\_source, uint8\_t divider)

Seleccion de fuente para el CLOCK OUT.

static uint32\_t SYSCON\_get\_por\_pio\_status\_register (uint8\_t inst)

Leer el contenido de PIOPORCAPn.

static void SYSCON\_set\_iocon\_glitch\_divider (uint8\_t inst, uint8\_t div)

Fijar el divisor para el filtro de glitches del IOCON.

■ static void SYSCON\_set\_bod\_control (SYSCON\_bod\_level\_en reset\_level, SYSCON\_bod\_level\_en bod\_ level, SYSCON\_bod\_enale\_en reset\_enable)

Configurar el registro de control del brown-out detector.

static uint32\_t SYSCON\_get\_systick\_calib (void)

Obtener el valor de calibracion del SYSTICK.

static uint8\_t SYSCON\_get\_irq\_latency (void)

Obtener el valor de latencia de interrupciones del MCU.

static void SYSCON\_set\_nmi\_source (uint8\_t irq, SYSCON\_nmi\_enable\_en enable)

Fijar que numero de interrupcion actuara como NMI.

static void SYSCON\_set\_pinint\_pin (uint8\_t channel, GPIO\_portpin\_en portpin)

Configurar pin a utilizar como fuente de PININT.

static void SYSCON enable wakeup source (SYSCON enable wakeup sel en peripheral)

Habilitar alguna de las interrupciones del periferico seleccionado como fuente de wakeup.

static void SYSCON\_disable\_wakeup\_source (SYSCON\_enable\_wakeup\_sel\_en peripheral)

Inhabilitar alguna de las interrupciones del periferico seleccionado como fuente de wakeup.

static void SYSCON\_deep\_sleep\_power\_bod (SYSCON\_deep\_sleep\_power\_en power)

Habilitar o inhabilitacion de la alimentacion del BOD en deep sleep.

■ static void SYSCON deep sleep power wdtosc (SYSCON deep sleep power en power)

Habilitar o inhabilitacion de la alimentacion del WDTOSC en deep sleep.

static void SYSCON\_set\_powered\_on\_wakeup (SYSCON\_wakeup\_power\_sel\_en peripheral)

Fijar que un periferico comience encendido al haber un wakeup.

static void SYSCON\_clear\_powered\_on\_wakeup (SYSCON\_wakeup\_power\_sel\_en peripheral)

Fijar que un periferico comience apagado al haber un wakeup.

static void SYSCON\_power\_up\_peripheral (SYSCON\_power\_sel\_en peripheral)

Encender el periferico seleccionado.

static void SYSCON\_power\_down\_peripheral (SYSCON\_power\_sel\_en peripheral)

Apagar el periferico seleccionado.

static uint32\_t SYSCON\_get\_device\_id (void)

Obtener el Device ID.

### **Variables**

volatile SYSCON\_per\_t \*const SYSCON

Periferico SYSCON.

### 7.23.1. Descripción detallada

Declaraciones a nivel de abstraccion de periferico del SYSCON (LPC845)

Autor

Augusto Santini

Fecha

6/2019

Versión

1.0

#### 7.23.2. Documentación de las funciones

### 7.23.2.1. SYSCON set\_pll\_control()

Configuracion del registro de control del PLL.

in	m	Valor del divisor del feedback
in	р	Valor del post divisor

#### 7.23.2.2. SYSCON\_get\_pll\_lock\_status()

Obtener estado de lock del PLL.

#### Devuelve

Valor del estado de lock del PLL

## 7.23.2.3. SYSCON\_set\_oscillator\_control()

Configurar el registro de control del sistema del oscilador.

#### **Parámetros**

in	bypass	Seleccion de bypass
in	freqrange	Rango de frecuencia a utilizar

## 7.23.2.4. SYSCON\_set\_watchdog\_oscillator\_control()

Configuracion del registro de control del oscilador del watchdog.

#### **Parámetros**

in	divsel	Seleccion de divsel
in	clkana sel	Seleccion de frecuencia base

## 7.23.2.5. SYSCON\_set\_pll\_clk\_source()

```
static void SYSCON\_set\_pll\_clk\_source (
```

```
SYSCON_pll_source_sel_en pll_source ) [inline], [static]
```

Configuracion de la fuente de clock para el PLL.

#### **Parámetros**

	in	pll_source	Fuente de entrada para el PLL
--	----	------------	-------------------------------

### 7.23.2.6. SYSCON\_set\_capacitive\_clock\_source()

Seleccion de la fuente de clock para el periferico de control de touch capacitivo.

#### **Parámetros**

	in	source_sel	Seleccion de fuente de clock deseada	
--	----	------------	--------------------------------------	--

### 7.23.2.7. SYSCON\_set\_adc\_clock()

Seleccion de clock y divisor para el periferico ADC.

### **Parámetros**

in	clock_sel	Fuente de clock deseada para el periferico
in	div	Divisor deseado

### 7.23.2.8. SYSCON\_set\_sct\_clock()

Seleccion de clock y divisor para el periferico SCT.

in	clock_sel	Fuente de clock deseada para el periferico
in	div	Divisor deseado

### 7.23.2.9. SYSCON\_set\_ext\_clock\_source()

Seleccion de fuente para el clock externo.

### **Parámetros**

j	Ln	source_selection	Seleccion deseada	l
---	----	------------------	-------------------	---

### 7.23.2.10. SYSCON\_enable\_clock()

Habilitacion del clock de un periferico.

## Parámetros

in	peripheral	Periferico en el cual habilitar el clock
----	------------	--

#### 7.23.2.11. SYSCON\_disable\_clock()

Inhabilitacion del clock de un periferico.

in	peripheral	Periferico en el cual habilitar el clock

#### 7.23.2.12. SYSCON\_assert\_reset()

Generar el reset en el periferico seleccionado.

#### **Parámetros**

in	peripheral	Periferico a generar el reset
----	------------	-------------------------------

### 7.23.2.13. SYSCON\_clear\_reset()

Liberar el reset en el periferico seleccionado.

#### **Parámetros**

in	peripheral	Periferico a liberar el reset
----	------------	-------------------------------

### 7.23.2.14. SYSCON\_set\_peripheral\_clock\_source()

Seleccion de fuente de clock para los distintos perifericos.

### **Parámetros**

in	peripheral	Periferico cuya fuente seleccionar
in	clock	Fuente de clock para el periferico seleccionada

## 7.23.2.15. SYSCON\_set\_frg\_config()

Configuracion del FRG.

in	frg_selection	Cual de los FRG configurar, cero o uno
in	clock_source	Fuente de clock del FRG
in	mul	Multiplicador del FRG 0 $\sim$ 255
in	div	Divisor del FRG 0~255

## 7.23.2.16. SYSCON\_set\_clkout\_config()

Seleccion de fuente para el CLOCK OUT.

#### **Parámetros**

in	clock_source	Fuente deseada
in	divider	Divisor del CLOCK OUT

### 7.23.2.17. SYSCON\_get\_por\_pio\_status\_register()

Leer el contenido de PIOPORCAPn.

### **Parámetros**

in	inst	Instancia a leer (0 o 1)

### Devuelve

Valor del registro leido

## 7.23.2.18. SYSCON\_set\_iocon\_glitch\_divider()

Fijar el divisor para el filtro de glitches del IOCON.

in	inst	Instancia a escribir
in	div	Divisor deseado

## 7.23.2.19. SYSCON\_set\_bod\_control()

Configurar el registro de control del brown-out detector.

### **Parámetros**

in	reset_level	Nivel deseado para el reset
in	bod_level	Nivel deseado para el BOD
in	reset_enable	Habilitacion deseada para el reset

## 7.23.2.20. SYSCON\_get\_systick\_calib()

Obtener el valor de calibracion del SYSTICK.

### Devuelve

Valor de calibracion del SYSTICK

## 7.23.2.21. SYSCON\_get\_irq\_latency()

Obtener el valor de latencia de interrupciones del MCU.

#### Devuelve

Valor de latencia de interrupcion

## 7.23.2.22. SYSCON\_set\_nmi\_source()

Fijar que numero de interrupcion actuara como NMI.

in	irq	Numero de interrupcion deseado
in	enable	Habilitacion/inhabilitacion de la NMI

#### 7.23.2.23. SYSCON\_set\_pinint\_pin()

Configurar pin a utilizar como fuente de PININT.

### **Parámetros**

in	channel	Canal de PININT a configurar	
in	portpin	Puerto/pin a utilizar	

### 7.23.2.24. SYSCON\_enable\_wakeup\_source()

Habilitar alguna de las interrupciones del periferico seleccionado como fuente de wakeup.

#### **Parámetros**

in <i>periphei</i>	Al Periferico deseado
--------------------	-----------------------

#### 7.23.2.25. SYSCON\_disable\_wakeup\_source()

Inhabilitar alguna de las interrupciones del periferico seleccionado como fuente de wakeup.

in	peripheral	Periferico deseado
----	------------	--------------------

### 7.23.2.26. SYSCON\_deep\_sleep\_power\_bod()

Habilitar o inhabilitacion de la alimentacion del BOD en deep sleep.

### **Parámetros**

	in <i>power</i>	Habilitacion o inhabilitacion de la alimentacion	1
--	-----------------	--	---

### 7.23.2.27. SYSCON\_deep\_sleep\_power\_wdtosc()

Habilitar o inhabilitacion de la alimentacion del WDTOSC en deep sleep.

#### **Parámetros**

	in	power	Habilitacion o inhabilitacion de la alimentacion	
--	----	-------	--	--

#### 7.23.2.28. SYSCON\_set\_powered\_on\_wakeup()

Fijar que un periferico comience encendido al haber un wakeup.

## **Parámetros**

```
in peripheral Periferico que comenzara encendido al haber un wakeup
```

## 7.23.2.29. SYSCON\_clear\_powered\_on\_wakeup()

Fijar que un periferico comience apagado al haber un wakeup.

in	peripheral	Periferico que comenzara apagado al haber un wakeup
----	------------	---

# 7.23.2.30. SYSCON\_power\_up\_peripheral()

Encender el periferico seleccionado.

### **Parámetros**

in	peripheral	Periferico a encender
----	------------	-----------------------

### 7.23.2.31. SYSCON\_power\_down\_peripheral()

Apagar el periferico seleccionado.

### **Parámetros**

in	peripheral	Periferico a encender

# 7.23.2.32. SYSCON\_get\_device\_id()

Obtener el Device ID.

### Devuelve

Device ID

# 7.24. Referencia del Archivo includes/hpl/HPL\_SYSTICK.h

Declaraciones a nivel de abstraccion de periferico del SYSTICK (LPC845)

#include <HRI\_SYSTICK.h>

Dependencia gráfica adjunta para HPL\_SYSTICK.h:





Gráfico de los archivos que directa o indirectamente incluyen a este archivo:



## **Enumeraciones**

■ enum SYSTICK\_clock\_source\_en { SYSTICK\_CLOCK\_SOURCE\_MAIN\_CLOCK\_2 = 0, SYSTICK\_CL ← OCK\_SOURCE\_MAIN\_CLOCK }

## **Funciones**

- static void SYSTICK\_enable\_count (void)
- static void SYSTICK\_disable\_count (void)
- static void SYSTICK\_enable\_interrupt (void)

- static void SYSTICK\_disable\_interrupt (void)
- static void SYSTICK\_select\_clock\_source (SYSTICK\_clock\_source\_en clock\_source)

Seleccion de fuente de clock.

static uint8\_t SYSTICK\_get\_count\_flag (void)

Obtener flag de conteo terminado.

static void SYSTICK\_set\_reload (uint32\_t reload)

Fijar el valor de reload.

static void SYSTICK\_set\_clear\_current\_value (void)

Limpiar el conteo actual.

#### **Variables**

volatile SYSTICK\_reg\_t \*const SYSTICK

Periferico SYSTICK.

## 7.24.1. Descripción detallada

Declaraciones a nivel de abstraccion de periferico del SYSTICK (LPC845)

Autor

Augusto Santini

Fecha

6/2019

Versión

1.0

## 7.24.2. Documentación de las funciones

### 7.24.2.1. SYSTICK\_select\_clock\_source()

Seleccion de fuente de clock.

in clock_source	Fuente deseada
-----------------	----------------

## 7.24.2.2. SYSTICK\_get\_count\_flag()

Obtener flag de conteo terminado.

### Devuelve

Si el SYSTICK habia terminado la cuenta antes de leer el registro, devuelve 1

# 7.25. Referencia del Archivo includes/hpl/HPL\_UART.h

Declaraciones a nivel de abstraccion de periferico del UART (LPC845)

```
#include <HRI_UART.h>
Dependencia gráfica adjunta para HPL_UART.h:
```





Gráfico de los archivos que directa o indirectamente incluyen a este archivo:



### **Enumeraciones**

- enum UART\_datalen\_en { UART\_DATALEN\_7BIT = 0, UART\_DATALEN\_8BIT, UART\_DATALEN\_9BIT }
- enum UART\_parity\_en { UART\_PARITY\_NO\_PARITY = 0, UART\_PARITY\_EVEN = 2, UART\_PARITY ← ODD }
- enum UART\_stoplen\_en { UART\_STOPLEN\_1BIT = 0, UART\_STOPLEN\_2BIT }
- enum UART\_sync\_mode\_en { UART\_SYNC\_MODE\_ASYNCHRONOUS = 0, UART\_SYNC\_MODE\_S YNCHRONOUS }
- enum UART polarity en { UART POLARITY FALLING EDGE = 0, UART POLARITY RISING EDGE }
- enum UART\_master\_mode\_en { UART\_MASTER\_MODE\_SLAVE = 0, UART\_MASTER\_MODE\_MAS

  TER }
- enum UART\_output\_enable\_pol\_en { UART\_OUTPUT\_ENABLE\_POL\_LOW = 0, UART\_OUTPUT\_E \( \to \) NABLE\_POL\_HIGH }

#### **Funciones**

static void UART enable (uint8 t inst)

Habilitacion de una instancia de UART.

static void UART disable (uint8 t inst)

Inhabilitacion de una instancia de UART.

static void UART\_config\_data\_length (uint8\_t inst, UART\_datalen\_en datalen)

Configurar largo de palabra.

static void UART\_config\_parity (uint8\_t inst, UART\_parity\_en parity)

Configurar paridad.

static void UART\_config\_stop\_bits (uint8\_t inst, UART\_stoplen\_en stop\_bits)

Configurar bits de stop.

■ static void UART enable CTS (uint8 t inst)

Habilitar CTS.

static void UART\_disable\_CTS (uint8\_t inst)

Inhabilitar CTS.

static void UART\_config\_sync\_mode (uint8\_t inst, UART\_sync\_mode\_en sync\_mode)

Configurar modo asincronico/sincronico.

static void UART\_config\_clock\_polarity (uint8\_t inst, UART\_polarity\_en polarity)

Configurar polaridad de clock y sampleo (modo sincronico)

static void UART config master mode (uint8 t inst, UART master mode en master mode)

Configurar modo master o slave (modo sincronico)

static void UART\_enable\_loopback (uint8\_t inst)

Habilitar modo loopback.

static void UART disable loopback (uint8 t inst)

Inhabilitar modo loopback.

static void UART\_enable\_OETA (uint8\_t inst)

Habilitar turnarround para RS-485.

static void UART disable OETA (uint8 t inst)

Inhabilitar turnarround para RS-485.

static void UART enable auto address (uint8 t inst)

Habilitar auto address.

static void UART\_disable\_auto\_address (uint8\_t inst)

Inhabilitar auto address.

static void UART enable OESEL (uint8 t inst)

Habilitar output enable para RS-485.

7.25 Referencia del Archivo includes/hpl/HPL UART.h static void UART\_disable\_OESEL (uint8\_t inst) Inhabilitar output enable para RS-485. static void UART config OEPOL (uint8 t inst, UART output enable pol en polarity) Configurar polaridad de output enable para RS-485. static void UART\_enable\_rx\_invert (uint8\_t inst) Habilitar inversion para recepcion. static void UART disable rx invert (uint8 t inst) Inhabilitar inversion para recepcion. static void UART enable tx invert (uint8 t inst) Habilitar inversion para transmision. static void UART disable tx invert (uint8 t inst) Inhabilitar inversion para transmision. static void UART\_assert\_break (uint8\_t inst) Fijar condicion de break. static void UART\_clear\_break (uint8\_t inst) Liberar condicion de break. static void UART\_enable\_address\_detect (uint8\_t inst) Habilitar address detect. static void UART\_disable\_address\_detect (uint8\_t inst) Inhabilitar address detect. static void UART\_enable\_tx (uint8\_t inst) Habilitar TX. static void UART disable tx (uint8 t inst) Inhabilitar TX. static void UART\_enable\_continuous\_clock (uint8\_t inst) Habilitar clock continuo (modo sincronico) static void UART disable continuous clock (uint8 t inst) Inhabilitar clock continuo (modo sincronico) static void UART\_enable\_autoclear\_continuous\_clock (uint8\_t inst) Habilitar parada de clock continuo en rx (modo sincronico) static void UART\_disable\_autoclear\_continuous\_clock (uint8\_t inst) Inhabilitar parada de clock continuo en rx (modo sincronico) static void UART\_enable\_autobaud (uint8\_t inst) Habilitar auto baud. static void UART disable autobaud (uint8 t inst) Inhabilitar auto baud. static uint8 t UART get flag RXRDY (uint8 t inst) Obtener estado del flag RXRDY. static uint8\_t UART\_get\_flag\_RXIDLE (uint8\_t inst) Obtener estado del flag RXIDLE. static uint8\_t UART\_get\_flag\_TXRDY (uint8\_t inst) Obtener estado del flag TXRDY. static uint8\_t UART\_get\_flag\_TXIDLE (uint8\_t inst) Obtener estado del flag TXIDLE. static uint8\_t UART\_get\_flag\_CTS (uint8\_t inst) Obtener estado del flag CTS. static uint8\_t UART\_get\_flag\_DELTACTS (uint8\_t inst)

Obtener estado del flag DELTACTS. static uint8 t UART get flag TXDISSTAT (uint8 t inst) Obtener estado del flag TXDISSTAT. static uint8\_t UART\_get\_flag\_OVERRUNINT (uint8\_t inst) Obtener estado del flag OVERRUNINT.

static uint8\_t UART\_get\_flag\_RXBRK (uint8\_t inst)

Obtener estado del flag RXBRK.

static uint8 t UART get flag DELTARXBRK (uint8 t inst)

Obtener estado del flag DELTARXBRK.

static uint8 t UART get flag START (uint8 t inst)

Obtener estado del flag START.

static uint8 t UART get flag FRAMERRINT (uint8 t inst)

Obtener estado del flag FRAMERRINT.

static uint8\_t UART\_get\_flag\_PARITYERRINT (uint8\_t inst)

Obtener estado del flag PARITYERRINT.

static uint8\_t UART\_get\_flag\_RXNOISEINT (uint8\_t inst)

Obtener estado del flag RXNOISEINT.

static uint8\_t UART\_get\_flag\_ABERR (uint8\_t inst)

Obtener estado del flag ABERR.

static void UART enable irg RXRDY (uint8 t inst)

Habilitar interrupcion en RXRDY.

static void UART\_enable\_irq\_TXRDY (uint8\_t inst)

Habilitar interrupcion en TXRDY.

static void UART enable irg TXIDLE (uint8 t inst)

Habilitar interrupcion en TXIDLE.

static void UART\_enable\_irq\_DELTACTS (uint8\_t inst)

Habilitar interrupcion en DELTACTS.

static void UART\_enable\_irq\_TXDISEN (uint8\_t inst)

Habilitar interrupcion en TXDISEN.

static void UART\_enable\_irq\_OVERRUN (uint8\_t inst)

Habilitar interrupcion en OVERRUN.

static void UART\_enable\_irq\_DELTARXBRK (uint8\_t inst)

Habilitar interrupcion en DELTARXBRK.

static void UART enable irg START (uint8 t inst)

Habilitar interrupcion en START.

static void UART\_enable\_irq\_FRAMERR (uint8\_t inst)

Habilitar interrupcion en FRAMERR.

static void UART\_enable\_irq\_PARITYERR (uint8\_t inst)

Habilitar interrupcion en PARITYERR.

static void UART\_enable\_irq\_RXNOISE (uint8\_t inst)

Habilitar interrupcion en RXNOISE.

static void UART\_enable\_irq\_ABERR (uint8\_t inst)

Habilitar interrupcion en ABERR.

static void UART\_disable\_irq\_RXRDY (uint8\_t inst)

Inhabilitar interrupcion en RXRDY.

static void UART disable irg TXRDY (uint8 t inst)

Inhabilitar interrupcion en TXRDY.

static void UART\_disable\_irq\_TXIDLE (uint8\_t inst)

Inhabilitar interrupcion en TXIDLE.

static void UART\_disable\_irq\_DELTACTS (uint8\_t inst)

Inhabilitar interrupcion en DELTACTS.

static void UART\_disable\_irq\_TXDISEN (uint8\_t inst)

Inhabilitar interrupcion en TXDISEN.

static void UART\_disable\_irq\_OVERRUN (uint8\_t inst)

Inhabilitar interrupcion en OVERRUN.

static void UART\_disable\_irq\_DELTARXBRK (uint8\_t inst)

Inhabilitar interrupcion en DELTARXBRK.

static void UART\_disable\_irq\_START (uint8\_t inst)

Inhabilitar interrupcion en START.

static void UART\_disable\_irq\_FRAMERR (uint8\_t inst)

Inhabilitar interrupcion en FRAMERR.

static void UART\_disable\_irq\_PARITYERR (uint8\_t inst)

Inhabilitar interrupcion en PARITYERR.

static void UART disable irg RXNOISE (uint8 t inst)

Inhabilitar interrupcion en RXNOISE.

static void UART\_disable\_irq\_ABERR (uint8\_t inst)

Inhabilitar interrupcion en ABERR.

static uint32\_t UART\_get\_data (uint8\_t inst)

Obtener ultimo dato recibido.

■ static uint32 t UART get data and status (uint8 t inst, uint8 t \*frame, uint8 t \*parity, uint8 t \*noise)

Obtener ultimo dato recibido con flags de errores.

static void UART\_write\_data (uint8\_t inst, uint32\_t data)

Iniciar transmision de dato.

static void UART\_set\_BRGVAL (uint8\_t inst, uint32\_t brg)

Escribir el registro BRG.

static uint8\_t UART\_get\_irq\_status\_RXRDY (uint8\_t inst)

Leer estado de interrupcion RXRDY.

static uint8\_t UART\_get\_irq\_status\_TXRDY (uint8\_t inst)

Leer estado de interrupcion TXRDY.

static uint8\_t UART\_get\_irq\_status\_TXIDLE (uint8\_t inst)

Leer estado de interrupcion TXIDLE.

static uint8\_t UART\_get\_irq\_status\_DELTACTS (uint8\_t inst)

Leer estado de interrupcion DELTACTS.

static uint8\_t UART\_get\_irq\_status\_TXDIS (uint8\_t inst)

Leer estado de interrupcion TXDIS.

static uint8\_t UART\_get\_irq\_status\_OVERRUN (uint8\_t inst)

Leer estado de interrupcion OVERRUN.

static uint8\_t UART\_get\_irq\_status\_DELTARXBRK (uint8\_t inst)

Leer estado de interrupcion DELTARXBRK.

static uint8\_t UART\_get\_irq\_status\_START (uint8\_t inst)

Leer estado de interrupcion START.

static uint8\_t UART\_get\_irq\_status\_FRAMERR (uint8\_t inst)

Leer estado de interrupcion FRAMERR.

static uint8\_t UART\_get\_irq\_status\_PARITYERR (uint8\_t inst)

Leer estado de interrupcion PARITYERR.

static uint8\_t UART\_get\_irq\_status\_RXNOISE (uint8\_t inst)

Leer estado de interrupcion RXNOISE.

static uint8\_t UART\_get\_irq\_status\_ABERR (uint8\_t inst)

Leer estado de interrupcion ABERR.

static void UART\_set\_OSRVAL (uint8\_t inst, uint32\_t osr)

Escribir el registro OSR.

static void UART\_set\_address (uint8\_t inst, uint32\_t addr)

Escribir el registro ADDR.

## **Variables**

```
volatile UART_per_t *const UART []Perifericos USART.
```

# 7.25.1. Descripción detallada

Declaraciones a nivel de abstraccion de periferico del UART (LPC845)

Autor

Augusto Santini

Fecha

6/2019

Versión

1.0

### 7.25.2. Documentación de las funciones

```
7.25.2.1. UART_enable()
```

Habilitacion de una instancia de UART.

### **Parámetros**

```
in inst Instancia a habilitar
```

# 7.25.2.2. UART\_disable()

Inhabilitacion de una instancia de UART.

### 7.25.2.3. UART\_config\_data\_length()

### Configurar largo de palabra.

### **Parámetros**

in	inst	Instancia a configurar
in	datalen	Seleccion de largo de palabra deseado

### 7.25.2.4. UART\_config\_parity()

### Configurar paridad.

### **Parámetros**

in	inst	Instancia a configurar
in	parity	Seleccion de paridad deseada

## 7.25.2.5. UART\_config\_stop\_bits()

## Configurar bits de stop.

in	inst	Instancia a configurar
in	stop_bits	Seleccion de bits de stop deseados

### 7.25.2.6. UART\_enable\_CTS()

### Habilitar CTS.

### **Parámetros**

in inst Instancia a habilitar
-------------------------------

## 7.25.2.7. UART\_disable\_CTS()

```
static void UART_disable_CTS (
           uint8_t inst ) [inline], [static]
```

### Inhabilitar CTS.

### **Parámetros**

in inst Instancia a inhabili
------------------------------

## 7.25.2.8. UART\_config\_sync\_mode()

Configurar modo asincronico/sincronico.

### **Parámetros**

in	inst	Instancia a configurar
in	sync_mode	Modo desesado

### 7.25.2.9. UART\_config\_clock\_polarity()

Configurar polaridad de clock y sampleo (modo sincronico)

#### **Parámetros**

in	inst	Instancia a configurar
in	polarity	Polaridad y sampleo desesado

## 7.25.2.10. UART\_config\_master\_mode()

Configurar modo master o slave (modo sincronico)

#### **Parámetros**

in	inst	Instancia a configurar
in	master_mode	Modo deseado

### 7.25.2.11. UART\_enable\_loopback()

Habilitar modo loopback.

### **Parámetros**

in	inst	Instancia a configurar
----	------	------------------------

## 7.25.2.12. UART\_disable\_loopback()

Inhabilitar modo loopback.

in	inst	Instancia a configurar

### 7.25.2.13. UART\_enable\_OETA()

Habilitar turnarround para RS-485.

### **Parámetros**

	in	inst	Instancia a configurar
--	----	------	------------------------

## 7.25.2.14. UART\_disable\_OETA()

Inhabilitar turnarround para RS-485.

### **Parámetros**

in	inst	Instancia a configurar

## 7.25.2.15. UART\_enable\_auto\_address()

Habilitar auto address.

### **Parámetros**

in	inst	Instancia a configurar

## 7.25.2.16. UART\_disable\_auto\_address()

Inhabilitar auto address.

in <i>inst</i>	Instancia a configurar
----------------	------------------------

## 7.25.2.17. UART\_enable\_OESEL()

```
static void UART_enable_OESEL (
          uint8_t inst ) [inline], [static]
```

Habilitar output enable para RS-485.

### **Parámetros**

in	inst	Instancia a configurar
----	------	------------------------

### 7.25.2.18. UART\_disable\_OESEL()

Inhabilitar output enable para RS-485.

# Parámetros

in	inst	Instancia a configurar

## 7.25.2.19. UART\_config\_OEPOL()

Configurar polaridad de output enable para RS-485.

in	inst	Instancia a configurar

### 7.25.2.20. UART\_enable\_rx\_invert()

Habilitar inversion para recepcion.

## Parámetros

in	inst	Instancia a configurar
----	------	------------------------

## 7.25.2.21. UART\_disable\_rx\_invert()

Inhabilitar inversion para recepcion.

#### **Parámetros**

	in	inst	Instancia a configurar
--	----	------	------------------------

### 7.25.2.22. UART\_enable\_tx\_invert()

Habilitar inversion para transmision.

### **Parámetros**

in	inst	Instancia a configurar

# 7.25.2.23. UART\_disable\_tx\_invert()

Inhabilitar inversion para transmision.

in <i>inst</i>	Instancia a configurar
----------------	------------------------

# 7.25.2.24. UART\_assert\_break()

```
static void UART_assert_break (
          uint8_t inst ) [inline], [static]
```

Fijar condicion de break.

### **Parámetros**

in	inst	Instancia a configurar
----	------	------------------------

### 7.25.2.25. UART\_clear\_break()

Liberar condicion de break.

### **Parámetros**

in	inst	Instancia a configurar
----	------	------------------------

### 7.25.2.26. UART\_enable\_address\_detect()

Habilitar address detect.

in	inst	Instancia a configurar

### 7.25.2.27. UART\_disable\_address\_detect()

```
static void UART_disable_address_detect (
          uint8_t inst ) [inline], [static]
```

Inhabilitar address detect.

### **Parámetros**

in	inst	Instancia a configurar
----	------	------------------------

### 7.25.2.28. **UART\_enable\_tx()**

```
static void UART_enable_tx (
            uint8_t inst ) [inline], [static]
```

### Habilitar TX.

#### **Parámetros**

in	inst	Instancia a configurar
----	------	------------------------

### 7.25.2.29. UART\_disable\_tx()

```
static void UART_disable_tx (
            uint8_t inst ) [inline], [static]
```

### Inhabilitar TX.

## **Parámetros**

in	inst	Instancia a configurar
----	------	------------------------

## 7.25.2.30. UART\_enable\_continuous\_clock()

Habilitar clock continuo (modo sincronico)

in <i>inst</i>	Instancia a configurar
----------------	------------------------

## 7.25.2.31. UART\_disable\_continuous\_clock()

Inhabilitar clock continuo (modo sincronico)

#### **Parámetros**

in inst Instancia a configu
-----------------------------

### 7.25.2.32. UART\_enable\_autoclear\_continuous\_clock()

Habilitar parada de clock continuo en rx (modo sincronico)

### **Parámetros**

in	inst	Instancia a configurar

### 7.25.2.33. UART\_disable\_autoclear\_continuous\_clock()

Inhabilitar parada de clock continuo en rx (modo sincronico)

in	inst	Instancia a configurar

### 7.25.2.34. UART\_enable\_autobaud()

Habilitar auto baud.

### **Parámetros**

in	inst	Instancia a configurar
----	------	------------------------

### 7.25.2.35. UART\_disable\_autobaud()

Inhabilitar auto baud.

#### **Parámetros**

in	inst	Instancia a configurar
----	------	------------------------

## 7.25.2.36. UART\_get\_flag\_RXRDY()

Obtener estado del flag RXRDY.

### **Parámetros**

_			
	in	inst	Instancia a consultar

## Devuelve

Estado del flag

## 7.25.2.37. UART\_get\_flag\_RXIDLE()

Obtener estado del flag RXIDLE.

in inst Instancia a consult	ar
-----------------------------	----

## Devuelve

Estado del flag

## 7.25.2.38. UART\_get\_flag\_TXRDY()

Obtener estado del flag TXRDY.

### **Parámetros**

in inst Instancia a consult
-----------------------------

### Devuelve

Estado del flag

## 7.25.2.39. UART\_get\_flag\_TXIDLE()

Obtener estado del flag TXIDLE.

### **Parámetros**

in	inst	Instancia a consultar
----	------	-----------------------

### Devuelve

Estado del flag

## 7.25.2.40. UART\_get\_flag\_CTS()

Obtener estado del flag CTS.

## Devuelve

Estado del flag

## 7.25.2.41. UART\_get\_flag\_DELTACTS()

Obtener estado del flag DELTACTS.

### **Parámetros**

in inst Instancia a consult
-----------------------------

### Devuelve

Estado del flag

## 7.25.2.42. UART\_get\_flag\_TXDISSTAT()

Obtener estado del flag TXDISSTAT.

# **Parámetros**

in	inst	Instancia a consultar
----	------	-----------------------

### Devuelve

Estado del flag

## 7.25.2.43. UART\_get\_flag\_OVERRUNINT()

Obtener estado del flag OVERRUNINT.

in <i>inst</i>	Instancia a consultar
----------------	-----------------------

## Devuelve

Estado del flag

## 7.25.2.44. UART\_get\_flag\_RXBRK()

Obtener estado del flag RXBRK.

### **Parámetros**

in inst instancia a consultar	in	inst	Instancia a consultar
-------------------------------	----	------	-----------------------

### Devuelve

Estado del flag

## 7.25.2.45. UART\_get\_flag\_DELTARXBRK()

Obtener estado del flag DELTARXBRK.

# **Parámetros**

in	inst	Instancia a consultar
----	------	-----------------------

### Devuelve

Estado del flag

## 7.25.2.46. UART\_get\_flag\_START()

Obtener estado del flag START.

in inst Instancia a consult	ar
-----------------------------	----

### Devuelve

Estado del flag

## 7.25.2.47. UART\_get\_flag\_FRAMERRINT()

Obtener estado del flag FRAMERRINT.

### **Parámetros**

in <i>i</i>	nst In:	stancia	a cons	ultar
-------------	---------	---------	--------	-------

### Devuelve

Estado del flag

## 7.25.2.48. UART\_get\_flag\_PARITYERRINT()

Obtener estado del flag PARITYERRINT.

# **Parámetros**

in	inst	Instancia a consultar
----	------	-----------------------

### Devuelve

Estado del flag

## 7.25.2.49. UART\_get\_flag\_RXNOISEINT()

Obtener estado del flag RXNOISEINT.

in inst Instancia a consult	ar
-----------------------------	----

### Devuelve

Estado del flag

## 7.25.2.50. UART\_get\_flag\_ABERR()

Obtener estado del flag ABERR.

### **Parámetros**

in <i>in</i>	st Instar	ncia a cons	ultar
--------------	-----------	-------------	-------

### Devuelve

Estado del flag

## 7.25.2.51. UART\_enable\_irq\_RXRDY()

Habilitar interrupcion en RXRDY.

### **Parámetros**

```
in inst Instancia a configurar
```

## 7.25.2.52. UART\_enable\_irq\_TXRDY()

Habilitar interrupcion en TXRDY.

in	inst	Instancia a configurar
----	------	------------------------

# 7.25.2.53. UART\_enable\_irq\_TXIDLE()

Habilitar interrupcion en TXIDLE.

### **Parámetros**

in	inst	Instancia a configurar
----	------	------------------------

### 7.25.2.54. UART\_enable\_irq\_DELTACTS()

Habilitar interrupcion en DELTACTS.

### **Parámetros**

in	inst	Instancia a configurar

## 7.25.2.55. UART\_enable\_irq\_TXDISEN()

Habilitar interrupcion en TXDISEN.

in	inst	Instancia a configurar
----	------	------------------------

### 7.25.2.56. UART\_enable\_irq\_OVERRUN()

Habilitar interrupcion en OVERRUN.

### **Parámetros**

i	n	inst	Instancia a configurar
---	---	------	------------------------

## 7.25.2.57. UART\_enable\_irq\_DELTARXBRK()

Habilitar interrupcion en DELTARXBRK.

#### **Parámetros**

	in	inst	Instancia a configurar
--	----	------	------------------------

### 7.25.2.58. UART\_enable\_irq\_START()

Habilitar interrupcion en START.

### **Parámetros**

```
in inst Instancia a configurar
```

# 7.25.2.59. UART\_enable\_irq\_FRAMERR()

Habilitar interrupcion en FRAMERR.

in <i>inst</i>	Instancia a configurar
----------------	------------------------

# 7.25.2.60. UART\_enable\_irq\_PARITYERR()

Habilitar interrupcion en PARITYERR.

### **Parámetros**

in	inst	Instancia a configurar
----	------	------------------------

## 7.25.2.61. UART\_enable\_irq\_RXNOISE()

Habilitar interrupcion en RXNOISE.

### **Parámetros**

in	inst	Instancia a configurar
----	------	------------------------

## 7.25.2.62. UART\_enable\_irq\_ABERR()

Habilitar interrupcion en ABERR.

in	inst	Instancia a configurar

### 7.25.2.63. UART\_disable\_irq\_RXRDY()

Inhabilitar interrupcion en RXRDY.

### **Parámetros**

in	inst	Instancia a configurar
----	------	------------------------

## 7.25.2.64. UART\_disable\_irq\_TXRDY()

Inhabilitar interrupcion en TXRDY.

#### **Parámetros**

	in	inst	Instancia a configurar
--	----	------	------------------------

### 7.25.2.65. UART\_disable\_irq\_TXIDLE()

Inhabilitar interrupcion en TXIDLE.

### **Parámetros**

```
in inst Instancia a configurar
```

## 7.25.2.66. UART\_disable\_irq\_DELTACTS()

Inhabilitar interrupcion en DELTACTS.

in	inst	Instancia a configurar
----	------	------------------------

## 7.25.2.67. UART\_disable\_irq\_TXDISEN()

Inhabilitar interrupcion en TXDISEN.

### **Parámetros**

in	inst	Instancia a configurar
----	------	------------------------

### 7.25.2.68. UART\_disable\_irq\_OVERRUN()

Inhabilitar interrupcion en OVERRUN.

# **Parámetros**

in	inst	Instancia a configurar

## 7.25.2.69. UART\_disable\_irq\_DELTARXBRK()

Inhabilitar interrupcion en DELTARXBRK.

in	inst	Instancia a configurar

### 7.25.2.70. UART\_disable\_irq\_START()

Inhabilitar interrupcion en START.

### **Parámetros**

in	inst	Instancia a configurar
----	------	------------------------

## 7.25.2.71. UART\_disable\_irq\_FRAMERR()

Inhabilitar interrupcion en FRAMERR.

#### **Parámetros**

	in	inst	Instancia a configurar
--	----	------	------------------------

### 7.25.2.72. UART\_disable\_irq\_PARITYERR()

Inhabilitar interrupcion en PARITYERR.

### **Parámetros**

```
in inst Instancia a configurar
```

## 7.25.2.73. UART\_disable\_irq\_RXNOISE()

Inhabilitar interrupcion en RXNOISE.

in	inst	Instancia a configurar
----	------	------------------------

## 7.25.2.74. UART\_disable\_irq\_ABERR()

Inhabilitar interrupcion en ABERR.

### **Parámetros**

in	inst	Instancia a configurar
----	------	------------------------

### 7.25.2.75. UART\_get\_data()

Obtener ultimo dato recibido.

### **Parámetros**

in	inst	Instancia a consultar
----	------	-----------------------

## Devuelve

Ultimo dato recibido

## 7.25.2.76. UART\_get\_data\_and\_status()

Obtener ultimo dato recibido con flags de errores.

#### **Parámetros**

in	inst	Instancia a consultar
out	frame	Flag correspondiente a frame error
out	parity	Flag correspondiente a parity error
out	noise	Flag correspondiente a noise error

#### Devuelve

Ultimo dato recibido

## 7.25.2.77. **UART\_write\_data()**

Iniciar transmision de dato.

#### **Parámetros**

in	inst	Instancia a utilizar
in	data	Dato a transmitir

#### 7.25.2.78. UART\_set\_BRGVAL()

# Escribir el registro BRG.

### **Parámetros**

in	inst	Instancia a configurar
in	brg	Valor a escribir en el registro

## 7.25.2.79. UART\_get\_irq\_status\_RXRDY()

Leer estado de interrupcion RXRDY.

#### **Parámetros**

in <i>i</i>	inst	Instancia a consultar
-------------	------	-----------------------

#### 7.25.2.80. UART\_get\_irq\_status\_TXRDY()

Leer estado de interrupcion TXRDY.

#### **Parámetros**

in	inst	Instancia a consultar
----	------	-----------------------

#### 7.25.2.81. UART\_get\_irq\_status\_TXIDLE()

Leer estado de interrupcion TXIDLE.

#### **Parámetros**

in	inst	Instancia a consultar

#### 7.25.2.82. UART\_get\_irq\_status\_DELTACTS()

Leer estado de interrupcion DELTACTS.

#### **Parámetros**

in	inst	Instancia a consultar

#### 7.25.2.83. UART\_get\_irq\_status\_TXDIS()

Leer estado de interrupcion TXDIS.

## Parámetros

in inst Instancia	a consultar
-------------------	-------------

## 7.25.2.84. UART\_get\_irq\_status\_OVERRUN()

Leer estado de interrupcion OVERRUN.

#### **Parámetros**

	in	inst	Instancia a consultar	
--	----	------	-----------------------	--

#### 7.25.2.85. UART\_get\_irq\_status\_DELTARXBRK()

Leer estado de interrupcion DELTARXBRK.

#### **Parámetros**

2	inat	Instancia a concultor
T11	IIISL	Instancia a consultar

#### 7.25.2.86. UART\_get\_irq\_status\_START()

Leer estado de interrupcion START.

#### **Parámetros**

in <i>i</i>	inst	Instancia a consultar
-------------	------	-----------------------

#### 7.25.2.87. UART\_get\_irq\_status\_FRAMERR()

Leer estado de interrupcion FRAMERR.

#### **Parámetros**

in	inst	Instancia a consultar
----	------	-----------------------

#### 7.25.2.88. UART\_get\_irq\_status\_PARITYERR()

Leer estado de interrupcion PARITYERR.

#### **Parámetros**

l in	Inct	Instancia a consultar
111	11136	motantia a consultar

#### 7.25.2.89. UART\_get\_irq\_status\_RXNOISE()

Leer estado de interrupcion RXNOISE.

#### **Parámetros**

in	inst	Instancia a consultar

# 7.25.2.90. UART\_get\_irq\_status\_ABERR()

Leer estado de interrupcion ABERR.

## **Parámetros**

in inst Instancia	a consultar
-------------------	-------------

## 7.25.2.91. UART\_set\_OSRVAL()

Escribir el registro OSR.

#### **Parámetros**

in	inst	Instancia a configurar
in	osr	Valor a escribir en el registro

## 7.25.2.92. **UART\_set\_address()**

```
static void UART_set_address (
           uint8_t inst,
           uint32_t addr ) [inline], [static]
```

Escribir el registro ADDR.

#### **Parámetros**

in	inst	Instancia a configurar
in	brg	Valor a escribir en el registro

# 7.26. Referencia del Archivo includes/hpl/HPL\_WKT.h

Declaraciones a nivel de abstraccion de periferico del WKT (LPC845)

#include <HRI\_WKT.h>

Dependencia gráfica adjunta para HPL\_WKT.h:





Gráfico de los archivos que directa o indirectamente incluyen a este archivo:



# **Enumeraciones**

■ enum WKT\_clock\_source\_sel\_en { WKT\_CLOCK\_SOURCE\_DIVIDED\_FRO = 0, WKT\_CLOCK\_SOU← RCE\_LOW\_POWER\_CLOCK }

### **Funciones**

- static void WKT\_select\_clock\_source (WKT\_clock\_source\_sel\_en clock\_source)
  - Seleccionar la fuente de clock para el WKT.
- static uint8\_t WKT\_get\_alarm\_flag (void)
   Obtener flag de alarma actual.
- static void WKT\_clear\_alarm\_flag (void)
  - Limpiar flag de alarma.
- static void WKT\_clear\_count (void)

Limpiar el contador del WKT.

static void WKT\_set\_internal\_clock\_source (void)

Seleccionar fuente de clock interna para el WKT.

static void WKT\_set\_external\_clock\_source (void)

Seleccionar fuente de clock externa para el WKT.

static uint32\_t WKT\_get\_current\_count (void)

Obtener cuenta actual del WKT.

static void WKT\_write\_count (uint32\_t count)

Fijar la cuenta del WKT.

#### **Variables**

volatile WKT\_per\_t \*const WKTPeriferico WKT.

## 7.26.1. Descripción detallada

Declaraciones a nivel de abstraccion de periferico del WKT (LPC845)

Autor

Augusto Santini

Fecha

3/2020

Versión

1.0

## 7.26.2. Documentación de las funciones

```
7.26.2.1. WKT_select_clock_source()
```

Seleccionar la fuente de clock para el WKT.

### **Parámetros**

in	clock source	Fuente de clock deseada
	0,000,000	i doine de cioen decedad

#### 7.26.2.2. WKT\_get\_alarm\_flag()

Obtener flag de alarma actual.

Devuelve

Estado del flag de alarma actual

#### 7.26.2.3. WKT\_get\_current\_count()

Obtener cuenta actual del WKT.

Devuelve

Cuenta actual del WKT

## 7.26.2.4. WKT\_write\_count()

Fijar la cuenta del WKT.

#### **Parámetros**

in count Valor de cuenta deseado

# 7.27. Referencia del Archivo includes/hri/HRI\_ADC.h

Declaraciones a nivel de registros del ADC (LPC845)

#include <stdint.h>

Dependencia gráfica adjunta para HRI\_ADC.h:





Gráfico de los archivos que directa o indirectamente incluyen a este archivo:



#### Estructuras de datos

- struct ADC\_CTRL\_reg\_t
  - Registro de control del ADC. Más...
- struct ADC\_SEQ\_CTRL\_reg\_t

Registro de control de secuencia A y B del ADC. Más...

- struct ADC SEQ GDAT reg t
- struct ADC\_DAT\_reg\_t
- struct ADC\_THR\_LOW\_reg\_t
- struct ADC\_THR\_HIGH\_reg\_t
- struct ADC\_CHAN\_THRSEL\_reg\_t
- struct ADC\_INTEN\_reg\_t
- struct ADC\_FLAGS\_reg\_t
- struct ADC\_TRM\_reg\_t
- struct ADC\_per\_t

## defines

#define ADC\_BASE 0x4001C000 Direction base del ADC.

# 7.27.1. Descripción detallada

Declaraciones a nivel de registros del ADC (LPC845)

Autor

Augusto Santini

Fecha

6/2019

Versión

1.0

#### 7.27.2. Documentación de las estructuras de datos

7.27.2.1. struct ADC\_CTRL\_reg\_t

Registro de control del ADC.

#### Campos de datos

uint32_t	CLKDIV: 8	Divisor del clock.
uint32_t	ASYNCMODE: 1	0 -> Modo sincronico ; 1 -> Modo asincronico
uint32_t	pad0: 1	Reservado.
uint32_t	LPWRMODE: 1	Modo de bajo consumo.
uint32_t	pad1: 19	Reservado.
uint32_t	CALMODE: 1	Modo calibracion.
uint32_t	pad2: 1	Reservado.

7.27.2.2. struct ADC\_SEQ\_CTRL\_reg\_t

Registro de control de secuencia A y B del ADC.

uint32_t	CHANNELS: 12	Canales habilitados para la conversion en la secuencia.
uint32_t	TRIGGER: 3	Que pin dispara la secuencia.
uint32_t	pad0: 3	Reservado.

uint32_t	TRIGPOL: 1	Polaridad del pin que dispara la secuencia.
uint32_t	SYNCBYPASS: 1	Disparo asincronico/sincronico.
uint32_t	pad1: 6	Reservado.
uint32_t	START: 1	Empezar secuencia mediante software.
uint32_t	BURST: 1	Habilitacion de modo rafaga.
uint32_t	SINGLESTEP: 1	Un start activa un paso o la secuencia entera.
uint32_t	LOWPRIO: 1	Prioridad. Solo lo tiene la secuencia A.
uint32_t	MODE: 1	Interrupcion por cada conversion o al final de la secuencia.
uint32_t	SEQ_ENA: 1	Habilitacion de secuencia.

# 7.27.2.3. struct ADC\_SEQ\_GDAT\_reg\_t

# Campos de datos

uint32_t	pad0: 4	
uint32_t	RESULT: 12	
uint32_t	THCMPRANGE: 2	
uint32_t	THCMPCROSS: 2	
uint32_t	pad1: 6	
uint32_t	CHANNEL: 4	
uint32_t	OVERRUN: 1	
uint32_t	DATAVALID: 1	

# 7.27.2.4. struct ADC\_DAT\_reg\_t

# Campos de datos

uint32_t	pad0: 4	
uint32_t	RESULT: 12	
uint32_t	THCMPRANGE: 2	
uint32_t	THCMPCROSS: 2	
uint32_t	pad1: 6	
uint32_t	CHANNEL: 4	
uint32_t	OVERRUN: 1	
uint32_t	DATAVALID: 1	

# 7.27.2.5. struct ADC\_THR\_LOW\_reg\_t

uint32_t	pad0: 4	
uint32_t	THRLOW: 12	
uint32_t	pad1: 16	

# 7.27.2.6. struct ADC\_THR\_HIGH\_reg\_t

## Campos de datos

uint32_t	pad0: 4	
uint32_t	THRHIGH: 12	
uint32_t	pad1: 16	

# 7.27.2.7. struct ADC\_CHAN\_THRSEL\_reg\_t

## Campos de datos

uint32_t         CH0_THRSEL: 1           uint32_t         CH1_THRSEL: 1           uint32_t         CH2_THRSEL: 1           uint32_t         CH3_THRSEL: 1           uint32_t         CH4_THRSEL: 1           uint32_t         CH5_THRSEL: 1           uint32_t         CH6_THRSEL: 1           uint32_t         CH7_THRSEL: 1           uint32_t         CH9_THRSEL: 1           uint32_t         CH10_THRSEL: 1           uint32_t         CH11_THRSEL: 1           uint32_t        pad0: 20			
uint32_t CH2_THRSEL: 1 uint32_t CH3_THRSEL: 1 uint32_t CH4_THRSEL: 1 uint32_t CH5_THRSEL: 1 uint32_t CH6_THRSEL: 1 uint32_t CH7_THRSEL: 1 uint32_t CH8_THRSEL: 1 uint32_t CH9_THRSEL: 1 uint32_t CH9_THRSEL: 1 uint32_t CH10_THRSEL: 1 uint32_t CH11_THRSEL: 1	uint32_t	CH0_THRSEL: 1	
uint32_t         CH3_THRSEL: 1           uint32_t         CH4_THRSEL: 1           uint32_t         CH5_THRSEL: 1           uint32_t         CH6_THRSEL: 1           uint32_t         CH7_THRSEL: 1           uint32_t         CH8_THRSEL: 1           uint32_t         CH9_THRSEL: 1           uint32_t         CH10_THRSEL: 1           uint32_t         CH11_THRSEL: 1	uint32_t	CH1_THRSEL: 1	
uint32_t         CH4_THRSEL: 1           uint32_t         CH5_THRSEL: 1           uint32_t         CH6_THRSEL: 1           uint32_t         CH7_THRSEL: 1           uint32_t         CH8_THRSEL: 1           uint32_t         CH9_THRSEL: 1           uint32_t         CH10_THRSEL: 1           uint32_t         CH11_THRSEL: 1	uint32_t	CH2_THRSEL: 1	
uint32_t         CH5_THRSEL: 1           uint32_t         CH6_THRSEL: 1           uint32_t         CH7_THRSEL: 1           uint32_t         CH8_THRSEL: 1           uint32_t         CH9_THRSEL: 1           uint32_t         CH10_THRSEL: 1           uint32_t         CH11_THRSEL: 1	uint32_t	CH3_THRSEL: 1	
uint32_t CH6_THRSEL: 1 uint32_t CH7_THRSEL: 1 uint32_t CH8_THRSEL: 1 uint32_t CH9_THRSEL: 1 uint32_t CH10_THRSEL: 1 uint32_t CH11_THRSEL: 1	uint32_t	CH4_THRSEL: 1	
uint32_t CH7_THRSEL: 1 uint32_t CH8_THRSEL: 1 uint32_t CH9_THRSEL: 1 uint32_t CH10_THRSEL: 1 uint32_t CH11_THRSEL: 1	uint32_t	CH5_THRSEL: 1	
uint32_t CH8_THRSEL: 1 uint32_t CH9_THRSEL: 1 uint32_t CH10_THRSEL: 1 uint32_t CH11_THRSEL: 1	uint32_t	CH6_THRSEL: 1	
uint32_t CH9_THRSEL: 1 uint32_t CH10_THRSEL: 1 uint32_t CH11_THRSEL: 1	uint32_t	CH7_THRSEL: 1	
uint32_t CH10_THRSEL: 1 uint32_t CH11_THRSEL: 1	uint32_t	CH8_THRSEL: 1	
uint32_t CH11_THRSEL: 1	uint32_t	CH9_THRSEL: 1	
	uint32_t	CH10_THRSEL: 1	
uint32_tpad0: 20	uint32_t	CH11_THRSEL: 1	
	uint32_t	pad0: 20	

# 7.27.2.8. struct ADC\_INTEN\_reg\_t

# Campos de datos

uint32_t	SEQA_INTEN: 1	
uint32_t	SEQB_INTEN: 1	
uint32_t	OVR_INTEN: 1	
uint32_t	ADCMPINTEN0: 2	
uint32_t	ADCMPINTEN1: 2	
uint32_t	ADCMPINTEN2: 2	
uint32_t	ADCMPINTEN3: 2	
uint32_t	ADCMPINTEN4: 2	
uint32_t	ADCMPINTEN5: 2	
uint32_t	ADCMPINTEN6: 2	
uint32_t	ADCMPINTEN7: 2	
uint32_t	ADCMPINTEN8: 2	
uint32_t	ADCMPINTEN9: 2	
uint32_t	ADCMPINTEN10: 2	
uint32_t	ADCMPINTEN11: 2	
uint32_t	pad0: 5	

# 7.27.2.9. struct ADC\_FLAGS\_reg\_t


-		
uint32_t	THCMP0: 1	
uint32_t	THCMP1: 1	
uint32_t	THCMP2: 1	
uint32_t	THCMP3: 1	
uint32_t	THCMP4: 1	
uint32_t	THCMP5: 1	
uint32_t	THCMP6: 1	
uint32_t	THCMP7: 1	
uint32_t	THCMP8: 1	
uint32_t	THCMP9: 1	
uint32_t	THCMP10: 1	
uint32_t	THCMP11: 1	
uint32_t	OVERRUN0: 1	
uint32_t	OVERRUN1: 1	
uint32_t	OVERRUN2: 1	
uint32_t	OVERRUN3: 1	
uint32_t	OVERRUN4: 1	
uint32_t	OVERRUN5: 1	
uint32_t	OVERRUN6: 1	
uint32_t	OVERRUN7: 1	
uint32_t	OVERRUN8: 1	
uint32_t	OVERRUN9: 1	
uint32_t	OVERRUN10: 1	
uint32_t	OVERRUN11: 1	
uint32_t	pad0: 2	
uint32_t	SEQA_INT: 1	
uint32_t	SEQB_INT: 1	
uint32_t	THCMP_INT: 1	
uint32_t	OVR_INT: 1	

# 7.27.2.10. struct ADC\_TRM\_reg\_t

uint32_t	pad0: 5	
uint32_t	VRANGE: 1	
uint32_t	pad1: 26	

7.27.2.11. struct ADC\_per\_t

Diagrama de colaboración para ADC\_per\_t:



ADC_CTRL_reg_t	CTRL	
const uint32_t	RESERVED_1	
ADC_SEQ_CTRL_reg_t	SEQ_CTRL[2]	
ADC_SEQ_GDAT_reg_t	SEQ_GDAT[2]	
const uint32_t	RESERVED_2[2]	
const ADC_DAT_reg_t	DAT[12]	
ADC_THR_LOW_reg_t	THR_LOW[2]	
ADC_THR_HIGH_reg_t	THR_HIGH[2]	
ADC_CHAN_THRSEL_reg_t	CHAN_THRSEL	
ADC_INTEN_reg_t	INTEN	
ADC_FLAGS_reg_t	FLAGS	
ADC_TRM_reg_t	TRM	

# 7.28. Referencia del Archivo includes/hri/HRI\_CTIMER.h

Definiciones a nivel de registros del periferico CTIMER (LPC845)

#include <stdint.h>

Dependencia gráfica adjunta para HRI\_CTIMER.h:





Gráfico de los archivos que directa o indirectamente incluyen a este archivo:



#### Estructuras de datos

- struct CTIMER\_IR\_reg\_t
- struct CTIMER\_TCR\_reg\_t
- struct CTIMER\_TC\_reg\_t
- struct CTIMER\_PR\_reg\_t
- struct CTIMER PC reg t
- struct CTIMER\_MCR\_reg\_t
- struct CTIMER\_MR\_reg\_t
- struct CTIMER CCR reg t
- struct CTIMER\_CR\_reg\_t
- struct CTIMER\_EMR\_reg\_t
- struct CTIMER\_CTCR\_reg\_t
- struct CTIMER\_PWMC\_reg\_t
- struct CTIMER\_MSR\_reg\_t
- struct CTIMER\_per\_t

defines

■ #define **CTIMER\_BASE** 0x40038000

# 7.28.1. Descripción detallada

Definiciones a nivel de registros del periferico CTIMER (LPC845)

Autor

Augusto Santini

Fecha

3/2020

Versión

1.0

#### 7.28.2. Documentación de las estructuras de datos

7.28.2.1. struct CTIMER\_IR\_reg\_t

# Campos de datos

uint32_t	MR0INT: 1	
uint32_t	MR1INT: 1	
uint32_t	MR2INT: 1	
uint32_t	MR3INT: 1	
uint32_t	CR0INT: 1	
uint32_t	CR1INT: 1	
uint32_t	CR2INT: 1	
uint32_t	CR3INT: 1	
uint32_t	pad0: 24	

7.28.2.2. struct CTIMER\_TCR\_reg\_t

## Campos de datos

uint32_t	CEN: 1	
uint32_t	CRST: 1	
uint32_t	pad0: 30	

7.28.2.3. struct CTIMER\_TC\_reg\_t

7.28.2.4. struct CTIMER\_PR\_reg\_t

## Campos de datos

uint32_t	PRVAL	
----------	-------	--

7.28.2.5. struct CTIMER\_PC\_reg\_t

## Campos de datos

uint32_t	PCVAL	
----------	-------	--

7.28.2.6. struct CTIMER\_MCR\_reg\_t

# Campos de datos

uint32_t	MR0I: 1	
uint32_t	MR0R: 1	
uint32_t	MR0S: 1	
uint32_t	MR1I: 1	
uint32_t	MR1R: 1	
uint32_t	MR1S: 1	
uint32_t	MR2I: 1	
uint32_t	MR2R: 1	
uint32_t	MR2S: 1	
uint32_t	MR3I: 1	
uint32_t	MR3R: 1	
uint32_t	MR3S: 1	
uint32_t	pad0: 12	
uint32_t	MR0RL: 1	
uint32_t	MR1RL: 1	
uint32_t	MR2RL: 1	
uint32_t	MR3RL: 1	
uint32_t	pad1: 4	

7.28.2.7. struct CTIMER\_MR\_reg\_t

# Campos de datos

uint32 t	MATCH	
uirit32_t	WAIGH	

7.28.2.8. struct CTIMER\_CCR\_reg\_t

uint32_t	CAP0RE: 1	
uint32_t	CAP0FE: 1	
uint32_t	CAP0I: 1	
uint32_t	CAP1RE: 1	
uint32_t	CAP1FE: 1	
uint32_t	CAP1I: 1	
uint32_t	CAP2RE: 1	
uint32_t	CAP2FE: 1	
uint32_t	CAP2I: 1	
uint32_t	CAP3RE: 1	
uint32_t	CAP3FE: 1	
uint32_t	CAP3I: 1	
uint32_t	pad0: 20	

7.28.2.9. struct CTIMER\_CR\_reg\_t

#### Campos de datos

uint32 t	CAP	
unitoz_t	O/ 11	

7.28.2.10. struct CTIMER\_EMR\_reg\_t

# Campos de datos

uint32_t	EM0: 1	
uint32_t	EM1: 1	
uint32_t	EM2: 1	
uint32_t	EM3: 1	
uint32_t	EMC0: 2	
uint32_t	EMC1: 2	
uint32_t	EMC2: 2	
uint32_t	EMC3: 2	
uint32_t	pad0: 20	
uint32_t	EMC3: 2	

7.28.2.11. struct CTIMER\_CTCR\_reg\_t

# Campos de datos

uint32_t	CTMODE: 2	
uint32_t	CINSEL: 2	
uint32_t	ENCC: 1	
uint32_t	SELCC: 3	
uint32_t	pad0: 24	

7.28.2.12. struct CTIMER\_PWMC\_reg\_t


uint32_t	PWMEN0: 1	
uint32_t	PWMEN1: 1	
uint32_t	PWMEN2: 1	
uint32_t	PWMEN3: 1	
uint32_t	pad0: 28	

7.28.2.13. struct CTIMER\_MSR\_reg\_t

uint32_t	SHADOW	
----------	--------	--

7.28.2.14. struct CTIMER\_per\_t

Diagrama de colaboración para CTIMER\_per\_t:



CTIMER_IR_reg_t	IR
CTIMER_TCR_reg_t	TCR
CTIMER_TC_reg_t	TC

CTIMER_PR_reg_t	PR
CTIMER_PC_reg_t	PC
CTIMER_MCR_reg_t	MCR
CTIMER_MR_reg_t	MR[4]
CTIMER_CCR_reg_t	CCR
const CTIMER_CR_reg_t	CR[4]
CTIMER_EMR_reg_t	EMR
const uint32_t	RESERVED[12]
CTIMER_CTCR_reg_t	CTCR
CTIMER_PWMC_reg_t	PWMC
CTIMER_MSR_reg_t	MSR[4]

# 7.29. Referencia del Archivo includes/hri/HRI\_DAC.h

Declaraciones a nivel de registros del DAC (LPC845)

#include <stdint.h>

Dependencia gráfica adjunta para HRI\_DAC.h:





Gráfico de los archivos que directa o indirectamente incluyen a este archivo:



#### Estructuras de datos

- struct DAC\_CR\_reg\_t
- struct DAC\_CTRL\_reg\_t
- struct DAC\_CNTVAL\_reg\_t
- struct DAC\_per\_t

#### defines

- #define **DAC0\_BASE** 0x40014000
- #define **DAC1\_BASE** 0x40018000

## 7.29.1. Descripción detallada

Declaraciones a nivel de registros del DAC (LPC845)

Autor

Augusto Santini

**Fecha** 

6/2019

Versión

1.0

# 7.29.2. Documentación de las estructuras de datos

7.29.2.1. struct DAC\_CR\_reg\_t

## Campos de datos

uint32_t	pad0: 6	
uint32_t	VALUE: 10	
uint32_t	BIAS: 1	
uint32_t	pad1: 16	

## 7.29.2.2. struct DAC\_CTRL\_reg\_t

uint32_t	INT_DMA_REQ: 1	
uint32_t	DBLBUF_ENA: 1	
uint32_t	CNT_ENA: 1	
uint32_t	DMA_ENA: 1	

uint32_t  pad0: 28
--------------------


7.29.2.3. struct DAC\_CNTVAL\_reg\_t

## Campos de datos

uint32_t	VALUE: 16	
uint32_t	pad0: 16	

7.29.2.4. struct DAC\_per\_t

Diagrama de colaboración para DAC\_per\_t:



## Campos de datos

DAC_CR_reg_t	CR	
DAC_CTRL_reg_t	CTRL	
DAC_CNTVAL_reg_t	CNTVAL	

# 7.30. Referencia del Archivo includes/hri/HRI\_GPIO.h

Definiciones a nivel de registros del modulo GPIO (LPC845)

#include <stdint.h>

Dependencia gráfica adjunta para HRI\_GPIO.h:





Gráfico de los archivos que directa o indirectamente incluyen a este archivo:



# Estructuras de datos

- struct GPIO\_B\_reg\_t
- struct GPIO\_W\_reg\_t
- struct GPIO\_DIR\_reg\_t
- struct GPIO\_MASK\_reg\_t
- struct GPIO\_PIN\_reg\_t
- struct GPIO\_MPIN\_reg\_t
- struct GPIO\_SET\_reg\_t
- struct GPIO\_CLR\_reg\_t
- struct GPIO\_NOT\_reg\_t
- struct GPIO\_DIRSET\_reg\_t
- struct GPIO\_DIRCLR\_reg\_t
- struct GPIO\_DIRNOT\_reg\_t
- struct GPIO\_per\_t

#### defines

■ #define **GPIO\_BASE** 0xA0000000

# 7.30.1. Descripción detallada

Definiciones a nivel de registros del modulo GPIO (LPC845)

Definiciones a nivel de registros del modulo IOCON (LPC845)

Autor

Augusto Santini

Fecha

6/2019

Versión

1.0

## 7.30.2. Documentación de las estructuras de datos


7.30.2.1. struct GPIO\_B\_reg\_t

## Campos de datos

uint8_t	PBYTE: 1	
uint8_t	pad0: 7	

7.30.2.2. struct GPIO\_W\_reg\_t

Campos de datos



7.30.2.3. struct GPIO\_DIR\_reg\_t

Campos de datos

uint32\_t DIRP

7.30.2.4. struct GPIO\_MASK\_reg\_t

Campos de datos

uint32\_t MASKP

7.30.2.5. struct GPIO\_PIN\_reg\_t

Campos de datos

uint32\_t PORT

7.30.2.6. struct GPIO\_MPIN\_reg\_t

Campos de datos

uint32\_t MPORTP

7.30.2.7. struct GPIO\_SET\_reg\_t

Campos de datos

uint32\_t SETP

7.30.2.8. struct GPIO\_CLR\_reg\_t

Campos de datos

uint32\_t CLRP

7.30.2.9. struct GPIO\_NOT\_reg\_t

Campos de datos

uint32\_t NOTP

7.30.2.10. struct GPIO\_DIRSET\_reg\_t

Campos de datos

uint32\_t DIRSETP

7.30.2.11. struct GPIO\_DIRCLR\_reg\_t

Campos de datos


uint32\_t DIRCLRP

7.30.2.12. struct GPIO\_DIRNOT\_reg\_t

uint32\_t DIRNOTP

7.30.2.13. struct GPIO\_per\_t

Diagrama de colaboración para GPIO\_per\_t:



const uint8_t	RESERVED_1[0xFCA]	
GPIO_W_reg_t	W[54]	
const uint8_t	RESERVED_2[0xF28]	
GPIO_DIR_reg_t	DIR[2]	
const uint8_t	RESERVED_3[0x78]	
GPIO_MASK_reg_t	MASK[2]	
const uint8_t	RESERVED_4[0x78]	
GPIO_PIN_reg_t	PIN[2]	
const uint8_t	RESERVED_5[0x78]	
GPIO_MPIN_reg_t	MPIN[2]	
const uint8_t	RESERVED_6[0x75]	
GPIO_SET_reg_t	SET[2]	
const uint8_t	RESERVED_7[0x78]	
GPIO_CLR_reg_t	CLR[2]	
const uint8_t	RESERVED_8[0x78]	
GPIO_NOT_reg_t	NOT[2]	
const uint8_t	RESERVED_9[0x78]	
GPIO_DIRSET_reg_t	DIRSET[2]	
const uint8_t	RESERVED_10[0x78]	
GPIO_DIRCLR_reg_t	DIRCLR[2]	
const uint8_t	RESERVED_11[0x78]	
GPIO_DIRNOT_reg_t	DIRNOT[2]	

# 7.31. Referencia del Archivo includes/hri/HRI\_MRT.h

Definiciones a nivel de registros del periferico MRT (LPC845)

#include <stdint.h>

Dependencia gráfica adjunta para HRI\_MRT.h:





Gráfico de los archivos que directa o indirectamente incluyen a este archivo:



#### Estructuras de datos

- struct MRT\_INTVAL\_reg\_t
- struct MRT\_TIMER\_reg\_t
- struct MRT\_CTRL\_reg\_t
- struct MRT\_STAT\_reg\_t
- struct MRT\_IDLE\_CH\_reg\_t
- struct MRT\_IRQ\_FLAG\_reg\_t
- struct MRT\_CHN\_reg\_t
- struct MRT\_per\_t

## defines

■ #define **MRT\_BASE** 0x40004000

## 7.31.1. Descripción detallada

Definiciones a nivel de registros del periferico MRT (LPC845)

Autor

Augusto Santini

**Fecha** 

3/2020

Versión

1.0

## 7.31.2. Documentación de las estructuras de datos

7.31.2.1. struct MRT\_INTVAL\_reg\_t

uint32_t	LVALUE: 31	
uint32_t	LOAD: 1	

## 7.31.2.2. struct MRT\_TIMER\_reg\_t

## Campos de datos

uint32_t	VALUE: 31	
uint32_t	pad0: 1	

## 7.31.2.3. struct MRT\_CTRL\_reg\_t

## Campos de datos

uint32_t	INTEN: 1	
uint32_t	MODE: 2	
uint32_t	pad0: 29	

## 7.31.2.4. struct MRT\_STAT\_reg\_t

## Campos de datos

uint32_t	INTFLAG: 1	
uint32_t	RUN: 1	
uint32_t	pad0: 30	

## 7.31.2.5. struct MRT\_IDLE\_CH\_reg\_t

## Campos de datos


uint32_t	pad0: 4	
uint32_t	CHAN: 4	
uint32_t	pad1: 24	

## 7.31.2.6. struct MRT\_IRQ\_FLAG\_reg\_t

uint32_t	CFLAG0: 1	
uint32_t	CFLAG1: 1	
uint32_t	CFLAG2: 1	
uint32_t	CFLAG3: 1	
uint32_t	pad0: 28	

## 7.31.2.7. struct MRT\_CHN\_reg\_t

Diagrama de colaboración para MRT\_CHN\_reg\_t:




## Campos de datos

MRT_INTVAL_reg_t	INTVAL
const MRT_TIMER_reg_t	TIMER
MRT_CTRL_reg_t	CTRL
MRT_STAT_reg_t	STAT

# 7.31.2.8. struct MRT\_per\_t

Diagrama de colaboración para MRT\_per\_t:



MRT_CHN_reg_t	CHN[4]	
const uint32_t	RESERVED	
const MRT_IDLE_CH_reg_t	IDLE_CH	
MRT_IRQ_FLAG_reg_t	IRQ_FLAG	

# 7.32. Referencia del Archivo includes/hri/HRI\_NVIC.h

Definiciones a nivel de registros del modulo NVIC (LPC845)

#include <stdint.h>

Dependencia gráfica adjunta para HRI NVIC.h:





Gráfico de los archivos que directa o indirectamente incluyen a este archivo:



#### Estructuras de datos

- struct NVIC\_ISER0\_reg\_t
- struct NVIC\_ICER0\_reg\_t
- struct NVIC\_ISPR0\_reg\_t
- struct NVIC\_ICPR0\_reg\_t
- struct NVIC\_IABR0\_reg\_t
- struct NVIC\_IPR0\_reg\_t
- struct NVIC\_IPR1\_reg\_t
- struct NVIC\_IPR2\_reg\_t
- struct NVIC\_IPR3\_reg\_t
- struct NVIC\_IPR4\_reg\_t
- struct NVIC\_IPR5\_reg\_tstruct NVIC\_IPR6\_reg\_t
- atmost NIVIO IRRZ na m
- struct NVIC\_IPR7\_reg\_t
- struct NVIC\_per\_t

#### defines

#define NVIC\_BASE 0xE000E000

# 7.32.1. Descripción detallada

Definiciones a nivel de registros del modulo NVIC (LPC845)

Autor

Augusto Santini

Fecha

6/2019

Versión

1.0

## 7.32.2. Documentación de las estructuras de datos

7.32.2.1. struct NVIC\_ISER0\_reg\_t

# Campos de datos

uint32\_t

uint32\_t

uint32_t	ISE_SPI0: 1	
uint32_t	ISE_SPI1: 1	
uint32_t	ISE_DAC0: 1	
uint32_t	ISE_UART0: 1	
uint32_t	ISE_UART1: 1	
uint32_t	ISE_UART2: 1	
uint32_t	pad0: 1	
uint32_t	ISE_I2C1: 1	
uint32_t	ISE_I2C0: 1	
uint32_t	ISE_SCT: 1	
uint32_t	ISE_MRT: 1	
uint32_t	ISE_CMP: 1	
uint32_t	ISE_WDT: 1	
uint32_t	ISE_BOD: 1	
uint32_t	ISE_FLASH: 1	
uint32_t	ISE_WKT: 1	
uint32_t	ISE_ADC_SEQA: 1	
uint32_t	ISE_ADC_SEQB: 1	
uint32_t	ISE_ADC_THCMP: 1	
uint32_t	ISE_ADC_OVR: 1	
uint32_t	ISE_SDMA: 1	
uint32_t	ISE_I2C2: 1	
uint32_t	ISE_I2C3: 1	
uint32_t	ISE_CT32B0: 1	
uint32_t	ISE_PININT0: 1	
uint32_t	ISE_PININT1: 1	
uint32_t	ISE_PININT2: 1	
uint32_t	ISE_PININT3: 1	
uint32_t	ISE_PININT4: 1	
uint32_t	ISE_PININT5: 1	

ISE\_PININT6: 1 ISE\_PININT7: 1

# 7.32.2.2. struct NVIC\_ICER0\_reg\_t

# Campos de datos

uint32_t	ICE_SPI0: 1
uint32_t	ICE_SPI1: 1
uint32_t	ICE_DAC0: 1
uint32_t	ICE_UART0: 1
uint32_t	ICE_UART1: 1
uint32_t	ICE_UART2: 1
uint32_t	pad0: 1
uint32_t	ICE_I2C1: 1
uint32_t	ICE_I2C0: 1
uint32_t	ICE_SCT: 1
uint32_t	ICE_MRT: 1
uint32_t	ICE_CMP: 1
uint32_t	ICE_WDT: 1
uint32_t	ICE_BOD: 1
uint32_t	ICE_FLASH: 1
uint32_t	ICE_WKT: 1
uint32_t	ICE_ADC_SEQA: 1
uint32_t	ICE_ADC_SEQB: 1
uint32_t	ICE_ADC_THCMP: 1
uint32_t	ICE_ADC_OVR: 1
uint32_t	ICE_SDMA: 1
uint32_t	ICE_I2C2: 1
uint32_t	ICE_I2C3: 1
uint32_t	ICE_CT32b0: 1
uint32_t	ICE_PININT0: 1
uint32_t	ICE_PININT1: 1
uint32_t	ICE_PININT2: 1
uint32_t	ICE_PININT3: 1
uint32_t	ICE_PININT4: 1
uint32_t	ICE_PININT5: 1
uint32_t	ICE_PININT6: 1
uint32_t	ICE_PININT7: 1

# 7.32.2.3. struct NVIC\_ISPR0\_reg\_t

uint32_t	ISP_SPI0: 1
uint32_t	ISP_SPI1: 1
uint32_t	ISP_DAC0: 1
uint32_t	ISP_UART0: 1
uint32_t	ISP_UART1: 1
uint32_t	ISP_UART2: 1
uint32_t	pad0: 1
uint32_t	ISP_I2C1: 1
uint32_t	ISP_I2C0: 1

uint32_t	ISP_SCT: 1
uint32_t	ISP_MRT: 1
uint32_t	ISP_CMP: 1
uint32_t	ISP_WDT: 1
uint32_t	ISP_BOD: 1
uint32_t	ISP_FLASH: 1
uint32_t	ISP_WKT: 1
uint32_t	ISP_ADC_SEQA: 1
uint32_t	ISP_ADC_SEQB: 1
uint32_t	ISP_ADC_THCMP: 1
uint32_t	ISP_ADC_OVR: 1
uint32_t	ISP_SDMA: 1
uint32_t	ISP_I2C2: 1
uint32_t	ISP_I2C3: 1
uint32_t	ISP_CT32b0: 1
uint32_t	ISP_PININT0: 1
uint32_t	ISP_PININT1: 1
uint32_t	ISP_PININT2: 1
uint32_t	ISP_PININT3: 1
uint32_t	ISP_PININT4: 1
uint32_t	ISP_PININT5: 1
uint32_t	ISP_PININT6: 1
uint32_t	ISP_PININT7: 1

# 7.32.2.4. struct NVIC\_ICPR0\_reg\_t

ICP_SPI0: 1	
ICP_SPI1: 1	
ICP_DAC0: 1	
ICP_UART0: 1	
ICP_UART1: 1	
ICP_UART2: 1	
pad0: 1	
ICP_I2C1: 1	
ICP_I2C0: 1	
ICP_SCT: 1	
ICP_MRT: 1	
ICP_CMP: 1	
ICP_WDT: 1	
ICP_BOD: 1	
ICP_FLASH: 1	
ICP_WKT: 1	
ICP_ADC_SEQA: 1	
ICP_ADC_SEQB: 1	
ICP_ADC_THCMP: 1	
ICP ADC OVR: 1	
	ICP_SPI1: 1 ICP_DACO: 1 ICP_UARTO: 1 ICP_UART1: 1 ICP_UART2: 1pad0: 1 ICP_I2C1: 1 ICP_I2C0: 1 ICP_SCT: 1 ICP_MRT: 1 ICP_CMP: 1 ICP_WDT: 1 ICP_BOD: 1 ICP_FLASH: 1 ICP_WKT: 1 ICP_ADC_SEQA: 1 ICP_ADC_SEQB: 1 ICP_ADC_THCMP: 1

uint32_t	ICP_SDMA: 1
uint32_t	ICP_I2C2: 1
uint32_t	ICP_I2C3: 1
uint32_t	ICP_CT32b0: 1
uint32_t	ICP_PININT0: 1
uint32_t	ICP_PININT1: 1
uint32_t	ICP_PININT2: 1
uint32_t	ICP_PININT3: 1
uint32_t	ICP_PININT4: 1
uint32_t	ICP_PININT5: 1
uint32_t	ICP_PININT6: 1
uint32_t	ICP_PININT7: 1

### 7.32.2.5. struct NVIC\_IABR0\_reg\_t

uint32_t	IAB_SPI0: 1
uint32_t	IAB_SPI1: 1
uint32_t	IAB_DAC0: 1
uint32_t	IAB_UART0: 1
uint32_t	IAB_UART1: 1
uint32_t	IAB_UART2: 1
uint32_t	pad0: 1
uint32_t	IAB_I2C1: 1
uint32_t	IAB_I2C0: 1
uint32_t	IAB_SCT: 1
uint32_t	IAB_MRT: 1
uint32_t	IAB_CMP: 1
uint32_t	IAB_WDT: 1
uint32_t	IAB_BOD: 1
uint32_t	IAB_FLASH: 1
uint32_t	IAB_WKT: 1
uint32_t	IAB_ADC_SEQA: 1
uint32_t	IAB_ADC_SEQB: 1
uint32_t	IAB_ADC_THCMP: 1
uint32_t	IAB_ADC_OVR: 1
uint32_t	IAB_SDMA: 1
uint32_t	IAB_I2C2: 1
uint32_t	IAB_I2C3: 1
uint32_t	IAB_CT32b0: 1
uint32_t	IAB_PININT0: 1
uint32_t	IAB_PININT1: 1
uint32_t	IAB_PININT2: 1
uint32_t	IAB_PININT3: 1
uint32_t	IAB_PININT4: 1
uint32_t	IAB_PININT5: 1
uint32_t	IAB_PININT6: 1
uint32_t	IAB_PININT7: 1

### 7.32.2.6. struct NVIC\_IPR0\_reg\_t

### Campos de datos

uint32_t	pad0: 6	
uint32_t	IP_SPI0: 2	
uint32_t	pad1: 6	
uint32_t	IP_SPI1: 2	
uint32_t	pad2: 6	
uint32_t	IP_DAC0: 2	
uint32_t	pad3: 6	
uint32_t	IP_UART0: 2	

### 7.32.2.7. struct NVIC\_IPR1\_reg\_t

## Campos de datos

uint32_t	RESERVED_1: 6	
uint32_t	IP_UART1: 2	
uint32_t	RESERVED_2: 6	
uint32_t	IP_UART2: 2	
uint32_t	RESERVED_3: 6	
uint32_t	RESERVED_4: 8	
uint32_t	IP_I2C1: 2	

### 7.32.2.8. struct NVIC\_IPR2\_reg\_t

### Campos de datos

RESERVED_1: 6	
IP_I2C0: 2	
RESERVED_2: 6	
IP_SCT: 2	
RESERVED_3: 6	
IP_MRT: 2	
RESERVED_4: 6	
IP_CMP: 2	
	IP_I2C0: 2 RESERVED_2: 6 IP_SCT: 2 RESERVED_3: 6 IP_MRT: 2 RESERVED_4: 6

### 7.32.2.9. struct NVIC\_IPR3\_reg\_t

uint32_t	RESERVED_1: 6	
uint32_t	IP_WDT: 2	
uint32_t	RESERVED_2: 6	
uint32_t	IP_BOD: 2	
uint32_t	RESERVED_3: 6	
uint32_t	IP_FLASH: 2	

uint32_t	RESERVED_4: 6	
uint32_t	IP_WKT: 2	

7.32.2.10. struct NVIC\_IPR4\_reg\_t

### Campos de datos

uint32_t	RESERVED_1: 6	
uint32_t	IP_ADC_SEQA: 2	
uint32_t	RESERVED_2: 6	
uint32_t	IP_ADC_SEQB: 2	
uint32_t	RESERVED_3: 6	
uint32_t	IP_ADC_THCMP: 2	
uint32_t	RESERVED_4: 6	
uint32_t	ID_ADC_OVR: 2	

7.32.2.11. struct NVIC\_IPR5\_reg\_t

### Campos de datos

RESERVED_1: 6	
IP_DMA: 2	
RESERVED_2: 6	
IP_I2C2: 2	
RESERVED_3: 6	
IP_I2C3: 2	
RESERVED_4: 6	
IP_CT32B0: 2	
	IP_DMA: 2 RESERVED_2: 6 IP_I2C2: 2 RESERVED_3: 6 IP_I2C3: 2 RESERVED_4: 6

7.32.2.12. struct NVIC\_IPR6\_reg\_t

### Campos de datos


uint32_t	RESERVED_1: 6	
uint32_t	IP_PININT0: 2	
uint32_t	RESERVED_2: 6	
uint32_t	IP_PININT1: 2	
uint32_t	RESERVED_3: 6	
uint32_t	IP_PININT2: 2	
uint32_t	RESERVED_4: 6	
uint32_t	IP_PININT3: 2	

7.32.2.13. struct NVIC\_IPR7\_reg\_t

uint32_t	RESERVED_1: 6	
uint32_t	IP_PININT4: 2	
uint32_t	RESERVED_2: 6	
uint32_t	IP_PININT5: 2	
uint32_t	RESERVED_3: 6	
uint32_t	IP_PININT6: 2	
uint32_t	RESERVED_4: 6	
uint32_t	IP_PININT7: 2	

7.32.2.14. struct NVIC\_per\_t

Diagrama de colaboración para NVIC\_per\_t:



const uint8_t	RESERVED_1[0x100]	
NVIC_ISER0_reg_t	ISER0	
const uint8_t	RESERVED_2[0x7C]	

NVIC_ICER0_reg_t	ICER0
const uint8_t	RESERVED_3[0x7C]
NVIC_ISPR0_reg_t	ISPR0
const uint8_t	RESERVED_4[0x7C]
NVIC_ICPR0_reg_t	ICPR0
const uint8_t	RESERVED_5[0x7C]
const NVIC_IABR0_reg_t	IABR0
const uint8_t	RESERVED_6[0xFC]
NVIC_IPR0_reg_t	IPR0
NVIC_IPR1_reg_t	IPR1
NVIC_IPR2_reg_t	IPR2
NVIC_IPR3_reg_t	IPR3
NVIC_IPR4_reg_t	IPR4
NVIC_IPR5_reg_t	IPR5
NVIC_IPR6_reg_t	IPR6
NVIC_IPR7_reg_t	IPR7

# 7.33. Referencia del Archivo includes/hri/HRI\_PININT.h

Definiciones a nivel de registros del modulo PININT (LPC845)

#include <stdint.h>

Dependencia gráfica adjunta para HRI\_PININT.h:





Gráfico de los archivos que directa o indirectamente incluyen a este archivo:



#### Estructuras de datos

- struct PININT\_ISEL\_reg\_t
- struct PININT\_IENR\_reg\_t
- struct PININT SIENR reg t
- struct PININT\_CIENR\_reg\_t
- struct PININT\_IENF\_reg\_t
- struct PININT\_SIENF\_reg\_t
- struct PININT\_CIENF\_reg\_t
- struct PININT\_RISE\_reg\_t
- struct PININT\_FALL\_reg\_t
- struct PININT\_IST\_reg\_t
- struct PININT\_PMCTRL\_reg\_t
- struct PININT\_PMSRC\_reg\_t
- struct PININT\_PMCFG\_reg\_t
- struct PININT\_per\_t

#### defines

■ #define PININT\_BASE 0xA0004000

Direccion base del PININT.

### 7.33.1. Descripción detallada

Definiciones a nivel de registros del modulo PININT (LPC845)

Autor

Augusto Santini

Fecha

6/2019

Versión

1.0

### 7.33.2. Documentación de las estructuras de datos

7.33.2.1. struct PININT\_ISEL\_reg\_t

### Campos de datos

uint32_t	PMODE: 8	
uint32_t	pad0: 24	

### 7.33.2.2. struct PININT\_IENR\_reg\_t

### Campos de datos

uint32_t	ENRL: 8	
uint32_t	pad0: 24	

### 7.33.2.3. struct PININT\_SIENR\_reg\_t

### Campos de datos

uint32_t	SETENRL: 8	
uint32_t	pad0: 24	

### 7.33.2.4. struct PININT\_CIENR\_reg\_t

## Campos de datos

uint32_t	CENRL: 8	
uint32_t	pad0: 24	

### 7.33.2.5. struct PININT\_IENF\_reg\_t

#### Campos de datos

uint32_t	ENAF: 8	
uint32_t	pad0: 24	

### 7.33.2.6. struct PININT\_SIENF\_reg\_t

uint32_t	SETENAF: 8	
uint32_t	pad0: 24	

7.33.2.7. struct PININT\_CIENF\_reg\_t

### Campos de datos

uint32_t	CENAF: 8	
uint32_t	pad0: 24	

7.33.2.8. struct PININT\_RISE\_reg\_t

### Campos de datos

uint32_t	RDET: 8	
uint32_t	pad0: 24	

7.33.2.9. struct PININT\_FALL\_reg\_t

### Campos de datos

uint32_t	FDET: 8	
uint32_t	pad0: 24	

7.33.2.10. struct PININT\_IST\_reg\_t

### Campos de datos

uint32_t	PSTAT: 8	
uint32_t	pad0: 24	

7.33.2.11. struct PININT\_PMCTRL\_reg\_t

### Campos de datos

uint32_t	SEL_PMATCH: 1	
uint32_t	ENA_RXEV: 1	
uint32_t	pad0: 22	
uint32_t	PMAT: 8	

7.33.2.12. struct PININT\_PMSRC\_reg\_t

uint32_t	pad0: 8	
uint32_t	SRC0: 3	
uint32_t	SRC1:3	
uint32_t	SRC2: 3	
uint32 t	SRC3: 3	


uint32_t	SRC4: 3	
uint32_t	SRC5: 3	
uint32_t	SRC6: 3	
uint32_t	SRC7: 3	

### 7.33.2.13. struct PININT\_PMCFG\_reg\_t

uint32_t	PROD_ENDPTS0: 1
uint32_t	PROD_ENDPTS1: 1
uint32_t	PROD_ENDPTS2: 1
uint32_t	PROD_ENDPTS3: 1
uint32_t	PROD_ENDPTS4: 1
uint32_t	PROD_ENDPTS5: 1
uint32_t	PROD_ENDPTS6: 1
uint32_t	pad0: 1
uint32_t	CFG0: 3
uint32_t	CFG1: 3
uint32_t	CFG2: 3
uint32_t	CFG3: 3
uint32_t	CFG4: 3
uint32_t	CFG5: 3
uint32_t	CFG6: 3
uint32_t	CFG7: 3

7.33.2.14. struct PININT\_per\_t

Diagrama de colaboración para PININT\_per\_t:



PININT_ISEL_reg_t	ISEL	
PININT_IENR_reg_t	IENR	
PININT_SIENR_reg_t	SIENR	
PININT_CIENR_reg_t	CIENR	

PININT_IENF_reg_t	IENF
PININT_SIENF_reg_t	SIENF
PININT_CIENF_reg_t	CIENF
PININT_RISE_reg_t	RISE
PININT_FALL_reg_t	FALL
PININT_IST_reg_t	IST
PININT_PMCTRL_reg_t	PMCTRL
PININT_PMSRC_reg_t	PMSRC
PININT_PMCFG_reg_t	PMCFG

# 7.34. Referencia del Archivo includes/hri/HRI\_PMU.h

Definiciones a nivel de registros del modulo PMU (LPC845)

#include <stdint.h>

Dependencia gráfica adjunta para HRI\_PMU.h:





Gráfico de los archivos que directa o indirectamente incluyen a este archivo:



#### Estructuras de datos

- struct SCR\_reg\_t
- struct PMU\_PCON\_reg\_t
- struct PMU\_GPREG\_reg\_t
- struct PMU\_DPDCTRL\_reg\_t
- struct PMU\_per\_t

### defines

- #define PMU\_BASE 0x40020000
- #define **SCR\_REG\_BASE** 0xE000ED10

### 7.34.1. Descripción detallada

Definiciones a nivel de registros del modulo PMU (LPC845)

Autor

Augusto Santini

Fecha

4/2020

Versión

1.0

### 7.34.2. Documentación de las estructuras de datos

7.34.2.1. struct SCR\_reg\_t

## Campos de datos

uint32_t	pad0: 1	
uint32_t	SLEEPONEXIT: 1	
uint32_t	SLEEPDEEP: 1	
uint32_t	pad1: 1	
uint32_t	SEVONPEND: 1	
uint32_t	pad2: 27	

#### 7.34.2.2. struct PMU\_PCON\_reg\_t

uint32_t	PM: 2	

uint32_t	NODPD: 1	
uint32_t	pad0: 4	
uint32_t	SLEEPFLAG: 1	
uint32_t	pad1: 2	
uint32_t	DPDFLAG: 1	
uint32_t	pad2: 21	

### 7.34.2.3. struct PMU\_GPREG\_reg\_t

### Campos de datos

uint32_t	GPDATA
----------	--------


### 7.34.2.4. struct PMU\_DPDCTRL\_reg\_t

### Campos de datos

uint32_t	WAKEUPHYS: 1	
uint32_t	WAKEPAD_DISABLE: 1	
uint32_t	LPOSCEN: 1	
uint32_t	LPOSCDPDEN: 1	
uint32_t	WAKEUPCLKHYS: 1	
uint32_t	WAKECLKPAD_DISABLE: 1	
uint32_t	RESETHYS: 1	
uint32_t	RESET_DISABLE: 1	
uint32_t	pad0: 24	

## 7.34.2.5. struct PMU\_per\_t

Diagrama de colaboración para PMU\_per\_t:



PMU_PCON_reg_t	PCON	
PMU_GPREG_reg_t	GPREG[4]	
PMU_DPDCTRL_reg_t	DPDCTRL	

### 7.35. Referencia del Archivo includes/hri/HRI\_SPI.h

Definiciones a nivel de registros del periferico SPI (LPC845)

#include <stdint.h>

Dependencia gráfica adjunta para HRI SPI.h:





Gráfico de los archivos que directa o indirectamente incluyen a este archivo:



### Estructuras de datos

- struct SPI\_CFG\_reg\_t
- struct SPI\_DLY\_reg\_t
- struct SPI\_STAT\_reg\_t
- struct SPI\_INTENSET\_reg\_t
- struct SPI\_INTENCLR\_reg\_t
- struct SPI\_RXDAT\_reg\_t
- struct SPI\_TXDATCTL\_reg\_t
- struct SPI\_TXDAT\_reg\_t
- struct SPI\_TXCTL\_reg\_t
- struct SPI\_DIV\_reg\_t
- struct SPI\_INTSTAT\_reg\_t
- struct SPI\_per\_t

### defines

- #define **SPI0\_BASE** 0x40058000
- #define SPI1\_BASE 0x4005C000

### 7.35.1. Descripción detallada

Definiciones a nivel de registros del periferico SPI (LPC845)

Autor

Augusto Santini

Fecha

3/2020

Versión

1.0

### 7.35.2. Documentación de las estructuras de datos

7.35.2.1. struct SPI\_CFG\_reg\_t

#### Campos de datos

uint32_t	ENABLE: 1	
uint32_t	pad0: 1	
uint32_t	MASTER: 1	
uint32_t	LSBF: 1	
uint32_t	CPHA: 1	
uint32_t	CPOL: 1	
uint32_t	pad1: 1	
uint32_t	LOOP: 1	
uint32_t	SPOL0: 1	
uint32_t	SPOL1: 1	
uint32_t	SPOL2: 1	
uint32_t	SPOL3: 1	
uint32_t	pad2: 20	

7.35.2.2. struct SPI\_DLY\_reg\_t

uint32_t	PRE_DELAY: 4	
uint32_t	POST_DELAY: 4	

uint32_t	FRAME_DELAY: 4	
uint32_t	TRANSFER_DELAY: 4	
uint32_t	pad0: 16	

### 7.35.2.3. struct SPI\_STAT\_reg\_t

### Campos de datos

const uint32_t	RXRDY: 1	
const uint32_t	TXRDY: 1	
uint32_t	RXOV: 1	
uint32_t	TXUR: 1	
uint32_t	SSA: 1	
uint32_t	SSD: 1	
const uint32_t	STALLED: 1	
uint32_t	ENDTRANSFER: 1	
const uint32_t	MSTIDLE: 1	
uint32_t	pad0: 21	

### 7.35.2.4. struct SPI\_INTENSET\_reg\_t

### Campos de datos

uint32_t	RXRDYEN: 1	
uint32_t	TXRDYEN: 1	
uint32_t	RXOVEN: 1	
uint32_t	TXUREN: 1	
uint32_t	SSAEN: 1	
uint32_t	SSDEN: 1	
uint32_t	pad0: 26	

### 7.35.2.5. struct SPI\_INTENCLR\_reg\_t

### Campos de datos

uint32_t	RXRDYEN: 1	
uint32_t	uint32_t TXRDYEN: 1	
uint32_t	RXOVEN: 1	
uint32_t	TXUREN: 1	
uint32_t	SSAEN: 1	
uint32_t	SSDEN: 1	
uint32_t	pad0: 26	

### 7.35.2.6. struct SPI\_RXDAT\_reg\_t

uint32_t	RXDAT: 16	
uint32_t	RXSSEL0_N: 1	
uint32_t	RXSSEL1_N: 1	
uint32_t	RXSSEL2_N: 1	
uint32_t	RXSSEL3_N: 1	
uint32_t	SOT: 1	
uint32_t	pad0: 11	

## 7.35.2.7. struct SPI\_TXDATCTL\_reg\_t

### Campos de datos

TXDAT: 16	
TXSSEL0_N: 1	
TXSSEL1_N: 1	
TXSSEL2_N: 1	
TXSSEL3_N: 1	
EOT: 1	
EOf: 1	
RXIGNORE: 1	
pad0: 1	
LEN: 4	
pad1: 4	
	TXSSEL0_N: 1  TXSSEL1_N: 1  TXSSEL2_N: 1  TXSSEL3_N: 1  EOT: 1  EOf: 1  RXIGNORE: 1 pad0: 1  LEN: 4

## 7.35.2.8. struct SPI\_TXDAT\_reg\_t

## Campos de datos

uint32_t	DATA: 16	
uint32_t	pad0: 16	

### 7.35.2.9. struct SPI\_TXCTL\_reg\_t

uint32_t	pad0: 16
uint32_t	TXSSEL0_N: 1
uint32_t	TXSSEL1_N: 1
uint32_t	TXSSEL2_N: 1
uint32_t	TXSSEL3_N: 1
uint32_t	EOT: 1
uint32_t	EOf: 1
uint32_t	RXIGNORE: 1
uint32_t	pad1: 1
uint32_t	LEN: 4
uint32_t	pad2: 4

7.35.2.10. struct SPI\_DIV\_reg\_t

### Campos de datos


uint32_t	DIVVAL: 16	
uint32_t	pad0: 16	

7.35.2.11. struct SPI\_INTSTAT\_reg\_t

uint32_t	RXRDY: 1	
uint32_t	TXRDY: 1	
uint32_t	RXOV: 1	
uint32_t	TXUR: 1	
uint32_t	SSA: 1	
uint32_t	SSD: 1	
uint32_t	pad0: 26	

7.35.2.12. struct SPI\_per\_t

Diagrama de colaboración para SPI\_per\_t:



SPI_CFG_reg_t	CFG	
SPI_DLY_reg_t	DLY	
SPI_STAT_reg_t	STAT	
SPI_INTENSET_reg_t	INTENSET	
SPI_INTENCLR_reg_t	INTENCLR	
const SPI_RXDAT_reg_t	RXDAT	
SPI_TXDATCTL_reg_t	TXDATCTL	
SPI_TXDAT_reg_t	TXDAT	

SPI_TXCTL_reg_t	TXCTL	
SPI_DIV_reg_t	DIV	
const SPI_INTSTAT_reg_t	INTSTAT	

### 7.36. Referencia del Archivo includes/hri/HRI\_SWM.h

Definiciones a nivel de registros del modulo SWM (LPC845)

#include <stdint.h>

Dependencia gráfica adjunta para HRI\_SWM.h:





Gráfico de los archivos que directa o indirectamente incluyen a este archivo:



#### Estructuras de datos

- struct SWM\_PINASSIGN0\_reg\_t
- struct SWM\_PINASSIGN1\_reg\_t
- struct SWM\_PINASSIGN2\_reg\_t
- struct SWM\_PINASSIGN3\_reg\_t
- struct SWM\_PINASSIGN4\_reg\_t
- struct SWM\_PINASSIGN5\_reg\_t
- struct SWM\_PINASSIGN6\_reg\_t
- struct SWM\_PINASSIGN7\_reg\_t
- struct SWM\_PINASSIGN8\_reg\_t
- struct SWM\_PINASSIGN9\_reg\_t
- struct SWM\_PINASSIGN10\_reg\_t

- struct SWM\_PINASSIGN11\_reg\_t
- struct SWM\_PINASSIGN12\_reg\_t
- struct SWM\_PINASSIGN13\_reg\_t
- struct SWM\_PINASSIGN14\_reg\_t
- struct SWM\_PINENABLE0\_reg\_t
- struct SWM\_PINENABLE1\_reg\_t
- struct SWM\_per\_t

#### defines

- #define SWM\_BASE 0x4000C000
  - Base del eriferico SWM.
- #define PINENABLE\_XTALIN\_ON 0
- #define PINENABLE\_XTALIN\_OFF 1
- #define PINENABLE\_XTALOUT\_ON 0
- #define PINENABLE\_XTALOUT\_OFF 1

#### 7.36.1. Descripción detallada

Definiciones a nivel de registros del modulo SWM (LPC845)

Autor

Augusto Santini

Fecha

6/2019

Versión

1.0

#### 7.36.2. Documentación de las estructuras de datos

7.36.2.1. struct SWM\_PINASSIGN0\_reg\_t

### Campos de datos

uint32_t	U0_TXD_O: 8	
uint32_t	U0_RXD_I: 8	
uint32_t	U0_RTS_O: 8	
uint32_t	U0_CTS_I: 8	

#### 7.36.2.2. struct SWM\_PINASSIGN1\_reg\_t

uint32_t	U0_SCLK_IO: 8	
uint32_t	U1_TXD_O: 8	
uint32_t	U1_RXD_I: 8	
uint32_t	U1_RTS_O: 8	

7.36.2.3. struct SWM\_PINASSIGN2\_reg\_t

### Campos de datos

uint32_t	U1_CTS_I: 8	
uint32_t	U1_SCLK_IO: 8	
uint32_t	U2_TXD_O: 8	
uint32_t	U2_RXD_I: 8	

7.36.2.4. struct SWM\_PINASSIGN3\_reg\_t

### Campos de datos

uint32_t	U2_RTS_O: 8	
uint32_t	U2_CTS_I: 8	
uint32_t	U2_SCLK_IO: 8	
uint32_t	SPI0_SCK_IO: 8	

7.36.2.5. struct SWM\_PINASSIGN4\_reg\_t

### Campos de datos

uint32_t	SPI0_MOSI_IO: 8	
uint32_t	SPI0_MISO_IO: 8	
uint32_t	SPI0_SSEL0_IO: 8	
uint32_t	SPI0_SSEL1_IO: 8	

7.36.2.6. struct SWM\_PINASSIGN5\_reg\_t

### Campos de datos

uint32_t	SPI0_SSEL2_IO: 8	
uint32_t	SPI0_SSEL3_IO: 8	
uint32_t	SPI1_SCK_IO: 8	
uint32_t	SPI1_MOSI_IO: 8	

7.36.2.7. struct SWM\_PINASSIGN6\_reg\_t

uint32_t	SPI1_MISO_IO: 8	
uint32_t	SPI1_SSEL0_IO: 8	
uint32_t	SPI1_SSEL1_IO: 8	
uint32_t	SCT0_GPIO_IN_A_I: 8	

### 7.36.2.8. struct SWM\_PINASSIGN7\_reg\_t

### Campos de datos

uint32_t	SCT0_GPIO_IN_B_I: 8	
uint32_t	SCT0_GPIO_IN_C_I: 8	
uint32_t	SCT0_GPIO_IN_D_I: 8	
uint32_t	SCT_OUT0_O: 8	

### 7.36.2.9. struct SWM\_PINASSIGN8\_reg\_t

### Campos de datos

uint32_t	SCT_OUT1_O: 8	
uint32_t	SCT_OUT2_O: 8	
uint32_t	SCT_OUT3_O: 8	
uint32_t	SCT_OUT4_O: 8	

### 7.36.2.10. struct SWM\_PINASSIGN9\_reg\_t

### Campos de datos

uint32_t	SCT_OUT5_O: 8	
uint32_t	SCT_OUT6_O: 8	
uint32_t	I2C1_SDA_IO: 8	
uint32_t	I2C1_SCL_IO: 8	

### 7.36.2.11. struct SWM\_PINASSIGN10\_reg\_t

### Campos de datos

uint32_t	I2C2_SDA_IO: 8	
uint32_t	I2C2_SCL_IO: 8	
uint32_t	I2C3_SDA_IO: 8	
uint32_t	I2C3_SCL_IO: 8	

### 7.36.2.12. struct SWM\_PINASSIGN11\_reg\_t

uint32_t	COMP0_OUT_O: 8	
uint32_t	CLKOUT_O: 8	
uint32_t	GPIO_INT_BMAT_O: 8	
uint32_t	UART3_TXD: 8	

7.36.2.13. struct SWM\_PINASSIGN12\_reg\_t

### Campos de datos

uint32_t	UART3_RXD: 8	
uint32_t	UART3_SCLK: 8	
uint32_t	UART4_TXD: 8	
uint32_t	UART4_RXD: 8	

7.36.2.14. struct SWM\_PINASSIGN13\_reg\_t

### Campos de datos

uint32_t	UART4_SCLK: 8	
uint32_t	T0_MAT0: 8	
uint32_t	T0_MAT1: 8	
uint32_t	T0_MAT2: 8	

7.36.2.15. struct SWM\_PINASSIGN14\_reg\_t

### Campos de datos

uint32_t	T0_MAT3: 8	
uint32_t	T0_CAP0: 8	
uint32_t	T0_CAP1: 8	
uint32_t	T0_CAP2: 8	

7.36.2.16. struct SWM\_PINENABLE0\_reg\_t

uint32_t	ACMP_I1: 1	
uint32_t	ACMP_I2: 1	
uint32_t	ACMP_I3: 1	
uint32_t	ACMP_I4: 1	
uint32_t	ACMP_I5: 1	
uint32_t	SWCLK: 1	
uint32_t	SWDIO: 1	
uint32_t	XTALIN: 1	
uint32_t	XTALOUT: 1	
uint32_t	RESETN: 1	


CLKIN: 1
VDDCMP: 1
I2C0_SDA: 1
I2C0_SCL: 1
ADC_0: 1
ADC_1: 1
ADC_2: 1
ADC_3: 1
ADC_4: 1
ADC_5: 1
ADC_6: 1
ADC_7: 1
ADC_8: 1
ADC_9: 1
ADC_10: 1
ADC_11: 1
DACOUT0: 1
DACOUT1: 1
CAPT_X0: 1
CAPT_X1: 1
CAPT_X2: 1
CAPT_X3: 1

### 7.36.2.17. struct SWM\_PINENABLE1\_reg\_t

uint32_t	CAPT_X4: 1	
uint32_t	CAPT_X5: 1	
uint32_t	CAPT_X6: 1	
uint32_t	CAPT_X7: 1	
uint32_t	CAPT_X8: 1	
uint32_t	CAPT_YL: 1	
uint32_t	CAPT_YH: 1	
uint32_t	pad0: 26	

7.36.2.18. struct SWM\_per\_t

Diagrama de colaboración para SWM\_per\_t:



SWM_PINASSIGN0_reg_t	PINASSIGN0
SWM_PINASSIGN1_reg_t	PINASSIGN1
SWM_PINASSIGN2_reg_t	PINASSIGN2

SWM_PINASSIGN3_reg_t	PINASSIGN3
SWM_PINASSIGN4_reg_t	PINASSIGN4
SWM_PINASSIGN5_reg_t	PINASSIGN5
SWM_PINASSIGN6_reg_t	PINASSIGN6
SWM_PINASSIGN7_reg_t	PINASSIGN7
SWM_PINASSIGN8_reg_t	PINASSIGN8
SWM_PINASSIGN9_reg_t	PINASSIGN9
SWM_PINASSIGN10_reg_t	PINASSIGN10
SWM_PINASSIGN11_reg_t	PINASSIGN11
SWM_PINASSIGN12_reg_t	PINASSIGN12
SWM_PINASSIGN13_reg_t	PINASSIGN13
SWM_PINASSIGN14_reg_t	PINASSIGN14
const uint32_t	RESERVED[(0x188 - 4)/4]
SWM_PINENABLE0_reg_t	PINENABLE0
SWM_PINENABLE1_reg_t	PINENABLE1

# 7.37. Referencia del Archivo includes/hri/HRI\_SYSCON.h

Definiciones a nivel de registros del modulo SYSCON (LPC845)

#include <stdint.h>

Dependencia gráfica adjunta para HRI\_SYSCON.h:





Gráfico de los archivos que directa o indirectamente incluyen a este archivo:



#### Estructuras de datos

- struct SYSCON RESERVED reg t
- struct SYSCON\_SYSMEMREMAP\_reg\_t
- struct SYSCON\_SYSPLLCTRL\_reg\_t
- struct SYSCON SYSPLLSTAT reg t
- struct SYSCON\_SYSOSCCTRL\_reg\_t
- struct SYSCON\_WDTOSCCTRL\_reg\_t
- struct SYSCON FROOSCCTRL reg t
- struct SYSCON\_FRODIRECTCLKUEN\_reg\_t
- struct SYSCON\_SYSRSTSTAT\_reg\_t
- struct SYSCON SYSPLLCLKSEL reg t
- struct SYSCON\_SYSPLLCLKUEN\_reg\_t
- struct SYSCON\_MAINCLKPLLSEL\_reg\_t
- struct SYSCON MAINCLKPLLUEN reg t
- struct SYSCON MAINCLKSEL reg t
- struct SYSCON\_MAINCLKUEN\_reg\_t
- struct SYSCON\_SYSAHBCLKDIV\_reg\_t
- struct SYSCON\_CAPTCLKSEL\_reg\_t
- struct SYSCON\_ADCCLKSEL\_reg\_t
- struct SYSCON\_ADCCLKDIV\_reg\_t
- struct SYSCON\_SCTCLKSEL\_reg\_t
- struct SYSCON\_SCTCLKDIV\_reg\_t
- struct SYSCON EXTCLKSEL reg t
- struct SYSCON\_SYSAHBCLKCTRL0\_reg\_t
- struct SYSCON\_SYSAHBCLKCTRL1\_reg\_t
- struct SYSCON\_PRESETCTRL0\_reg\_t
- struct SYSCON\_PRESETCTRL1\_reg\_t
- struct SYSCON\_PERCLKSEL\_reg\_t
- struct SYSCON\_FRGDIV\_reg\_t
- struct SYSCON FRGMULT reg t
- struct SYSCON FRGCLKSEL reg t
- struct SYSCON\_CLKOUTSEL\_reg\_t
- struct SYSCON CLKOUTDIV reg t
- struct SYSCON\_EXTTRACECMD\_reg\_t
- struct SYSCON\_PIOPORCAP\_reg\_t
- struct SYSCON\_IOCONCLKDIV\_reg\_t
- struct SYSCON\_BODCTRL\_reg\_t
- struct SYSCON\_SYSTCKCAL\_reg\_t
- struct SYSCON\_IRQLATENCY\_reg\_t
- struct SYSCON\_NMISRC\_reg\_t
- struct SYSCON\_PINTSEL\_reg\_t
- struct SYSCON STARTERP0 reg t
- struct SYSCON\_STARTERP1\_reg\_t
- struct SYSCON\_PDSLEEPCFG\_reg\_t
- struct SYSCON\_PDAWAKECFG\_reg\_t
- struct SYSCON\_PDRUNCFG\_reg\_t
- struct SYSCON DEVICE ID reg t
- struct SYSCON\_per\_t

### defines

- #define **SYSCON\_BASE** 0x40048000
- #define SYSCON\_PER\_CLK\_SOURCE\_FRO 0
- #define SYSCON PER CLK SOURCE MAIN 1
- #define SYSCON\_PER\_CLK\_SOURCE\_FRG0 2
- #define SYSCON\_PER\_CLK\_SOURCE\_FRG1 3
- #define SYSCON\_PER\_CLK\_SOURCE\_FRO\_DIV 4
- #define SYSCON\_PER\_CLK\_SOURCE\_NONE 7

### 7.37.1. Descripción detallada

Definiciones a nivel de registros del modulo SYSCON (LPC845)

**Autor** 

Augusto Santini

Fecha

6/2019

Versión

1.0

### 7.37.2. Documentación de las estructuras de datos

7.37.2.1. struct SYSCON\_RESERVED\_reg\_t

Campos de datos

uint32 t	RESERVED	
----------	----------	--

#### 7.37.2.2. struct SYSCON\_SYSMEMREMAP\_reg\_t

#### Campos de datos

uint32_t	MAP: 2	
uint32_t	pad0: 30	

### 7.37.2.3. struct SYSCON\_SYSPLLCTRL\_reg\_t

uint32_t	MSEL: 4	
uint32_t	PSEL: 2	

uint32_t	pad0: 26	
----------	----------	--

### $7.37.2.4. \quad struct \ SYSCON\_SYSPLLSTAT\_reg\_t$

## Campos de datos

uint32_t	LOCK: 1	
uint32_t	pad0: 31	

#### 7.37.2.5. struct SYSCON\_SYSOSCCTRL\_reg\_t

#### Campos de datos

uint32_t	BYPASS: 1	
uint32_t	FREQRANGE: 1	
uint32_t	pad0: 30	

### 7.37.2.6. struct SYSCON\_WDTOSCCTRL\_reg\_t

## Campos de datos

uint32_t	DIVSEL: 5	
uint32_t	FREQSEL: 4	
uint32_t	pad0: 23	

### 7.37.2.7. struct SYSCON\_FROOSCCTRL\_reg\_t

### Campos de datos

uint32_t	pad0: 17	
uint32_t	FRO_DIRECT: 1	
uint32_t	pad1: 14	

### 7.37.2.8. struct SYSCON\_FRODIRECTCLKUEN\_reg\_t

## Campos de datos

uint32_t	ENA: 1	
uint32_t	pad0: 31	

#### 7.37.2.9. struct SYSCON\_SYSRSTSTAT\_reg\_t

uint32_t	POR: 1	
uint32_t	EXTRST: 1	
uint32_t	WDT: 1	
uint32_t	BOD: 1	
uint32_t	SYSRST: 1	
uint32_t	pad0: 27	

### 7.37.2.10. struct SYSCON\_SYSPLLCLKSEL\_reg\_t

### Campos de datos

uint32_t	SEL: 2	
uint32_t	pad0: 30	

### 7.37.2.11. struct SYSCON\_SYSPLLCLKUEN\_reg\_t

### Campos de datos

uint32_t	ENA: 1	
uint32_t	pad0: 31	

#### 7.37.2.12. struct SYSCON\_MAINCLKPLLSEL\_reg\_t

### Campos de datos

uint32_t	SEL: 2	
uint32_t	pad0: 30	

### 7.37.2.13. struct SYSCON\_MAINCLKPLLUEN\_reg\_t

### Campos de datos

uint32_t	ENA: 1	
uint32_t	pad0: 31	

### 7.37.2.14. struct SYSCON\_MAINCLKSEL\_reg\_t

### Campos de datos

uint32_t	SEL: 2	
uint32_t	pad0: 30	

### 7.37.2.15. struct SYSCON\_MAINCLKUEN\_reg\_t

uint32_t	ENA: 1	
uint32_t	pad0: 31	

### 7.37.2.16. struct SYSCON\_SYSAHBCLKDIV\_reg\_t

### Campos de datos

uint32_t	DIV: 8	
uint32_t	pad0: 24	

### 7.37.2.17. struct SYSCON\_CAPTCLKSEL\_reg\_t

### Campos de datos

uint32_t	SEL: 3	
uint32_t	pad0: 29	

### 7.37.2.18. struct SYSCON\_ADCCLKSEL\_reg\_t

### Campos de datos

uint32_t	SEL: 2	
uint32_t	pad0: 30	

### 7.37.2.19. struct SYSCON\_ADCCLKDIV\_reg\_t

### Campos de datos

uint32_t	DIV: 8	
uint32_t	pad0: 24	

### 7.37.2.20. struct SYSCON\_SCTCLKSEL\_reg\_t

#### Campos de datos

uint32_t	SEL: 2	
uint32_t	pad0: 30	

### 7.37.2.21. struct SYSCON\_SCTCLKDIV\_reg\_t

## Campos de datos

uint32_t	DIV: 8	
uint32_t	pad0: 24	

#### Generado por Doxygen

### 7.37.2.22. struct SYSCON\_EXTCLKSEL\_reg\_t

### Campos de datos

uint32_t	SEL: 1	
uint32_t	pad0: 31	

### $7.37.2.23. \quad \mathsf{struct} \ \mathsf{SYSCON\_SYSAHBCLKCTRL0\_reg\_t}$

### Campos de datos

uint32_t         SYS: 1           uint32_t         ROM: 1           uint32_t         PAM0_1: 1           uint32_t        pad0: 1           uint32_t         FLASH: 1           uint32_t         I2C0: 1           uint32_t         GPIO0: 1           uint32_t         SWM: 1           uint32_t         SCT: 1           uint32_t         WKT: 1           uint32_t         SPI0: 1           uint32_t         SPI0: 1           uint32_t         UART0: 1           uint32_t         UART0: 1           uint32_t         UART1: 1           uint32_t         UART2: 1           uint32_t         UART2: 1           uint32_t         GPIO1: 1           uint32_t         GPIO1: 1           uint32_t         I2C2: 1           uint32_t         I2C3: 1           uint32_t         ADC: 1           uint32_t         CTIMER0: 1           uint32_t         GPIO_INT: 1           uint32_t         GPIO_INT: 1           uint32_t         UART3: 1           uint32_t         UART3: 1		
uint32_t         RAM0_1: 1           uint32_t         _pad0: 1           uint32_t         FLASH: 1           uint32_t         I2C0: 1           uint32_t         GPIO0: 1           uint32_t         SWM: 1           uint32_t         SCT: 1           uint32_t         WKT: 1           uint32_t         MRT: 1           uint32_t         SPI0: 1           uint32_t         CRC: 1           uint32_t         UART0: 1           uint32_t         UART1: 1           uint32_t         UART2: 1           uint32_t         UART2: 1           uint32_t         UACON: 1           uint32_t         GPIO1: 1           uint32_t         GPIO1: 1           uint32_t         I2C2: 1           uint32_t         I2C3: 1           uint32_t         ADC: 1           uint32_t         CTIMER0: 1           uint32_t         GPIO_INT: 1           uint32_t         GPIO_INT: 1           uint32_t         DMA: 1           uint32_t         UART3: 1	uint32_t	SYS: 1
uint32_t        pad0: 1           uint32_t         FLASH: 1           uint32_t         FLASH: 1           uint32_t         GPIO0: 1           uint32_t         SWM: 1           uint32_t         SCT: 1           uint32_t         WKT: 1           uint32_t         MRT: 1           uint32_t         SPI0: 1           uint32_t         SPI1: 1           uint32_t         UART0: 1           uint32_t         UART1: 1           uint32_t         UART2: 1           uint32_t         UART2: 1           uint32_t         UART2: 1           uint32_t         IOCON: 1           uint32_t         ACMP: 1           uint32_t         I2C1: 1           uint32_t         I2C2: 1           uint32_t         I2C3: 1           uint32_t         ADC: 1           uint32_t         CTIMER0: 1           uint32_t         MTB: 1           uint32_t         GPIO_INT: 1           uint32_t         GPIO_INT: 1           uint32_t         DMA: 1           uint32_t         UART3: 1	uint32_t	
uint32_t         FLASH: 1           uint32_t         I2C0: 1           uint32_t         GPIO0: 1           uint32_t         SWM: 1           uint32_t         SCT: 1           uint32_t         WKT: 1           uint32_t         MRT: 1           uint32_t         SPI0: 1           uint32_t         SPI1: 1           uint32_t         UART0: 1           uint32_t         UART1: 1           uint32_t         UART2: 1           uint32_t         UART2: 1           uint32_t         IOCON: 1           uint32_t         ACMP: 1           uint32_t         I2C1: 1           uint32_t         I2C2: 1           uint32_t         I2C3: 1           uint32_t         ADC: 1           uint32_t         CTIMER0: 1           uint32_t         MTB: 1           uint32_t         GPIO_INT: 1           uint32_t         GPIO_INT: 1           uint32_t         DMA: 1           uint32_t         UART3: 1	uint32_t	RAM0_1: 1
uint32_t I2C0: 1  uint32_t GPIO0: 1  uint32_t SWM: 1  uint32_t WKT: 1  uint32_t WKT: 1  uint32_t SPI0: 1  uint32_t SPI0: 1  uint32_t CRC: 1  uint32_t UART0: 1  uint32_t UART1: 1  uint32_t UART2: 1  uint32_t UART3: 1  uint32_t UART3: 1	uint32_t	pad0: 1
uint32_t         GPIO0: 1           uint32_t         SWM: 1           uint32_t         SCT: 1           uint32_t         WKT: 1           uint32_t         MRT: 1           uint32_t         SPI0: 1           uint32_t         SPI1: 1           uint32_t         UART0: 1           uint32_t         UART1: 1           uint32_t         UART2: 1           uint32_t         WWDT: 1           uint32_t         ACMP: 1           uint32_t         GPIO1: 1           uint32_t         I2C1: 1           uint32_t         I2C2: 1           uint32_t         ADC: 1           uint32_t         ADC: 1           uint32_t         MTB: 1           uint32_t         GPIO_INT: 1           uint32_t         GPIO_INT: 1           uint32_t         DAC0: 1           uint32_t         DMA: 1           uint32_t         UART3: 1	uint32_t	FLASH: 1
uint32_t SWM: 1  uint32_t SCT: 1  uint32_t WKT: 1  uint32_t MRT: 1  uint32_t SPI0: 1  uint32_t SPI1: 1  uint32_t CRC: 1  uint32_t UART0: 1  uint32_t UART1: 1  uint32_t UART2: 1  uint32_t WWDT: 1  uint32_t WWDT: 1  uint32_t IOCON: 1  uint32_t ACMP: 1  uint32_t I2C1: 1  uint32_t I2C1: 1  uint32_t I2C2: 1  uint32_t I2C3: 1	uint32_t	I2C0: 1
uint32_t SCT: 1  uint32_t WKT: 1  uint32_t MRT: 1  uint32_t SPI0: 1  uint32_t SPI1: 1  uint32_t CRC: 1  uint32_t UART0: 1  uint32_t UART1: 1  uint32_t UART2: 1  uint32_t UART3: 1  uint32_t UART3: 1  uint32_t UART3: 1	uint32_t	GPIO0: 1
uint32_t WKT: 1  uint32_t MRT: 1  uint32_t SPI0: 1  uint32_t SPI1: 1  uint32_t CRC: 1  uint32_t UART0: 1  uint32_t UART1: 1  uint32_t UART2: 1  uint32_t WWDT: 1  uint32_t WWDT: 1  uint32_t IOCON: 1  uint32_t ACMP: 1  uint32_t I2C1: 1  uint32_t I2C2: 1  uint32_t I2C3: 1  uint32_t I2C3: 1  uint32_t ADC: 1  uint32_t ADC: 1  uint32_t CTIMER0: 1  uint32_t MTB: 1  uint32_t GPIO_INT: 1  uint32_t GPIO_INT: 1  uint32_t GPIO_INT: 1  uint32_t DAC0: 1  uint32_t DAC0: 1  uint32_t DAC0: 1  uint32_t DAC1: 1	uint32_t	SWM: 1
uint32_t         MRT: 1           uint32_t         SPI0: 1           uint32_t         SPI1: 1           uint32_t         CRC: 1           uint32_t         UART0: 1           uint32_t         UART1: 1           uint32_t         UART2: 1           uint32_t         WWDT: 1           uint32_t         IOCON: 1           uint32_t         GPIO1: 1           uint32_t         I2C1: 1           uint32_t         I2C2: 1           uint32_t         I2C3: 1           uint32_t         ADC: 1           uint32_t         CTIMER0: 1           uint32_t         MTB: 1           uint32_t         GPIO_INT: 1           uint32_t         GPIO_INT: 1           uint32_t         DMA: 1           uint32_t         UART3: 1	uint32_t	SCT: 1
uint32_t         SPI0: 1           uint32_t         SPI1: 1           uint32_t         CRC: 1           uint32_t         UART0: 1           uint32_t         UART1: 1           uint32_t         UART2: 1           uint32_t         WWDT: 1           uint32_t         IOCON: 1           uint32_t         ACMP: 1           uint32_t         I2C1: 1           uint32_t         I2C2: 1           uint32_t         I2C3: 1           uint32_t         ADC: 1           uint32_t         CTIMER0: 1           uint32_t         MTB: 1           uint32_t         GPIO_INT: 1           uint32_t         GPIO_INT: 1           uint32_t         DMA: 1           uint32_t         UART3: 1	uint32_t	WKT: 1
uint32_t SPI1: 1  uint32_t CRC: 1  uint32_t UART0: 1  uint32_t UART1: 1  uint32_t UART2: 1  uint32_t WWDT: 1  uint32_t IOCON: 1  uint32_t ACMP: 1  uint32_t I2C1: 1  uint32_t I2C2: 1  uint32_t I2C3: 1  uint32_t	uint32_t	MRT: 1
uint32_t CRC: 1  uint32_t UART0: 1  uint32_t UART1: 1  uint32_t UART2: 1  uint32_t WWDT: 1  uint32_t IOCON: 1  uint32_t ACMP: 1  uint32_t I2C1: 1  uint32_t I2C2: 1  uint32_t I2C3: 1  uint32_t I2C3: 1  uint32_t ADC: 1  uint32_t	uint32_t	SPI0: 1
uint32_t UART0: 1  uint32_t UART1: 1  uint32_t UART2: 1  uint32_t WWDT: 1  uint32_t IOCON: 1  uint32_t ACMP: 1  uint32_t I2C1: 1  uint32_t I2C2: 1  uint32_t I2C3: 1  uint32_t ADC: 1  uint32_t A	uint32_t	SPI1: 1
uint32_t UART1: 1  uint32_t UART2: 1  uint32_t WWDT: 1  uint32_t IOCON: 1  uint32_t ACMP: 1  uint32_t I2C1: 1  uint32_t I2C2: 1  uint32_t I2C3: 1  uint32_t I2C3: 1  uint32_t ADC: 1  uint32_t ADC: 1  uint32_t GPIO_INT: 1  uint32_t GPIO_INT: 1  uint32_t DAC: 1  uint32_t GPIO_INT: 1  uint32_t DMA: 1  uint32_t UART3: 1	uint32_t	CRC: 1
uint32_t UART2: 1  uint32_t WWDT: 1  uint32_t IOCON: 1  uint32_t ACMP: 1  uint32_t I2C1: 1  uint32_t I2C2: 1  uint32_t I2C3: 1  uint32_t ADC: 1	uint32_t	UART0: 1
uint32_t WWDT: 1  uint32_t IOCON: 1  uint32_t ACMP: 1  uint32_t GPIO1: 1  uint32_t I2C1: 1  uint32_t I2C2: 1  uint32_t I2C3: 1  uint32_t ADC: 1  uint32_t ADC: 1  uint32_t GTIMER0: 1  uint32_t MTB: 1  uint32_t GPIO_INT: 1  uint32_t GPIO_INT: 1  uint32_t UART3: 1	uint32_t	UART1: 1
uint32_t IOCON: 1  uint32_t ACMP: 1  uint32_t GPIO1: 1  uint32_t I2C1: 1  uint32_t I2C2: 1  uint32_t I2C3: 1  uint32_t ADC: 1  uint32_t ADC: 1  uint32_t CTIMER0: 1  uint32_t MTB: 1  uint32_t GPIO_INT: 1  uint32_t DMA: 1  uint32_t UART3: 1	uint32_t	UART2: 1
uint32_t ACMP: 1  uint32_t GPIO1: 1  uint32_t I2C1: 1  uint32_t I2C2: 1  uint32_t I2C3: 1  uint32_t ADC: 1  uint32_t ADC: 1  uint32_t CTIMER0: 1  uint32_t MTB: 1  uint32_t DAC0: 1  uint32_t GPIO_INT: 1  uint32_t UART3: 1	uint32_t	WWDT: 1
uint32_t GPIO1: 1  uint32_t I2C1: 1  uint32_t I2C2: 1  uint32_t I2C3: 1  uint32_t ADC: 1  uint32_t CTIMER0: 1  uint32_t MTB: 1  uint32_t DAC0: 1  uint32_t GPIO_INT: 1  uint32_t UART3: 1	uint32_t	IOCON: 1
uint32_t I2C1: 1  uint32_t I2C2: 1  uint32_t I2C3: 1  uint32_t ADC: 1  uint32_t CTIMER0: 1  uint32_t MTB: 1  uint32_t DAC0: 1  uint32_t GPIO_INT: 1  uint32_t UART3: 1	uint32_t	ACMP: 1
uint32_t I2C2: 1  uint32_t I2C3: 1  uint32_t ADC: 1  uint32_t CTIMER0: 1  uint32_t MTB: 1  uint32_t DAC0: 1  uint32_t GPIO_INT: 1  uint32_t DMA: 1  uint32_t UART3: 1	uint32_t	GPIO1: 1
uint32_t         I2C3: 1           uint32_t         ADC: 1           uint32_t         CTIMER0: 1           uint32_t         MTB: 1           uint32_t         DAC0: 1           uint32_t         GPIO_INT: 1           uint32_t         DMA: 1           uint32_t         UART3: 1	uint32_t	I2C1: 1
uint32_t ADC: 1  uint32_t CTIMER0: 1  uint32_t MTB: 1  uint32_t DAC0: 1  uint32_t GPIO_INT: 1  uint32_t DMA: 1  uint32_t UART3: 1	uint32_t	I2C2: 1
uint32_t CTIMER0: 1  uint32_t MTB: 1  uint32_t DAC0: 1  uint32_t GPIO_INT: 1  uint32_t DMA: 1  uint32_t UART3: 1		
uint32_t MTB: 1 uint32_t DAC0: 1 uint32_t GPIO_INT: 1 uint32_t DMA: 1 uint32_t UART3: 1	uint32_t	ADC: 1
uint32_t DAC0: 1 uint32_t GPIO_INT: 1 uint32_t DMA: 1 uint32_t UART3: 1	uint32_t	CTIMER0: 1
uint32_t GPIO_INT: 1 uint32_t DMA: 1 uint32_t UART3: 1	uint32_t	MTB: 1
uint32_t DMA: 1 uint32_t UART3: 1	uint32_t	
uint32_t UART3: 1	uint32_t	GPIO_INT: 1
	uint32_t	DMA: 1
uint32_t UART4: 1	uint32_t	UART3: 1
L L	uint32_t	UART4: 1

## 7.37.2.24. struct SYSCON\_SYSAHBCLKCTRL1\_reg\_t

uint32_t	CAPT: 1	

uint32_t	DAC1: 1	
uint32_t	pad0: 30	

# 7.37.2.25. struct SYSCON\_PRESETCTRL0\_reg\_t

### Campos de datos

uint32_tpad0: 4 uint32_t FLASH_RS1	
uint32_t   FLASH_RS1	Γ_N: 1
uint32_t I2C0_RST_N	N: 1
uint32_t GPIO0_RST	_N: 1
uint32_t SWM_RST_	N: 1
uint32_t SCT_RST_N	N: 1
uint32_t WKT_RST_I	N: 1
uint32_t MRT_RST_N	
uint32_t SPI0_RST_1	N: 1
uint32_t SPI1_RST_1	N: 1
uint32_t CRC_RST_1	N: 1
uint32_t UART0_RS1	Γ_N: 1
uint32_t UART1_RST	Γ_N: 1
uint32_t UART2_RS1	Γ_N: 1
uint32_t  pad1: 1	
uint32_t IOCON_RS1	Γ_N: 1
uint32_t ACMP_RST	_N: 1
uint32_t GPIO1_RST	_N: 1
uint32_t I2C1_RST_N	N: 1
uint32_t   I2C2_RST_N	N: 1
uint32_t I2C3_RST_N	N: 1
uint32_t ADC_RST_N	N: 1
uint32_t CTIMER0_R	RST_N: 1
uint32_tpad2: 1	
uint32_t DAC0_RST_	N: 1
uint32_t GPIOINT_R	_
uint32_t DMA_RST_I	N: 1
uint32_t UART3_RS1	_
uint32_t UART4_RS1	Γ_N: 1

### 7.37.2.26. struct SYSCON\_PRESETCTRL1\_reg\_t

uint32_t	CAPT_RST_N: 1	
uint32_t	DAC1_RST_N: 1	
uint32_t	pad0: 1	
uint32_t	FRG0_RST_N: 1	
uint32_t	FRG1_RST_N: 1	
uint32_t	pad1: 27	

### 7.37.2.27. struct SYSCON\_PERCLKSEL\_reg\_t

### Campos de datos

uint32_t	SEL: 3	
uint32_t	pad0: 29	

### $7.37.2.28. \quad struct \ SYSCON\_FRGDIV\_reg\_t$

### Campos de datos

uint32_t	DIV: 8	
uint32_t	pad0: 24	

### 7.37.2.29. struct SYSCON\_FRGMULT\_reg\_t

### Campos de datos

uint32_t	MULT: 8	
uint32_t	pad0: 24	

### 7.37.2.30. struct SYSCON\_FRGCLKSEL\_reg\_t

### Campos de datos

uint32_t	SEL: 2	
uint32_t	pad0: 30	

### 7.37.2.31. struct SYSCON\_CLKOUTSEL\_reg\_t

## Campos de datos

uint32_t	SEL: 3	
uint32_t	pad0: 29	

### 7.37.2.32. struct SYSCON\_CLKOUTDIV\_reg\_t

### Campos de datos

uint32_t	DIV: 8	
uint32_t	pad0: 24	

## 7.37.2.33. struct SYSCON\_EXTTRACECMD\_reg\_t

uint32_t	START: 1	
uint32_t	STOP: 1	
uint32_t	pad0: 30	

7.37.2.34. struct SYSCON\_PIOPORCAP\_reg\_t

### Campos de datos

7.37.2.35. struct SYSCON\_IOCONCLKDIV\_reg\_t

### Campos de datos

uint32_t	DIV: 8	
uint32_t	pad0: 24	

7.37.2.36. struct SYSCON\_BODCTRL\_reg\_t

### Campos de datos

uint32_t	BODRSTLEV: 2	
uint32_t	BODINTVAL: 2	
uint32_t	BODRSTENA: 1	
uint32_t	pad0: 27	

 $7.37.2.37. \quad struct \ SYSCON\_SYSTCKCAL\_reg\_t$ 

### Campos de datos

uint32_t	CAL: 26	
uint32_t	pad0: 6	

7.37.2.38. struct SYSCON\_IRQLATENCY\_reg\_t

### Campos de datos

uint32_t	LATENCY: 8	
uint32 t	pad0 : 24	

7.37.2.39. struct SYSCON\_NMISRC\_reg\_t

uint32_t	IRQN: 5	
uint32_t	pad0: 26	
uint32_t	NMIEN: 1	

### 7.37.2.40. struct SYSCON\_PINTSEL\_reg\_t

### Campos de datos

uint32_t	INTPIN: 6	
uint32_t	pad0: 26	

# 7.37.2.41. struct SYSCON\_STARTERP0\_reg\_t

### Campos de datos

uint32_t	PINT0: 1	
uint32_t	PINT1: 1	
uint32_t	PINT2: 1	
uint32_t	PINT3: 1	
uint32_t	PINT4: 1	
uint32_t	PINT5: 1	
uint32_t	PINT6: 1	
uint32_t	PINT7: 1	
uint32_t	pad0: 24	
		•

### 7.37.2.42. struct SYSCON\_STARTERP1\_reg\_t

uint32_t	SPI0: 1	
uint32_t	SPI1: 1	
uint32_t	pad0: 1	
uint32_t	USART0: 1	
uint32_t	USART1: 1	
uint32_t	USART2: 1	
uint32_t	pad1: 1	
uint32_t	I2C1: 1	
uint32_t	I2C0: 1	
uint32_t	pad2: 2	
uint32_t	CAP_TOUCH: 1	
uint32_t	WWDT: 1	
uint32_t	BOD: 1	
uint32_t	pad3: 1	
uint32_t	WKT: 1	
uint32_t	pad4: 5	
uint32_t	I2C2: 1	

uint32_t	I2C3: 1	
uint32_t	pad5: 7	
uint32_t	USART3: 1	
uint32_t	USART4: 1	

### 7.37.2.43. struct SYSCON\_PDSLEEPCFG\_reg\_t

### Campos de datos

uint32_t	pad0: 3	
uint32_t	BOD_PD: 1	
uint32_t	pad1: 2	
uint32_t	WDTOSC_PD: 1	
uint32_t	pad2: 25	

### 7.37.2.44. struct SYSCON\_PDAWAKECFG\_reg\_t

### Campos de datos

uint32_t         FRO_OUT_PD: 1           uint32_t         FRO_PD: 1           uint32_t         FLASH_PD: 1           uint32_t         BOD_PD: 1           uint32_t         ADC_PD: 1           uint32_t         SYSOSC_PD: 1           uint32_t         WDTOSC_PD: 1           uint32_t         SYSPLL_PD: 1           uint32_t         _pad0: 2           uint32_t         VREF2_PD: 1           uint32_t         _pad1: 2           uint32_t         DAC0: 1           uint32_t         DAC1: 1           uint32_t         ACMP: 1           uint32_t         _pad2: 16			
uint32_t         FLASH_PD: 1           uint32_t         BOD_PD: 1           uint32_t         ADC_PD: 1           uint32_t         SYSOSC_PD: 1           uint32_t         WDTOSC_PD: 1           uint32_t         SYSPLL_PD: 1           uint32_t         _pad0: 2           uint32_t         VREF2_PD: 1           uint32_t         _pad1: 2           uint32_t         DAC0: 1           uint32_t         DAC1: 1           uint32_t         ACMP: 1	uint32_t	FRO_OUT_PD: 1	
uint32_t         BOD_PD: 1           uint32_t         ADC_PD: 1           uint32_t         SYSOSC_PD: 1           uint32_t         WDTOSC_PD: 1           uint32_t         SYSPLL_PD: 1           uint32_t         _pad0: 2           uint32_t         VREF2_PD: 1           uint32_t         _pad1: 2           uint32_t         DAC0: 1           uint32_t         ACMP: 1	uint32_t	FRO_PD: 1	
uint32_t         ADC_PD: 1           uint32_t         SYSOSC_PD: 1           uint32_t         WDTOSC_PD: 1           uint32_t         SYSPLL_PD: 1           uint32_t         _pad0: 2           uint32_t         VREF2_PD: 1           uint32_t         _pad1: 2           uint32_t         DAC0: 1           uint32_t         DAC1: 1           uint32_t         ACMP: 1	uint32_t	FLASH_PD: 1	
uint32_t SYSOSC_PD: 1  uint32_t WDTOSC_PD: 1  uint32_t SYSPLL_PD: 1  uint32_tpad0: 2  uint32_t VREF2_PD: 1  uint32_tpad1: 2  uint32_t DAC0: 1  uint32_t DAC1: 1  uint32_t ACMP: 1	uint32_t	BOD_PD: 1	
uint32_t WDTOSC_PD: 1  uint32_t SYSPLL_PD: 1  uint32_tpad0: 2  uint32_t VREF2_PD: 1  uint32_tpad1: 2  uint32_t DAC0: 1  uint32_t DAC1: 1  uint32_t ACMP: 1	uint32_t	ADC_PD: 1	
uint32_t         SYSPLL_PD: 1           uint32_t         _pad0: 2           uint32_t         VREF2_PD: 1           uint32_t         _pad1: 2           uint32_t         DAC0: 1           uint32_t         DAC1: 1           uint32_t         ACMP: 1	uint32_t	SYSOSC_PD: 1	
uint32_t         _pad0: 2           uint32_t         VREF2_PD: 1           uint32_t         _pad1: 2           uint32_t         DAC0: 1           uint32_t         DAC1: 1           uint32_t         ACMP: 1	uint32_t	WDTOSC_PD: 1	
uint32_t VREF2_PD: 1 uint32_tpad1: 2 uint32_t DAC0: 1 uint32_t DAC1: 1 uint32_t ACMP: 1	uint32_t	SYSPLL_PD: 1	
uint32_t         _pad1: 2           uint32_t         DAC0: 1           uint32_t         DAC1: 1           uint32_t         ACMP: 1	uint32_t	pad0: 2	
uint32_t DAC0: 1 uint32_t DAC1: 1 uint32_t ACMP: 1	uint32_t	VREF2_PD: 1	
uint32_t DAC1: 1 uint32_t ACMP: 1	uint32_t	pad1: 2	
uint32_t ACMP: 1	uint32_t	DAC0: 1	
	uint32_t	DAC1: 1	
uint32_tpad2: 16	uint32_t	ACMP: 1	
	uint32_t	pad2: 16	

### 7.37.2.45. struct SYSCON\_PDRUNCFG\_reg\_t

FROOUT_PD: 1	
FRO_PD: 1	
FLASH_PD: 1	
BOD_PD: 1	
ADC_PD: 1	
SYSOSC_PD: 1	
WDTOSC_PD: 1	
	FRO_PD: 1 FLASH_PD: 1 BOD_PD: 1 ADC_PD: 1 SYSOSC_PD: 1


uint32_t	SYSPLL_PD: 1	
uint32_t	pad0: 5	
uint32_t	DAC0: 1	
uint32_t	DAC1: 1	
uint32_t	ACMP: 1	
uint32_t	pad1: 16	

7.37.2.46. struct SYSCON\_DEVICE\_ID\_reg\_t

|--|

7.37.2.47. struct SYSCON\_per\_t

Diagrama de colaboración para SYSCON\_per\_t:



SYSCON_SYSMEMREMAP_reg_t	SYSMEMREMAP	
const SYSCON_RESERVED_reg_t	RESERVED_1	
SYSCON_SYSPLLCTRL_reg_t	SYSPLLCTRL	

const SYSCON SYSPLLSTAT reg t	SYSPLLSTAT
const SYSCON_RESERVED_reg_t	RESERVED 2
const SYSCON_RESERVED_reg_t	RESERVED 3
const SYSCON RESERVED reg t	RESERVED 4
const SYSCON RESERVED reg t	RESERVED 5
SYSCON SYSOSCCTRL reg t	SYSOSCCTRL
SYSCON_WDTOSCCTRL_reg_t	WDTOSCCTRL
SYSCON_FROOSCCTRL_reg_t	FROOSCCTRL
const SYSCON_RESERVED_reg_t	RESERVED_6
SYSCON_FRODIRECTCLKUEN_reg_t	FRODIRECTCLKUEN
const SYSCON_RESERVED_reg_t	RESERVED_7
SYSCON_SYSRSTSTAT_reg_t	SYSRSTSTAT
const SYSCON_RESERVED_reg_t	RESERVED_8
SYSCON_SYSPLLCLKSEL_reg_t	SYSPLLCLKSEL
SYSCON_SYSPLLCLKUEN_reg_t	SYSPLLCLKUEN
SYSCON_MAINCLKPLLSEL_reg_t	MAINCLKPLLSEL
SYSCON_MAINCLKPLLUEN_reg_t	MAINCLKPLLUEN
SYSCON_MAINCLKSEL_reg_t	MAINCLKSEL
SYSCON_MAINCLKUEN_reg_t	MAINCLKUEN
SYSCON_SYSAHBCLKDIV_reg_t	SYSAHBCLKDIV
const SYSCON_RESERVED_reg_t	RESERVED_9
SYSCON_CAPTCLKSEL_reg_t	CAPTCLKSEL
SYSCON_ADCCLKSEL_reg_t	ADCCLKSEL
SYSCON_ADCCLKDIV_reg_t	ADCCLKDIV
SYSCON_SCTCLKSEL_reg_t	SCTCLKSEL
SYSCON_SCTCLKDIV_reg_t	SCTCLKDIV
SYSCON_EXTCLKSEL_reg_t	EXTCLKSEL
const SYSCON_RESERVED_reg_t	RESERVED_10
const SYSCON_RESERVED_reg_t	RESERVED_11
SYSCON_SYSAHBCLKCTRL0_reg_t	SYSAHBCLKCTRL0
SYSCON_SYSAHBCLKCTRL1_reg_t	SYSAHBCLKCTRL1
SYSCON_PRESETCTRL0_reg_t	PRESETCTRL0
SYSCON_PRESETCTRL1_reg_t	PRESETCTRL1
SYSCON_PERCLKSEL_reg_t	PERCLKSEL[11]
const SYSCON_RESERVED_reg_t	RESERVED_12
const SYSCON_RESERVED_reg_t	RESERVED_13
const SYSCON_RESERVED_reg_t	RESERVED_14
const SYSCON_RESERVED_reg_t	RESERVED_15
const SYSCON_RESERVED_reg_t	RESERVED_16
SYSCON_FRGDIV_reg_t	FRG0DIV
SYSCON_FRGMULT_reg_t	FRG0MUL
SYSCON_FRGCLKSEL_reg_t	FRG0CLKSEL
const SYSCON_RESERVED_reg_t	RESERVED_17
SYSCON_FRGDIV_reg_t	FRG1DIV
SYSCON_FRGMULT_reg_t	FRG1MUL
SYSCON_FRGCLKSEL_reg_t	FRG1CLKSEL

const SYSCON_RESERVED_reg_t	RESERVED_18
SYSCON_CLKOUTSEL_reg_t	CLKOUTSEL
SYSCON_CLKOUTDIV_reg_t	CLKOUTDIV
const SYSCON_RESERVED_reg_t	RESERVED_19
SYSCON_EXTTRACECMD_reg_t	EXTTRACECMD
const SYSCON_PIOPORCAP_reg_t	PIOPORCAP[2]
const SYSCON_RESERVED_reg_t	RESERVED_20[0x2C/4]
SYSCON_IOCONCLKDIV_reg_t	IOCONCLKDIV6
SYSCON_IOCONCLKDIV_reg_t	IOCONCLKDIV5
SYSCON_IOCONCLKDIV_reg_t	IOCONCLKDIV4
SYSCON_IOCONCLKDIV_reg_t	IOCONCLKDIV3
SYSCON_IOCONCLKDIV_reg_t	IOCONCLKDIV2
SYSCON_IOCONCLKDIV_reg_t	IOCONCLKDIV1
SYSCON_IOCONCLKDIV_reg_t	IOCONCLKDIV0
SYSCON_BODCTRL_reg_t	BODCTRL
SYSCON_SYSTCKCAL_reg_t	SYSTCKCAL
const SYSCON_RESERVED_reg_t	RESERVED_21[0x18/4]
SYSCON_IRQLATENCY_reg_t	IRQLATENCY
SYSCON_NMISRC_reg_t	NMISRC
SYSCON_PINTSEL_reg_t	PINTSEL[8]
const SYSCON_RESERVED_reg_t	RESERVED_22[0x6C/4]
SYSCON_STARTERP0_reg_t	STARTERP0
const SYSCON_RESERVED_reg_t	RESERVED_23[0x0C/4]
SYSCON_STARTERP1_reg_t	STARTERP1
const SYSCON_RESERVED_reg_t	RESERVED_24[0x18/4]
SYSCON_PDSLEEPCFG_reg_t	PDSLEEPCFG
SYSCON_PDAWAKECFG_reg_t	PDAWAKECFG
SYSCON_PDRUNCFG_reg_t	PDRUNCFG
const SYSCON_RESERVED_reg_t	RESERVED_25[0x1BC/4]
const SYSCON_DEVICE_ID_reg_t	DEVICE_ID

# 7.38. Referencia del Archivo includes/hri/HRI\_SYSTICK.h

Definiciones a nivel de registros del modulo SYSTICK (LPC845)

#include <stdint.h>

Dependencia gráfica adjunta para HRI\_SYSTICK.h:





Gráfico de los archivos que directa o indirectamente incluyen a este archivo:



#### Estructuras de datos

- struct SYSTICK\_RESERVED\_reg\_t
- struct SYSTICK\_CSR\_reg\_t
- struct SYSTICK\_RVR\_reg\_t
- struct SYSTICK\_CVR\_reg\_t
- struct SYSTICK\_CALIB\_reg\_t
- struct SYSTICK\_reg\_t

### defines

#define SYSTICK\_BASE 0xE000E000

Base del periferico SYSTICK.

# 7.38.1. Descripción detallada

Definiciones a nivel de registros del modulo SYSTICK (LPC845)

Autor

Augusto Santini

Fecha

6/2019

Versión

1.0

#### 7.38.2. Documentación de las estructuras de datos

7.38.2.1. struct SYSTICK\_RESERVED\_reg\_t

Campos de datos

uint32_t	RESERVED
----------	----------

7.38.2.2. struct SYSTICK\_CSR\_reg\_t

#### Campos de datos

uint32_t	ENABLE: 1	
uint32_t	TICKINT: 1	
uint32_t	CLKSOURCE: 1	
uint32_t	pad0: 13	
uint32_t	COUNTFLAG: 1	
uint32_t	pad1: 15	

7.38.2.3. struct SYSTICK\_RVR\_reg\_t

### Campos de datos

uint32_t	RELOAD: 23	
uint32_t	pad0: 9	

7.38.2.4. struct SYSTICK\_CVR\_reg\_t

uint32_t	CURRENT: 23	
uint32_t	pad0: 9	


7.38.2.5. struct SYSTICK\_CALIB\_reg\_t

### Campos de datos

uint32_t	TENMS: 23	
uint32_t	pad0: 7	
uint32_t	SKEW: 1	
uint32_t	NOREF: 1	

7.38.2.6. struct SYSTICK\_reg\_t

Diagrama de colaboración para SYSTICK\_reg\_t:



#### Campos de datos

const SYSTICK_RESERVED_reg_t	RESERVED[4]	
SYSTICK_CSR_reg_t	CSR	
SYSTICK_RVR_reg_t	RVR	
SYSTICK_CVR_reg_t	CVR	
SYSTICK_CALIB_reg_t	CALIB	

# 7.39. Referencia del Archivo includes/hri/HRI\_UART.h

Definiciones a nivel de registros del modulo UART (LPC845)

#include <stdint.h>

Dependencia gráfica adjunta para HRI\_UART.h:





Gráfico de los archivos que directa o indirectamente incluyen a este archivo:



#### Estructuras de datos

- struct UART\_CFG\_reg\_t
- struct UART\_CTL\_reg\_t
- struct UART\_STAT\_reg\_t
- struct UART\_INTENSET\_reg\_t
- struct UART\_INTENCLR\_reg\_t
- struct UART RXDAT reg t
- struct UART\_RXDATSTAT\_reg\_t
- struct UART\_TXDAT\_reg\_t
- struct UART\_BRG\_reg\_t
- struct UART\_INTSTAT\_reg\_t
- struct UART\_OSR\_reg\_t
- struct UART\_ADDR\_reg\_t
- struct UART\_per\_t

### defines

- #define **UARTO\_BASE** 0x40064000
- #define UART1\_BASE 0x40068000
- #define **UART2 BASE** 0x4006C000
- #define **UART3\_BASE** 0x40070000
- #define UART4\_BASE 0x40074000

### 7.39.1. Descripción detallada

Definiciones a nivel de registros del modulo UART (LPC845)

Autor

Augusto Santini

Fecha

6/2019

Versión

1.0

### 7.39.2. Documentación de las estructuras de datos

7.39.2.1. struct UART\_CFG\_reg\_t

uint32_t	ENABLE: 1
uint32_t	pad0: 1
uint32_t	DATALEN: 2
uint32_t	PARITYSEL: 2
uint32_t	STOPLEN: 1
uint32_t	pad1: 2
uint32_t	CTSEN: 1
uint32_t	pad2: 1
uint32_t	SYNCEN: 1
uint32_t	CLKPOL: 1
uint32_t	pad3: 1
uint32_t	SYNCMST: 1
uint32_t	LOOP:1
uint32_t	pad4: 2
uint32_t	OETA: 1
uint32_t	AUTOADDR: 1
uint32_t	OESEL: 1
uint32_t	OEPOL: 1
uint32_t	RXPOL: 1
uint32_t	TXPOL: 1
uint32_t	pad5: 8

# 7.39.2.2. struct UART\_CTL\_reg\_t

### Campos de datos

pad0: 1	
TXBRKEN: 1	
ADDRDET: 1	
pad1: 3	
TXDIS: 1	
pad2: 1	
CC: 1	
CLRCONRX: 1	
pad3: 6	
AUTOBAUD: 1	
pad4: 15	
	TXBRKEN: 1 ADDRDET: 1pad1: 3 TXDIS: 1pad2: 1 CC: 1 CLRCONRX: 1pad3: 6 AUTOBAUD: 1

### 7.39.2.3. struct UART\_STAT\_reg\_t

### Campos de datos

uint32_t	RXRDY: 1	
uint32_t	RXIDLE: 1	
uint32_t	TXRDY: 1	
uint32_t	TXIDLE: 1	
uint32_t	CTS: 1	
uint32_t	DELTACTS: 1	
uint32_t	TXDISSTAT: 1	
uint32_t	pad0: 1	
uint32_t	OVERRUNINT: 1	
uint32_t	pad1: 1	
uint32_t	RXBRK: 1	
uint32_t	DELTARXBRK: 1	
uint32_t	START: 1	
uint32_t	FRAMERRINT: 1	
uint32_t	PARITYERRINT: 1	
uint32_t	RXNOISEINT: 1	
uint32_t	ABERR: 1	
uint32_t	pad2: 14	

### 7.39.2.4. struct UART\_INTENSET\_reg\_t

uint32_t	RXRDYEN: 1	
uint32_t	pad0: 1	
uint32_t	TXRDYEN: 1	
uint32_t	TXIDLEEN: 1	
uint32_t	pad1: 1	
uint32_t	DELTACTSEN: 1	

uint32_t	TXDISEN: 1	
uint32_t	pad2: 1	
uint32_t	OVERRUNEN: 1	
uint32_t	pad3: 2	
uint32_t	DELTARXBRKEN: 1	
uint32_t	STARTEN: 1	
uint32_t	FRAMERREN: 1	
uint32_t	PARITYERREN: 1	
uint32_t	RXNOISEEN: 1	
uint32_t	ABERREN: 1	
uint32_t	pad4: 14	

# 7.39.2.5. struct UART\_INTENCLR\_reg\_t

### Campos de datos

uint32_t	RXRDYCLR: 1	
uint32_t	pad0: 1	
uint32_t	TXRDYCLR: 1	
uint32_t	TXIDLECLR: 1	
uint32_t	pad1: 1	
uint32_t	DELTACTSCLR: 1	
uint32_t	TXDISCLR: 1	
uint32_t	pad2: 1	
uint32_t	OVERRUNCLR: 1	
uint32_t	pad3: 2	
uint32_t	DELTARXBRKCLR: 1	
uint32_t	STARTCLR: 1	
uint32_t	FRAMERRCLR: 1	
uint32_t	PARITYERRCLR: 1	
uint32_t	RXNOISECLR: 1	
uint32_t	ABERRCLR: 1	
uint32_t	pad4: 14	

# 7.39.2.6. struct UART\_RXDAT\_reg\_t

### Campos de datos

uint32_t	RXDAT: 9	
uint32_t	pad0: 23	

# 7.39.2.7. struct UART\_RXDATSTAT\_reg\_t

uint32_t	RXDAT: 9	

uint32_t	pad0: 3	
uint32_t	FRAMERR: 1	
uint32_t	PARITYERR: 1	
uint32_t	RXNOISE: 1	
uint32_t	pad1: 17	

7.39.2.8. struct UART\_TXDAT\_reg\_t

### Campos de datos

uint32_t	TXDAT: 9	
uint32_t	pad0: 23	

7.39.2.9. struct UART\_BRG\_reg\_t

### Campos de datos

uint32_t	BRGVAL: 16	
uint32_t	pad0: 16	

7.39.2.10. struct UART\_INTSTAT\_reg\_t

### Campos de datos

RXRDY: 1	
pad0: 1	
TXRDY: 1	
TXIDLE: 1	
pad1: 1	
DELTACTS: 1	
TXDISINT: 1	
pad2: 1	
OVERRUNINT: 1	
pad3: 2	
DELTARXBRK: 1	
START: 1	
FRAMERRINT: 1	
PARITYERRINT: 1	
RXNOISEINT: 1	
ABERR: 1	
pad4: 15	
	pad0: 1 TXRDY: 1 TXRDY: 1 TXIDLE: 1pad1: 1 DELTACTS: 1 TXDISINT: 1pad2: 1 OVERRUNINT: 1pad3: 2 DELTARXBRK: 1 START: 1 FRAMERRINT: 1 PARITYERRINT: 1 RXNOISEINT: 1 ABERR: 1

7.39.2.11. struct UART\_OSR\_reg\_t

uint32_t	OSRVAL: 4	
uint32_t	pad0: 28	


7.39.2.12. struct UART\_ADDR\_reg\_t

### Campos de datos

uint32_t	ADDRESS: 8	
uint32_t	pad0: 24	

7.39.2.13. struct UART\_per\_t

Diagrama de colaboración para UART\_per\_t:



UART_CFG_reg_t	CFG	
UART_CTL_reg_t	CTL	
UART_STAT_reg_t	STAT	
UART_INTENSET_reg_t	INTENSET	
UART_INTENCLR_reg_t	INTENCLR	
const UART_RXDAT_reg_t	RXDAT	
const UART_RXDATSTAT_reg_t	RXDATSTAT	
UART_TXDAT_reg_t	TXDAT	
UART_BRG_reg_t	BRG	
const UART_INTSTAT_reg_t	INTSTAT	
UART_OSR_reg_t	OSR	
UART_ADDR_reg_t	ADDR	

# 7.40. Referencia del Archivo includes/hri/HRI\_WKT.h

Definiciones a nivel de registros del periferico WKT (LPC845)

#include <stdint.h>

Dependencia gráfica adjunta para HRI\_WKT.h:





Gráfico de los archivos que directa o indirectamente incluyen a este archivo:



#### Estructuras de datos

- struct WKT\_CTRL\_reg\_t
- struct WKT\_COUNT\_reg\_t
- struct WKT\_per\_t

#### defines

#define WKT\_BASE 0x40008000

### 7.40.1. Descripción detallada

Definiciones a nivel de registros del periferico WKT (LPC845)

**Autor** 

Augusto Santini

Fecha

3/2020

Versión

1.0

#### 7.40.2. Documentación de las estructuras de datos

7.40.2.1. struct WKT\_CTRL\_reg\_t

uint32_t	CLKSEL: 1	
uint32_t	ALARMFLAG: 1	
uint32_t	CLEARCTR: 1	
uint32_t	SEL_EXTCLK: 1	
uint32_t	pad0: 28	


7.40.2.2. struct WKT\_COUNT\_reg\_t

#### Campos de datos

uint32_t
----------

7.40.2.3. struct WKT\_per\_t

Diagrama de colaboración para WKT\_per\_t:



### Campos de datos

WKT_CTRL_reg_t	CTRL	
const uint32_t	RESERVED[2]	
WKT_COUNT_reg_t	COUNT	


# 7.41. Referencia del Archivo source/hal/HAL\_ADC.c

Funciones a nivel de aplicacion del periferico ADC (LPC845)

```
#include <stddef.h>
#include <HAL_ADC.h>
#include <HAL_SYSCON.h>
#include <HPL_ADC.h>
```

#include <HPL\_SYSCON.h>
#include <HPL\_SWM.h>
#include <HPL\_NVIC.h>

Dependencia gráfica adjunta para HAL\_ADC.c:



#### defines

- #define ADC\_MAX\_FREQ\_SYNC ((uint32\_t) 1.2e6)
- #define ADC\_MAX\_FREQ\_ASYNC ((uint32\_t) 0.6e6)
- #define ADC CYCLE DELAY (25)
- #define ADC CHANNEL AMOUNT (12)

#### **Funciones**

static void dummy irg callback (void)

Funcion dummy para usar como default para las interrupciones.

 void hal\_adc\_init\_async\_mode (uint32\_t sample\_freq, uint8\_t div, hal\_adc\_clock\_source\_en clock\_source, hal adc low power mode en low power)

Inicializar el ADC en modo asincrónico.

void hal\_adc\_init\_sync\_mode (uint32\_t sample\_freq, hal\_adc\_low\_power\_mode\_en low\_power)

Inicializar el ADC en modo sincrónico.

void hal\_adc\_deinit (void)

De-inicialización del ADC.

■ void hal\_adc\_config\_sequence (hal\_adc\_sequence\_sel\_en sequence, const hal\_adc\_sequence\_config\_ t \*config)

Configurar una secuencia de conversión.

void hal\_adc\_enable\_sequence (hal\_adc\_sequence\_sel\_en sequence)

Habilitar una secuencia.

void hal\_adc\_start\_sequence (hal\_adc\_sequence\_sel\_en sequence)

Disparar conversiones en una secuencia.

■ hal\_adc\_sequence\_result\_en hal\_adc\_get\_sequence\_result (hal\_adc\_sequence\_sel\_en sequence, hal\_

adc\_sequence\_result\_t \*result)

Obtener resultado de la secuencia.

void ADC\_SEQA\_IRQHandler (void)

Funcion de interrupcion cuando termina la secuencia de conversion A del ADC.

void ADC\_SEQB\_IRQHandler (void)

Funcion de interrupcion cuando termina la secuencia de conversion B del ADC.

void ADC\_THCMP\_IRQHandler (void)

Funcion de interrupcion cuando se detecta alguna de las condiciones de threshold establecidas.

void ADC\_OVR\_IRQHandler (void)

Funcion de interrupcion cuando se detecta alguna de las condiciones de overrun.

#### **Variables**

- static void(\* adc\_seq\_completed\_callback [2])(void)
- static void(\* adc\_overrun\_callback )(void) = dummy\_irq\_callback

Callback cuando ocurre un overrun.

static void(\* adc\_compare\_callback )(void) = dummy\_irq\_callback

Callbacks para las comparaciones de ADC.

#### 7.41.1. Descripción detallada

Funciones a nivel de aplicacion del periferico ADC (LPC845)

Autor

Augusto Santini

**Fecha** 

3/2020

Versión

1.0

### 7.41.2. Documentación de las variables

### 7.41.2.1. adc\_seq\_completed\_callback

```
void(* adc_seq_completed_callback[2])(void) [static]
```

#### Valor inicial:

```
=
{
    dummy_irq_callback,
    dummy_irq_callback
```


Callback cuando terminan las secuencias de conversion

## 7.42. Referencia del Archivo source/hal/HAL\_CTIMER.c

Funciones a nivel de aplicacion del periferico CTIMER (LPC845)

```
#include <stddef.h>
#include <HAL_CTIMER.h>
#include <HAL_SYSCON.h>
#include <HAL_IOCON.h>
#include <HPL_CTIMER.h>
#include <HPL_NVIC.h>
#include <HPL_SWM.h>
```

Dependencia gráfica adjunta para HAL\_CTIMER.c:



#### defines

- #define MATCH\_AMOUNT 4
- #define CAPTURE AMOUNT 4
- #define PWM CHANNELS 3

#### **Funciones**

static void dummy\_irq (void)

Funcion dummy para inicializar los callbacks de interrupcion.

static uint32\_t hal\_ctimer\_calc\_match\_value (uint32\_t match\_value\_useg)

Calcular el valor que debe ir en el registro de match a partir de un valor de useg deseado.

void hal\_ctimer\_timer\_mode\_init (uint32\_t clock\_div)

Inicializacion del periferico en modo timer.

■ void hal\_ctimer\_timer\_mode\_config\_match (hal\_ctimer\_match\_sel\_en match\_sel, const hal\_ctimer\_match config\_t \*match\_config)

Configurar un canal de match.

void hal ctimer timer mode run (void)

Habilitar el conteo del ctimer.

void hal\_ctimer\_timer\_mode\_stop (void)

Inhabilitar el conteo del ctimer.

void hal\_ctimer\_timer\_mode\_reset (void)

Reiniciar el conteo del ctimer.

void hal\_ctimer\_pwm\_mode\_init (const hal\_ctimer\_pwm\_config\_t \*config)

Inicializar el CTIMER en modo PWM.

void hal\_ctimer\_pwm\_mode\_set\_period (uint32\_t period\_useg)

Actualizar el periodo en modo PWM.

■ void hal\_ctimer\_pwm\_mode\_config\_channel (hal\_ctimer\_pwm\_channel\_sel\_en channel\_sel, const hal\_ctimer\_pwm\_channel\_config\_t \*channel\_config)

Actualizar configuracion de algun canal de PWM.

void CTIMER0\_IRQHandler (void)

Interrupcion de CTIMER.

#### **Variables**

void(\* match\_callbacks [MATCH\_AMOUNT])(void)

Callbacks para interrupciones de match.

void(\* capture\_callbacks [CAPTURE\_AMOUNT])(void)

Callbacks para interrupciones de capture.

#### 7.42.1. Descripción detallada

Funciones a nivel de aplicacion del periferico CTIMER (LPC845)

**Autor** 

Augusto Santini

Fecha

3/2020

Versión

1.0

### 7.42.2. Documentación de las funciones

#### 7.42.2.1. hal\_ctimer\_calc\_match\_value()

Calcular el valor que debe ir en el registro de match a partir de un valor de useg deseado.

Devuelve

Valor que debe ir en el registro de match

#### 7.42.2.2. hal\_ctimer\_timer\_mode\_init()

Inicializacion del periferico en modo timer.

Esta funcion no pone a correr el contador.

#### **Parámetros**

in	clock div	Divisor del clock principal deseado (el valor efectivo es este valor + 1)
----	-----------	---

### 7.42.2.3. hal\_ctimer\_timer\_mode\_config\_match()

Configurar un canal de match.

#### **Parámetros**

	in	in match_sel Match a configurar	
ſ	in	match_config	Configuracion deseada

### 7.42.2.4. hal\_ctimer\_pwm\_mode\_init()

Inicializar el CTIMER en modo PWM.

#### **Parámetros**

in	config	Configuracion deseada
----	--------	-----------------------

#### 7.42.2.5. hal\_ctimer\_pwm\_mode\_set\_period()

Actualizar el periodo en modo PWM.

#### **Parámetros**

in	period_useg	Nuevo periodo deseado en microsegundos	
----	-------------	--	--

#### 7.42.2.6. hal\_ctimer\_pwm\_mode\_config\_channel()

Actualizar configuracion de algun canal de PWM.

#### **Parámetros**

	in	channel_sel	Seleccion de canal a configurar
ſ	in	channel_config	Configuracion del canal de PWM

#### 7.42.3. Documentación de las variables

#### 7.42.3.1. match\_callbacks

```
void(* match_callbacks[MATCH_AMOUNT])(void)
```

#### Valor inicial:

```
=
{
    dummy_irq,
    dummy_irq,
    dummy_irq,
    dummy_irq
```

Callbacks para interrupciones de match.

#### 7.42.3.2. capture\_callbacks

```
void(* capture_callbacks[CAPTURE_AMOUNT])(void)
```

### Valor inicial:

```
dummy_irq,
dummy_irq,
dummy_irq,
dummy_irq
```


Callbacks para interrupciones de capture.

# 7.43. Referencia del Archivo source/hal/HAL\_GPIO.c

Funciones a nivel de aplicacion del periferico GPIO (LPC845)

```
#include <HAL_GPIO.h>
#include <HPL_SYSCON.h>
#include <HPL_GPIO.h>
```

Dependencia gráfica adjunta para HAL\_GPIO.c:



#### **Funciones**

void hal\_gpio\_init (hal\_gpio\_port\_en port)

Inicializar un puerto.

void hal\_gpio\_set\_dir (hal\_gpio\_portpin\_en portpin, hal\_gpio\_dir\_en dir, uint8\_t initial\_state)

Fijar direccion de una GPIO.

void hal\_gpio\_set\_pin (hal\_gpio\_portpin\_en portpin)

Fijar estado activo de una GPIO.

void hal\_gpio\_clear\_pin (hal\_gpio\_portpin\_en portpin)

Fijar estado inactivo de una GPIO.

void hal\_gpio\_toggle\_pin (hal\_gpio\_portpin\_en portpin)

Invertir estado de una GPIO.

uint8\_t hal\_gpio\_read\_pin (hal\_gpio\_portpin\_en portpin)

Leer el estado de una GPIO.

### 7.43.1. Descripción detallada

Funciones a nivel de aplicacion del periferico GPIO (LPC845)

Autor

Augusto Santini

Fecha

3/2020

Versión

1.0

#### 7.43.2. Documentación de las funciones

#### 7.43.2.1. hal\_gpio\_init()

Inicializar un puerto.

#### **Parámetros**

```
in port Puerto a inicializar
```

### 7.43.2.2. hal\_gpio\_set\_dir()

Fijar direccion de una GPIO.

### **Parámetros**

in	portpin	Numero de puerto/pin a configurar	
in	dir	Direccion deseada	
in	initial_state	Estado inicial (aplica para salidas nada mas)	

### 7.43.2.3. hal\_gpio\_set\_pin()

Fijar estado activo de una GPIO.

#### **Parámetros**

	in	portpin	Numero de puerto/pin a accionar
--	----	---------	---------------------------------

### 7.43.2.4. hal\_gpio\_clear\_pin()

Fijar estado inactivo de una GPIO.

#### **Parámetros**

in	portpin	Numero de puerto/pin a accionar
----	---------	---------------------------------

### 7.43.2.5. hal\_gpio\_toggle\_pin()

Invertir estado de una GPIO.

### **Parámetros**

in	portpin	Numero de puerto/pin a accionar

#### 7.43.2.6. hal\_gpio\_read\_pin()

Leer el estado de una GPIO.

### **Parámetros**

	in	portpin	Numero de puerto/pin a accionar	
--	----	---------	---------------------------------	--

### Devuelve


Estado actual de la GPIO

# 7.44. Referencia del Archivo source/hal/HAL\_IOCON.c

Funciones a nivel de aplicacion del periferico IOCON (LPC845)

```
#include <HAL_IOCON.h>
#include <HPL_IOCON.h>
#include <HPL_SYSCON.h>
```

Dependencia gráfica adjunta para HAL\_IOCON.c:



### **Funciones**

void hal\_iocon\_config\_io (hal\_gpio\_portpin\_en portpin, const hal\_iocon\_config\_t \*config)
 Configuracion de un pin.

# 7.44.1. Descripción detallada

Funciones a nivel de aplicacion del periferico IOCON (LPC845)

Autor

Augusto Santini

Fecha

3/2020

Versión

1.0

#### 7.44.2. Documentación de las funciones

```
7.44.2.1. hal_iocon_config_io()
```

Configuracion de un pin.

#### Parámetros

in	portpin	Puerto/pin a configurar
in	pin_config	Puntero a estructura de configuracion del pin


# 7.45. Referencia del Archivo source/hal/HAL\_PININT.c

Funciones a nivel de aplicacion del periferico PININT (LPC845)

```
#include <HAL_PININT.h>
#include <HAL_UART.h>
#include <HPL_PININT.h>
```

#include <HPL\_SYSCON.h>
#include <HPL\_SWM.h>
#include <HPL\_NVIC.h>

Dependencia gráfica adjunta para HAL\_PININT.c:



#### **Funciones**

static void dummy\_irq\_callback (void)

Funcion dummy para inicializar los punteros de interrupciones.

static void hal\_pinint\_handle\_irq (hal\_pinint\_channel\_en channel)

Manejo de interrupciones para el modulo.

void hal\_pinint\_init (void)

Inicializacion del modulo.

void hal\_pinint\_configure\_pin\_interrupt (const hal\_pinint\_config\_t \*config)

Configurar interrupciones de pin.

void hal\_pinint\_register\_callback (hal\_pinint\_channel\_en channel, void(\*new\_callback)(void))

Registrar callback a llamar en interrupcion de PININTn.

void PININT0\_IRQHandler (void)

Interrupcion para PININTO.

void PININT1\_IRQHandler (void)

Interrupcion para PININT1.

void PININT2\_IRQHandler (void)

Interrupcion para PININT2.

void PININT3\_IRQHandler (void)

Interrupcion para PININT3.

void PININT4\_IRQHandler (void)

Interrupcion para PININT4.

void PININT5 IRQHandler (void)

Interrupcion para PININT5.

void PININT6\_IRQHandler (void)

Interrupcion para PININT6 y USART3.

void PININT7\_IRQHandler (void)

Interrupcion para PININT7 y USART4.

### **Variables**

static void(\* pinint\_callbacks [8])(void)

### 7.45.1. Descripción detallada

Funciones a nivel de aplicacion del periferico PININT (LPC845)

Autor

Augusto Santini

Fecha

3/2020

Versión

1.0

### 7.45.2. Documentación de las funciones

### 7.45.2.1. hal\_pinint\_handle\_irq()

Manejo de interrupciones para el modulo.

#### Parámetros

in	channel	Canal que genero la itnerrupcion
----	---------	----------------------------------

### 7.45.2.2. hal\_pinint\_configure\_pin\_interrupt()

Configurar interrupciones de pin.

#### **Parámetros**

in	config	Configuracion de interrupciones de pin

#### 7.45.2.3. hal\_pinint\_register\_callback()

Registrar callback a llamar en interrupcion de PININTn.

#### **Parámetros**

in	channel	Canal al cual registrar el callback
in	new_callback	Puntero a funcion a ejecutar

#### 7.45.3. Documentación de las variables

#### 7.45.3.1. pinint\_callbacks

```
void(* pinint_callbacks[8])(void) [static]
```

#### Valor inicial:


# 7.46. Referencia del Archivo source/hal/HAL\_SPI.c

Funciones a nivel de aplicacion del periferico SPI (LPC845)

```
#include <stddef.h>
#include <HAL_SPI.h>
#include <HPL_SPI.h>
#include <HPL_SWM.h>
#include <HPL_SYSCON.h>
```

#include <HPL\_NVIC.h>

Dependencia gráfica adjunta para HAL\_SPI.c:



#### **Funciones**

- static void dummy irq (void)
- static void spi\_irq\_handler (uint8\_t inst)

Manejador generico de interrupciones de SPI.

- void hal\_spi\_master\_mode\_init (hal\_spi\_sel\_en inst, const hal\_spi\_master\_mode\_config\_t \*config)
  Inicializar SPI en modo master.
- uint16\_t hal\_spi\_master\_mode\_rx\_data (hal\_spi\_sel\_en inst)

Leer el dato recibido.

- void hal\_spi\_master\_mode\_config\_tx (hal\_spi\_sel\_en inst, const hal\_spi\_master\_mode\_tx\_config\_t \*config)
  Configurar la transmision.
- void hal\_spi\_master\_mode\_tx\_data (hal\_spi\_sel\_en inst, const hal\_spi\_master\_mode\_tx\_data\_t \*data)
   Transmitir dato.
- void hal\_spi\_master\_mode\_register\_tx\_callback (hal\_spi\_sel\_en inst, void(\*new\_callback)(void))
  Actualizar callback en TXRDY.
- void hal\_spi\_master\_mode\_register\_rx\_callback (hal\_spi\_sel\_en inst, void(\*new\_callback)(void))
  Actualizar callback en RXRDY.
- void SPI0\_IRQHandler (void)

Manejador de interrupcion de SPIO.

void SPI1 IRQHandler (void)

Manejador de interrupcion de SPI1.

#### **Variables**

- static void(\* spi\_rx\_callback [])(void)
  - Callbacks registrados a la recepcion de un dato por SPI.
- static void(\* spi\_tx\_callback [])(void)

Callbacks registrados a la liberacion del buffer de transmision de SPI.

### 7.46.1. Descripción detallada

Funciones a nivel de aplicacion del periferico SPI (LPC845)

Autor

Augusto Santini

Fecha

3/2020

Versión

1.0

#### 7.46.2. Documentación de las funciones

#### 7.46.2.1. spi\_irq\_handler()

Manejador generico de interrupciones de SPI.

#### **Parámetros**

i	n	inst	Instancia que genero la interrupcion
---	---	------	--------------------------------------

### 7.46.2.2. hal\_spi\_master\_mode\_init()

Inicializar SPI en modo master.

#### **Parámetros**

in <i>inst</i>		Instancia de SPI a inicializar
in	config	Configuracion deseada

#### 7.46.2.3. hal\_spi\_master\_mode\_rx\_data()

Leer el dato recibido.

#### **Parámetros**

in	inst	Instancia a consultar
----	------	-----------------------

#### Devuelve

Dato recibido

#### 7.46.2.4. hal\_spi\_master\_mode\_config\_tx()

Configurar la transmision.

#### **Parámetros**

in	inst	Instancia a configurar
in	config	Configuracion para la transmision deseada

#### 7.46.2.5. hal\_spi\_master\_mode\_tx\_data()

Transmitir dato.

#### **Parámetros**

in	inst	Instancia a utilizar
in	data	Dato a transmitir, con controles asociados

#### 7.46.2.6. hal\_spi\_master\_mode\_register\_tx\_callback()

Actualizar callback en TXRDY.

#### **Parámetros**

in	inst	Instancia a configurar
in	new_callback	Nuevo callback a ejecutar en TXRDY

### 7.46.2.7. hal\_spi\_master\_mode\_register\_rx\_callback()

Actualizar callback en RXRDY.

#### **Parámetros**

in	inst	Instancia a configurar
in	new_callback	Nuevo callback a ejecutar en RXRDY

#### 7.46.3. Documentación de las variables

#### 7.46.3.1. spi\_rx\_callback

```
void(* spi_rx_callback[])(void) [static]
```

#### Valor inicial:

```
dummy_irq,
dummy_irq
dummy_irq
```

Callbacks registrados a la recepcion de un dato por SPI.

#### 7.46.3.2. spi\_tx\_callback

```
void(* spi_tx_callback[])(void) [static]
```

#### Valor inicial:

```
=
{
    dummy_irq,
    dummy_irq
```


Callbacks registrados a la liberacion del buffer de transmision de SPI.

## 7.47. Referencia del Archivo source/hal/HAL\_SYSCON.c

Funciones a nivel de aplicacion para el SYSCON (LPC845)

```
#include <HAL_SYSCON.h>
#include <HPL_SYSCON.h>
#include <HPL_IOCON.h>
#include <HPL_SWM.h>
```

Dependencia gráfica adjunta para HAL\_SYSCON.c:



### defines

- #define XTALIN\_PORT 0
- #define XTALIN PIN 8
- #define XTALOUT\_PORT 0
- #define XTALOUT\_PIN 9
- #define FRO\_DIRECT\_FREQ 24e6

#### **Funciones**

uint32\_t hal\_syscon\_get\_system\_clock (void)

Obtener la frecuencia actual del main clock.

uint32\_t hal\_syscon\_get\_fro\_clock (void)

Obtener la frecuencia actual del FRO.

void hal\_syscon\_config\_external\_crystal (uint32\_t crystal\_freq, uint8\_t use\_as\_main)

Configurar el ext clock a partir de un cristal externo.

void hal\_syscon\_config\_fro\_direct (uint8\_t direct, uint8\_t use\_as\_main)

Configurar el clock FRO.

void hal\_syscon\_config\_clkout (uint8\_t port, uint8\_t pin, hal\_syscon\_clkout\_source\_sel\_en clock\_source, uint8 t divider)

Configurar el pin de clock out (salida de clock hacia afuera)

void hal\_syscon\_config\_frg (uint8\_t inst, hal\_syscon\_frg\_clock\_sel\_en clock\_source, uint32\_t mul)

Configurar el divisor fraccional.

■ void hal\_syscon\_set\_peripheral\_clock\_source (hal\_syscon\_peripheral\_sel\_en peripheral, hal\_syscon\_ peripheral\_clock\_sel\_en clock\_source)

Fijar la fuente de clock de un periferico.

uint32\_t hal\_syscon\_get\_peripheral\_clock (hal\_syscon\_peripheral\_sel\_en peripheral)

Obtener la frecuencia de clock en Hz configurada para cierto periferico.

void hal\_syscon\_set\_iocon\_glitch\_divider (hal\_syscon\_iocon\_glitch\_sel\_en sel, uint32\_t div)

Configurar divisor para el clock de glitches del IOCON.

void hal syscon config pll (hal syscon pll source sel en clock source, uint32 t freq)

Configurar el PLL.

uint32\_t hal\_syscon\_get\_pll\_clock (void)

Obtener frecuencia actual configurada del PLL.

#### Variables

static uint32\_t current\_main\_freq = FRO\_DIRECT\_FREQ / 2

Frecuencia actual del main clock.

static uint32 t current fro freq = FRO DIRECT FREQ / 2

Frecuencia actual del FRO.

static uint32\_t current\_crystal\_freq = 0

Frecuencia del cristal configurada.

static uint32\_t current\_frg\_freq [2] = { 0, 0 }

Frecuencia de los FRG.

static uint32\_t current\_pll\_freq = 0

Frecuencia del PLL.

#### 7.47.1. Descripción detallada

Funciones a nivel de aplicacion para el SYSCON (LPC845)

**Autor** 

Augusto Santini

Fecha

3/2020

Versión

### 7.47.2. Documentación de las funciones

### 7.47.2.1. hal\_syscon\_get\_system\_clock()

Obtener la frecuencia actual del main clock.

#### Devuelve

Frecuencia del main clock en Hz

#### 7.47.2.2. hal\_syscon\_get\_fro\_clock()

Obtener la frecuencia actual del FRO.

#### Devuelve

Frecuencia del FRO en Hz

#### 7.47.2.3. hal\_syscon\_config\_external\_crystal()

Configurar el ext clock a partir de un cristal externo.

#### **Parámetros**

in	crystal_freq	Frecuencia del cristal externo utilizado
in	use_as_main	Si es distinto de cero, se utilizara el oscilador a cristal como main clock

## 7.47.2.4. hal\_syscon\_config\_fro\_direct()

```
void hal_syscon_config_fro_direct (
```

```
uint8_t direct,
uint8_t use_as_main )
```

### Configurar el clock FRO.

#### **Parámetros**

	in	direct	Si es distinto de cero se omite el divisor del FRO
ĺ	in	use_as_main	Si es distinto de cero, se utilizara el FRO como main clock

### 7.47.2.5. hal\_syscon\_config\_clkout()

```
void hal_syscon_config_clkout (
          uint8_t port,
          uint8_t pin,
          hal_syscon_clkout_source_sel_en clock_source,
          uint8_t divider )
```

Configurar el pin de clock out (salida de clock hacia afuera)

#### **Parámetros**

in	port	Numero de puerto por donde sacar el clock out
in	pin	Numero de pin por donde sacar el clock out
in	clock_source	Fuente deseada para la salida clock out
in	divider	Divisor deseado para la salida clock out

### 7.47.2.6. hal\_syscon\_config\_frg()

Configurar el divisor fraccional.

El divisor siempre se debe fijar en 256 para estos MCU.

#### **Parámetros**

in	inst	Instancia de FRG a configurar
in	clock_source	Fuente de clock de entrada para el FRG
in	mul	Multiplicador deseado

#### 7.47.2.7. hal\_syscon\_set\_peripheral\_clock\_source()

Fijar la fuente de clock de un periferico.

#### **Parámetros**

-	in	peripheral	Periferico deseado
-	in	clock_source	Fuente de clock deseada

#### 7.47.2.8. hal\_syscon\_get\_peripheral\_clock()

Obtener la frecuencia de clock en Hz configurada para cierto periferico.

#### **Parámetros**

in	peripheral	Periferico deseado	
----	------------	--------------------	--

#### Devuelve

Frecuencia en Hz del clock del periferico

#### 7.47.2.9. hal\_syscon\_set\_iocon\_glitch\_divider()

Configurar divisor para el clock de glitches del IOCON.

#### **Parámetros**

in	sel	Seleccion de divisor	
in	div	Valor de division deseado	

#### 7.47.2.10. hal\_syscon\_config\_pll()

### Configurar el PLL.

#### **Parámetros**

in	clock_source	Fuente de clock de referencia para el PLL
in	freq	Frecuencia deseada de salida del PLL

#### 7.47.2.11. hal\_syscon\_get\_pll\_clock()

Obtener frecuencia actual configurada del PLL.

#### Devuelve


Frecuencia actual del PLL en Hz

## 7.48. Referencia del Archivo source/hal/HAL\_SYSTICK.c

Funciones a nivel de aplicacion para el SYSTICK (LPC845)

```
#include <HAL_SYSTICK.h>
#include <HAL_SYSCON.h>
#include <HPL_SYSTICK.h>
```

Dependencia gráfica adjunta para HAL\_SYSTICK.c:



#### **Funciones**

- static void dummy\_irq (void)
  - Dummy function para inicializar los punteros a los callbacks.
- void hal\_systick\_init (uint32\_t tick\_us, void(\*callback)(void))

Inicializacion del SYSTICK.

void hal\_systick\_update\_callback (void(\*callback)(void))

Actualizar callback del SYSTICK.

void SysTick\_Handler (void)

Interrupcion de SYSTICK.

### **Variables**

static void(\* systick\_callback )(void) = dummy\_irq
Callback a llamar en la interrupcion.

## 7.48.1. Descripción detallada

Funciones a nivel de aplicacion para el SYSTICK (LPC845)

Autor

Augusto Santini

Fecha

3/2020

Versión

#### 7.48.2. Documentación de las funciones

### 7.48.2.1. hal\_systick\_init()

Inicializacion del SYSTICK.

#### **Parámetros**

in	tick_us	Tiempo en microsegundos deseado para el tick
in	callback	Funcion a llamar en cada tick

### 7.48.2.2. hal\_systick\_update\_callback()

Actualizar callback del SYSTICK.

#### **Parámetros**


in	callback	Nuevo callback a ejecutar en cada tick

## 7.49. Referencia del Archivo source/hal/HAL\_UART.c

Funciones a nivel de aplicacion del periferico UART (LPC845)

```
#include <stddef.h>
#include <HAL_UART.h>
#include <HAL_SYSCON.h>
#include <HPL_UART.h>
#include <HPL_NVIC.h>
#include <HPL_SWM.h>
#include <HPL_SYSCON.h>
```

Dependencia gráfica adjunta para HAL\_UART.c:



#### **Funciones**

static void dummy\_callback (void)

Llamado a funcion dummy para irq iniciales.

- static uint16\_t hal\_uart\_calculate\_brgval (uint32\_t uart\_clock, uint32\_t baudrate, uint8\_t oversampling)
   Calculo del valor para el registro de Baudrate.
- static void hal uart handle irq (uint8 t inst)
- void hal\_uart\_init (uint8\_t inst, const hal\_uart\_config\_t \*config)

Inicializar UART con los parametros deseados.

hal\_uart\_tx\_result hal\_uart\_tx\_byte (uint8\_t inst, uint32\_t data)

Transmitir un dato mediante la UART.

hal\_uart\_rx\_result hal\_uart\_rx\_byte (uint8\_t inst, uint32\_t \*data)

Recibir un dato de la UART.

void hal\_uart\_register\_rx\_callback (uint8\_t inst, void(\*new\_callback)(void))

Registrar el callback a ser llamado en la recepcion de un dato por UART.

void hal\_uart\_register\_tx\_callback (uint8\_t inst, void(\*new\_callback)(void))

Registrar el callback a ser llamado una vez finalizada la transmision de un dato por UART.

void UART0\_IRQHandler (void)

Interrupcion de UARTO.

void UART1\_IRQHandler (void)

Interrupcion de UART1.

void UART2\_IRQHandler (void)

Interrupcion de UART2.

void UART3\_irq (void)

Interrupcion de UART3.

void UART4\_irq (void)

Interrupcion de UART4.

#### **Variables**

static void(\* uart\_rx\_callback [])(void)

Callbacks registrados a la recepcion de un dato por UART.

static void(\* uart\_tx\_callback [])(void)

Callbacks registrados a la finalizacion de transmision de un dato por UART.

### 7.49.1. Descripción detallada

Funciones a nivel de aplicacion del periferico UART (LPC845)

Autor

Augusto Santini

Fecha

3/2020

Versión

1.0

#### 7.49.2. Documentación de las funciones

#### 7.49.2.1. hal\_uart\_calculate\_brgval()

Calculo del valor para el registro de Baudrate.

#### **Parámetros**

in	uart_clock	Clock asociado con la UART.
in	baudrate	Baudrate deseado a calcular.
in	oversampling	Oversampling deseado para la UART.

#### Devuelve

Valor a poner en el registro BRG.

### 7.49.2.2. hal\_uart\_init()

Inicializar UART con los parametros deseados.

#### **Parámetros**

in	inst	Que instancia de UART inicializar
in	config	Puntero a configuracion de la UART

### 7.49.2.3. hal\_uart\_tx\_byte()

Transmitir un dato mediante la UART.

#### **Parámetros**

in	inst	Que instancia de UART usar	1
in	data	Dato a transmitir. Puede ser de 7, 8 o 9 bits	1

#### 7.49.2.4. hal\_uart\_rx\_byte()

Recibir un dato de la UART.

#### **Parámetros**

in	inst	Que instancia de UART usar
in	data	Puntero a donde guardar el dato recibido

### Devuelve

Estado de la recepcion

#### 7.49.2.5. hal\_uart\_register\_rx\_callback()

Registrar el callback a ser llamado en la recepcion de un dato por UART.

#### **Parámetros**

in	inst	A que instancia de UART registrar el callback
in	new_callback	Puntero a funcion a llamar cada vez que se recibe un dato por UART

### 7.49.2.6. hal\_uart\_register\_tx\_callback()

Registrar el callback a ser llamado una vez finalizada la transmision de un dato por UART.

#### **Parámetros**

in	inst	A que instancia de UART registrar el callback
in	new_callback	Puntero a funcion a llamar cada vez que se termina de enviar un dato por UART

#### 7.49.3. Documentación de las variables

### 7.49.3.1. uart\_rx\_callback

```
void(* uart_rx_callback[])(void) [static]
```

#### Valor inicial:

```
{
    dummy_callback,
    dummy_callback,
    dummy_callback,
    dummy_callback,
    dummy_callback,
}
```

Callbacks registrados a la recepcion de un dato por UART.

#### 7.49.3.2. uart\_tx\_callback

```
void(* uart_tx_callback[])(void) [static]
```

#### Valor inicial:

```
dummy_callback,
dummy_callback,
dummy_callback,
dummy_callback,
dummy_callback
```


Callbacks registrados a la finalizacion de transmision de un dato por UART.

### 7.50. Referencia del Archivo source/hal/HAL WKT.c

Funciones a nivel de aplicacion del periferico WKT (LPC845)

```
#include <stddef.h>
#include <HAL_WKT.h>
#include <HAL_SYSCON.h>
#include <HPL_WKT.h>
#include <HPL_NVIC.h>
#include <HPL_SYSCON.h>
#include <HPL_PMU.h>
```

Dependencia gráfica adjunta para HAL\_WKT.c:



#### defines

- #define HAL\_WKT\_DIVIDE\_VALUE (16)
- #define HAL\_WKT\_LOW\_POWER\_OSC\_FREQ (10e3)

#### **Funciones**

- static void dummy\_irq (void)
- void hal\_wkt\_init (hal\_wkt\_clock\_source\_en clock\_sel, uint32\_t ext\_clock\_value, void(\*callback)(void))
  Inicializar el WKT.
- void hal\_wkt\_select\_clock\_source (hal\_wkt\_clock\_source\_en clock\_sel, uint32\_t ext\_clock\_value)
- void hal\_wkt\_register\_callback (void(\*new\_callback)(void))

Registrar un callback para la interrupcion del WKT.

- void hal\_wkt\_start\_count (uint32\_t time\_useg)
- void hal\_wkt\_start\_count\_with\_value (uint32\_t value)
- void WKT\_IRQHandler (void)

Interrupcion de WKT.

#### **Variables**

- static hal\_wkt\_clock\_source\_en current\_clock\_source = HAL\_WKT\_CLOCK\_SOURCE\_FRO\_DIV
- static uint32 t current ext clock = 0
- static void(\* hal\_wkt\_irq\_callback )(void) = dummy\_irq

### 7.50.1. Descripción detallada

Funciones a nivel de aplicacion del periferico WKT (LPC845)

Autor

Augusto Santini

Fecha

3/2020

Versión

1.0

#### 7.50.2. Documentación de las funciones

```
7.50.2.1. hal_wkt_init()
```

Inicializar el WKT.

#### **Parámetros**

in	clock_sel	Seleccion de clock deseada para el WKT
in	ext_clock_value	Valor de clock externo (si la seleccion es interna, no importa este parametro)
in	callback	Callback a ejecutar en la interrupcion del WKT

#### 7.50.2.2. hal\_wkt\_register\_callback()

Registrar un callback para la interrupcion del WKT.

#### **Parámetros**


in	new callback	Nuevo callback para la interrupcion del WKT	

## 7.51. Referencia del Archivo source/hpl/HPL\_ADC.c

Funciones a nivel de abstraccion de periferico para el ADC (LPC845)

#include <HRI\_ADC.h>

Dependencia gráfica adjunta para HPL\_ADC.c:



## **Variables**

volatile ADC\_per\_t \*const ADC = (ADC\_per\_t \*) ADC\_BASE Periferico ADC.

## 7.51.1. Descripción detallada

Funciones a nivel de abstraccion de periferico para el ADC (LPC845)

Autor

Augusto Santini

Fecha


6/2019

Versión

## 7.52. Referencia del Archivo source/hpl/HPL\_CTIMER.c

Funciones a nivel de abstraccion del periferico CTIMER (LPC845)

#include <HRI\_CTIMER.h>
Dependencia gráfica adjunta para HPL\_CTIMER.c:



#### **Variables**

volatile CTIMER\_per\_t \*const CTIMER = (volatile CTIMER\_per\_t \*) CTIMER\_BASE Periferico CTIMER.

## 7.52.1. Descripción detallada

Funciones a nivel de abstraccion del periferico CTIMER (LPC845)

Autor

Augusto Santini

Fecha


3/2020

Versión

## 7.53. Referencia del Archivo source/hpl/HPL\_DAC.c

Funciones a nivel de abstraccion de periferico para el DAC (LPC845)

```
#include <stdint.h>
#include <HRI_DAC.h>
Dependencia gráfica adjunta para HPL_DAC.c:
```



### **Variables**

volatile DAC\_per\_t \*const DAC []
Perifericos DAC.

## 7.53.1. Descripción detallada

Funciones a nivel de abstraccion de periferico para el DAC (LPC845)

Autor

Augusto Santini

Fecha

6/2019

Versión

1.0

### 7.53.2. Documentación de las variables

#### 7.53.2.1. DAC

```
volatile DAC_per_t* const DAC[]
```


#### Valor inicial:

Perifericos DAC.

## 7.54. Referencia del Archivo source/hpl/HPL\_GPIO.c

Funciones a nivel de abstraccion de periferico para el GPIO (LPC845)

```
#include <stdint.h>
#include <HRI_GPIO.h>
Dependencia gráfica adjunta para HPL_GPIO.c:
```



### Variables

volatile GPIO\_per\_t \*const GPIO = (GPIO\_per\_t \*) GPIO\_BASE Periferico GPIO.

### 7.54.1. Descripción detallada

Funciones a nivel de abstraccion de periferico para el GPIO (LPC845)

Autor

Augusto Santini

Fecha

6/2019

Versión


1.0

## 7.55. Referencia del Archivo source/hpl/HPL\_IOCON.c

Funciones a nivel de abstraccion de periferico para el IOCON (LPC845)

```
#include <stdint.h>
#include <HRI_IOCON.h>
```

Dependencia gráfica adjunta para HPL\_IOCON.c:



### **Variables**

- volatile IOCON\_per\_t \*const IOCON = (IOCON\_per\_t \*) IOCON\_BASE Periferico IOCON.
- volatile IOCON\_PIO\_reg\_t dummy\_reg

Registro dummy para los pines no disponibles en el encapsulado.

volatile IOCON\_PIO\_reg\_t \*const IOCON\_PIN\_TABLE [2][32]

Tabla de registros de configuracion.

### 7.55.1. Descripción detallada

Funciones a nivel de abstraccion de periferico para el IOCON (LPC845)

**Autor** 

Augusto Santini

Fecha

6/2019


Versión

1.0

## 7.56. Referencia del Archivo source/hpl/HPL\_MRT.c

Funciones a nivel de abstraccion de periferico para el MRT (LPC845)

#include <HRI\_MRT.h>
Dependencia gráfica adjunta para HPL\_MRT.c:



### **Variables**

volatile MRT\_per\_t \*const MRT = (MRT\_per\_t \*) MRT\_BASE Periferico MRT.

## 7.56.1. Descripción detallada

Funciones a nivel de abstraccion de periferico para el MRT (LPC845)

**Autor** 

Augusto Santini

Fecha

4/2020


Versión

1.0

## 7.57. Referencia del Archivo source/hpl/HPL\_NVIC.c

Funciones a nivel de abstraccion de periferico para el NVIC (LPC845)

#include <HRI\_NVIC.h>
Dependencia gráfica adjunta para HPL\_NVIC.c:



### **Variables**

volatile NVIC\_per\_t \*const NVIC = (NVIC\_per\_t \*) NVIC\_BASE Periferico NVIC.

### 7.57.1. Descripción detallada

Funciones a nivel de abstraccion de periferico para el NVIC (LPC845)

**Autor** 

Augusto Santini

Fecha

6/2019


Versión

1.0

## 7.58. Referencia del Archivo source/hpl/HPL\_PININT.c

Funciones a nivel de abstraccion de periferico para el PININT (LPC845)

#include <HRI\_PININT.h>
Dependencia gráfica adjunta para HPL\_PININT.c:



### **Variables**

volatile PININT\_per\_t \*const PININT = (PININT\_per\_t \*) PININT\_BASE Periferico PININT.

## 7.58.1. Descripción detallada

Funciones a nivel de abstraccion de periferico para el PININT (LPC845)

**Autor** 

Augusto Santini

Fecha

6/2019


Versión

1.0

## 7.59. Referencia del Archivo source/hpl/HPL\_PMU.c

Funciones a nivel de abstraccion de periferico para el PMU (LPC845)

```
#include <HRI_PMU.h>
Dependencia gráfica adjunta para HPL_PMU.c:
```



#### **Variables**

- volatile SCR\_reg\_t \*const SCR = (volatile SCR\_reg\_t \*) SCR\_REG\_BASE Registro SCR.
- volatile PMU\_per\_t \*const PMU = (volatile PMU\_per\_t \*) PMU\_BASE Periferico PMU.

### 7.59.1. Descripción detallada

Funciones a nivel de abstraccion de periferico para el PMU (LPC845)

**Autor** 

Augusto Santini

Fecha

4/2020


Versión

1.0

## 7.60. Referencia del Archivo source/hpl/HPL\_SPI.c

Funciones a nivel de abstraccion de periferico para el SPI (LPC845)

#include <HRI\_SPI.h>
Dependencia gráfica adjunta para HPL\_SPI.c:



### **Variables**

volatile SPI\_per\_t \*const SPI []Perifericos SPI.

## 7.60.1. Descripción detallada

Funciones a nivel de abstraccion de periferico para el SPI (LPC845)

**Autor** 

Augusto Santini

Fecha

3/2020

Versión

1.0

#### 7.60.2. Documentación de las variables

```
7.60.2.1. SPI
```

```
volatile SPI_per_t* const SPI[]
```

#### Valor inicial:

```
= {
          (SPI_per_t *) SPIO_BASE,
          (SPI_per_t *) SPI1_BASE
}
```


Perifericos SPI.

## 7.61. Referencia del Archivo source/hpl/HPL\_SWM.c

Funciones a nivel de abstraccion de periferico para el SWM (LPC845)

```
#include <HPL_SWM.h>
#include <HRI_SWM.h>
```

Dependencia gráfica adjunta para HPL\_SWM.c:



### **Variables**

volatile SWM\_per\_t \*const SWM = (SWM\_per\_t \*) SWM\_BASE Periferico SWM.

## 7.61.1. Descripción detallada

Funciones a nivel de abstraccion de periferico para el SWM (LPC845)

Autor

Augusto Santini

Fecha

6/2019


Versión

## 7.62. Referencia del Archivo source/hpl/HPL\_SYSCON.c

Funciones a nivel de abstraccion de periferico para el SYSCON (LPC845)

#include <HRI\_SYSCON.h>

Dependencia gráfica adjunta para HPL\_SYSCON.c:



### Variables

volatile SYSCON\_per\_t \*const SYSCON = (SYSCON\_per\_t \*) SYSCON\_BASE Periferico SYSCON.

## 7.62.1. Descripción detallada

Funciones a nivel de abstraccion de periferico para el SYSCON (LPC845)

Autor

Augusto Santini

Fecha


6/2019

Versión

## 7.63. Referencia del Archivo source/hpl/HPL\_SYSTICK.c

Funciones a nivel de abstraccion de periferico para el SYSTICK (LPC845)

#include <HRI\_SYSTICK.h>
Dependencia gráfica adjunta para HPL\_SYSTICK.c:



#### **Variables**

volatile SYSTICK\_reg\_t \*const SYSTICK = (SYSTICK\_reg\_t \*) SYSTICK\_BASE
 Periferico SYSTICK.

## 7.63.1. Descripción detallada

Funciones a nivel de abstraccion de periferico para el SYSTICK (LPC845)

Autor

Augusto Santini

Fecha

6/2019


Versión

## 7.64. Referencia del Archivo source/hpl/HPL\_UART.c

Funciones a nivel de abstraccion de periferico para el UART (LPC845)

```
#include <HRI_UART.h>
```

Dependencia gráfica adjunta para HPL\_UART.c:



#### Variables

volatile UART\_per\_t \*const UART []
Perifericos USART.

## 7.64.1. Descripción detallada

Funciones a nivel de abstraccion de periferico para el UART (LPC845)

Autor

Augusto Santini

Fecha

6/2019

Versión

1.0

### 7.64.2. Documentación de las variables

#### 7.64.2.1. UART

```
volatile UART_per_t* const UART[]
```

#### Valor inicial:


```
(UART_per_t *) UARTO_BASE,
(UART_per_t *) UART1_BASE,
(UART_per_t *) UART2_BASE,
(UART_per_t *) UART3_BASE,
(UART_per_t *) UART4_BASE
```

Perifericos USART.

## 7.65. Referencia del Archivo source/hpl/HPL\_WKT.c

Funciones a nivel de abstraccion de periferico para el WKT (LPC845)

```
#include <HRI_WKT.h>
Dependencia gráfica adjunta para HPL_WKT.c:
```



#### **Variables**

volatile WKT\_per\_t \*const WKT = (volatile WKT\_per\_t \*) WKT\_BASE Periferico WKT.

## 7.65.1. Descripción detallada

Funciones a nivel de abstraccion de periferico para el WKT (LPC845)

Autor

Augusto Santini

Fecha

3/2020

Versión

# Capítulo 8

# Documentación de ejemplos

## 8.1. Ejemplo\_ADC.c

Ejemplo sobre la utilización del ADC.El programa utiliza el clock por default con el que comienza el microcontrolador, es decir, el *Free Running Oscillator* funcionando a 12MHz.

El periférico será configurado con las siguientes características:

- Funcionamiento sincrónico
- ullet Frecuencia de muestreo de 1Mhz
- Modo bajo consumo inhabilitado

La secuencia A es configurada para generar conversiones en los canales 0 y 8:

- El canal 0 está conectado al preset propio del stick de desarrollo (Puerto 0 pin 7)
- El canal 8 está ubicado en el pin número 3 (Puerto 0 pin 18) y se le puede conectar un preset externo entre VDD y GND.

Además, la secuencia tendrá la siguiente configuración:

- Trigger: Únicamente se disparan conversiones por software
- Bypass sincronismo: Sí
- Modo de interrupción: Cuando termina la secuencia completa
- Burst: Inhabilitado
- Un trigger dispara: Una conversión de secuencia completa
- Secuencia A como baja prioridad: No

Una vez inicializado el periférico, se configura el periférico Systick para interrumpir cada 1mseg y mediante su manejador se lleva la cuenta de los milisegundos transcurridos. Una vez transcurridos 1000mseg, se dispara una conversión de ADC, y sus resultados se guardan en dos variables globales.

Ubicando un *breakpoint* adecuadamente, se pueden leer los resultados de las conversiones ya ubicadas en las variables globales.

```
#include <cr_section_macros.h>
#include <stddef.h>
#include <HAL_ADC.h>
#include <HAL SYSTICK.h>
/\star Máscara de configuración de canales habilitados para la secuencia a configurar \star/
/\star Macro para definir el tiempo de interrupción del \ensuremath{\setminus}e Systick en \ensuremath{\setminus}b microsegundos \star/
            TICK_TIME_USEG
/* Frecuencia de muestreo a utilizar por el ADC */
           ADC_SAMPLE_FREQ
#define
            ADC_SEQUENCE
                                          (HAL_ADC_SEQUENCE_SEL_A)
static void adc_callback(void);
static void systick callback (void);
static uint8_t flaq_secuencia_adc_completada = 0; /* Flaq para indicar finalización de secuencia de
       conversión de \e ADC */
* Variables para guardar los resultados de la secuencia de conversión
static hal_adc_sequence_result_t resultados_conversion_adc[2];
/* Configuración de la secuencia. Como no va a cambiar es declarada \ensuremath{\setminus}e const */
static const hal_adc_sequence_config_t adc_config =
    .channels = ADC_CHANNELS,
    .trigger = HAL_ADC_TRIGGER_SEL_NONE,
    .trigger_pol = HAL_ADC_TRIGGER_POL_SEL_NEGATIVE_EDGE,
    .sync_bypass = HAL_ADC_SYNC_SEL_BYPASS_SYNC,
    .mode = HAL_ADC_INTERRUPT_MODE_EOS,
    .burst = 0,
    .single_step = 0,
    .low_priority = 0,
    .callback = adc_callback
};
\star @brief Punto de entrada del programa
 * @return Nunca deberia terminar esta función
int main(void)
    // Inicialización del periférico en modo SINCRÓNICO
    hal_adc_init_sync_mode(ADC_SAMPLE_FREQ, HAL_ADC_LOW_POWER_MODE_DISABLED);
    // Configuración de la secuencia a utilizar
    hal_adc_config_sequence(ADC_SEQUENCE, &adc_config);
    // Inicialización del \e Systick con el tiempo de tick adecuado
hal_systick_init(TICK_TIME_USEG, systick_callback);
    while(1)
        if(flag_secuencia_adc_completada == 1) // Esto o hacer "if(flag_secuencia_adc_completada)" es
       indistinto
            uint32_t variable_auxiliar;
            flag_secuencia_adc_completada = 0;
            (void) variable_auxiliar; // Esta línea es ideal para colocar el breakpoint!
    }
    return 0:
* @brief Callback a ejecutar en cada tick del \e Systick
static void systick_callback(void)
    static uint32_t contador_disparo_adc = 0;
    // Conteo con valor límite
    contador_disparo_adc = (contador_disparo_adc + 1) % ADC_CONVERSION_TIME_MSEG;
```

8.1 Ejemplo\_ADC.c 361

```
if(contador_disparo_adc == 0) // Esto o hacer "if(!contador_disparo_adc)" es indistinto
{
    hal_adc_start_sequence(ADC_SEQUENCE);
}

/*
    * @brief Callback a ejecutar en cada finalización de conversión de \b secuencia de \e ADC
    */
static void adc_callback(void)
{
    // Obtención de resultados de conversión
    hal_adc_get_sequence_result(ADC_SEQUENCE, resultados_conversion_adc);
    flag_secuencia_adc_completada = 1;
}
```

## Índice alfabético

_RESERVED_1	HPL_ADC.h, 76
IOCON_per_t, 29	ADC_sequence_config_trigger
_RESERVED_2	HPL_ADC.h, 75
IOCON_per_t, 30	ADC_sequence_config_trigger_pol
pad0	HPL_ADC.h, 75
IOCON_PIO_reg_t, 35	ADC_sequence_disable
pad1	HPL_ADC.h, 78
IOCON_PIO_reg_t, 35	ADC_sequence_enable
pad2	HPL_ADC.h, 78
IOCON_PIO_reg_t, 36	ADC_sequence_get_channels
	HPL_ADC.h, 75
ADC_CHAN_THRSEL_reg_t, 231	ADC_sequence_get_mode
ADC_CTRL_reg_t, 229	HPL_ADC.h, 78
ADC_DAT_reg_t, 230	ADC_sequence_set_burst
ADC_FLAGS_reg_t, 231	HPL_ADC.h, 76
ADC_INTEN_reg_t, 231	ADC_sequence_set_singlestep
ADC_SEQ_CTRL_reg_t, 229	HPL_ADC.h, 77
ADC_SEQ_GDAT_reg_t, 230	ADC_sequence_set_start
ADC_THR_HIGH_reg_t, 230	HPL_ADC.h, 76
ADC_THR_LOW_reg_t, 230	ADC_set_channel_threshold
ADC_TRM_reg_t, 232	HPL_ADC.h, 79
ADC_channel_data_t, 74	ADC_set_compare_high_threshold
ADC_control_config	HPL_ADC.h, 79
HPL_ADC.h, 74	ADC_set_compare_low_threshold
ADC_disable_sequence_interrupt	HPL_ADC.h, 79
HPL_ADC.h, 80	ADC_set_vrange
ADC_disable_threshold_interrupt	HPL_ADC.h, 81
HPL_ADC.h, 80	ADC, 11
ADC_enable_sequence_interrupt	hal_adc_clock_source_en, 14
HPL_ADC.h, 80	hal_adc_config_sequence, 18
ADC_enable_threshold_interrupt	hal_adc_enable_sequence, 18
HPL_ADC.h, 80	hal_adc_get_sequence_result, 19
ADC_get_channel_data	hal_adc_init_async_mode, 17
HPL_ADC.h, 81	hal_adc_init_sync_mode, 17
ADC_get_global_data	hal_adc_interrupt_mode_en, 15
HPL_ADC.h, 81	hal_adc_low_power_mode_en, 14
ADC_global_data_t, 74	hal_adc_result_channel_en, 16
ADC_hardware_calib	hal_adc_sequence_result_en, 16
HPL_ADC.h, 82	hal_adc_sequence_sel_en, 14
ADC_per_t, 232	hal_adc_start_sequence, 18
ADC_sequence_clear_burst	hal_adc_sync_sel_en, 15
HPL_ADC.h, 77	hal_adc_trigger_pol_sel_en, 15
ADC_sequence_clear_singlestep	hal_adc_trigger_sel_en, 14
HPL_ADC.h, 77	adc_seq_completed_callback
ADC_sequence_config_channels HPL ADC.h, 74	HAL_ADC.c, 311
——————————————————————————————————————	CLK DIV
ADC_sequence_config_interrupt_mode HPL_ADC.h, 77	CLK_DIV IOCON_PIO_reg_t, 36
ADC_sequence_config_sync	CTIMER_CC_config_t, 21
ADO_Sequence_coming_Sync	OTHVILIT OO COINING 1, 41

CTIMER_CCR_reg_t, 236	CTIMER_enable_stop_on_match
CTIMER_CR_reg_t, 237	HPL_CTIMER.h, 89
CTIMER_CTCR_config_t, 85	CTIMER_get_capture_irq_flag
CTIMER_CTCR_reg_t, 237	HPL_CTIMER.h, 86
CTIMER_EMR_config_t, 86	CTIMER_get_match_irq_flag
CTIMER_EMR_reg_t, 237	HPL_CTIMER.h, 86
CTIMER_IR_reg_t, 235	CTIMER_per_t, 238
CTIMER_MCR_reg_t, 236	CTIMER_read_capture_value
CTIMER_MR_config_t, 21	HPL_CTIMER.h, 93
CTIMER_MR_reg_t, 236	CTIMER_read_counter
CTIMER MSR reg t, 238	HPL_CTIMER.h, 87
CTIMER PC reg t, 236	CTIMER_read_match_status
CTIMER_PR_reg_t, 236	HPL_CTIMER.h, 93
CTIMER_PWMC_reg_t, 237	CTIMER_read_match_value
CTIMER_TC_reg_t, 235	HPL_CTIMER.h, 91
CTIMER_TCR_reg_t, 235	CTIMER_read_prescaler
CTIMER_clear_capture_irq_flag	HPL_CTIMER.h, 88
HPL CTIMER.h, 87	CTIMER_write_counter
CTIMER_clear_match_irq_flag	HPL CTIMER.h, 87
HPL CTIMER.h, 87	CTIMER_write_match_value
CTIMER_config_capture_reset	HPL CTIMER.h, 90
HPL CTIMER.h, 94	CTIMER_write_prescaler
CTIMER_config_counter_input	HPL_CTIMER.h, 88
HPL CTIMER.h, 94	CTIMER_write_shadow_register
_ ·	HPL CTIMER.h, 95
CTIMER_config_counter_timer_mode	callback
HPL_CTIMER.h, 94	hal_adc_sequence_config_t, 23
CTIMER_config_external_match	capture_callbacks
HPL_CTIMER.h, 93	HAL_CTIMER.c, 315
CTIMER_disable_falling_edge_capture	channels
HPL_CTIMER.h, 92	
CTIMER_disable_interrupt_on_capture	hal_adc_sequence_config_t, 22
CTIMER_disable_interrupt_on_capture HPL_CTIMER.h, 93	hal_adc_sequence_config_t, 22
CTIMER_disable_interrupt_on_capture HPL_CTIMER.h, 93 CTIMER_disable_interrupt_on_match	hal_adc_sequence_config_t, 22 DAC_CNTVAL_reg_t, 242
CTIMER_disable_interrupt_on_capture HPL_CTIMER.h, 93 CTIMER_disable_interrupt_on_match HPL_CTIMER.h, 88	hal_adc_sequence_config_t, 22  DAC_CNTVAL_reg_t, 242  DAC_CR_reg_t, 241
CTIMER_disable_interrupt_on_capture HPL_CTIMER.h, 93 CTIMER_disable_interrupt_on_match HPL_CTIMER.h, 88 CTIMER_disable_pwm	hal_adc_sequence_config_t, 22  DAC_CNTVAL_reg_t, 242  DAC_CR_reg_t, 241  DAC_CTRL_reg_t, 241
CTIMER_disable_interrupt_on_capture	hal_adc_sequence_config_t, 22  DAC_CNTVAL_reg_t, 242  DAC_CR_reg_t, 241
CTIMER_disable_interrupt_on_capture HPL_CTIMER.h, 93 CTIMER_disable_interrupt_on_match HPL_CTIMER.h, 88 CTIMER_disable_pwm	hal_adc_sequence_config_t, 22  DAC_CNTVAL_reg_t, 242  DAC_CR_reg_t, 241  DAC_CTRL_reg_t, 241  DAC_config_settling_time  HPL_DAC.h, 97
CTIMER_disable_interrupt_on_capture	hal_adc_sequence_config_t, 22  DAC_CNTVAL_reg_t, 242  DAC_CR_reg_t, 241  DAC_CTRL_reg_t, 241  DAC_config_settling_time  HPL_DAC.h, 97  DAC_disable_DMA_request
CTIMER_disable_interrupt_on_capture	hal_adc_sequence_config_t, 22  DAC_CNTVAL_reg_t, 242  DAC_CR_reg_t, 241  DAC_CTRL_reg_t, 241  DAC_config_settling_time  HPL_DAC.h, 97  DAC_disable_DMA_request  HPL_DAC.h, 98
CTIMER_disable_interrupt_on_capture	hal_adc_sequence_config_t, 22  DAC_CNTVAL_reg_t, 242  DAC_CR_reg_t, 241  DAC_CTRL_reg_t, 241  DAC_config_settling_time
CTIMER_disable_interrupt_on_capture	hal_adc_sequence_config_t, 22  DAC_CNTVAL_reg_t, 242  DAC_CR_reg_t, 241  DAC_CTRL_reg_t, 241  DAC_config_settling_time  HPL_DAC.h, 97  DAC_disable_DMA_request  HPL_DAC.h, 98  DAC_disable_DMA  HPL_DAC.h, 100
CTIMER_disable_interrupt_on_capture     HPL_CTIMER.h, 93 CTIMER_disable_interrupt_on_match     HPL_CTIMER.h, 88 CTIMER_disable_pwm     HPL_CTIMER.h, 95 CTIMER_disable_reload_on_match     HPL_CTIMER.h, 90 CTIMER_disable_reset_on_match     HPL_CTIMER.h, 89	hal_adc_sequence_config_t, 22  DAC_CNTVAL_reg_t, 242  DAC_CR_reg_t, 241  DAC_CTRL_reg_t, 241  DAC_config_settling_time     HPL_DAC.h, 97  DAC_disable_DMA_request     HPL_DAC.h, 98  DAC_disable_DMA     HPL_DAC.h, 100  DAC_disable_double_buffer
CTIMER_disable_interrupt_on_capture	hal_adc_sequence_config_t, 22  DAC_CNTVAL_reg_t, 242  DAC_CR_reg_t, 241  DAC_CTRL_reg_t, 241  DAC_config_settling_time     HPL_DAC.h, 97  DAC_disable_DMA_request     HPL_DAC.h, 98  DAC_disable_DMA     HPL_DAC.h, 100  DAC_disable_double_buffer     HPL_DAC.h, 98
CTIMER_disable_interrupt_on_capture	hal_adc_sequence_config_t, 22  DAC_CNTVAL_reg_t, 242  DAC_CR_reg_t, 241  DAC_CTRL_reg_t, 241  DAC_config_settling_time
CTIMER_disable_interrupt_on_capture	hal_adc_sequence_config_t, 22  DAC_CNTVAL_reg_t, 242  DAC_CR_reg_t, 241  DAC_CTRL_reg_t, 241  DAC_config_settling_time
CTIMER_disable_interrupt_on_capture	hal_adc_sequence_config_t, 22  DAC_CNTVAL_reg_t, 242  DAC_CR_reg_t, 241  DAC_CTRL_reg_t, 241  DAC_config_settling_time  HPL_DAC.h, 97  DAC_disable_DMA_request  HPL_DAC.h, 98  DAC_disable_DMA  HPL_DAC.h, 100  DAC_disable_double_buffer  HPL_DAC.h, 98  DAC_disable_timer  HPL_DAC.h, 99  DAC_enable_DMA_request
CTIMER_disable_interrupt_on_capture	hal_adc_sequence_config_t, 22  DAC_CNTVAL_reg_t, 242  DAC_CR_reg_t, 241  DAC_CTRL_reg_t, 241  DAC_config_settling_time  HPL_DAC.h, 97  DAC_disable_DMA_request  HPL_DAC.h, 98  DAC_disable_DMA  HPL_DAC.h, 100  DAC_disable_double_buffer  HPL_DAC.h, 98  DAC_disable_timer  HPL_DAC.h, 99  DAC_enable_DMA_request  HPL_DAC.h, 99
CTIMER_disable_interrupt_on_capture	hal_adc_sequence_config_t, 22  DAC_CNTVAL_reg_t, 242  DAC_CR_reg_t, 241  DAC_CTRL_reg_t, 241  DAC_config_settling_time     HPL_DAC.h, 97  DAC_disable_DMA_request     HPL_DAC.h, 100  DAC_disable_DMA     HPL_DAC.h, 98  DAC_disable_double_buffer     HPL_DAC.h, 98  DAC_disable_timer     HPL_DAC.h, 99  DAC_enable_DMA_request     HPL_DAC.h, 98  DAC_enable_DMA_request     HPL_DAC.h, 98  DAC_enable_DMA_request     HPL_DAC.h, 98
CTIMER_disable_interrupt_on_capture	hal_adc_sequence_config_t, 22  DAC_CNTVAL_reg_t, 242  DAC_CR_reg_t, 241  DAC_CTRL_reg_t, 241  DAC_config_settling_time     HPL_DAC.h, 97  DAC_disable_DMA_request     HPL_DAC.h, 100  DAC_disable_DMA     HPL_DAC.h, 98  DAC_disable_double_buffer     HPL_DAC.h, 98  DAC_disable_timer     HPL_DAC.h, 99  DAC_enable_DMA_request     HPL_DAC.h, 98  DAC_enable_DMA_request     HPL_DAC.h, 98  DAC_enable_DMA_request     HPL_DAC.h, 98  DAC_enable_DMA_request     HPL_DAC.h, 98
CTIMER_disable_interrupt_on_capture	hal_adc_sequence_config_t, 22  DAC_CNTVAL_reg_t, 242  DAC_CR_reg_t, 241  DAC_CTRL_reg_t, 241  DAC_config_settling_time
CTIMER_disable_interrupt_on_capture	hal_adc_sequence_config_t, 22  DAC_CNTVAL_reg_t, 242  DAC_CR_reg_t, 241  DAC_CTRL_reg_t, 241  DAC_config_settling_time
CTIMER_disable_interrupt_on_capture	hal_adc_sequence_config_t, 22  DAC_CNTVAL_reg_t, 242  DAC_CR_reg_t, 241  DAC_CTRL_reg_t, 241  DAC_config_settling_time
CTIMER_disable_interrupt_on_capture	hal_adc_sequence_config_t, 22  DAC_CNTVAL_reg_t, 242  DAC_CR_reg_t, 241  DAC_CTRL_reg_t, 241  DAC_config_settling_time
CTIMER_disable_interrupt_on_capture	hal_adc_sequence_config_t, 22  DAC_CNTVAL_reg_t, 242  DAC_CR_reg_t, 241  DAC_CTRL_reg_t, 241  DAC_config_settling_time
CTIMER_disable_interrupt_on_capture	hal_adc_sequence_config_t, 22  DAC_CNTVAL_reg_t, 242  DAC_CR_reg_t, 241  DAC_CTRL_reg_t, 241  DAC_config_settling_time
CTIMER_disable_interrupt_on_capture	hal_adc_sequence_config_t, 22  DAC_CNTVAL_reg_t, 242  DAC_CR_reg_t, 241  DAC_CTRL_reg_t, 241  DAC_config_settling_time
CTIMER_disable_interrupt_on_capture	hal_adc_sequence_config_t, 22  DAC_CNTVAL_reg_t, 242  DAC_CR_reg_t, 241  DAC_CTRL_reg_t, 241  DAC_config_settling_time
CTIMER_disable_interrupt_on_capture	hal_adc_sequence_config_t, 22  DAC_CNTVAL_reg_t, 242  DAC_CR_reg_t, 241  DAC_CTRL_reg_t, 241  DAC_config_settling_time

IOCON PIO rog t 26	hal atimar num mada config channel 215
IOCON_PIO_reg_t, 36	hal_ctimer_pwm_mode_config_channel, 315
DAC	hal_ctimer_pwm_mode_init, 314
HPL_DAC.c, 344	hal_ctimer_pwm_mode_set_period, 314
GPIO_B_reg_t, 244	hal_ctimer_timer_mode_config_match, 314
GPIO_CLR_reg_t, 245	hal_ctimer_timer_mode_init, 313
GPIO_DIR_reg_t, 244	match_callbacks, 315
GPIO_DIRCLR_reg_t, 245	HAL_CTIMER.h
GPIO DIRNOT reg t, 245	hal_ctimer_pwm_mode_config_channel, 42
GPIO_DIRSET_reg_t, 245	hal_ctimer_pwm_mode_init, 41
GPIO_DIRSET_reg_t, 243	hal_ctimer_pwm_mode_set_period, 41
GPIO_MPIN_reg_t, 245	hal_ctimer_timer_mode_config_match, 41
GPIO_NOT_reg_t, 245	hal_ctimer_timer_mode_init, 41
GPIO_PIN_reg_t, 244	HAL_DAC.h
<del>-</del>	hal_dac_init, 43
GPIO_SET_reg_t, 245	HAL_GPIO.c
GPIO_W_reg_t, 244	hal_gpio_clear_pin, 318
GPIO_per_t, 246	hal_gpio_init, 317
GPIO_read_dir	hal_gpio_read_pin, 318
HPL_GPIO.h, 104	hal_gpio_set_dir, 317
GPIO_read_mask	hal_gpio_set_pin, 318
HPL_GPIO.h, 105	hal_gpio_toggle_pin, 318
GPIO_read_masked_portpin	HAL_GPIO.h
HPL_GPIO.h, 106	hal_gpio_clear_pin, 46
GPIO_read_port_byte	hal_gpio_init, 46
HPL_GPIO.h, 103	hal_gpio_read_pin, 47
GPIO_read_port_word	hal_gpio_set_dir, 46
HPL_GPIO.h, 104	hal_gpio_set_pin, 46
GPIO_read_portpin	hal_gpio_toggle_pin, 47
HPL_GPIO.h, 106	HAL IOCON.c
GPIO_write_clear	hal_iocon_config_io, 320
HPL_GPIO.h, 107	HAL IOCON.h
GPIO_write_dir	hal_iocon_config_io, 50
HPL_GPIO.h, 105	HAL PININT.c
GPIO_write_dir_clear	<del>-</del>
HPL_GPIO.h, 108	hal_pinint_configure_pin_interrupt, 322 hal_pinint_handle_irq, 322
GPIO_write_dir_set	hal_pinint_register_callback, 323
HPL_GPIO.h, 108	<u> </u>
GPIO_write_dir_toggle	pinint_callbacks, 323
HPL_GPIO.h, 108	HAL_PININT.h
GPIO_write_mask	hal_pinint_configure_pin_interrupt, 52
HPL_GPIO.h, 105	hal_pinint_register_callback, 52
GPIO_write_masked_portpin	HAL_SPI.c
HPL_GPIO.h, 107	hal_spi_master_mode_config_tx, 326
GPIO_write_port_byte	hal_spi_master_mode_init, 325
HPL_GPIO.h, 103	hal_spi_master_mode_register_rx_callback, 327
GPIO_write_port_word	hal_spi_master_mode_register_tx_callback, 326
HPL_GPIO.h, 104	hal_spi_master_mode_rx_data, 325
GPIO_write_portpin	hal_spi_master_mode_tx_data, 326
HPL_GPIO.h, 106	spi_irq_handler, 325
GPIO_write_set	spi_rx_callback, 327
HPL_GPIO.h, 107	spi_tx_callback, 327
GPIO_write_toggle	HAL_SPI.h
HPL_GPIO.h, 108	hal_spi_master_mode_config_tx, 56
	hal_spi_master_mode_init, 55
HAL_ADC.c	hal_spi_master_mode_register_rx_callback, 57
adc_seq_completed_callback, 311	hal_spi_master_mode_register_tx_callback, 56
HAL_CTIMER.c	hal_spi_master_mode_rx_data, 55
capture_callbacks, 315	hal_spi_master_mode_tx_data, 56
hal_ctimer_calc_match_value, 313	HAL_SYSCON.c

	hal_syscon_config_clkout, 331	ADC_hardware_calib, 82
	hal_syscon_config_external_crystal, 330	ADC_sequence_clear_burst, 77
	hal_syscon_config_frg, 331	ADC_sequence_clear_singlestep, 77
	hal_syscon_config_fro_direct, 330	ADC_sequence_config_channels, 74
	hal_syscon_config_pll, 332	ADC_sequence_config_interrupt_mode, 77
	hal_syscon_get_fro_clock, 330	ADC_sequence_config_sync, 76
	hal_syscon_get_peripheral_clock, 332	ADC_sequence_config_trigger, 75
	hal_syscon_get_pll_clock, 333	ADC_sequence_config_trigger_pol, 75
	hal_syscon_get_system_clock, 330	ADC_sequence_disable, 78
	hal_syscon_set_iocon_glitch_divider, 332	ADC_sequence_enable, 78
	hal_syscon_set_peripheral_clock_source, 331	ADC sequence get channels, 75
HAL	SYSCON.h	ADC sequence get mode, 78
	hal_syscon_config_clkout, 60	ADC_sequence_set_burst, 76
	hal_syscon_config_external_crystal, 59	ADC_sequence_set_singlestep, 77
	hal_syscon_config_frg, 60	ADC_sequence_set_start, 76
	hal_syscon_config_fro_direct, 60	ADC_set_channel_threshold, 79
	hal_syscon_config_pll, 63	ADC_set_compare_high_threshold, 79
	hal_syscon_get_fro_clock, 59	ADC_set_compare_low_threshold, 79
	hal_syscon_get_peripheral_clock, 62	ADC_set_compare_tow_tireshold, 75
	hal_syscon_get_pll_clock, 63	HPL_CTIMER.h
	hal_syscon_get_system_clock, 59	
		CTIMER_clear_capture_irq_flag, 87 CTIMER_clear_match_irq_flag, 87
	hal_syscon_set_iocon_glitch_divider, 62	
	hal_syscon_set_peripheral_clock_source, 62	CTIMER_config_capture_reset, 94
HAL	_SYSTICK.c	CTIMER_config_counter_input, 94
	hal_systick_init, 335	CTIMER_config_counter_timer_mode, 94
	hal_systick_update_callback, 335	CTIMER_config_external_match, 93
HAL	_SYSTICK.h	CTIMER_disable_falling_edge_capture, 92
	hal_systick_init, 64	CTIMER_disable_interrupt_on_capture, 93
	hal_systick_update_callback, 65	CTIMER_disable_interrupt_on_match, 88
HAL	_UART.c	CTIMER_disable_pwm, 95
	hal_uart_calculate_brgval, 337	CTIMER_disable_reload_on_match, 90
	hal_uart_init, 337	CTIMER_disable_reset_on_match, 89
	hal_uart_register_rx_callback, 338	CTIMER_disable_rising_edge_capture, 91
	hal_uart_register_tx_callback, 339	CTIMER_disable_stop_on_match, 90
	hal_uart_rx_byte, 338	CTIMER_enable_falling_edge_capture, 92
	hal_uart_tx_byte, 338	CTIMER_enable_interrupt_on_capture, 92
	uart_rx_callback, 339	CTIMER_enable_interrupt_on_match, 88
	uart_tx_callback, 339	CTIMER_enable_pwm, 95
HAL	_UART.h	CTIMER_enable_reload_on_match, 90
	hal_uart_init, 67	CTIMER_enable_reset_on_match, 89
	hal_uart_register_rx_callback, 68	CTIMER_enable_rising_edge_capture, 91
	hal_uart_register_tx_callback, 68	CTIMER_enable_stop_on_match, 89
	hal_uart_rx_byte, 68	CTIMER_get_capture_irq_flag, 86
	hal_uart_tx_byte, 67	CTIMER_get_match_irq_flag, 86
HAL	_WKT.c	CTIMER_read_capture_value, 93
	hal_wkt_init, 341	CTIMER_read_counter, 87
	hal_wkt_register_callback, 341	CTIMER_read_match_status, 93
HAL	WKT.h	CTIMER_read_match_value, 91
•	hal_wkt_init, 70	CTIMER_read_prescaler, 88
	hal_wkt_register_callback, 70	CTIMER write counter, 87
HPL	ADC.h	CTIMER_write_match_value, 90
	ADC_control_config, 74	CTIMER_write_prescaler, 88
	ADC_disable_sequence_interrupt, 80	CTIMER_write_shadow_register, 95
	ADC_disable_threshold_interrupt, 80	HPL DAC.c
	ADC_enable_sequence_interrupt, 80	DAC, 344
	ADC_enable_threshold_interrupt, 80	HPL_DAC.h
	ADC_get_channel_data, 81	DAC_config_settling_time, 97
	ADC_get_global_data, 81	DAC_comig_setting_time, 97  DAC_disable_DMA_request, 98
	7.DO_got_global_data, O1	Drio_disable_Divir_lequest, 30

	DAC_disable_DMA, 100 DAC_disable_double_buffer, 98	PI	ININT_config_pattern_match_source, 130 ININT_disable_falling_edge, 127
	DAC_disable_timer, 99		ININT_disable_high_level, 128
	DAC_enable_DMA_request, 98		ININT_disable_rising_edge, 127
	DAC_enable_DMA, 99		ININT_enable_falling_edge, 127
	DAC_enable_double_buffer, 98		ININT_enable_high_level, 128
	DAC_enable_timer, 99		ININT_enable_rising_edge, 127
	DAC_write, 97		ININT_get_falling_edge_active, 128
	DAC_write_reaload_value, 100		ININT_get_interrupt_mode, 126
HPL	_GPIO.h		ININT_get_level_active, 129
	GPIO_read_dir, 104		ININT_get_pattern_match_state, 130
	GPIO_read_mask, 105		ININT_get_rising_edge_active, 128
	GPIO_read_masked_portpin, 106		ININT_set_interrupt_mode, 126
	GPIO_read_port_byte, 103		ININT_toggle_active_level, 129
	GPIO_read_port_word, 104		INITN_config_slice_mode, 132
	GPIO_read_portpin, 106		INITN_disable_slice_as_endpoint, 130
	GPIO_write_clear, 107		INITN_enable_slice_as_endpoint, 130
	GPIO_write_dir, 105	HPL_P	
	GPIO_write_dir_clear, 108		MU_config_power_mode, 135
	GPIO_write_dir_set, 108		MU_config_sleep_mode, 135
	GPIO_write_dir_toggle, 108		MU_read_general_purpouse_register, 136
	GPIO_write_mask, 105		MU_set_prevent_deep_power, 135
	GPIO_write_masked_portpin, 107		MU_write_general_purpouse_register, 135
	GPIO_write_port_byte, 103	HPL_S	
	GPIO_write_port_word, 104		PI, 352
	GPIO_write_portpin, 106	HPL_S	
	GPIO_write_set, 107		PI_clear_end_of_frame, 148
LIDI	GPIO_write_toggle, 108		PI_clear_end_of_transmission, 148
HPL	_IOCON.h		PI_clear_rx_ignore, 149
	IOCON_config_clock_source, 114		PI_clear_status_flag, 145
	IOCON_config_pull_mode, 112		PI_disable, 140
	IOCON_config_sample_mode, 114		PI_disable_irq, 145
	IOCON_deinit, 111		PI_disable_loopback_mode, 142
	IOCON_disable_hysteresis, 112		PI_enable, 139
	IOCON_disable_invert, 113		PI_enable_irq, 145
	IOCON_disable_open_drain, 114		PI_enable_loopback_mode, 142
	IOCON_enable_hysteresis, 112 IOCON enable invert, 113		PI_get_active_ssl, 146
	IOCON_enable_open_drain, 113		PI_get_irq_flag_status, 150 PI_get_sot_flag, 146
	IOCON_init, 111		PI_get_sot_liag, 146 PI_get_status_flag, 144
	IOCON_select_iic0_scl, 115		
	IOCON_select_lic0_sdi, 115		PI_read_rx_data, 146 PI_select_slave, 147
ШΟΙ	MRT.h		PI_set_clock_div, 150
ПЕЦ	MRT_clear_irq_flag, 120		PI set cpha capture, 141
	MRT_config_mode, 118		PI_set_cpha_capture, 141 PI_set_cpha_change, 141
	MRT get current value, 118		PI_set_cpol_high, 142
	MRT get idle channel, 118		PI set cpol low, 141
	MRT_get_irq_flag, 118		PI_set_data_and_control, 149
	MRT_set_interval, 117		PI_set_data_length, 149
	MRT_set_interval_and_stop_timer, 117		PI_set_data_order_lsb_first, 141
HPI	NVIC.h		Pl_set_data_order_msb_first, 140
· · · · -	NVIC_clear_pending_interrupt, 123		Pl_set_end_of_frame, 148
	NVIC_disable_interrupt, 122		PI_set_end_of_transmission, 147
	NVIC enable interrupt, 122		PI_set_frame_delay, 144
	NVIC_get_active_interrupt, 123		PI_set_master_mode, 140
	NVIC_set_pending_interrupt, 122		PI_set_post_delay, 144
HPI	PININT.h		PI_set_pre_delay, 143
· · · L	PININT_clear_edge_level_irq, 129		PI_set_rx_ignore, 148
	0.0ai_0ago_1010i_iiq, 120	O.	

		01/00011
	SPI_set_slave_mode, 140	SYSCON_enable_wakeup_source, 182
	SPI_set_ssel_active_high, 143	SYSCON_get_device_id, 184
	SPI_set_ssel_active_low, 143	SYSCON_get_irq_latency, 180
	SPI_set_transfer_delay, 144	SYSCON_get_pll_lock_status, 174
	SPI_write_txdata, 147	SYSCON_get_por_pio_status_register, 179
HPL	_SWM.h	SYSCON_get_systick_calib, 180
	SWM_assign_CLKOUT, 163	SYSCON_power_down_peripheral, 184
	SWM_assign_COMP0_OUT, 163	SYSCON_power_up_peripheral, 184
	SWM_assign_INT_BMAT, 164	SYSCON_set_adc_clock, 175
	SWM_assign_T0_CAP, 164	SYSCON set bod control, 180
	SWM_assign_T0_MAT, 164	SYSCON_set_capacitive_clock_source, 175
		·
	SWM_assign_iic_SCL, 163	SYSCON_set_clkout_config, 179
	SWM_assign_iic_SDA, 162	SYSCON_set_ext_clock_source, 176
	SWM_assign_sct_IN_A, 159	SYSCON_set_frg_config, 177
	SWM_assign_sct_IN_B, 159	SYSCON_set_iocon_glitch_divider, 179
	SWM_assign_sct_IN_C, 159	SYSCON_set_nmi_source, 180
	SWM_assign_sct_IN_D, 160	SYSCON_set_oscillator_control, 174
	SWM_assign_sct_OUT0, 160	SYSCON_set_peripheral_clock_source, 177
	SWM assign sct OUT1, 160	SYSCON_set_pinint_pin, 182
	SWM assign sct OUT2, 161	SYSCON_set_pll_clk_source, 174
	SWM assign sct OUT3, 161	SYSCON_set_pll_control, 173
	SWM_assign_sct_OUT4, 161	SYSCON set powered on wakeup, 183
	SWM assign set OUT5, 162	SYSCON_set_sct_clock, 175
	_ • ·	
	SWM_assign_sct_OUT6, 162	SYSCON_set_watchdog_oscillator_control, 174
	SWM_assign_spi_MISO, 157	HPL_SYSTICK.h
	SWM_assign_spi_MOSI, 157	SYSTICK_get_count_flag, 187
	SWM_assign_spi_SCK, 155	SYSTICK_select_clock_source, 186
	SWM_assign_spi_SSEL0, 157	HPL_UART.c
	SWM_assign_spi_SSEL1, 158	UART, 356
	<u></u>	
		HPL_UART.h
	SWM_assign_spi_SSEL2, 158	HPL_UART.h
	SWM_assign_spi_SSEL2, 158 SWM_assign_spi_SSEL3, 158	HPL_UART.h UART_assert_break, 199
	SWM_assign_spi_SSEL2, 158 SWM_assign_spi_SSEL3, 158 SWM_assign_uart_CTS, 155	HPL_UART.h UART_assert_break, 199 UART_clear_break, 199
	SWM_assign_spi_SSEL2, 158 SWM_assign_spi_SSEL3, 158 SWM_assign_uart_CTS, 155 SWM_assign_uart_RTS, 154	HPL_UART.h UART_assert_break, 199 UART_clear_break, 199 UART_config_OEPOL, 197
	SWM_assign_spi_SSEL2, 158 SWM_assign_spi_SSEL3, 158 SWM_assign_uart_CTS, 155 SWM_assign_uart_RTS, 154 SWM_assign_uart_RXD, 154	HPL_UART.h  UART_assert_break, 199  UART_clear_break, 199  UART_config_OEPOL, 197  UART_config_clock_polarity, 194
	SWM_assign_spi_SSEL2, 158 SWM_assign_spi_SSEL3, 158 SWM_assign_uart_CTS, 155 SWM_assign_uart_RTS, 154 SWM_assign_uart_RXD, 154 SWM_assign_uart_SCLK, 155	HPL_UART.h  UART_assert_break, 199  UART_clear_break, 199  UART_config_OEPOL, 197  UART_config_clock_polarity, 194  UART_config_data_length, 193
	SWM_assign_spi_SSEL2, 158 SWM_assign_spi_SSEL3, 158 SWM_assign_uart_CTS, 155 SWM_assign_uart_RTS, 154 SWM_assign_uart_RXD, 154 SWM_assign_uart_SCLK, 155 SWM_assign_uart_TXD, 154	HPL_UART.h  UART_assert_break, 199  UART_clear_break, 199  UART_config_OEPOL, 197  UART_config_clock_polarity, 194  UART_config_data_length, 193  UART_config_master_mode, 195
	SWM_assign_spi_SSEL2, 158 SWM_assign_spi_SSEL3, 158 SWM_assign_uart_CTS, 155 SWM_assign_uart_RTS, 154 SWM_assign_uart_RXD, 154 SWM_assign_uart_SCLK, 155 SWM_assign_uart_TXD, 154 SWM_enable_ACMP, 165	HPL_UART.h  UART_assert_break, 199  UART_clear_break, 199  UART_config_OEPOL, 197  UART_config_clock_polarity, 194  UART_config_data_length, 193  UART_config_master_mode, 195  UART_config_parity, 193
	SWM_assign_spi_SSEL2, 158 SWM_assign_spi_SSEL3, 158 SWM_assign_uart_CTS, 155 SWM_assign_uart_RTS, 154 SWM_assign_uart_RXD, 154 SWM_assign_uart_SCLK, 155 SWM_assign_uart_TXD, 154 SWM_enable_ACMP, 165 SWM_enable_ADC, 167	HPL_UART.h  UART_assert_break, 199  UART_clear_break, 199  UART_config_OEPOL, 197  UART_config_clock_polarity, 194  UART_config_data_length, 193  UART_config_master_mode, 195  UART_config_parity, 193  UART_config_stop_bits, 193
	SWM_assign_spi_SSEL2, 158 SWM_assign_spi_SSEL3, 158 SWM_assign_uart_CTS, 155 SWM_assign_uart_RTS, 154 SWM_assign_uart_RXD, 154 SWM_assign_uart_SCLK, 155 SWM_assign_uart_TXD, 154 SWM_enable_ACMP, 165 SWM_enable_ADC, 167 SWM_enable_CAPTX, 168	HPL_UART.h  UART_assert_break, 199  UART_clear_break, 199  UART_config_OEPOL, 197  UART_config_clock_polarity, 194  UART_config_data_length, 193  UART_config_master_mode, 195  UART_config_parity, 193  UART_config_stop_bits, 193  UART_config_sync_mode, 194
	SWM_assign_spi_SSEL2, 158 SWM_assign_spi_SSEL3, 158 SWM_assign_uart_CTS, 155 SWM_assign_uart_RTS, 154 SWM_assign_uart_RXD, 154 SWM_assign_uart_SCLK, 155 SWM_assign_uart_TXD, 154 SWM_enable_ACMP, 165 SWM_enable_ADC, 167	HPL_UART.h  UART_assert_break, 199  UART_clear_break, 199  UART_config_OEPOL, 197  UART_config_clock_polarity, 194  UART_config_data_length, 193  UART_config_master_mode, 195  UART_config_parity, 193  UART_config_stop_bits, 193
	SWM_assign_spi_SSEL2, 158 SWM_assign_spi_SSEL3, 158 SWM_assign_uart_CTS, 155 SWM_assign_uart_RTS, 154 SWM_assign_uart_RXD, 154 SWM_assign_uart_SCLK, 155 SWM_assign_uart_TXD, 154 SWM_enable_ACMP, 165 SWM_enable_ADC, 167 SWM_enable_CAPTX, 168	HPL_UART.h  UART_assert_break, 199  UART_clear_break, 199  UART_config_OEPOL, 197  UART_config_clock_polarity, 194  UART_config_data_length, 193  UART_config_master_mode, 195  UART_config_parity, 193  UART_config_stop_bits, 193  UART_config_sync_mode, 194
	SWM_assign_spi_SSEL2, 158 SWM_assign_spi_SSEL3, 158 SWM_assign_uart_CTS, 155 SWM_assign_uart_RTS, 154 SWM_assign_uart_RXD, 154 SWM_assign_uart_SCLK, 155 SWM_assign_uart_TXD, 154 SWM_enable_ACMP, 165 SWM_enable_ADC, 167 SWM_enable_CAPTX, 168 SWM_enable_CAPYH, 168	HPL_UART.h  UART_assert_break, 199  UART_clear_break, 199  UART_config_OEPOL, 197  UART_config_clock_polarity, 194  UART_config_data_length, 193  UART_config_master_mode, 195  UART_config_parity, 193  UART_config_stop_bits, 193  UART_config_sync_mode, 194  UART_disable, 192
	SWM_assign_spi_SSEL2, 158 SWM_assign_spi_SSEL3, 158 SWM_assign_uart_CTS, 155 SWM_assign_uart_RTS, 154 SWM_assign_uart_RXD, 154 SWM_assign_uart_SCLK, 155 SWM_assign_uart_TXD, 154 SWM_enable_ACMP, 165 SWM_enable_ADC, 167 SWM_enable_CAPTX, 168 SWM_enable_CAPYH, 168 SWM_enable_CAPYL, 168 SWM_enable_CLKIN, 166	HPL_UART.h  UART_assert_break, 199  UART_clear_break, 199  UART_config_OEPOL, 197  UART_config_clock_polarity, 194  UART_config_data_length, 193  UART_config_master_mode, 195  UART_config_parity, 193  UART_config_stop_bits, 193  UART_config_stop_bits, 193  UART_config_sync_mode, 194  UART_disable, 192  UART_disable_CTS, 194  UART_disable_OESEL, 197
	SWM_assign_spi_SSEL2, 158 SWM_assign_spi_SSEL3, 158 SWM_assign_uart_CTS, 155 SWM_assign_uart_RTS, 154 SWM_assign_uart_RXD, 154 SWM_assign_uart_SCLK, 155 SWM_assign_uart_TXD, 154 SWM_enable_ACMP, 165 SWM_enable_ADC, 167 SWM_enable_CAPTX, 168 SWM_enable_CAPYH, 168 SWM_enable_CAPYL, 168 SWM_enable_CLKIN, 166 SWM_enable_DAC, 167	HPL_UART.h  UART_assert_break, 199  UART_clear_break, 199  UART_config_OEPOL, 197  UART_config_clock_polarity, 194  UART_config_data_length, 193  UART_config_master_mode, 195  UART_config_parity, 193  UART_config_stop_bits, 193  UART_config_sync_mode, 194  UART_disable, 192  UART_disable_CTS, 194  UART_disable_OESEL, 197  UART_disable_OETA, 196
	SWM_assign_spi_SSEL2, 158 SWM_assign_spi_SSEL3, 158 SWM_assign_uart_CTS, 155 SWM_assign_uart_RTS, 154 SWM_assign_uart_RXD, 154 SWM_assign_uart_SCLK, 155 SWM_assign_uart_TXD, 154 SWM_enable_ACMP, 165 SWM_enable_ADC, 167 SWM_enable_CAPTX, 168 SWM_enable_CAPYH, 168 SWM_enable_CAPYL, 168 SWM_enable_CLKIN, 166 SWM_enable_CLKIN, 166 SWM_enable_DAC, 167 SWM_enable_RESETN, 166	HPL_UART.h  UART_assert_break, 199  UART_clear_break, 199  UART_config_OEPOL, 197  UART_config_clock_polarity, 194  UART_config_data_length, 193  UART_config_master_mode, 195  UART_config_parity, 193  UART_config_stop_bits, 193  UART_config_stop_bits, 194  UART_disable, 192  UART_disable_CTS, 194  UART_disable_OESEL, 197  UART_disable_OETA, 196  UART_disable_address_detect, 199
	SWM_assign_spi_SSEL2, 158 SWM_assign_spi_SSEL3, 158 SWM_assign_uart_CTS, 155 SWM_assign_uart_RTS, 154 SWM_assign_uart_RXD, 154 SWM_assign_uart_SCLK, 155 SWM_assign_uart_TXD, 154 SWM_enable_ACMP, 165 SWM_enable_ACMP, 165 SWM_enable_CAPTX, 168 SWM_enable_CAPYH, 168 SWM_enable_CAPYL, 168 SWM_enable_CAPYL, 168 SWM_enable_CLKIN, 166 SWM_enable_DAC, 167 SWM_enable_DAC, 167 SWM_enable_RESETN, 166 SWM_enable_SWCLK, 165	HPL_UART.h  UART_assert_break, 199  UART_clear_break, 199  UART_config_OEPOL, 197  UART_config_clock_polarity, 194  UART_config_data_length, 193  UART_config_master_mode, 195  UART_config_parity, 193  UART_config_stop_bits, 193  UART_config_stop_bits, 193  UART_config_sync_mode, 194  UART_disable, 192  UART_disable_CTS, 194  UART_disable_OESEL, 197  UART_disable_OETA, 196  UART_disable_address_detect, 199  UART_disable_auto_address, 196
	SWM_assign_spi_SSEL2, 158 SWM_assign_spi_SSEL3, 158 SWM_assign_uart_CTS, 155 SWM_assign_uart_RTS, 154 SWM_assign_uart_RXD, 154 SWM_assign_uart_SCLK, 155 SWM_assign_uart_TXD, 154 SWM_enable_ACMP, 165 SWM_enable_ACMP, 165 SWM_enable_CAPTX, 168 SWM_enable_CAPYH, 168 SWM_enable_CAPYL, 168 SWM_enable_CAPYL, 168 SWM_enable_CAPYL, 166 SWM_enable_CAPYL, 166 SWM_enable_CAPYL, 166 SWM_enable_SWCLK, 165 SWM_enable_SWCLK, 165 SWM_enable_SWDIO, 165	HPL_UART.h  UART_assert_break, 199  UART_clear_break, 199  UART_config_OEPOL, 197  UART_config_clock_polarity, 194  UART_config_data_length, 193  UART_config_master_mode, 195  UART_config_parity, 193  UART_config_stop_bits, 193  UART_config_stop_bits, 193  UART_config_sync_mode, 194  UART_disable, 192  UART_disable_CTS, 194  UART_disable_OESEL, 197  UART_disable_OETA, 196  UART_disable_address_detect, 199  UART_disable_auto_address, 196  UART_disable_autobaud, 202
	SWM_assign_spi_SSEL2, 158 SWM_assign_spi_SSEL3, 158 SWM_assign_uart_CTS, 155 SWM_assign_uart_RTS, 154 SWM_assign_uart_RXD, 154 SWM_assign_uart_SCLK, 155 SWM_assign_uart_TXD, 154 SWM_enable_ACMP, 165 SWM_enable_ADC, 167 SWM_enable_CAPTX, 168 SWM_enable_CAPYH, 168 SWM_enable_CAPYL, 168 SWM_enable_CAPYL, 168 SWM_enable_CAPYL, 166 SWM_enable_CAPYL, 166 SWM_enable_CLKIN, 166 SWM_enable_DAC, 167 SWM_enable_BESETN, 166 SWM_enable_SWCLK, 165 SWM_enable_SWCLK, 165 SWM_enable_SWDIO, 165 SWM_enable_VDDCMP, 167	HPL_UART.h  UART_assert_break, 199  UART_clear_break, 199  UART_config_OEPOL, 197  UART_config_clock_polarity, 194  UART_config_data_length, 193  UART_config_master_mode, 195  UART_config_parity, 193  UART_config_stop_bits, 193  UART_config_stop_bits, 193  UART_config_sync_mode, 194  UART_disable, 192  UART_disable_CTS, 194  UART_disable_OESEL, 197  UART_disable_OESEL, 197  UART_disable_address_detect, 199  UART_disable_auto_address, 196  UART_disable_autobaud, 202  UART_disable_autoclear_continuous_clock, 20
	SWM_assign_spi_SSEL2, 158 SWM_assign_spi_SSEL3, 158 SWM_assign_uart_CTS, 155 SWM_assign_uart_RTS, 154 SWM_assign_uart_RXD, 154 SWM_assign_uart_SCLK, 155 SWM_assign_uart_TXD, 154 SWM_enable_ACMP, 165 SWM_enable_ADC, 167 SWM_enable_CAPTX, 168 SWM_enable_CAPYH, 168 SWM_enable_CAPYL, 168 SWM_enable_CAPYL, 166 SWM_enable_CLKIN, 166 SWM_enable_DAC, 167 SWM_enable_BESETN, 166 SWM_enable_SWCLK, 165 SWM_enable_SWCLK, 165 SWM_enable_SWDIO, 165 SWM_enable_XTALIN, 166	HPL_UART.h  UART_assert_break, 199  UART_clear_break, 199  UART_config_OEPOL, 197  UART_config_clock_polarity, 194  UART_config_data_length, 193  UART_config_master_mode, 195  UART_config_parity, 193  UART_config_stop_bits, 193  UART_config_sync_mode, 194  UART_disable, 192  UART_disable_CTS, 194  UART_disable_OESEL, 197  UART_disable_OESEL, 197  UART_disable_address_detect, 199  UART_disable_auto_address, 196  UART_disable_autobaud, 202  UART_disable_autoclear_continuous_clock, 20  UART_disable_continuous_clock, 201
	SWM_assign_spi_SSEL2, 158 SWM_assign_spi_SSEL3, 158 SWM_assign_uart_CTS, 155 SWM_assign_uart_RTS, 154 SWM_assign_uart_RXD, 154 SWM_assign_uart_SCLK, 155 SWM_assign_uart_TXD, 154 SWM_enable_ACMP, 165 SWM_enable_ACMP, 165 SWM_enable_CAPTX, 168 SWM_enable_CAPYL, 168 SWM_enable_CAPYL, 168 SWM_enable_CLKIN, 166 SWM_enable_DAC, 167 SWM_enable_BESETN, 166 SWM_enable_SWCLK, 165 SWM_enable_SWCLK, 165 SWM_enable_SWDIO, 165 SWM_enable_VDDCMP, 167 SWM_enable_XTALIN, 166 SWM_enable_XTALIN, 166 SWM_enable_XTALOUT, 166	HPL_UART.h  UART_assert_break, 199  UART_clear_break, 199  UART_config_OEPOL, 197  UART_config_clock_polarity, 194  UART_config_data_length, 193  UART_config_master_mode, 195  UART_config_parity, 193  UART_config_stop_bits, 193  UART_config_stop_bits, 193  UART_config_sync_mode, 194  UART_disable, 192  UART_disable_CTS, 194  UART_disable_OESEL, 197  UART_disable_OESEL, 196  UART_disable_address_detect, 199  UART_disable_auto_address, 196  UART_disable_autobaud, 202  UART_disable_autoclear_continuous_clock, 20  UART_disable_continuous_clock, 201  UART_disable_irq_ABERR, 218
HPL	SWM_assign_spi_SSEL2, 158 SWM_assign_spi_SSEL3, 158 SWM_assign_uart_CTS, 155 SWM_assign_uart_RTS, 154 SWM_assign_uart_RXD, 154 SWM_assign_uart_SCLK, 155 SWM_assign_uart_TXD, 154 SWM_enable_ACMP, 165 SWM_enable_ADC, 167 SWM_enable_CAPTX, 168 SWM_enable_CAPYH, 168 SWM_enable_CAPYL, 168 SWM_enable_CAPYL, 166 SWM_enable_CLKIN, 166 SWM_enable_DAC, 167 SWM_enable_BESETN, 166 SWM_enable_SWCLK, 165 SWM_enable_SWCLK, 165 SWM_enable_SWDIO, 165 SWM_enable_XTALIN, 166	HPL_UART.h  UART_assert_break, 199  UART_clear_break, 199  UART_config_OEPOL, 197  UART_config_clock_polarity, 194  UART_config_data_length, 193  UART_config_master_mode, 195  UART_config_parity, 193  UART_config_stop_bits, 193  UART_config_stop_bits, 193  UART_config_sync_mode, 194  UART_disable, 192  UART_disable_CTS, 194  UART_disable_OESEL, 197  UART_disable_OETA, 196  UART_disable_address_detect, 199  UART_disable_auto_address, 196  UART_disable_autobaud, 202  UART_disable_autoclear_continuous_clock, 20  UART_disable_irq_ABERR, 218  UART_disable_irq_DELTACTS, 215
HPL	SWM_assign_spi_SSEL2, 158 SWM_assign_spi_SSEL3, 158 SWM_assign_uart_CTS, 155 SWM_assign_uart_RTS, 154 SWM_assign_uart_RXD, 154 SWM_assign_uart_SCLK, 155 SWM_assign_uart_TXD, 154 SWM_enable_ACMP, 165 SWM_enable_ACMP, 165 SWM_enable_CAPTX, 168 SWM_enable_CAPYL, 168 SWM_enable_CAPYL, 168 SWM_enable_CLKIN, 166 SWM_enable_DAC, 167 SWM_enable_BESETN, 166 SWM_enable_SWCLK, 165 SWM_enable_SWCLK, 165 SWM_enable_SWDIO, 165 SWM_enable_VDDCMP, 167 SWM_enable_XTALIN, 166 SWM_enable_XTALIN, 166 SWM_enable_XTALOUT, 166	HPL_UART.h  UART_assert_break, 199  UART_clear_break, 199  UART_config_OEPOL, 197  UART_config_clock_polarity, 194  UART_config_data_length, 193  UART_config_master_mode, 195  UART_config_parity, 193  UART_config_stop_bits, 193  UART_config_stop_bits, 193  UART_config_sync_mode, 194  UART_disable, 192  UART_disable_CTS, 194  UART_disable_OESEL, 197  UART_disable_OESEL, 196  UART_disable_address_detect, 199  UART_disable_auto_address, 196  UART_disable_autobaud, 202  UART_disable_autoclear_continuous_clock, 20  UART_disable_continuous_clock, 201  UART_disable_irq_ABERR, 218
HPL	SWM_assign_spi_SSEL2, 158 SWM_assign_spi_SSEL3, 158 SWM_assign_uart_CTS, 155 SWM_assign_uart_RTS, 154 SWM_assign_uart_RXD, 154 SWM_assign_uart_SCLK, 155 SWM_assign_uart_TXD, 154 SWM_enable_ACMP, 165 SWM_enable_ACMP, 165 SWM_enable_CAPTX, 168 SWM_enable_CAPYH, 168 SWM_enable_CAPYL, 168 SWM_enable_CAPYL, 166 SWM_enable_DAC, 167 SWM_enable_DAC, 167 SWM_enable_SWCLK, 165 SWM_enable_SWCLK, 165 SWM_enable_SWDIO, 165 SWM_enable_XTALIN, 166 SWM_enable_XTALIN, 166 SWM_enable_XTALOUT, 166 _SYSCON.h	HPL_UART.h  UART_assert_break, 199  UART_clear_break, 199  UART_config_OEPOL, 197  UART_config_clock_polarity, 194  UART_config_data_length, 193  UART_config_master_mode, 195  UART_config_parity, 193  UART_config_stop_bits, 193  UART_config_stop_bits, 193  UART_config_sync_mode, 194  UART_disable, 192  UART_disable_CTS, 194  UART_disable_OESEL, 197  UART_disable_OETA, 196  UART_disable_address_detect, 199  UART_disable_auto_address, 196  UART_disable_autobaud, 202  UART_disable_autoclear_continuous_clock, 20  UART_disable_irq_ABERR, 218  UART_disable_irq_DELTACTS, 215
HPL	SWM_assign_spi_SSEL2, 158 SWM_assign_spi_SSEL3, 158 SWM_assign_uart_CTS, 155 SWM_assign_uart_RTS, 154 SWM_assign_uart_RXD, 154 SWM_assign_uart_SCLK, 155 SWM_assign_uart_TXD, 154 SWM_assign_uart_TXD, 154 SWM_enable_ACMP, 165 SWM_enable_ADC, 167 SWM_enable_CAPTX, 168 SWM_enable_CAPYH, 168 SWM_enable_CAPYL, 168 SWM_enable_CAPYL, 166 SWM_enable_DAC, 167 SWM_enable_BESETN, 166 SWM_enable_SWCLK, 165 SWM_enable_SWDIO, 165 SWM_enable_VDDCMP, 167 SWM_enable_XTALIN, 166 SWM_enable_XTALOUT, 166 _SYSCON.h SYSCON_assert_reset, 176	HPL_UART.h  UART_assert_break, 199  UART_clear_break, 199  UART_config_OEPOL, 197  UART_config_clock_polarity, 194  UART_config_data_length, 193  UART_config_master_mode, 195  UART_config_parity, 193  UART_config_stop_bits, 193  UART_config_stop_bits, 193  UART_config_sync_mode, 194  UART_disable, 192  UART_disable_CTS, 194  UART_disable_OESEL, 197  UART_disable_OETA, 196  UART_disable_address_detect, 199  UART_disable_auto_address, 196  UART_disable_autobaud, 202  UART_disable_autoclear_continuous_clock, 201  UART_disable_irq_ABERR, 218  UART_disable_irq_DELTACTS, 215  UART_disable_irq_DELTARXBRK, 216
HPL	SWM_assign_spi_SSEL2, 158 SWM_assign_spi_SSEL3, 158 SWM_assign_uart_CTS, 155 SWM_assign_uart_RTS, 154 SWM_assign_uart_RXD, 154 SWM_assign_uart_SCLK, 155 SWM_assign_uart_TXD, 154 SWM_assign_uart_TXD, 154 SWM_enable_ACMP, 165 SWM_enable_ADC, 167 SWM_enable_CAPTX, 168 SWM_enable_CAPYH, 168 SWM_enable_CAPYL, 168 SWM_enable_CAPYL, 166 SWM_enable_DAC, 167 SWM_enable_BESETN, 166 SWM_enable_SWCLK, 165 SWM_enable_SWCLK, 165 SWM_enable_SWDIO, 165 SWM_enable_XTALIN, 166 SWM_enable_XTALIN, 166 SYSCON.h SYSCON_assert_reset, 176 SYSCON_clear_powered_on_wakeup, 183 SYSCON_clear_reset, 177	HPL_UART.h  UART_assert_break, 199  UART_clear_break, 199  UART_config_OEPOL, 197  UART_config_clock_polarity, 194  UART_config_data_length, 193  UART_config_master_mode, 195  UART_config_parity, 193  UART_config_stop_bits, 193  UART_config_sync_mode, 194  UART_disable, 192  UART_disable_CTS, 194  UART_disable_OESEL, 197  UART_disable_OESEL, 197  UART_disable_address_detect, 199  UART_disable_address_detect, 199  UART_disable_auto_address, 196  UART_disable_autobaud, 202  UART_disable_autoclear_continuous_clock, 20  UART_disable_irq_ABERR, 218  UART_disable_irq_DELTACTS, 215  UART_disable_irq_DELTARXBRK, 216  UART_disable_irq_FRAMERR, 217  UART_disable_irq_OVERRUN, 216
HPL.	SWM_assign_spi_SSEL2, 158 SWM_assign_spi_SSEL3, 158 SWM_assign_uart_CTS, 155 SWM_assign_uart_RTS, 154 SWM_assign_uart_RXD, 154 SWM_assign_uart_SCLK, 155 SWM_assign_uart_TXD, 154 SWM_assign_uart_TXD, 154 SWM_enable_ACMP, 165 SWM_enable_ADC, 167 SWM_enable_CAPTX, 168 SWM_enable_CAPYH, 168 SWM_enable_CAPYL, 168 SWM_enable_CLKIN, 166 SWM_enable_BESETN, 166 SWM_enable_SWCLK, 165 SWM_enable_SWCLK, 165 SWM_enable_SWDIO, 165 SWM_enable_XTALIN, 166 SWM_enable_XTALIN, 166 SYSCON_h SYSCON_assert_reset, 176 SYSCON_clear_powered_on_wakeup, 183 SYSCON_clear_reset, 177 SYSCON_deep_sleep_power_bod, 182	HPL_UART.h  UART_assert_break, 199  UART_clear_break, 199  UART_config_OEPOL, 197  UART_config_clock_polarity, 194  UART_config_data_length, 193  UART_config_master_mode, 195  UART_config_parity, 193  UART_config_stop_bits, 193  UART_config_sync_mode, 194  UART_disable, 192  UART_disable_CTS, 194  UART_disable_OESEL, 197  UART_disable_OESEL, 197  UART_disable_address_detect, 199  UART_disable_auto_address, 196  UART_disable_autobaud, 202  UART_disable_autobaud, 202  UART_disable_autoclear_continuous_clock, 20  UART_disable_irq_ABERR, 218  UART_disable_irq_DELTACTS, 215  UART_disable_irq_DELTACTS, 215  UART_disable_irq_PARITYERR, 217  UART_disable_irq_PARITYERR, 217
HPL	SWM_assign_spi_SSEL2, 158 SWM_assign_spi_SSEL3, 158 SWM_assign_uart_CTS, 155 SWM_assign_uart_RTS, 154 SWM_assign_uart_RXD, 154 SWM_assign_uart_SCLK, 155 SWM_assign_uart_TXD, 154 SWM_assign_uart_TXD, 154 SWM_enable_ACMP, 165 SWM_enable_ADC, 167 SWM_enable_CAPTX, 168 SWM_enable_CAPYL, 168 SWM_enable_CAPYL, 168 SWM_enable_CLKIN, 166 SWM_enable_BESETN, 166 SWM_enable_SWCLK, 165 SWM_enable_SWCLK, 165 SWM_enable_SWDIO, 165 SWM_enable_XTALIN, 166 SWM_enable_XTALIN, 166 SYSCON.h SYSCON_deep_steep_power_bod, 182 SYSCON_deep_steep_power_wdtosc, 183	HPL_UART.h  UART_assert_break, 199  UART_clear_break, 199  UART_config_OEPOL, 197  UART_config_clock_polarity, 194  UART_config_data_length, 193  UART_config_master_mode, 195  UART_config_parity, 193  UART_config_stop_bits, 193  UART_config_sync_mode, 194  UART_disable, 192  UART_disable_CTS, 194  UART_disable_OESEL, 197  UART_disable_OETA, 196  UART_disable_address_detect, 199  UART_disable_auto_address, 196  UART_disable_autobaud, 202  UART_disable_autoclear_continuous_clock, 20  UART_disable_irq_ABERR, 218  UART_disable_irq_DELTACTS, 215  UART_disable_irq_DELTARXBRK, 216  UART_disable_irq_PARITYERR, 217  UART_disable_irq_PARITYERR, 217  UART_disable_irq_PARITYERR, 217  UART_disable_irq_RXNOISE, 217
HPL	SWM_assign_spi_SSEL2, 158 SWM_assign_spi_SSEL3, 158 SWM_assign_uart_CTS, 155 SWM_assign_uart_RTS, 154 SWM_assign_uart_RXD, 154 SWM_assign_uart_SCLK, 155 SWM_assign_uart_TXD, 154 SWM_assign_uart_TXD, 154 SWM_enable_ACMP, 165 SWM_enable_ADC, 167 SWM_enable_CAPTX, 168 SWM_enable_CAPYH, 168 SWM_enable_CAPYL, 168 SWM_enable_CAPYL, 166 SWM_enable_BESETN, 166 SWM_enable_SWCLK, 165 SWM_enable_SWCLK, 165 SWM_enable_SWDIO, 165 SWM_enable_XTALIN, 166 SWM_enable_XTALIN, 166 SYSCON.h SYSCON_assert_reset, 176 SYSCON_clear_powered_on_wakeup, 183 SYSCON_deep_sleep_power_bod, 182 SYSCON_deep_sleep_power_wdtosc, 183 SYSCON_disable_clock, 176	HPL_UART.h  UART_assert_break, 199  UART_clear_break, 199  UART_config_OEPOL, 197  UART_config_Clock_polarity, 194  UART_config_data_length, 193  UART_config_master_mode, 195  UART_config_parity, 193  UART_config_stop_bits, 193  UART_config_sync_mode, 194  UART_disable, 192  UART_disable_CTS, 194  UART_disable_OESEL, 197  UART_disable_OETA, 196  UART_disable_address_detect, 199  UART_disable_auto_address, 196  UART_disable_autobaud, 202  UART_disable_autoclear_continuous_clock, 20  UART_disable_irq_ABERR, 218  UART_disable_irq_DELTACTS, 215  UART_disable_irq_DELTARXBRK, 216  UART_disable_irq_PARITYERR, 217  UART_disable_irq_PARITYERR, 217  UART_disable_irq_RXRDY, 214
HPL	SWM_assign_spi_SSEL2, 158 SWM_assign_spi_SSEL3, 158 SWM_assign_uart_CTS, 155 SWM_assign_uart_RTS, 154 SWM_assign_uart_RXD, 154 SWM_assign_uart_SCLK, 155 SWM_assign_uart_TXD, 154 SWM_assign_uart_TXD, 154 SWM_enable_ACMP, 165 SWM_enable_ADC, 167 SWM_enable_CAPTX, 168 SWM_enable_CAPYL, 168 SWM_enable_CAPYL, 168 SWM_enable_CLKIN, 166 SWM_enable_BESETN, 166 SWM_enable_SWCLK, 165 SWM_enable_SWCLK, 165 SWM_enable_SWDIO, 165 SWM_enable_XTALIN, 166 SWM_enable_XTALIN, 166 SYSCON.h SYSCON_deep_steep_power_bod, 182 SYSCON_deep_steep_power_wdtosc, 183	HPL_UART.h  UART_assert_break, 199  UART_clear_break, 199  UART_config_OEPOL, 197  UART_config_clock_polarity, 194  UART_config_data_length, 193  UART_config_master_mode, 195  UART_config_parity, 193  UART_config_stop_bits, 193  UART_config_sync_mode, 194  UART_disable, 192  UART_disable_CTS, 194  UART_disable_OESEL, 197  UART_disable_OETA, 196  UART_disable_address_detect, 199  UART_disable_auto_address, 196  UART_disable_autobaud, 202  UART_disable_autoclear_continuous_clock, 20  UART_disable_irq_ABERR, 218  UART_disable_irq_DELTACTS, 215  UART_disable_irq_DELTARXBRK, 216  UART_disable_irq_PARITYERR, 217  UART_disable_irq_PARITYERR, 217  UART_disable_irq_PARITYERR, 217  UART_disable_irq_RXNOISE, 217

UART_disable_irq_TXIDLE, 215	UART_get_irq_status_TXIDLE, 221
UART_disable_irq_TXRDY, 215	UART_get_irq_status_TXRDY, 221
UART_disable_loopback, 195	UART_set_BRGVAL, 219
UART_disable_rx_invert, 198	UART set OSRVAL, 224
UART disable tx, 200	UART_set_address, 224
UART_disable_tx_invert, 198	UART_write_data, 219
UART_enable, 192	HPL WKT.h
UART enable CTS, 194	WKT_get_alarm_flag, 227
UART_enable_OESEL, 197	WKT_get_current_count, 227
UART enable OETA, 196	WKT_select_clock_source, 226
UART enable address detect, 199	WKT write count, 227
UART_enable_auto_address, 196	HYS
UART_enable_autobaud, 201	IOCON_PIO_reg_t, 35
UART_enable_autoclear_continuous_clock, 201	hal_adc_clock_source_en
UART_enable_continuous_clock, 200	ADC, 14
UART_enable_irq_ABERR, 214	hal_adc_config_sequence
UART_enable_irq_DELTACTS, 212	ADC, 18
UART enable irg DELTARXBRK, 213	hal adc enable sequence
UART_enable_irq_FRAMERR, 213	ADC, 18
UART_enable_irq_OVERRUN, 212	hal_adc_get_sequence_result
UART_enable_irq_PARITYERR, 214	ADC, 19
UART_enable_irq_RXNOISE, 214	hal_adc_init_async_mode
UART_enable_irq_RXRDY, 211	ADC, 17
UART_enable_irq_START, 213	hal_adc_init_sync_mode
UART_enable_irq_TXDISEN, 212	ADC, 17
UART_enable_irq_TXIDLE, 212	hal_adc_interrupt_mode_en
UART_enable_irq_TXRDY, 211	ADC, 15
UART_enable_loopback, 195	hal_adc_low_power_mode_en
UART_enable_rx_invert, 197	ADC, 14
UART_enable_tx, 200	hal_adc_result_channel_en
UART_enable_tx_invert, 198	ADC, 16
UART_get_data, 218	hal_adc_sequence_config_t, 21
UART_get_data_and_status, 218	callback, 23
UART_get_flag_ABERR, 211	channels, 22
UART_get_flag_CTS, 203	low_priority, 23
UART_get_flag_DELTACTS, 205	mode, 23
UART_get_flag_DELTARXBRK, 207	single_step, 23
UART_get_flag_FRAMERRINT, 209	sync_bypass, 22
UART_get_flag_OVERRUNINT, 205	trigger, 22
UART_get_flag_PARITYERRINT, 209	trigger_pol, 22
UART_get_flag_RXBRK, 207	hal_adc_sequence_result_en
UART_get_flag_RXIDLE, 202	ADC, 16
UART_get_flag_RXNOISEINT, 209	hal_adc_sequence_result_t, 13
UART_get_flag_RXRDY, 202	hal_adc_sequence_sel_en
UART_get_flag_START, 207	ADC, 14
UART_get_flag_TXDISSTAT, 205	hal_adc_start_sequence
UART_get_flag_TXIDLE, 203	ADC, 18
UART_get_flag_TXRDY, 203	hal_adc_sync_sel_en
UART_get_irq_status_ABERR, 223	ADC, 15
UART_get_irq_status_DELTACTS, 221	hal_adc_trigger_pol_sel_en
UART_get_irq_status_DELTARXBRK, 222	ADC, 15
UART_get_irq_status_FRAMERR, 223	hal_adc_trigger_sel_en
UART_get_irq_status_OVERRUN, 222	ADC, 14
UART_get_irq_status_PARITYERR, 223	hal_ctimer_calc_match_value
UART_get_irq_status_RXNOISE, 223	HAL_CTIMER.c, 313
UART_get_irq_status_RXRDY, 219	hal_ctimer_match_config_t, 23
UART_get_irq_status_START, 222	hal_ctimer_pwm_channel_config_t, 24
UART_get_irq_status_TXDIS, 221	hal_ctimer_pwm_config_t, 24

hal_ctimer_pwm_mode_config_channel	HAL_SPI.h, 57
HAL_CTIMER.c, 315	hal_spi_master_mode_register_tx_callback
HAL_CTIMER.h, 42	HAL SPI.c, 326
hal_ctimer_pwm_mode_init	HAL SPI.h, 56
HAL CTIMER.c, 314	hal spi master mode rx data
HAL_CTIMER.h, 41	HAL_SPI.c, 325
hal_ctimer_pwm_mode_set_period	HAL_SPI.h, 55
HAL CTIMER.c, 314	hal_spi_master_mode_tx_config_t, 54
<del>-</del>	_ · <del>·</del> _
HAL_CTIMER.h, 41	hal_spi_master_mode_tx_data
hal_ctimer_timer_mode_config_match	HAL_SPI.c, 326
HAL_CTIMER.c, 314	HAL_SPI.h, 56
HAL_CTIMER.h, 41	hal_spi_master_mode_tx_data_t, 55
hal_ctimer_timer_mode_init	hal_syscon_config_clkout
HAL_CTIMER.c, 313	HAL_SYSCON.c, 331
HAL_CTIMER.h, 41	HAL_SYSCON.h, 60
hal_dac_ctrl_config_t, 43	hal_syscon_config_external_crystal
hal_dac_init	HAL_SYSCON.c, 330
HAL_DAC.h, 43	HAL_SYSCON.h, 59
hal_gpio_clear_pin	hal_syscon_config_frg
HAL_GPIO.c, 318	HAL_SYSCON.c, 331
HAL GPIO.h, 46	HAL SYSCON.h, 60
hal_gpio_init	hal_syscon_config_fro_direct
HAL GPIO.c, 317	HAL_SYSCON.c, 330
HAL GPIO.h, 46	HAL SYSCON.h, 60
hal_gpio_read_pin	hal_syscon_config_pll
_ <del></del>	
HAL_GPIO.c, 318	HAL_SYSCON.c, 332
HAL_GPIO.h, 47	HAL_SYSCON.h, 63
hal_gpio_set_dir	hal_syscon_get_fro_clock
HAL_GPIO.c, 317	HAL_SYSCON.c, 330
HAL_GPIO.h, 46	HAL_SYSCON.h, 59
hal_gpio_set_pin	hal_syscon_get_peripheral_clock
HAL_GPIO.c, 318	HAL_SYSCON.c, 332
HAL_GPIO.h, 46	HAL_SYSCON.h, 62
hal_gpio_toggle_pin	hal_syscon_get_pll_clock
HAL_GPIO.c, 318	HAL_SYSCON.c, 333
HAL_GPIO.h, 47	HAL_SYSCON.h, 63
hal iocon config io	hal_syscon_get_system_clock
HAL_IOCON.c, 320	HAL_SYSCON.c, 330
HAL_IOCON.h, 50	HAL_SYSCON.h, 59
hal_iocon_config_t, 49	hal_syscon_set_iocon_glitch_divider
hal pinint config t, 24	HAL SYSCON.c, 332
hal_pinint_configure_pin_interrupt	HAL SYSCON.h, 62
HAL_PININT.c, 322	hal_syscon_set_peripheral_clock_source
HAL PININT.h, 52	HAL SYSCON.c, 331
— · · · · · · · · · · · · · · · · · · ·	<del>-</del>
hal_pinint_handle_irq	HAL_SYSCON.h, 62
HAL_PININT.c, 322	hal_systick_init
hal_pinint_register_callback	HAL_SYSTICK.c, 335
HAL_PININT.c, 323	HAL_SYSTICK.h, 64
HAL_PININT.h, 52	hal_systick_update_callback
hal_spi_master_mode_config_t, 25	HAL_SYSTICK.c, 335
hal_spi_master_mode_config_tx	HAL_SYSTICK.h, 65
HAL_SPI.c, 326	hal_uart_calculate_brgval
HAL_SPI.h, 56	HAL_UART.c, 337
hal_spi_master_mode_init	hal_uart_config_t, 25
HAL_SPI.c, 325	hal_uart_init
HAL_SPI.h, 55	HAL_UART.c, 337
hal_spi_master_mode_register_rx_callback	HAL_UART.h, 67
HAL_SPI.c, 327	hal_uart_register_rx_callback
—, -	

HAL_UART.c, 338	PIO0_0, 29
HAL UART.h, 68	PIO0 1, 29
hal_uart_register_tx_callback	PIO0_10, 28
HAL_UART.c, 339	PIO0_11, 28
HAL_UART.h, 68	PIO0 12, 27
hal_uart_rx_byte	PIO0 13, 27
HAL_UART.c, 338	PIO0 14, 29
HAL_UART.h, 68	PIO0 15, 28
hal_uart_tx_byte	PIO0 16, 28
HAL_UART.c, 338	PIO0 17, 27
HAL_UART.h, 67	PIO0 18, 31
hal_wkt_init	PIO0 19, 31
HAL_WKT.c, 341	PIO0_2, 28
HAL_WKT.h, 70	PIO0 20, 31
hal_wkt_register_callback	PIO0 21, 31
HAL_WKT.c, 341	PIO0_22, 30
HAL WKT.h, 70	PIO0 23, 30
_ ·	PIO0 24, 30
I2CMODE	PIO0_25, 30
IOCON_PIO_reg_t, 35	PIO0_26, 30
INV	PIO0_20, 30
IOCON_PIO_reg_t, 35	PIO0_27, 30 PIO0_28, 30
IOCON_PIO_reg_t, 34	
pad0, 35	PIO0_29, 33
pad1, 35	PIO0_3, 28
pad2, 36	PIO0_30, 34
CLK_DIV, 36	PIO0_31, 32
DACMODE, 36	PIO0_4, 28
HYS, 35	PIO0_5, 28
I2CMODE, 35	PIO0_6, 29
INV, 35	PIO0_7, 29
MODE, 35	PIO0_8, 29
OD, 35	PIO0_9, 29
S MODE, 35	PIO1_0, 32
IOCON_config_clock_source	PIO1_1, <mark>32</mark>
HPL IOCON.h, 114	PIO1_10, 34
IOCON_config_pull_mode	PIO1_11, <mark>34</mark>
HPL_IOCON.h, 112	PIO1_12, 31
IOCON config sample mode	PIO1_13, 31
HPL IOCON.h, 114	PIO1_14, 32
IOCON_deinit	PIO1_15, 32
HPL_IOCON.h, 111	PIO1_16, 33
IOCON_disable_hysteresis	PIO1_17, 33
HPL IOCON.h, 112	PIO1_18, 33
IOCON_disable_invert	PIO1_19, 33
HPL_IOCON.h, 113	PIO1_2, 32
IOCON_disable_open_drain	PIO1_20, 34
HPL IOCON.h, 114	PIO1_21, 34
IOCON_enable_hysteresis	PIO1_3, 32
HPL IOCON.h, 112	PIO1_4, 32
IOCON_enable_invert	PIO1_5, 33
HPL IOCON.h, 113	PIO1_6, 33
IOCON_enable_open_drain	PIO1_7, 33
HPL_IOCON.h, 113	PIO1_8, 31
IOCON_init	PIO1 9, 31
HPL_IOCON.h, 111	IOCON_select_iic0_scl
IOCON_per_t, 26	HPL_IOCON.h, 115
RESERVED 1, 29	IOCON select iic0 sda
_RESERVED_2, 30	HPL_IOCON.h, 115
_,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,	

includes/hal/HAL_ADC.h, 37	MRT_get_idle_channel
includes/hal/HAL_CTIMER.h, 39	HPL MRT.h, 118
includes/hal/HAL_DAC.h, 42	MRT_get_irq_flag
includes/hal/HAL_GPIO.h, 44	HPL MRT.h, 118
includes/hal/HAL_IOCON.h, 47	MRT_per_t, 250
includes/hal/HAL_PININT.h, 50	MRT_set_interval
includes/hal/HAL SPI.h, 52	HPL MRT.h, 117
includes/hal/HAL SYSCON.h, 57	MRT set interval and stop timer
includes/hal/HAL_SYSTICK.h, 63	HPL MRT.h, 117
<del>-</del>	match callbacks
includes/hal/HAL_UART.h, 65	<del>_</del>
includes/hal/HAL_WKT.h, 69	HAL_CTIMER.c, 315
includes/hpl/HPL_ADC.h, 71	mode
includes/hpl/HPL_CTIMER.h, 82	hal_adc_sequence_config_t, 23
includes/hpl/HPL_DAC.h, 96	NIVIC IADDO see a OFF
includes/hpl/HPL_GPIO.h, 100	NVIC_IABR0_reg_t, 255
includes/hpl/HPL_IOCON.h, 109	NVIC_ICER0_reg_t, 253
includes/hpl/HPL_MRT.h, 115	NVIC_ICPR0_reg_t, 254
includes/hpl/HPL_NVIC.h, 120	NVIC_IPR0_reg_t, 256
includes/hpl/HPL_PININT.h, 123	NVIC_IPR1_reg_t, 256
includes/hpl/HPL_PMU.h, 132	NVIC_IPR2_reg_t, 256
includes/hpl/HPL_SPI.h, 136	NVIC_IPR3_reg_t, 256
includes/hpl/HPL_SWM.h, 150	NVIC_IPR4_reg_t, 257
includes/hpl/HPL_SYSCON.h, 168	NVIC_IPR5_reg_t, 257
includes/hpl/HPL_SYSTICK.h, 185	NVIC_IPR6_reg_t, 257
includes/hpl/HPL UART.h, 187	NVIC IPR7 reg t, 257
includes/hpl/HPL WKT.h, 224	NVIC ISER0 reg t, 252
includes/hri/HRI_ADC.h, 227	NVIC ISPR0 reg t, 253
includes/hri/HRI_CTIMER.h, 234	NVIC_clear_pending_interrupt
includes/hri/HRI_DAC.h, 240	HPL NVIC.h, 123
	NVIC_disable_interrupt
includes/hri/HRI_GPIO.h, 242	HPL NVIC.h, 122
includes/hri/HRI_MRT.h, 247	
includes/hri/HRI_NVIC.h, 251	NVIC_enable_interrupt
includes/hri/HRI_PININT.h, 260	HPL_NVIC.h, 122
includes/hri/HRI_PMU.h, 266	NVIC_get_active_interrupt
includes/hri/HRI_SPI.h, 269	HPL_NVIC.h, 123
includes/hri/HRI_SWM.h, 275	NVIC_per_t, 258
includes/hri/HRI_SYSCON.h, 282	NVIC_set_pending_interrupt
includes/hri/HRI_SYSTICK.h, 297	HPL_NVIC.h, 122
includes/hri/HRI_UART.h, 300	
includes/hri/HRI_WKT.h, 307	OD
	IOCON_PIO_reg_t, 35
low_priority	
hal_adc_sequence_config_t, 23	PININT_CIENF_reg_t, 262
	PININT_CIENR_reg_t, 262
MODE	PININT_FALL_reg_t, 263
IOCON_PIO_reg_t, 35	PININT_IENF_reg_t, 262
MRT_CHN_reg_t, 249	PININT_IENR_reg_t, 262
MRT_CTRL_reg_t, 249	PININT_ISEL_reg_t, 262
MRT_IDLE_CH_reg_t, 249	PININT_IST_reg_t, 263
MRT_INTVAL_reg_t, 248	PININT_PMCFG_reg_t, 264
MRT_IRQ_FLAG_reg_t, 249	PININT_PMCTRL_reg_t, 263
MRT STAT reg t, 249	PININT_PMSRC_reg_t, 263
MRT_TIMER_reg_t, 249	PININT RISE reg t, 263
MRT_clear_irq_flag	PININT_SIENF_reg_t, 262
HPL MRT.h, 120	PININT_SIENR_reg_t, 262
MRT_config_mode	PININT_clear_edge_level_irq
HPL MRT.h, 118	HPL PININT.h, 129
MRT_get_current_value	PININT_config_pattern_match_source
HPL MRT.h, 118	HPL PININT.h, 130
	III L_I IINIIN I.II, IOU

PININT_disable_falling_edge	IOCON_per_t, 28
HPL_PININT.h, 127	PIO0_20
PININT_disable_high_level	IOCON_per_t, 31
HPL PININT.h, 128	PIO0 21
PININT_disable_rising_edge	IOCON_per_t, 31
HPL_PININT.h, 127	PIO0_22
PININT_enable_falling_edge	IOCON_per_t, 30
HPL_PININT.h, 127	PIO0_23
PININT_enable_high_level	IOCON_per_t, 30
HPL_PININT.h, 128	PIO0_24
PININT_enable_rising_edge	IOCON_per_t, 30
HPL PININT.h, 127	PIO0_25
PININT_get_falling_edge_active	IOCON_per_t, 30
HPL PININT.h, 128	PIO0 26
PININT_get_interrupt_mode	IOCON_per_t, 30
HPL PININT.h, 126	PIO0 27
	IOCON_per_t, 30
PININT_get_level_active	
HPL_PININT.h, 129	PIO0_28
PININT_get_pattern_match_state	IOCON_per_t, 30
HPL_PININT.h, 130	PIO0_29
PININT_get_rising_edge_active	IOCON_per_t, 33
HPL_PININT.h, 128	PIO0_3
PININT_per_t, 264	IOCON_per_t, 28
PININT_set_interrupt_mode	PIO0_30
HPL_PININT.h, 126	IOCON_per_t, 34
PININT_toggle_active_level	PIO0_31
HPL_PININT.h, 129	IOCON_per_t, 32
PINITN_config_slice_mode	PIO0_4
HPL_PININT.h, 132	IOCON_per_t, 28
PINITN_disable_slice_as_endpoint	PIO0_5
PINITN_disable_slice_as_endpoint HPL_PININT.h, 130	PIO0_5 IOCON_per_t, 28
PINITN_disable_slice_as_endpoint HPL_PININT.h, 130 PINITN_enable_slice_as_endpoint	PIO0_5 IOCON_per_t, 28 PIO0_6
PINITN_disable_slice_as_endpoint HPL_PININT.h, 130 PINITN_enable_slice_as_endpoint HPL_PININT.h, 130	PIO0_5 IOCON_per_t, 28 PIO0_6 IOCON_per_t, 29
PINITN_disable_slice_as_endpoint     HPL_PININT.h, 130 PINITN_enable_slice_as_endpoint     HPL_PININT.h, 130 PIO0_0	PIO0_5 IOCON_per_t, 28 PIO0_6 IOCON_per_t, 29 PIO0_7
PINITN_disable_slice_as_endpoint	PIO0_5 IOCON_per_t, 28 PIO0_6 IOCON_per_t, 29 PIO0_7 IOCON_per_t, 29
PINITN_disable_slice_as_endpoint	PIO0_5 IOCON_per_t, 28 PIO0_6 IOCON_per_t, 29 PIO0_7 IOCON_per_t, 29 PIO0_8
PINITN_disable_slice_as_endpoint	PIO0_5 IOCON_per_t, 28 PIO0_6 IOCON_per_t, 29 PIO0_7 IOCON_per_t, 29 PIO0_8 IOCON_per_t, 29
PINITN_disable_slice_as_endpoint	PIO0_5 IOCON_per_t, 28 PIO0_6 IOCON_per_t, 29 PIO0_7 IOCON_per_t, 29 PIO0_8 IOCON_per_t, 29 PIO0_9
PINITN_disable_slice_as_endpoint	PIO0_5 IOCON_per_t, 28 PIO0_6 IOCON_per_t, 29 PIO0_7 IOCON_per_t, 29 PIO0_8 IOCON_per_t, 29 PIO0_9 IOCON_per_t, 29
PINITN_disable_slice_as_endpoint	PIO0_5 IOCON_per_t, 28 PIO0_6 IOCON_per_t, 29 PIO0_7 IOCON_per_t, 29 PIO0_8 IOCON_per_t, 29 PIO0_9 IOCON_per_t, 29 PIO1_0
PINITN_disable_slice_as_endpoint	PIO0_5 IOCON_per_t, 28 PIO0_6 IOCON_per_t, 29 PIO0_7 IOCON_per_t, 29 PIO0_8 IOCON_per_t, 29 PIO0_9 IOCON_per_t, 29 PIO1_0 IOCON_per_t, 32
PINITN_disable_slice_as_endpoint     HPL_PININT.h, 130  PINITN_enable_slice_as_endpoint     HPL_PININT.h, 130  PIO0_0     IOCON_per_t, 29  PIO0_1     IOCON_per_t, 29  PIO0_10     IOCON_per_t, 28  PIO0_11     IOCON_per_t, 28  PIO0_11     IOCON_per_t, 28  PIO0_12	PIO0_5 IOCON_per_t, 28 PIO0_6 IOCON_per_t, 29 PIO0_7 IOCON_per_t, 29 PIO0_8 IOCON_per_t, 29 PIO0_9 IOCON_per_t, 29 PIO1_0 IOCON_per_t, 32 PIO1_1
PINITN_disable_slice_as_endpoint	PIO0_5 IOCON_per_t, 28 PIO0_6 IOCON_per_t, 29 PIO0_7 IOCON_per_t, 29 PIO0_8 IOCON_per_t, 29 PIO0_9 IOCON_per_t, 29 PIO1_0 IOCON_per_t, 32 PIO1_1 IOCON_per_t, 32
PINITN_disable_slice_as_endpoint	PIO0_5 IOCON_per_t, 28 PIO0_6 IOCON_per_t, 29 PIO0_7 IOCON_per_t, 29 PIO0_8 IOCON_per_t, 29 PIO0_9 IOCON_per_t, 29 PIO1_0 IOCON_per_t, 32 PIO1_1 IOCON_per_t, 32 PIO1_1
PINITN_disable_slice_as_endpoint	PIO0_5 IOCON_per_t, 28 PIO0_6 IOCON_per_t, 29 PIO0_7 IOCON_per_t, 29 PIO0_8 IOCON_per_t, 29 PIO0_9 IOCON_per_t, 29 PIO1_0 IOCON_per_t, 32 PIO1_1 IOCON_per_t, 32
PINITN_disable_slice_as_endpoint     HPL_PININT.h, 130  PINITN_enable_slice_as_endpoint     HPL_PININT.h, 130  PIO0_0     IOCON_per_t, 29  PIO0_1     IOCON_per_t, 29  PIO0_10     IOCON_per_t, 28  PIO0_11     IOCON_per_t, 28  PIO0_11     IOCON_per_t, 28  PIO0_12     IOCON_per_t, 27  PIO0_13	PIO0_5 IOCON_per_t, 28 PIO0_6 IOCON_per_t, 29 PIO0_7 IOCON_per_t, 29 PIO0_8 IOCON_per_t, 29 PIO0_9 IOCON_per_t, 29 PIO1_0 IOCON_per_t, 32 PIO1_1 IOCON_per_t, 32 PIO1_1
PINITN_disable_slice_as_endpoint	PIO0_5 IOCON_per_t, 28 PIO0_6 IOCON_per_t, 29 PIO0_7 IOCON_per_t, 29 PIO0_8 IOCON_per_t, 29 PIO0_9 IOCON_per_t, 29 PIO1_0 IOCON_per_t, 32 PIO1_1 IOCON_per_t, 32 PIO1_10 IOCON_per_t, 32
PINITN_disable_slice_as_endpoint	PIO0_5
PINITN_disable_slice_as_endpoint     HPL_PININT.h, 130  PINITN_enable_slice_as_endpoint     HPL_PININT.h, 130  PIO0_0     IOCON_per_t, 29  PIO0_1     IOCON_per_t, 29  PIO0_10     IOCON_per_t, 28  PIO0_11     IOCON_per_t, 28  PIO0_12     IOCON_per_t, 27  PIO0_13     IOCON_per_t, 27  PIO0_14     IOCON_per_t, 29	PIO0_5
PINITN_disable_slice_as_endpoint     HPL_PININT.h, 130  PINITN_enable_slice_as_endpoint     HPL_PININT.h, 130  PIO0_0     IOCON_per_t, 29  PIO0_1     IOCON_per_t, 29  PIO0_10     IOCON_per_t, 28  PIO0_11     IOCON_per_t, 28  PIO0_12     IOCON_per_t, 27  PIO0_13     IOCON_per_t, 27  PIO0_14     IOCON_per_t, 29  PIO0_15	PIO0_5
PINITN_disable_slice_as_endpoint     HPL_PININT.h, 130  PINITN_enable_slice_as_endpoint     HPL_PININT.h, 130  PIO0_0     IOCON_per_t, 29  PIO0_1     IOCON_per_t, 29  PIO0_10     IOCON_per_t, 28  PIO0_11     IOCON_per_t, 28  PIO0_12     IOCON_per_t, 27  PIO0_13     IOCON_per_t, 27  PIO0_14     IOCON_per_t, 29  PIO0_15     IOCON_per_t, 28	PIO0_5
PINITN_disable_slice_as_endpoint	PIO0_5
PINITN_disable_slice_as_endpoint     HPL_PININT.h, 130  PINITN_enable_slice_as_endpoint     HPL_PININT.h, 130  PIO0_0     IOCON_per_t, 29  PIO0_1     IOCON_per_t, 29  PIO0_10     IOCON_per_t, 28  PIO0_11     IOCON_per_t, 28  PIO0_12     IOCON_per_t, 27  PIO0_13     IOCON_per_t, 27  PIO0_14     IOCON_per_t, 29  PIO0_15     IOCON_per_t, 28  PIO0_16     IOCON_per_t, 28	PIO0_5
PINITN_disable_slice_as_endpoint     HPL_PININT.h, 130  PINITN_enable_slice_as_endpoint     HPL_PININT.h, 130  PIO0_0     IOCON_per_t, 29  PIO0_1     IOCON_per_t, 29  PIO0_10     IOCON_per_t, 28  PIO0_11     IOCON_per_t, 28  PIO0_12     IOCON_per_t, 27  PIO0_13     IOCON_per_t, 27  PIO0_14     IOCON_per_t, 29  PIO0_15     IOCON_per_t, 28  PIO0_16     IOCON_per_t, 28  PIO0_16     IOCON_per_t, 28  PIO0_17	PIO0_5
PINITN_disable_slice_as_endpoint     HPL_PININT.h, 130  PINITN_enable_slice_as_endpoint     HPL_PININT.h, 130  PIO0_0     IOCON_per_t, 29  PIO0_1     IOCON_per_t, 29  PIO0_10     IOCON_per_t, 28  PIO0_11     IOCON_per_t, 28  PIO0_12     IOCON_per_t, 27  PIO0_13     IOCON_per_t, 27  PIO0_14     IOCON_per_t, 29  PIO0_15     IOCON_per_t, 28  PIO0_16     IOCON_per_t, 28  PIO0_17     IOCON_per_t, 27	PIO0_5
PINITN_disable_slice_as_endpoint     HPL_PININT.h, 130  PINITN_enable_slice_as_endpoint     HPL_PININT.h, 130  PIO0_0     IOCON_per_t, 29  PIO0_1     IOCON_per_t, 29  PIO0_10     IOCON_per_t, 28  PIO0_11     IOCON_per_t, 28  PIO0_12     IOCON_per_t, 27  PIO0_13     IOCON_per_t, 27  PIO0_14     IOCON_per_t, 29  PIO0_15     IOCON_per_t, 28  PIO0_16     IOCON_per_t, 28  PIO0_17     IOCON_per_t, 28  PIO0_17     IOCON_per_t, 27  PIO0_18	PIO0_5
PINITN_disable_slice_as_endpoint     HPL_PININT.h, 130  PINITN_enable_slice_as_endpoint     HPL_PININT.h, 130  PIO0_0     IOCON_per_t, 29  PIO0_1     IOCON_per_t, 29  PIO0_10     IOCON_per_t, 28  PIO0_11     IOCON_per_t, 28  PIO0_12     IOCON_per_t, 27  PIO0_13     IOCON_per_t, 27  PIO0_14     IOCON_per_t, 29  PIO0_15     IOCON_per_t, 28  PIO0_16     IOCON_per_t, 28  PIO0_17     IOCON_per_t, 27  PIO0_18     IOCON_per_t, 31	PIO0_5
PINITN_disable_slice_as_endpoint     HPL_PININT.h, 130  PINITN_enable_slice_as_endpoint     HPL_PININT.h, 130  PIO0_0     IOCON_per_t, 29  PIO0_1     IOCON_per_t, 29  PIO0_10     IOCON_per_t, 28  PIO0_11     IOCON_per_t, 28  PIO0_12     IOCON_per_t, 27  PIO0_13     IOCON_per_t, 27  PIO0_14     IOCON_per_t, 29  PIO0_15     IOCON_per_t, 28  PIO0_16     IOCON_per_t, 28  PIO0_17     IOCON_per_t, 28  PIO0_17     IOCON_per_t, 28  PIO0_18     IOCON_per_t, 31  PIO0_19	PIO0_5

IOCON_per_t, 33	HPL_SPI.h, 148
PIO1_18	SPI_clear_rx_ignore
IOCON_per_t, 33	HPL_SPI.h, 149
PIO1_19	SPI_clear_status_flag
IOCON_per_t, 33	HPL_SPI.h, 145
PIO1_2	SPI_disable
IOCON_per_t, 32	HPL_SPI.h, 140
PIO1_20	SPI_disable_irq
IOCON_per_t, 34	HPL_SPI.h, 145
PIO1_21	SPI_disable_loopback_mode
IOCON_per_t, 34 PIO1_3	HPL_SPI.h, 142
IOCON_per_t, 32	SPI_enable
PIO1 4	HPL_SPI.h, 139
IOCON_per_t, 32	SPI_enable_irq
PIO1 5	HPL_SPI.h, 145
IOCON per t, 33	SPI_enable_loopback_mode
PIO1 6	HPL_SPI.h, 142 SPI get active ssl
IOCON per t, 33	HPL SPI.h, 146
PIO1_7	SPI get irq flag status
IOCON per t, 33	HPL SPI.h, 150
PIO1 8	SPI_get_sot_flag
IOCON_per_t, 31	HPL SPI.h, 146
PIO1_9	SPI_get_status_flag
IOCON_per_t, 31	HPL SPI.h, 144
PMU_DPDCTRL_reg_t, 268	SPI_per_t, 273
PMU_GPREG_reg_t, 268	SPI read rx data
PMU_PCON_reg_t, 267	HPL_SPI.h, 146
PMU_config_power_mode	SPI_select_slave
HPL_PMU.h, 135	HPL_SPI.h, 147
PMU_config_sleep_mode	SPI_set_clock_div
HPL_PMU.h, 135	HPL_SPI.h, 150
PMU_per_t, 268	SPI_set_cpha_capture
PMU_read_general_purpouse_register	HPL SPI.h, 141
HPL_PMU.h, 136	SPI_set_cpha_change
PMU_set_prevent_deep_power	HPL SPI.h, 141
HPL_PMU.h, 135	SPI set cpol high
PMU_write_general_purpouse_register	HPL_SPI.h, 142
HPL_PMU.h, 135	SPI_set_cpol_low
pinint_callbacks	HPL_SPI.h, 141
HAL_PININT.c, 323	SPI_set_data_and_control
S MODE	HPL_SPI.h, 149
IOCON_PIO_reg_t, 35	SPI_set_data_length
SCR_reg_t, 267	HPL_SPI.h, 149
SPI_CFG_reg_t, 270	SPI_set_data_order_lsb_first
SPI_DIV_reg_t, 273	HPL_SPI.h, 141
SPI_DLY_reg_t, 270	SPI_set_data_order_msb_first
SPI_INTENCLR_reg_t, 271	HPL_SPI.h, 140
SPI_INTENSET_reg_t, 271	SPI_set_end_of_frame
SPI_INTSTAT_reg_t, 273	HPL_SPI.h, 148
SPI_RXDAT_reg_t, 271	SPI_set_end_of_transmission
SPI_STAT_reg_t, 271	HPL_SPI.h, 147
SPI_TXCTL_reg_t, 272	SPI_set_frame_delay
SPI_TXDAT_reg_t, 272	HPL_SPI.h, 144
SPI_TXDATCTL_reg_t, 272	SPI_set_master_mode
SPI_clear_end_of_frame	HPL_SPI.h, 140
HPL_SPI.h, 148	SPI_set_post_delay
SPI_clear_end_of_transmission	HPL_SPI.h, 144

SPI_set_pre_delay	HPL_SWM.h, 160
HPL_SPI.h, 143	SWM_assign_sct_OUT2
SPI_set_rx_ignore	HPL_SWM.h, 161
HPL_SPI.h, 148	SWM_assign_sct_OUT3
SPI_set_slave_mode	HPL_SWM.h, 161
HPL_SPI.h, 140	SWM_assign_sct_OUT4
SPI_set_ssel_active_high	HPL_SWM.h, 161
HPL_SPI.h, 143	SWM_assign_sct_OUT5
SPI_set_ssel_active_low	HPL_SWM.h, 162
HPL_SPI.h, 143	SWM_assign_sct_OUT6
SPI_set_transfer_delay	HPL_SWM.h, 162
HPL_SPI.h, 144	SWM_assign_spi_MISO
SPI_write_txdata	HPL_SWM.h, 157
HPL_SPI.h, 147	SWM_assign_spi_MOSI
SPI OPI OFF	HPL_SWM.h, 157
HPL_SPI.c, 352	SWM_assign_spi_SCK
SWM_PINASSIGNO_reg_t, 276	HPL_SWM.h, 155
SWM_PINASSIGN10_reg_t, 278	SWM_assign_spi_SSEL0
SWM_PINASSIGN11_reg_t, 278	HPL_SWM.h, 157
SWM_PINASSIGN12_reg_t, 279	SWM_assign_spi_SSEL1 HPL_SWM.h, 158
SWM_PINASSIGN13_reg_t, 279 SWM_PINASSIGN14_reg_t, 279	SWM_assign_spi_SSEL2
SWM_PINASSIGN14_reg_t, 276	HPL_SWM.h, 158
SWM_PINASSIGN2_reg_t, 277	SWM_assign_spi_SSEL3
SWM_PINASSIGN3_reg_t, 277	HPL_SWM.h, 158
SWM_PINASSIGN4_reg_t, 277	SWM_assign_uart_CTS
SWM_PINASSIGN5_reg_t, 277	HPL SWM.h, 155
SWM_PINASSIGN6_reg_t, 277	SWM_assign_uart_RTS
SWM_PINASSIGN7_reg_t, 278	HPL_SWM.h, 154
SWM_PINASSIGN8_reg_t, 278	SWM_assign_uart_RXD
SWM_PINASSIGN9_reg_t, 278	HPL SWM.h, 154
SWM_PINENABLE0_reg_t, 279	<del>-</del>
OVVIVI I IIVEIVADEED IEG (, 275	SWIN assign uart SULK
<del>-</del> _	SWM_assign_uart_SCLK HPL SWM.h, 155
SWM_PINENABLE1_reg_t, 280	_ <del>-</del>
<del>-</del> _	HPL_SWM.h, 155
SWM_PINENABLE1_reg_t, 280 SWM_assign_CLKOUT	HPL_SWM.h, 155 SWM_assign_uart_TXD
SWM_PINENABLE1_reg_t, 280 SWM_assign_CLKOUT HPL_SWM.h, 163	HPL_SWM.h, 155 SWM_assign_uart_TXD HPL_SWM.h, 154
SWM_PINENABLE1_reg_t, 280 SWM_assign_CLKOUT     HPL_SWM.h, 163 SWM_assign_COMP0_OUT	HPL_SWM.h, 155 SWM_assign_uart_TXD HPL_SWM.h, 154 SWM_enable_ACMP
SWM_PINENABLE1_reg_t, 280 SWM_assign_CLKOUT HPL_SWM.h, 163 SWM_assign_COMP0_OUT HPL_SWM.h, 163	HPL_SWM.h, 155 SWM_assign_uart_TXD HPL_SWM.h, 154 SWM_enable_ACMP HPL_SWM.h, 165
SWM_PINENABLE1_reg_t, 280 SWM_assign_CLKOUT     HPL_SWM.h, 163 SWM_assign_COMP0_OUT     HPL_SWM.h, 163 SWM_assign_INT_BMAT	HPL_SWM.h, 155 SWM_assign_uart_TXD HPL_SWM.h, 154 SWM_enable_ACMP HPL_SWM.h, 165 SWM_enable_ADC
SWM_PINENABLE1_reg_t, 280 SWM_assign_CLKOUT HPL_SWM.h, 163 SWM_assign_COMP0_OUT HPL_SWM.h, 163 SWM_assign_INT_BMAT HPL_SWM.h, 164	HPL_SWM.h, 155 SWM_assign_uart_TXD HPL_SWM.h, 154 SWM_enable_ACMP HPL_SWM.h, 165 SWM_enable_ADC HPL_SWM.h, 167
SWM_PINENABLE1_reg_t, 280 SWM_assign_CLKOUT     HPL_SWM.h, 163 SWM_assign_COMP0_OUT     HPL_SWM.h, 163 SWM_assign_INT_BMAT     HPL_SWM.h, 164 SWM_assign_T0_CAP     HPL_SWM.h, 164 SWM_assign_T0_MAT	HPL_SWM.h, 155 SWM_assign_uart_TXD HPL_SWM.h, 154 SWM_enable_ACMP HPL_SWM.h, 165 SWM_enable_ADC HPL_SWM.h, 167 SWM_enable_CAPTX HPL_SWM.h, 168 SWM_enable_CAPYH
SWM_PINENABLE1_reg_t, 280 SWM_assign_CLKOUT     HPL_SWM.h, 163 SWM_assign_COMP0_OUT     HPL_SWM.h, 163 SWM_assign_INT_BMAT     HPL_SWM.h, 164 SWM_assign_T0_CAP     HPL_SWM.h, 164 SWM_assign_T0_MAT     HPL_SWM.h, 164	HPL_SWM.h, 155 SWM_assign_uart_TXD HPL_SWM.h, 154 SWM_enable_ACMP HPL_SWM.h, 165 SWM_enable_ADC HPL_SWM.h, 167 SWM_enable_CAPTX HPL_SWM.h, 168 SWM_enable_CAPYH HPL_SWM.h, 168
SWM_PINENABLE1_reg_t, 280 SWM_assign_CLKOUT     HPL_SWM.h, 163 SWM_assign_COMP0_OUT     HPL_SWM.h, 163 SWM_assign_INT_BMAT     HPL_SWM.h, 164 SWM_assign_T0_CAP     HPL_SWM.h, 164 SWM_assign_T0_MAT     HPL_SWM.h, 164 SWM_assign_T0_MAT     HPL_SWM.h, 164 SWM_assign_iic_SCL	HPL_SWM.h, 155 SWM_assign_uart_TXD HPL_SWM.h, 154 SWM_enable_ACMP HPL_SWM.h, 165 SWM_enable_ADC HPL_SWM.h, 167 SWM_enable_CAPTX HPL_SWM.h, 168 SWM_enable_CAPYH HPL_SWM.h, 168 SWM_enable_CAPYL
SWM_PINENABLE1_reg_t, 280 SWM_assign_CLKOUT	HPL_SWM.h, 155 SWM_assign_uart_TXD HPL_SWM.h, 154 SWM_enable_ACMP HPL_SWM.h, 165 SWM_enable_ADC HPL_SWM.h, 167 SWM_enable_CAPTX HPL_SWM.h, 168 SWM_enable_CAPYH HPL_SWM.h, 168 SWM_enable_CAPYL HPL_SWM.h, 168
SWM_PINENABLE1_reg_t, 280 SWM_assign_CLKOUT	HPL_SWM.h, 155 SWM_assign_uart_TXD HPL_SWM.h, 154 SWM_enable_ACMP HPL_SWM.h, 165 SWM_enable_ADC HPL_SWM.h, 167 SWM_enable_CAPTX HPL_SWM.h, 168 SWM_enable_CAPYH HPL_SWM.h, 168 SWM_enable_CAPYL HPL_SWM.h, 168 SWM_enable_CAPYL HPL_SWM.h, 168 SWM_enable_CLKIN
SWM_PINENABLE1_reg_t, 280 SWM_assign_CLKOUT     HPL_SWM.h, 163 SWM_assign_COMP0_OUT     HPL_SWM.h, 163 SWM_assign_INT_BMAT     HPL_SWM.h, 164 SWM_assign_T0_CAP     HPL_SWM.h, 164 SWM_assign_T0_MAT     HPL_SWM.h, 164 SWM_assign_iic_SCL     HPL_SWM.h, 163 SWM_assign_iic_SDA     HPL_SWM.h, 162	HPL_SWM.h, 155 SWM_assign_uart_TXD HPL_SWM.h, 154 SWM_enable_ACMP HPL_SWM.h, 165 SWM_enable_ADC HPL_SWM.h, 167 SWM_enable_CAPTX HPL_SWM.h, 168 SWM_enable_CAPYH HPL_SWM.h, 168 SWM_enable_CAPYL HPL_SWM.h, 168 SWM_enable_CAPYL HPL_SWM.h, 168 SWM_enable_CLKIN HPL_SWM.h, 166
SWM_PINENABLE1_reg_t, 280 SWM_assign_CLKOUT     HPL_SWM.h, 163 SWM_assign_COMP0_OUT     HPL_SWM.h, 163 SWM_assign_INT_BMAT     HPL_SWM.h, 164 SWM_assign_T0_CAP     HPL_SWM.h, 164 SWM_assign_T0_MAT     HPL_SWM.h, 164 SWM_assign_iic_SCL     HPL_SWM.h, 163 SWM_assign_iic_SDA     HPL_SWM.h, 162 SWM_assign_sct_IN_A	HPL_SWM.h, 155 SWM_assign_uart_TXD HPL_SWM.h, 154 SWM_enable_ACMP HPL_SWM.h, 165 SWM_enable_ADC HPL_SWM.h, 167 SWM_enable_CAPTX HPL_SWM.h, 168 SWM_enable_CAPYH HPL_SWM.h, 168 SWM_enable_CAPYL HPL_SWM.h, 168 SWM_enable_CAPYL HPL_SWM.h, 168 SWM_enable_CLKIN HPL_SWM.h, 166 SWM_enable_DAC
SWM_PINENABLE1_reg_t, 280 SWM_assign_CLKOUT     HPL_SWM.h, 163 SWM_assign_COMP0_OUT     HPL_SWM.h, 163 SWM_assign_INT_BMAT     HPL_SWM.h, 164 SWM_assign_T0_CAP     HPL_SWM.h, 164 SWM_assign_T0_MAT     HPL_SWM.h, 164 SWM_assign_iic_SCL     HPL_SWM.h, 163 SWM_assign_iic_SCL     HPL_SWM.h, 162 SWM_assign_sct_IN_A     HPL_SWM.h, 159	HPL_SWM.h, 155 SWM_assign_uart_TXD HPL_SWM.h, 154 SWM_enable_ACMP HPL_SWM.h, 165 SWM_enable_ADC HPL_SWM.h, 167 SWM_enable_CAPTX HPL_SWM.h, 168 SWM_enable_CAPYH HPL_SWM.h, 168 SWM_enable_CAPYL HPL_SWM.h, 168 SWM_enable_CAPYL HPL_SWM.h, 166 SWM_enable_CLKIN HPL_SWM.h, 166 SWM_enable_DAC HPL_SWM.h, 167
SWM_PINENABLE1_reg_t, 280 SWM_assign_CLKOUT	HPL_SWM.h, 155 SWM_assign_uart_TXD HPL_SWM.h, 154 SWM_enable_ACMP HPL_SWM.h, 165 SWM_enable_ADC HPL_SWM.h, 167 SWM_enable_CAPTX HPL_SWM.h, 168 SWM_enable_CAPYH HPL_SWM.h, 168 SWM_enable_CAPYL HPL_SWM.h, 168 SWM_enable_CAPYL HPL_SWM.h, 166 SWM_enable_CLKIN HPL_SWM.h, 166 SWM_enable_DAC HPL_SWM.h, 167 SWM_enable_RESETN
SWM_PINENABLE1_reg_t, 280 SWM_assign_CLKOUT	HPL_SWM.h, 155 SWM_assign_uart_TXD HPL_SWM.h, 154 SWM_enable_ACMP HPL_SWM.h, 165 SWM_enable_ADC HPL_SWM.h, 167 SWM_enable_CAPTX HPL_SWM.h, 168 SWM_enable_CAPYH HPL_SWM.h, 168 SWM_enable_CAPYL HPL_SWM.h, 168 SWM_enable_CAPYL HPL_SWM.h, 166 SWM_enable_CLKIN HPL_SWM.h, 166 SWM_enable_DAC HPL_SWM.h, 167 SWM_enable_RESETN HPL_SWM.h, 166
SWM_PINENABLE1_reg_t, 280 SWM_assign_CLKOUT	HPL_SWM.h, 155 SWM_assign_uart_TXD HPL_SWM.h, 154 SWM_enable_ACMP HPL_SWM.h, 165 SWM_enable_ADC HPL_SWM.h, 167 SWM_enable_CAPTX HPL_SWM.h, 168 SWM_enable_CAPYH HPL_SWM.h, 168 SWM_enable_CAPYL HPL_SWM.h, 168 SWM_enable_CAPYL HPL_SWM.h, 166 SWM_enable_DAC HPL_SWM.h, 166 SWM_enable_RESETN HPL_SWM.h, 166 SWM_enable_RESETN HPL_SWM.h, 166
SWM_PINENABLE1_reg_t, 280 SWM_assign_CLKOUT	HPL_SWM.h, 155 SWM_assign_uart_TXD HPL_SWM.h, 154 SWM_enable_ACMP HPL_SWM.h, 165 SWM_enable_ADC HPL_SWM.h, 167 SWM_enable_CAPTX HPL_SWM.h, 168 SWM_enable_CAPYH HPL_SWM.h, 168 SWM_enable_CAPYL HPL_SWM.h, 168 SWM_enable_CLKIN HPL_SWM.h, 166 SWM_enable_DAC HPL_SWM.h, 167 SWM_enable_RESETN HPL_SWM.h, 166 SWM_enable_RESETN HPL_SWM.h, 166 SWM_enable_SWCLK HPL_SWM.h, 165
SWM_PINENABLE1_reg_t, 280 SWM_assign_CLKOUT	HPL_SWM.h, 155 SWM_assign_uart_TXD HPL_SWM.h, 154 SWM_enable_ACMP HPL_SWM.h, 165 SWM_enable_ADC HPL_SWM.h, 167 SWM_enable_CAPTX HPL_SWM.h, 168 SWM_enable_CAPYH HPL_SWM.h, 168 SWM_enable_CAPYL HPL_SWM.h, 168 SWM_enable_CAPYL HPL_SWM.h, 166 SWM_enable_CLKIN HPL_SWM.h, 166 SWM_enable_DAC HPL_SWM.h, 167 SWM_enable_RESETN HPL_SWM.h, 166 SWM_enable_SWCLK HPL_SWM.h, 165 SWM_enable_SWDIO
SWM_PINENABLE1_reg_t, 280 SWM_assign_CLKOUT     HPL_SWM.h, 163 SWM_assign_COMP0_OUT     HPL_SWM.h, 163 SWM_assign_INT_BMAT     HPL_SWM.h, 164 SWM_assign_T0_CAP     HPL_SWM.h, 164 SWM_assign_T0_MAT     HPL_SWM.h, 164 SWM_assign_iic_SCL     HPL_SWM.h, 163 SWM_assign_iic_SCL     HPL_SWM.h, 162 SWM_assign_sct_IN_A     HPL_SWM.h, 159 SWM_assign_sct_IN_B     HPL_SWM.h, 159 SWM_assign_sct_IN_C     HPL_SWM.h, 159 SWM_assign_sct_IN_C     HPL_SWM.h, 159 SWM_assign_sct_IN_D     HPL_SWM.h, 160	HPL_SWM.h, 155 SWM_assign_uart_TXD HPL_SWM.h, 154 SWM_enable_ACMP HPL_SWM.h, 165 SWM_enable_ADC HPL_SWM.h, 167 SWM_enable_CAPTX HPL_SWM.h, 168 SWM_enable_CAPYH HPL_SWM.h, 168 SWM_enable_CAPYL HPL_SWM.h, 168 SWM_enable_CAPYL HPL_SWM.h, 166 SWM_enable_CLKIN HPL_SWM.h, 166 SWM_enable_DAC HPL_SWM.h, 167 SWM_enable_RESETN HPL_SWM.h, 166 SWM_enable_SWCLK HPL_SWM.h, 165 SWM_enable_SWDIO HPL_SWM.h, 165
SWM_PINENABLE1_reg_t, 280 SWM_assign_CLKOUT     HPL_SWM.h, 163 SWM_assign_COMP0_OUT     HPL_SWM.h, 163 SWM_assign_INT_BMAT     HPL_SWM.h, 164 SWM_assign_T0_CAP     HPL_SWM.h, 164 SWM_assign_T0_MAT     HPL_SWM.h, 164 SWM_assign_iic_SCL     HPL_SWM.h, 163 SWM_assign_iic_SCL     HPL_SWM.h, 162 SWM_assign_sct_IN_A     HPL_SWM.h, 159 SWM_assign_sct_IN_B     HPL_SWM.h, 159 SWM_assign_sct_IN_C     HPL_SWM.h, 159 SWM_assign_sct_IN_C     HPL_SWM.h, 159 SWM_assign_sct_IN_D     HPL_SWM.h, 159 SWM_assign_sct_IN_D     HPL_SWM.h, 160 SWM_assign_sct_OUT0	HPL_SWM.h, 155 SWM_assign_uart_TXD HPL_SWM.h, 154 SWM_enable_ACMP HPL_SWM.h, 165 SWM_enable_ADC HPL_SWM.h, 167 SWM_enable_CAPTX HPL_SWM.h, 168 SWM_enable_CAPYH HPL_SWM.h, 168 SWM_enable_CAPYL HPL_SWM.h, 168 SWM_enable_CAPYL HPL_SWM.h, 166 SWM_enable_DAC HPL_SWM.h, 166 SWM_enable_BESETN HPL_SWM.h, 166 SWM_enable_SWCLK HPL_SWM.h, 165 SWM_enable_SWDIO HPL_SWM.h, 165 SWM_enable_VDDCMP
SWM_PINENABLE1_reg_t, 280 SWM_assign_CLKOUT     HPL_SWM.h, 163 SWM_assign_COMP0_OUT     HPL_SWM.h, 163 SWM_assign_INT_BMAT     HPL_SWM.h, 164 SWM_assign_T0_CAP     HPL_SWM.h, 164 SWM_assign_T0_MAT     HPL_SWM.h, 164 SWM_assign_iic_SCL     HPL_SWM.h, 163 SWM_assign_iic_SCL     HPL_SWM.h, 162 SWM_assign_sct_IN_A     HPL_SWM.h, 159 SWM_assign_sct_IN_B     HPL_SWM.h, 159 SWM_assign_sct_IN_C     HPL_SWM.h, 159 SWM_assign_sct_IN_C     HPL_SWM.h, 159 SWM_assign_sct_IN_D     HPL_SWM.h, 160	HPL_SWM.h, 155 SWM_assign_uart_TXD HPL_SWM.h, 154 SWM_enable_ACMP HPL_SWM.h, 165 SWM_enable_ADC HPL_SWM.h, 167 SWM_enable_CAPTX HPL_SWM.h, 168 SWM_enable_CAPYH HPL_SWM.h, 168 SWM_enable_CAPYL HPL_SWM.h, 168 SWM_enable_CAPYL HPL_SWM.h, 166 SWM_enable_CLKIN HPL_SWM.h, 166 SWM_enable_DAC HPL_SWM.h, 167 SWM_enable_RESETN HPL_SWM.h, 166 SWM_enable_SWCLK HPL_SWM.h, 165 SWM_enable_SWDIO HPL_SWM.h, 165

HPL SWM.h, 166	SYSCON_deep_sleep_power_wdtosc
SWM_enable_XTALOUT	HPL_SYSCON.h, 183
HPL SWM.h, 166	SYSCON_disable_clock
SWM per t, 280	HPL SYSCON.h, 176
SYSCON_ADCCLKDIV_reg_t, 287	SYSCON_disable_wakeup_source
_ <del>-</del>	HPL_SYSCON.h, 182
SYSCON_ADCCLKSEL_reg_t, 287	
SYSCON_BODCTRL_reg_t, 291	SYSCON_enable_clock
SYSCON_CAPTCLKSEL_reg_t, 287	HPL_SYSCON.h, 176
SYSCON_CLKOUTDIV_reg_t, 290	SYSCON_enable_wakeup_source
SYSCON_CLKOUTSEL_reg_t, 290	HPL_SYSCON.h, 182
SYSCON_DEVICE_ID_reg_t, 294	SYSCON_get_device_id
SYSCON_EXTCLKSEL_reg_t, 288	HPL_SYSCON.h, 184
SYSCON_EXTTRACECMD_reg_t, 290	SYSCON_get_irq_latency
SYSCON_FRGCLKSEL_reg_t, 290	HPL_SYSCON.h, 180
SYSCON_FRGDIV_reg_t, 290	SYSCON_get_pll_lock_status
SYSCON_FRGMULT_reg_t, 290	HPL_SYSCON.h, 174
SYSCON_FRODIRECTCLKUEN_reg_t, 285	SYSCON_get_por_pio_status_register
SYSCON_FROOSCCTRL_reg_t, 285	HPL_SYSCON.h, 179
SYSCON_IOCONCLKDIV_reg_t, 291	SYSCON_get_systick_calib
SYSCON_IRQLATENCY_reg_t, 291	HPL_SYSCON.h, 180
SYSCON_MAINCLKPLLSEL_reg_t, 286	SYSCON_per_t, 294
SYSCON_MAINCLKPLLUEN_reg_t, 286	SYSCON_power_down_peripheral
SYSCON_MAINCLKSEL_reg_t, 286	HPL_SYSCON.h, 184
SYSCON_MAINCLKUEN_reg_t, 286	SYSCON_power_up_peripheral
SYSCON_NMISRC_reg_t, 291	HPL_SYSCON.h, 184
SYSCON_PDAWAKECFG_reg_t, 293	SYSCON_set_adc_clock
SYSCON_PDRUNCFG_reg_t, 293	HPL_SYSCON.h, 175
SYSCON_PDSLEEPCFG_reg_t, 293	SYSCON_set_bod_control
SYSCON_PERCLKSEL_reg_t, 290	HPL_SYSCON.h, 180
SYSCON_PINTSEL_reg_t, 292	SYSCON_set_capacitive_clock_source
SYSCON_PIOPORCAP_reg_t, 291	HPL_SYSCON.h, 175
SYSCON_PRESETCTRL0_reg_t, 289	SYSCON_set_clkout_config
SYSCON_PRESETCTRL1_reg_t, 289	HPL_SYSCON.h, 179
SYSCON_RESERVED_reg_t, 284	SYSCON_set_ext_clock_source
SYSCON_SCTCLKDIV_reg_t, 287	HPL_SYSCON.h, 176
SYSCON_SCTCLKSEL_reg_t, 287	SYSCON_set_frg_config
SYSCON_STARTERP0_reg_t, 292	HPL_SYSCON.h, 177
SYSCON_STARTERP1_reg_t, 292	SYSCON set iocon glitch divider
SYSCON_SYSAHBCLKCTRL0_reg_t, 288	HPL_SYSCON.h, 179
SYSCON_SYSAHBCLKCTRL1_reg_t, 288	SYSCON_set_nmi_source
SYSCON_SYSAHBCLKDIV_reg_t, 287	HPL SYSCON.h, 180
SYSCON_SYSMEMREMAP_reg_t, 284	SYSCON set oscillator control
SYSCON_SYSOSCCTRL_reg_t, 285	HPL_SYSCON.h, 174
SYSCON_SYSPLLCLKSEL_reg_t, 286	SYSCON_set_peripheral_clock_source
SYSCON_SYSPLLCLKUEN_reg_t, 286	HPL SYSCON.h, 177
SYSCON SYSPLLCTRL reg t, 284	SYSCON_set_pinint_pin
SYSCON_SYSPLLSTAT_reg_t, 285	HPL SYSCON.h, 182
SYSCON_SYSRSTSTAT_reg_t, 285	SYSCON_set_pll_clk_source
SYSCON_SYSTCKCAL_reg_t, 291	HPL_SYSCON.h, 174
SYSCON_WDTOSCCTRL_reg_t, 285	SYSCON_set_pll_control
SYSCON_assert_reset	HPL SYSCON.h, 173
HPL_SYSCON.h, 176	SYSCON_set_powered_on_wakeup
SYSCON_clear_powered_on_wakeup	HPL_SYSCON.h, 183
HPL SYSCON.h, 183	SYSCON_set_sct_clock
SYSCON_clear_reset	HPL SYSCON.h, 175
HPL_SYSCON.h, 177	SYSCON_set_watchdog_oscillator_control
SYSCON_deep_sleep_power_bod	HPL SYSCON.h, 174
HPL_SYSCON.h, 182	SYSTICK_CALIB_reg_t, 300

SYSTICK_CSR_reg_t, 299	UART_RXDATSTAT_reg_t, 304
SYSTICK_CVR_reg_t, 299	UART_STAT_reg_t, 303
SYSTICK_RESERVED_reg_t, 299	UART_TXDAT_reg_t, 305
<del>-</del> _	<del>-</del> _
SYSTICK_RVR_reg_t, 299	UART_assert_break
SYSTICK_get_count_flag	HPL_UART.h, 199
HPL_SYSTICK.h, 187	UART_clear_break
SYSTICK_reg_t, 300	HPL_UART.h, 199
SYSTICK_select_clock_source	UART_config_OEPOL
HPL_SYSTICK.h, 186	HPL_UART.h, 197
single_step	UART_config_clock_polarity
hal_adc_sequence_config_t, 23	HPL_UART.h, 194
source/hal/HAL_ADC.c, 309	UART config data length
source/hal/HAL_CTIMER.c, 312	HPL_UART.h, 193
source/hal/HAL_GPIO.c, 316	UART_config_master_mode
source/hal/HAL_IOCON.c, 319	HPL UART.h, 195
source/hal/HAL_PININT.c, 320	UART_config_parity
source/hal/HAL_SPI.c, 323	HPL UART.h, 193
source/hal/HAL SYSCON.c, 328	<del>-</del>
source/hal/HAL SYSTICK.c, 333	UART_config_stop_bits
source/hal/HAL_UART.c, 335	HPL_UART.h, 193
	UART_config_sync_mode
source/hal/HAL_WKT.c, 340	HPL_UART.h, 194
source/hpl/HPL_ADC.c, 342	UART_disable
source/hpl/HPL_CTIMER.c, 343	HPL_UART.h, 192
source/hpl/HPL_DAC.c, 344	UART_disable_CTS
source/hpl/HPL_GPIO.c, 345	HPL_UART.h, 194
source/hpl/HPL_IOCON.c, 346	UART_disable_OESEL
source/hpl/HPL_MRT.c, 347	HPL UART.h, 197
source/hpl/HPL_NVIC.c, 348	UART_disable_OETA
source/hpl/HPL_PININT.c, 349	HPL_UART.h, 196
source/hpl/HPL_PMU.c, 350	UART_disable_address_detect
source/hpl/HPL_SPI.c, 351	
source/hpl/HPL_SWM.c, 352	HPL_UART.h, 199
source/hpl/HPL_SYSCON.c, 354	UART_disable_auto_address
source/hpl/HPL_SYSTICK.c, 355	HPL_UART.h, 196
source/hpl/HPL UART.c, 356	UART_disable_autobaud
source/hpl/HPL_WKT.c, 357	HPL_UART.h, 202
spi_irq_handler	UART_disable_autoclear_continuous_clock
	HPL_UART.h, 201
HAL_SPI.c, 325	UART_disable_continuous_clock
spi_rx_callback	HPL_UART.h, 201
HAL_SPI.c, 327	UART_disable_irq_ABERR
spi_tx_callback	HPL UART.h, 218
HAL_SPI.c, 327	UART disable irg DELTACTS
sync_bypass	HPL_UART.h, 215
hal_adc_sequence_config_t, 22	UART disable irg DELTARXBRK
	HPL UART.h, 216
trigger	<del>-</del>
hal_adc_sequence_config_t, 22	UART_disable_irq_FRAMERR
trigger_pol	HPL_UART.h, 217
hal_adc_sequence_config_t, 22	UART_disable_irq_OVERRUN
	HPL_UART.h, 216
UART_ADDR_reg_t, 306	UART_disable_irq_PARITYERR
UART_BRG_reg_t, 305	HPL_UART.h, 217
UART_CFG_reg_t, 302	UART_disable_irq_RXNOISE
UART_CTL_reg_t, 303	HPL_UART.h, 217
UART_INTENCLR_reg_t, 304	UART disable irg RXRDY
UART_INTENSET_reg_t, 303	HPL UART.h, 214
UART_INTSTAT_reg_t, 305	UART_disable_irq_START
UART_OSR_reg_t, 305	HPL_UART.h, 216
UART_RXDAT_reg_t, 304	UART_disable_irq_TXDISEN
υπιτ_ιτλυπτ_ισυ_ι, 304	OTITI_UISADIG_IIY_TADISEN

HPL_UART.h, 216	HPL_UART.h, 197
UART_disable_irq_TXIDLE	UART_enable_tx
HPL_UART.h, 215	HPL_UART.h, 200
UART_disable_irq_TXRDY	UART_enable_tx_invert
HPL UART.h, 215	HPL UART.h, 198
UART_disable_loopback	UART_get_data
HPL_UART.h, 195	 HPL_UART.h, 218
UART disable rx invert	UART get data and status
HPL UART.h, 198	HPL UART.h, 218
UART disable tx	UART_get_flag_ABERR
HPL UART.h, 200	HPL UART.h, 211
UART_disable_tx_invert	UART_get_flag_CTS
	HPL_UART.h, 203
HPL_UART.h, 198	
UART_enable	UART_get_flag_DELTACTS
HPL_UART.h, 192	HPL_UART.h, 205
UART_enable_CTS	UART_get_flag_DELTARXBRK
HPL_UART.h, 194	HPL_UART.h, 207
UART_enable_OESEL	UART_get_flag_FRAMERRINT
HPL_UART.h, 197	HPL_UART.h, 209
UART_enable_OETA	UART_get_flag_OVERRUNINT
HPL_UART.h, 196	HPL_UART.h, 205
UART_enable_address_detect	UART_get_flag_PARITYERRINT
HPL_UART.h, 199	HPL_UART.h, 209
UART_enable_auto_address	UART_get_flag_RXBRK
HPL UART.h, 196	HPL UART.h, 207
UART_enable_autobaud	UART_get_flag_RXIDLE
HPL UART.h, 201	HPL UART.h, 202
UART_enable_autoclear_continuous_clock	UART_get_flag_RXNOISEINT
HPL UART.h, 201	HPL UART.h, 209
UART_enable_continuous_clock	UART_get_flag_RXRDY
HPL UART.h, 200	HPL UART.h, 202
UART enable irg ABERR	<del>-</del>
	UART_get_flag_START
HPL_UART.h, 214	HPL_UART.h, 207
UART_enable_irq_DELTACTS	UART_get_flag_TXDISSTAT
HPL_UART.h, 212	HPL_UART.h, 205
UART_enable_irq_DELTARXBRK	UART_get_flag_TXIDLE
HPL_UART.h, 213	HPL_UART.h, 203
UART_enable_irq_FRAMERR	UART_get_flag_TXRDY
HPL_UART.h, 213	HPL_UART.h, 203
UART_enable_irq_OVERRUN	UART_get_irq_status_ABERR
HPL_UART.h, 212	HPL_UART.h, 223
UART_enable_irq_PARITYERR	UART_get_irq_status_DELTACTS
HPL_UART.h, 214	HPL_UART.h, 221
UART_enable_irq_RXNOISE	UART_get_irq_status_DELTARXBRK
HPL UART.h, 214	HPL UART.h, 222
UART_enable_irq_RXRDY	UART_get_irq_status_FRAMERR
HPL UART.h, 211	HPL UART.h, 223
UART_enable_irq_START	UART_get_irq_status_OVERRUN
HPL_UART.h, 213	HPL_UART.h, 222
UART_enable_irq_TXDISEN	
OAITI_eliable_liq_TADISEN	
UDI LIADTA 212	UART_get_irq_status_PARITYERR
HPL_UART.h, 212	UART_get_irq_status_PARITYERR HPL_UART.h, 223
UART_enable_irq_TXIDLE	UART_get_irq_status_PARITYERR HPL_UART.h, 223 UART_get_irq_status_RXNOISE
UART_enable_irq_TXIDLE HPL_UART.h, 212	UART_get_irq_status_PARITYERR HPL_UART.h, 223 UART_get_irq_status_RXNOISE HPL_UART.h, 223
UART_enable_irq_TXIDLE  HPL_UART.h, 212  UART_enable_irq_TXRDY	UART_get_irq_status_PARITYERR HPL_UART.h, 223 UART_get_irq_status_RXNOISE HPL_UART.h, 223 UART_get_irq_status_RXRDY
UART_enable_irq_TXIDLE HPL_UART.h, 212 UART_enable_irq_TXRDY HPL_UART.h, 211	UART_get_irq_status_PARITYERR HPL_UART.h, 223 UART_get_irq_status_RXNOISE HPL_UART.h, 223 UART_get_irq_status_RXRDY HPL_UART.h, 219
UART_enable_irq_TXIDLE HPL_UART.h, 212 UART_enable_irq_TXRDY HPL_UART.h, 211 UART_enable_loopback	UART_get_irq_status_PARITYERR HPL_UART.h, 223 UART_get_irq_status_RXNOISE HPL_UART.h, 223 UART_get_irq_status_RXRDY HPL_UART.h, 219 UART_get_irq_status_START
UART_enable_irq_TXIDLE HPL_UART.h, 212 UART_enable_irq_TXRDY HPL_UART.h, 211 UART_enable_loopback HPL_UART.h, 195	UART_get_irq_status_PARITYERR HPL_UART.h, 223 UART_get_irq_status_RXNOISE HPL_UART.h, 223 UART_get_irq_status_RXRDY HPL_UART.h, 219 UART_get_irq_status_START HPL_UART.h, 222
UART_enable_irq_TXIDLE HPL_UART.h, 212 UART_enable_irq_TXRDY HPL_UART.h, 211 UART_enable_loopback	UART_get_irq_status_PARITYERR HPL_UART.h, 223 UART_get_irq_status_RXNOISE HPL_UART.h, 223 UART_get_irq_status_RXRDY HPL_UART.h, 219 UART_get_irq_status_START

HPL\_UART.h, 221 UART\_get\_irq\_status\_TXIDLE HPL\_UART.h, 221 UART\_get\_irq\_status\_TXRDY HPL\_UART.h, 221 UART per t, 306 UART\_set\_BRGVAL HPL\_UART.h, 219 UART\_set\_OSRVAL HPL\_UART.h, 224 UART\_set\_address HPL\_UART.h, 224 UART\_write\_data HPL\_UART.h, 219 **UART** HPL\_UART.c, 356 uart rx callback HAL\_UART.c, 339 uart\_tx\_callback HAL\_UART.c, 339 WKT\_COUNT\_reg\_t, 309 WKT\_CTRL\_reg\_t, 308 WKT\_get\_alarm\_flag HPL\_WKT.h, 227 WKT\_get\_current\_count HPL\_WKT.h, 227 WKT\_per\_t, 309 WKT\_select\_clock\_source HPL\_WKT.h, 226 WKT write count HPL\_WKT.h, 227