LM1972

μPot™ 2 チャネル 78dB オーディオアッテネータ (ミュート機能付き



National Semiconductor

LM1972

μPot™ 2 チャネル 78dB オーディオアッテネータ (ミュート機能付き)

LM1972 は、デジタル制御型2チャネル・78dB のCMOS オーディオ・ アッテネータです。各チャネルは、0dB ~ 47.5dB の範囲で0.5dB ステッ プ、48dB ~ 78dB **範囲で** 1.0dB ステップの減衰が可能であり、減衰量 104dB のミュート機能も内蔵しています。この対数減衰ステップは、 アプリケーションに合わせてソフトウェアにより調整することができ ます。

 $\mu \mathrm{Pot}$ の性能は、その優れた $\mathrm{S/N}$ 比、極めて低い全高調波歪み + ノイ ズ(THD + N) そして、高精度のチャネル・セパレーション特性によ り実証されています。μPot は、入力信号を出力信号から分離する ミュート機能を備え、96dB以上の減衰量が得られます。また、減衰量 の設定を変更してもポップ音が生じることはありません。

LM1972 はTTL/CMOS コンパチブルの3線シリアル・インタフェー スを介し、チャネル選択用と減衰レベル設定用のデータを受信します。 内蔵のデータ出力ピンを介して複数のµPotをデイジーチェーン接続す ることにより、アプリケーションに合わせてイネーブル・ライン/デー タ・ライン数を削減することができます。

主な仕様

全高調波歪み+ノイズ	0.003%(最大)
周波数特性	100kHz(- 3dB)(最小)
減衰範囲(ミュートを除く)	78dB (代表値)
減衰誤差	± 0.25dB(最大)
SN 比 (4Vrms を基準)	110dB (最小)
チャネル・セパレーション	100dB (最小)

3線シリアル・インタフェース デイジーチェーン接続が可能 減衰量 104dB のミュート機能 減衰量変更によるポップ/クリック音を生じない

アプリケーション

スタジオ用自動ミキシング・コンソール 音楽再生システム 音響効果システム 電子音楽(MIDI) パーソナル・コンピュータによるオーディオ制御

Typical Application





FIGURE 1. Typical Audio Attenuator Application Circuit

Connection Diagram

Dual-In-Line Plastic or Surface Mount Package



Top View

Order Number LM1972M or LM1972N See NS Package Number M20B or N20A

μPotTMおよび OvertureTM はナショナルセミコンダクター社の商標です。

絶対最大定格(Note 1、2)

動作条件(Note 1, 2)

本データシートには軍用・航空宇宙用の規格は記載されていません。 関連する電気的信頼性試験方法の規格を参照下さい。

温度範囲

電源電圧(V_{DD} - V_{SS}) 15V 全てのピン電圧 V_{SS} - 0.2V ~ V_{DD} + 0.2V 消費電力(Note 3) 150mW ESD 耐圧(Note 4) 2000V 接合部温度 150

Nパッケージ(10秒) + 260 保存温度範囲 - 65 ~ + 150

電気的特性(Note 1、2)

特記のない限り、以下の規格値は $V_{\rm DD}$ = + 6V、 $V_{\rm SS}$ = - 6V、 $V_{\rm IN}$ = 5.5Vpk、f = 1kHz の条件で全チャネルに対して適用されます。リミット値は $T_{\rm A}$ = + 2S に対して適用され、デジタル入力はTTL/CMOS コンパチブルです。

Symbol	Parameter		LM1972		I Indian
		Conditions	Typical (Note 5)	Limit (Note 6)	Units (Limits)
Is	Supply Current	Inputs are AC Grounded	2	4	mA (max)
THD+ N	Total Harmonic Distortion plus Noise	V _{IN} = 0.5 Vpk @ 0dB Attenuation	0.0008	0.003	% (max)
XTalk	Crosstalk (Channel Separation)	0dB Attenuation for V _{IN} V _{CH} measured @ - 78dB	110	100	dB (min)
SNR	Signal-to-Noise Ratio	Inputs are AC Grounded ### — 12dB Attenuation A-Weighted	120	110	dB (min)
A _M	Mute Attenuation		104	96	dB (min)
	Attenuation Step Size Error	0dB to - 47.5dB - 48dB to - 78dB		± 0.05 ± 0.25	dB (max) dB (max)
	Absolute Attenuation Error	Attenuation @ 0dB Attenuation @ - 20dB Attenuation @ - 40dB Attenuation @ - 60dB Attenuation @ - 78dB	0.03 19.8 39.5 59.3 76.3	0.5 19.0 39.0 57.5 74.5	dB (min) dB (min) dB (min) dB (min) dB (min)
	Channel-to-Channel Attenuation Tracking Error	Attenuation @ 0dB, - 20dB, - 40dB, - 60dB Attenuation @ - 78dB		± 0.5 ± 0.75	dB (max) dB (max)
I FAK	Analog Input Leakage Current	Inputs are AC Grounded	10.0	100	nA (max)




FIGURE 2. Timing Diagram

TL/ H/ 11978-3

電気的特性(Note 1、2)(つづき)

特記のない限り、以下の規格値は V_{DD} = + 6V、 V_{SS} = - 6V、 V_{IN} = 5.5Vpk、f = 1kHz の条件で全チャネルに対して適用されます。リミット値は T_A = + 2S に対して適用され、デジタル入力はTTL/CMOS コンパチブルです。

	Parameter		LM1972		Units
Symbol		Conditions	Typical (Note 5)	Limit (Note 6)	(Limits)
R _{IN}	AC Input Impedance	Pins 4, 20, V _{IN} = 1.0 Vpk, f = 1 kHz	40	20 60	$k\Omega$ (min) $k\Omega$ (max)
I _{IN}	Input Current	@ Pins 9, 10, 11 @ 0V < V _{IN} < 5V	1.0	± 100	nA (max)
f _{CLK}	Clock Frequency		3	2	MHz (max)
V _{IH}	High-Level Input Voltage	@ Pins 9, 10, 11		2.0	V (min)
V _{IL}	Low-Level Input Voltage	@ Pins 9, 10, 11		0.8	V (max)
	Data-Out Levels (Pin 12)	V _{DD} = 6V, V _{SS} = 0V		0.1 5.9	V (max) V (min)

Note 1:特記のない限り、全電圧はGND 端子(1、3、5、6、14、16、19)を基準にして測定されます。

Note 2:「絶対最大定格」とは、デバイスに破壊が発生する可能性のあるリミット値をいいます。「動作条件」とはデバイスが機能する条件を示しますが、特定の性能リミット値を保証するものではありません。「電気的特性」とは、特定の性能リミット値を保証する特別な試験条件でのACおよびDCの電気的仕様を示します。この場合、デバイスが「動作条件」の範囲にあるものとします。リミット値(Limit)が記載されていないパラメータの仕様は保証されませんが、代表値(Typical)はデバイス性能を示す目安になります。

Note 3: 温度上昇時の動作では、最大消費電力の定格を T_{IMAX} (最大接合部温度)、 θ_{JA} (接合部・周囲温度間熱抵抗)および T_{A} (周囲温度)に従って下げなければなりません。最大許容消費電力は $PD = (T_{IMAX} - T_{A})/\theta_{JA}$ 、または絶対最大定格で示される値のうち、いずれか低い方の値です。 I_{MM} 1972の場合、 T_{AMA} 150 、基板実装時における θ_{AMA} 20です。

の値です。LM1972 の場合、 T_{JMAX} は + 150 、基板実装時における θ_{JA} は 65 /W です。 Note 4: 使用した試験回路は、人体モデルに基づき、直列抵抗 1.5k Ω と 100pF のコンデンサから成る回路を使用し各端子に放電させます。

Note 5:代表値(Typical)は、T_A = + 25 で得られる最も標準的な値です。

Note 6: リミット値(Limit)は、ナショナルセミコンダクター社のAOQL(平均出荷品質レベル)に基づき保証されます。

端子説明

信号グランド(3、19):各入力専用の独立したグランド(GND1、 データ出力(12):同一データ・ラインで複数のμPot を制御するデイ GND2)。 データ出力(12):同一データ・ラインで複数のμPot を制御するデイ ジーチェーン・モード用ピン。マイクロ・コントローラからデイジー

信号入力(4、20):2 つの独立した信号入力ピン(IN1、IN2)

信号出力(2、17):2つの独立した信号出力ピン(OUTI、OUT2)。

電源(13、15):正電源ピン(V_{DD1}、V_{DD2})。

電源(7、18):負電源ピン(V_{SSI} 、 V_{SS2})。単一電源構成の場合はグランドに接続。

ACグランド(1、5、6、14、16):ダイに接続されていない(ワイヤボンディングされていない)ピン。隣接ピン間における信号のクロストークを防ぐために、これらのピンのAC接地が必要です。例えば、ピン14をピン13、ピン15にテカップリングすることで、配線が容易になり最良の信号絶縁が行えます。

ロジック・グランド(8):インタフェース・ライン(クロック、ロード/シフト、データ入力、データ出力)用のデジタル信号グランド。


クロック(9):TTL/CMOS レベル・コンパチブルのクロック入力ピン。 入力クロックの立上がりエッジで、このピンからデータが内部のシフトレジスタにロードされます。

ロード/シフト(10):TTL/CMOS レベル・コンパチブルのロード/シフト入力ピン。デバイスのイネーブル・ピンとして働き、この入力がLowレベル(0V)の間、クロックに同期してデータが取り込まれます。


データ入力(11):TTL/CMOS レベル・コンパチブルのデータ入力ピン。 マイクロ・コントローラからのシリアル・データはこのピンを介して取 り込まれ、チャネルの減衰レベルを変更するためにラッチ/デコードさ れます。

データ出力 (12):同一データ・ラインで複数のμPot を制御するデイジーチェーン・モード用ピン。マイクロ・コントローラからデイジーチェーンにデータが入力されると、シフトレジスタ内の先行データはデータ出力ピンからチェーンの次段μPot にシフトアウトされます(チェーンの最終μPot であればグランドにシフトアウト》、ロード/シフト・ラインは、新しいデータがすべて個々のレジスタにシフトインした後に High にセットします。

Connection Diagram



TL/ H/ 11978 - 4




アプリケーション情報

減衰ステップの構成

Fig. 3 に LM1972μPot の基本的な減衰ステップ特性曲線を示します。この減衰ステップは、アプリケーションに応じてソフトウェアで変更可能です。例えば、Fig. 4 に示すように、1dB 刻みの一定したステップ幅で対数的に減衰を行うことも可能です。減衰ステップをカスタマイズするうえで、各減衰レベル(dB)とデータ・ピット値を対応させることが必要となります(Table I 参照)、デバイスの減衰レベルは、チャネル・アドレスが認識された場合に限り変更されます。チャネル・アドレスが認識されると、Table I のデータ・ピットに対応する減衰レベルに変更されます。LM1972 は、モノラル信号を左右のチャネルに分離するパンニング制御回路として構成することもできます(Fig. 6 参照)。この回路ではLM1972 の基本的な減衰ステップを用いるか、Fig. 4 に示すように1dBの一定したステップ幅で対数減衰を行うようにプログラムすることも可能です。


LM1972 Channel Attenuation vs Digital Step Value




TL/ H/ 11978 - 6

FIGURE 3. LM1972 Attenuation Step Scheme

LM1972 Channel Attenuation vs Digital Step Value (Programmed 1.0dB Steps)



TL/H/11978-7 FIGURE 4. LM1972 1.0dB Attenuation Step Scheme LM1972 Channel Attenuation vs Digital Step Value (Programmed 2.0dB Steps)



TL/H/11978-8 FIGURE 5. LM1972 2.0dB Attenuation Step Scheme




FIGURE 6. Mono Panning Circuit

入力インピーダンス

 μPot の入力インピーダンスは、 $40k\Omega$ (標準)で一定です。通常、不要な DC 成分がデバイス内に伝搬するのを防ぐために、 $1\mu F$ の入力カップリング・コンデンサを付加しますが、前段のDCオフセットが無視できる程度であれば、このコンデンサは必要ありません。ただし、高性能システムの場合は、入力カップリング・コンデンサの使用を推奨します

出力インピーダンス

 μ Pot の出力インピーダンスは通常、 $25k\Omega\sim35k\Omega$ の範囲で減衰ステップの変化とともに非線形的に変化します。これは、 μ Pot が対数的な減衰特性をもつ抵抗ラダー・ネットワーク回路から構成されているためです。したがって、 μ Pot は線形的なポテンショメータとしてではなく、対数アッテネータとしてみなすことができます。

μPot の直線性の測定にはパッファが必要です。これは、ほとんどの 測定システムの場合、入力インピーダンスが高くなく、必要な測定精 度が得られないためです。測定システムの入力インピーダンスが低い と、μPot の出力に負荷がかかり、測定結果は不正確になります。こう した負荷の影響を防ぐために、パッファ/アンプとしてJFET 入力オペ アンプを使用して下さい。この場合、μPot の性能は、外付けのパッ ファ/アンプの性能にのみ影響されます。

アプリケーション情報(つづき)

ミュート機能

 μPot の大きな特長の一つは、入力信号を 104dB 減衰するミュート機能を内蔵していることです (Fig.3 参照)。これは、出力を入力から物理的に切り離すと同時に、約 $2k\Omega$ の抵抗を介して出力ピンを接地することで実現しています。

ミュート機能は、デバイスの電源投入時に、または、0111 1111 ~ 1111 までのパイナリ・データがデバイスにシリアル転送された時に実行されます。これらのパイナリ・データが送られると、デバイスはそれまで設定されていた減衰動作からミュート動作に移行します。したがって、ミュート・ポタンをシステムに装備すれば、そのポタンを押すことにより、マイクロ・コントローラから』Potに該当データを送り、一方のチャネルまたは両チャネルをミュートさせることが可能になります。この機能はソントウェアで行うため、システム構成において大幅な柔軟性が得られます。

DC入力

μPotはオーディオ帯域信号用のアッテネータとして設計されていますが、入力DC電圧のトラッキングも可能です。このデバイスでは、各電源電圧からιダイオード・ドロップ分までのDC電圧をトラッキングすることができます。

 μPot の出力段にパッファを用いた場合、DC トラッキングの能力は μPot の出力パッファのゲイン構成と電源電圧によって決まることに注意して下さい。さらに、出力パッファの電源電圧は μPot の電源電圧と同じにする必要がなく、電源電圧を上げてDC トラッキングの能力を高めることも可能です。

シリアルデータ・フォーマット

LM1972 は、マイクロ・コントローラによる制御が容易な3線式のシリアル・インタフェースを採用しています。Fig. 2 に、その3線信号(データ入力、クロック、ロード/シフト)のタイミング図を示します。Fig. 8 のプロック図は、デジタル・インタフェースを介してタップ・スイッチを制御し、所定の減衰レベルを選択する構成を示しています。Fig. 2のタイミング図に示されるように、ロード/シフト・ラインは、最初のクロック・バルスの立上がリエッジよりも最低150ns前に Low にし、16データ・ピットのすべてが転送されるまでLow 状態に保持する必要があります。シリアル・データはチャネル選択用の8ビットから構成され、いずれも最初にMSBから転送します。8 ピットの減衰量設定データに先き立ち、8 ピットのアドレス・データを転送します。Fig. 7 にシリアル・データ・フォーマットの転送プロセスを示します。

TABLE I. LM1972 Micropot Attenuator Register Set Description

LSB					
Address Register (Byte 0)					
0000	Channel 1				
0001	Channel 2				
0 0010	Channel 3				
Data Register (Byte 1)					
ntents	Attenuation Level dB				
0000	0.0				
0001	0.5				
0010	1.0				
0 0011	1.5				
	::				
1 1110	15.0				
1 1111	15.5				
0000	16.0				
0001	16.5				
0010	17.0				
::::	::				
1 1110	47.0				
1 1111	47.5				
0000	48.0				
0001	49.0				
0010	50.0				
	::				
1 1100	76.0				
1 1101	77.0				
1 1110	78.0				
1 1111	100.0 (Mute)				
0000	100.0 (Mute)				
::::	::				
1 1110	100.0 (Mute)				
1 1111	100.0 (Mute)				
	Address Reg 0 0000 0 0001 Data Regis ntents 0 0000 0 0001 0 0001 0 0001 0 0001 0 11111 0 0000 0 0001 0 11111 0 11111 0 11111 0 11111 0 11111 0 11111 0 11111 0 11111 0 11111 0 11111 0 11111 0 11111 0 11111 0 11111 0 11111				




FIGURE 7. Serial Data Format Transfer Process

TL/ H/ 11978 - 10

アプリケーション情報(つづき)

μPot のシステム・アーキテクチャ

μPot のデジタル・インタフェースは本質的にはシフトレジスタであり、このインタフェースを介し、シリアル・データのシフトイン、ラッチ、デコードが行われます。新しいデータがデータ人力ピンにシフトインされると、それより前のデータはデータ出力ピンからシフトアウトされます。データのシフトイン後に、ロード/シフト・ラインがHighになり、新たなデータがラッチされます。次に、このデータはデコードされ、該当するタップ・スイッチが切り替わり、選択されたチャネルは任意の減衰レベルに設定されます。このプロセスは、減衰量を変更する毎に繰り返されます。な、各チャネルの減衰レベルは、アッテネーションを変更するためにチャネルを選択した時、またはμPot をパワーダウンして再度電源投入した時に限り更新されます。μPot を電源投入した時は、各チャネルともミュート・モードになります。

μPot のラダー・アーキテクチャ

µPotの各チャネルは、それぞれ独立した抵抗ラダー・ネットワーク回路により構成されています。Fig.9に示すように、このラダー回路は複数のR1/R2抵抗素子から構成されており、減衰レベルの設定に使用されます。各素子に内蔵されている複数のタップ・スイッチにより、Table 1のデータ・ピットに対応する減衰レベルが選択されます。Fig.9のラダー回路からわかるように、チャネルの入力インピーダンスは選択されたタップ・スイッチに関係なく一定ですが、出力インピーダンスは選択されたタップ・スイッチに関係なく一定ですが、出力インピーダンスは選択されたタップ・スイッチによって変動します。




FIGURE 9. µPot Ladder Architecture

デジタル・ラインの信号レベル

 μPot のデジタル・インタフェース部は、シフトレジスタの入力が2ダイオード・ドロップ分(約1.4V)のスレッショルド電圧で動作するため、TTL または CMOS ロジック・コンパチブルとなっています。

デジタルデータ出力ピン

複数のμPotのデータ出力ピンを使用し、デイジーチェーンのシステム構成にすることができます。デイジーチェーン構成では、各チェーン当たりデータラインとロード/シフトラインがそれぞれ1本だけで済むため、プリント基板の配線パターンを簡素化できます。

データ出力ピンを使用しない場合はチャネル間の分離を確実に行い、信号ラインにデジタル・ノイズが乗らないように、2kΩの抵抗を介してデータ出力ピンを終端して下さい。このピンをフローティング状態にしておくこともできますが、データ出力ラインの信号ノイズが隣接ラインに乗ってノイズ特性が悪化することがあります。




FIGURE 8. μPot System Architecture

アプリケーション情報(つづき)

デイジーチェーン機能

 μPot のデジタル・インタフェースは基本的にシフトレジスタですから、同じデータ・ラインとロード/シフト・ラインで複数の μPot をプログラムすることができます。 Fig. 10 に示すように、n 個の μPot をデイジーチェーンで接続する場合、16n ピットがシフト、ロードされます。データのロード手順は、 μPot が 1 個の時と同じです。先ず、ロード/シフト・ラインが Low になり、続いてデータがクロックに同期して順番に取り込まれ、同時に各 μPot にある先行データがデータ出力ピンからチェーンの後続 μPot にシフトアウトされて行きます(チェーンの最終 μPot ではグラントにシフトアウト)。この後、ロード/シフト・ラインが High になり、データはそれぞれ対応する μPot にラッチされます。データはアドレスに従ってデコードされ(チャネルの選択) 減衰レベルの制御を行うタップ・スイッチが選択されます。

クロストークの測定

μPot のクロストーク ("Typical Performance Characteristics" の項を参照)は、片側チャネルに信号を入力し、他チャネルの同一周波数の出力レベルを測定して求めたものです。正確なクロストークを求めるためには、同じ周波数の信号レベルで測定することが重要です。また、測定精度を上げるために、「μFのコンデンサを介して測定チャネル入力の AC 接地が必要です。

クリック/ポップの防止

ここでは、3 つの理由から出力パッファの必要性について説明します。これらの理由はシステム上すべて重要です。

第1に、μPotの出力段にパッファ/アンブを付加することで、デバイスの減衰ステップ変更により生じる可聴クリック/ポップを確実に防止することができます。出力段にオンボードのパイポーラ・オペアンプを使用している場合、μPotの出力インビーダンスの変化時に、このオペアンブの動作に一定量のDCパイアス電流が必要となり、DC電圧の"ポップ"が発生します。すなわち、μPotの出力インビーダンスが減衰のDCパイアス電流が必要になり、このポップ現象が起こります。DC電圧の"ポップ"は出力インビーダンスが変化すると、DCパイアス電流が必要になり、このポップ現象が起こります。DC電圧の"ポップ"は出力インビーダンスが変化すると、DCパイアス電流も変化するため発生します。

第2 に、 μ Pot にドライブ機能がないため、バッファ/非反転アンプによりゲインを獲得しなければなりません。

第3に、µPotの出力を高インピーダンスにし、負荷がかかるのと直線性誤差が生じるのを防ぐ必要があるためです。JFET人力パッファを使用すれば、µPotの出力段に高入力インピーダンスが得られるので、こうした問題は生じません。

クリックとボップは、LF412ACN などのJFET 入力パッファ/アンプを使用することで防止することができます。LF412 は高入力インピーダンスだけでなく、オーディオ帯域における低ノイズ・フロア、低THD+Nを特長としているため、システムでの信号状態と直線性を確保することができます。この方法では、システム全体の性能はJFET入力パッファ/アンプの品質と性能によって決まります。

対数ゲイン・アンプ

μPot はアンプの帰還ループで使用することもできますが、この場合も、前述したようにμPot の出力を高インピーダンスにし、その高精度の性能と直線性を確保する必要があります。同様に、出力に負荷がかかると減衰量の値も変化します。対数ゲイン・アンプを形成する場合は、Fig.11 に示すようにμPot を用いて帰還ループを構成します。この構成では、Table I に示した減衰レベルがゲイン・レベルとなり、最大78dB の増幅が可能です。ほとんどのアプリケーションでは、ゲインを78dB にすると信号クリッピングを生じますが、μPot はプログラミングによりゲインの調整を行い、システムのクリッピング・レベルを回避することができます。なお、ミュート・モードでは、入力が出力から分離されることに注意して下さい。この構成でミュート・モードにすると、アンプがオープン・ルーブ・ゲイン状態になり、コンパレータの動作になります。こうした回路のプログラミングと設計には細心の注意が必要です。最大限の性能を得るためには、JFET入力アンプを使用して下さい。




FIGURE 11. Digitally-Controlled Logarithmic Gain Amplifier Circuit







FIGURE 10. n-µPot Daisy-Chained Circuit







NS Package Number N20A

生命維持装置への使用について

弊社の製品はナショナル セミコンダクター社の書面による許可なくしては、生命維持用の装置またはシステム内の重要な部品として使用 することはできません。

- れることを意図されたもの、または(b)生命を維持あるいは支持す るものをいい、ラベルにより表示される使用法に従って適切に使用 された場合に、これの不具合が使用者に身体的障害を与えると予想 されるものをいいます。
- 1. 生命維持用の装置またはシステムとは(a)体内に外科的に使用さ 2. 重要な部品とは、生命維持にかかわる装置またはシステム内のすべ ての部品をいい、これの不具合が生命維持用の装置またはシステム の不具合の原因となりそれらの安全性や機能に影響を及ぼすことが 予想されるものをいいます。

ナショナル セミコンダクター ジャパン株式会社

本 社/〒135-0042 東京都江東区木場2-17-16 TEL.(03)5639-7300 http://www.nsjk.co.jp/

> 要品に関するお問い合わせはカスタマ・レスポンス・センタのフリーダイヤルまでご連絡ください。 0120-666-116 製品に関するお問い合わせはカスタマ・レスポン



本資料に掲載されているすべての回路の使用に起因する第三者の特許権その他の権利侵害に関して、弊社ではその責を負いません。また掲載内容 は予告無く変更されることがありますのでご了承下さい。