

CE3512 – LABORATÓRIO DE SISTEMAS DIGITAIS RELATÓRIO DE PROJETO DE SISTEMAS DIGITAIS

Projeto 2: Máquina de Estados

Aluno						
Número Nome						
João Pedro Rosa Cezarino	620					
	Nome					

Professor: Isaac Jesus

Data da Realização:	14/05/2021
---------------------	------------



CE3512 – LABORATÓRIO DE SISTEMAS DIGITAIS RELATÓRIO DE PROJETO DE SISTEMAS DIGITAIS

Sumário

1. Descrição do Projeto:	3
2. Tabela Verdade ou Diagrama de Estados do Sistema Digital:	4
3. Expressões Lógicas Minimizadas (Mapas de Veitch/Karnaugh):	5
4. Diagrama Esquemático-Lógico:	7
5. Simulação Funcional:	
6. Diagrama de Pinos:	13
7 Conclusões	15



CE3512 – LABORATÓRIO DE SISTEMAS DIGITAIS

RELATÓRIO DE PROJETO DE SISTEMAS DIGITAIS

1. Descrição do Projeto:

O Projeto 2 tem o objetivo de exercitar a implementação de circuitos utilizando o ambiente de simulação do software Quartus Prime Lite, desenvolvido pela Intel. Nele o aluno tem a oportunidade de montar as tabelas verdades referentes aos valores de entrada fornecidos e a partir daí construir os Mapas de Karnaugh, para dessa forma chegar na Expressão Booleana que definirá cada saída do Circuito.

Além de treinar as habilidades no ambiente de desenvolvimento do Quartus Prime, o aluno aprimora a capacidade de resolução de simplificações de expressões booleanas, para montar o circuito mais eficaz possível. Também se montou um multiplexador de 8 entradas (Modelo 74151), que é responsável por selecionar uma das entradas e conectá-la eletronicamente a sua única saída. O circuito, devido ao seu tamanho, foi divido em partes dentro do ambiente de simulação, visando uma melhor organização e navegação durante o desenvolvimento do projeto.

O objetivo deste projeto é desenvolver um sistema digital composto por uma máquina de estados, cuja sequência de estados é definida por duas chaves. Os estados percorridos pela máquina de estados estão associados ao número de matrícula do aluno e o código dos estados percorridos deve ser apresentado em LED's e em um display hexadecimal. Um projeto interessante e bem desafiador, já que exige do aluno um conhecimento prévio advindo de experiências sobre máquinas de estado e estudos anteriores e por isso, proporciona o aprendizado do manuseio do software Quartus Prime Lite, o principal software para modelagem e desenvolvimento de FPGA's.

Número de Matrícula	Α	В	С	D	Е	F
22.120.021- 5	5	1	2	0	3	4



CE3512 – LABORATÓRIO DE SISTEMAS DIGITAIS RELATÓRIO DE PROJETO DE SISTEMAS DIGITAIS

2. <u>Tabela Verdade ou Diagrama de Estados do Sistema Digital:</u>

						Tabe	la de Trans	sição de Es	tados do	Contador	Síncrono							
Sentido	н		Estado atual			Estado futuro					Entradas d	os flip flops	Ş		LEDs			
Sentido	-	Na	Q2	Q1	Q0	Ŋţ	Q2	Q1	Q0	J2	K2	J1	K1	J0	K0	Y2	Y1	Y0
	0	0	0	0	0	2	0	1	0	0	Х	1	Х	0	Х	0	0	1
	0	1	0	0	1	5	1	0	1	1	Х	0	Х	Х	0	0	0	1
	0	2	0	1	0	1	0	0	1	0	Х	Х	1	1	Х	0	1	1
Anti-horário	0	3	0	1	1	0	0	0	0	0	Х	Х	1	Х	1	0	1	0
Anti-norano	0	4	1	0	0	3	0	1	1	Х	1	1	Х	1	Х	0	1	0
	0	5	1	0	1	4	1	0	0	Х	0	0	Х	Х	1	1	1	0
	0	6	1	1	0	X	Х	X	X	Х	Х	Х	Х	Х	Х	Х	Х	Х
	0	7	1	1	1	X	Х	X	X	Х	Х	Х	Х	Х	Х	Х	Х	Х
	1	0	0	0	0	3	0	1	1	0	Х	1	Х	1	Х	0	0	1
	1	1	0	0	1	2	0	1	0	0	Х	1	Х	Х	1	0	0	1
	1	2	0	1	0	0	0	0	0	0	Х	Х	1	0	Х	0	1	1
Horário	1	3	0	1	1	4	1	0	0	1	Х	Х	1	Х	1	0	1	0
Horano	1	4	1	0	0	5	1	0	1	Х	0	0	Х	1	Х	0	1	0
1	1	5	1	0	1	1	0	0	1	Х	1	0	Х	Х	0	1	1	0
1	1	6	1	1	0	X	Х	Х	X	Х	Х	Х	Х	Х	Х	Х	Х	Х
]	1	7	1	1	1	X	Х	Х	Х	Х	Х	Х	Х	Х	Х	Х	Х	Х

	Tabela Verdade da Lógica de Seleção								
Função	S1	S0	PRE2	CLR2	PRE1	CLR1	PRE0	CLR0	Н
Est. Inicial A	0	0	0	1	1	0	0	1	Х
Horário H = 1	0	1	1	1	1	1	1	1	1
Anti-horário	1	0	1	1	1	1	1	1	0
Est. Inicial F	1	1	0	1	1	0	1	0	Х



CE3512 – LABORATÓRIO DE SISTEMAS DIGITAIS RELATÓRIO DE PROJETO DE SISTEMAS DIGITAIS

3. Expressões Lógicas Minimizadas (Mapas de Veitch/Karnaugh):

			Q1Q0						Q1Q0		
		00	01	11	10	1		00	01	11	10
	00	Х	0	1	Х		00	0	Х	Х	1
	01	Х	1	Х	Х		01	1	Х	Х	Х
HQ2	11	Х	0	Х	Х	HQ2	11	1	Х	Х	Х
	10	Х	1	1	Х		10	1	Х	Х	0
		K0 = /H	.Q2+H./	Q2 + Q1				J0 = /H	.Q1+H./	Q1 + Q2	
			Q1Q0						Q1Q0		
		00	01	11	10			00	01	11	10
	00	Х	Х	1	1		00	1	0	Х	Х
	01	Х	Х	Х	Х		01	1	0	Х	Х
HQ2	11	Х	Х	Х	Х	HQ2	11	0	0	Х	Х
	10	Х	Х	1	1		10	1	1	Х	Х
			K1 = 1				J1 = /H . /Q0 + H . /Q2				
			0400						0400		
			Q1Q0			•			Q1Q0		
		00	01	11	10			00	01	11	10
	00	Х	Х	Х	Х		00	0	1	0	0
	01	1	0	Х	Х		01	Х	Х	Х	Х
HQ2	11	0	1	Х	Х	HQ2	11	Х	Х	Х	Х
	10	Х	Х	Х	Х		10	0	0	1	0
		K2 = ,	/H./Q0+F	1.Q0				J2 = /H . /	Q1.Q0 + I	H.Q1.Q0	




			Q1Q0									
		00	01	11	10							
	00	1	1	0	1							
	01	0	0	Х	Х				Q1Q0			
HQ2	11	0	0	Х	Х			00	01	11	10	
	10	1	1	0	1		00	0	0	0	0	1
		Y0 = /Q	2./Q1+/0	Q2 . /Q0			01	0	1	Х	Х	
						HQ2	11	0	1	Х	Х	
			Q1Q0				10	0	0	0	0	
		00	01	11	10			•	Y2 = Q2 . Q	0		
	00	0	0	1	1							
	01	1	1	Х	Х							
HQ2	11	1	1	Х	Х							
	10	0	0	1	1							
		Y	1 = Q1 + Q	2								

Expressões
PRE2 = S1 XOR S0
CLR2 = 1
PRE1 = 1
CLR1 = S1 XOR S0
PRE0 = S1 + S0
CLR0 = /S1 + /S0
H = S0





CE3512 – LABORATÓRIO DE SISTEMAS DIGITAIS RELATÓRIO DE PROJETO DE SISTEMAS DIGITAIS

4. Diagrama Esquemático-Lógico:





























CE3512 – LABORATÓRIO DE SISTEMAS DIGITAIS

RELATÓRIO DE PROJETO DE SISTEMAS DIGITAIS








CE3512 – LABORATÓRIO DE SISTEMAS DIGITAIS
RELATÓRIO DE PROJETO DE SISTEMAS DIGITAIS

5. Simulação Funcional:







CURSO DE CIÊNCIA DA COMPUTAÇÃO CE3512 – LABORATÓRIO DE SISTEMAS DIGITAIS

RELATÓRIO DE PROJETO DE SISTEMAS DIGITAIS

6. <u>Diagrama de Pinos:</u>









CE3512 - LABORATÓRIO DE SISTEMAS DIGITAIS

RELATÓRIO DE PROJETO DE SISTEMAS DIGITAIS

7. Conclusões:

A partir dos experimentos realizados ficou claro a interconexão entre os tópicos estudados até o momento. A montagem de um circuito como o realizado neste projeto só foi possível graças aos estudos de Níveis Lógicos, Portas Lógicas, Minimização de Expressões Booleanas, Expressões Booleanas, Multiplexadores e Demutiplexadores, entre tantos outros conceitos de fundamental importância para a finalização do projeto. Os principais objetivos do projeto eram desenvolver um sistema digital composto por uma máquina de estados, cuja sequência de estados definida por duas chaves, nela os estados percorridos pela máquina de estados estão associados ao número de matrícula do aluno e exercitar a metodologia de desenvolvimento de projetos de engenharia apoiada em computador (CAE). Todos os objetivos mencionados acima foram alcançados realizando-se o projeto por etapas. As principais etapas durante o processo foram: compreensão do problema, seu planejamento, desenvolvimento da solução lógica, integração dos subsistemas, implementação no ambiente computacional, simulação, testes, depuração do projeto, implementação física e registro dos resultados.

Todos os objetivos propostos foram alcançados assim como esperado, porém ocorreram alguns percalços durante o desenvolvimento do circuito no ambiente de desenvolvimento do software Quartus Prime, já que essa era a primeira vez utilizando o software. Problemas com salvamento do projeto, configuração do projeto e realização das simulações de onda e funcionamento ocorreram algumas vezes, porém foram facilmente contornadas e acabaram não prejudicando o desenvolvimento total do projeto. Além disso, houve uma grande dificuldade com a instalação do software desenvolvido pela Intel em um ambiente Linux (como o utilizado por mim).

O projeto como um todo desenvolveu diversas habilidades de grande relevância para o curso, além de familiarizar o alunocom o ambiente de modelagem e desenvolvimento de FPGA's. Devido às dificuldades enfrentadas durante a instalação do software Quartus Prime no ambiente Linux(Ubuntu), acredito que seja de grande utilidade para as próximas implementações desse projeto, um tutorial acerca da instalação do software em sistemas operacionais baseados em Unix/Linux. O apoio dos professores das aulas de laboratório também foi essencial para o desenvolvimento e posterior conclusão do projeto.