
Transmissions séries

Base des transmissions séries

René Beuchat LAP/EPFL

LSN/EIG/HESSO

RB - 2002




RB - 2002

2


Liaisons séries sur un ordinateur

- Clavier, souris (PS2, USB)
- Modem (RS232, V24)
- Ligne téléphonique (analogique, numérique)




Liaisons séries sur un ordinateur

- Liaisons multipoint (Ethernet 10 base2)
- Partage du même câble par plusieurs utilisateurs




Liaisons séries sur un ordinateur

- Liaisons point à point (Ethernet 10/100 Twisted)
- Liaison en étoile




7 couches OSI de l'ISO

- Open System Interconnection
- International Standard Organization



Codage de bits

Exemples de codages



Synchronisations

Problèmes de synchronisations

Niveau bit


Niveau mot (assemblage de bits)

Niveau message (assemblage de mots)

Vitesse de transmission


σ


Transmission asynchrone



- Synchronisation par mot :
- start bit
- donnée (5..8 bits)
- parité (facultatif, paire/impaire)
- stop bit (1, 1.5, 2 au minimum)
- Vitesse de transmission PAR CHOIX EXTERNE

Fransmission asynchrone, RS-232





10

Exemple, RS-232


Transmission code "C", parité paire

ASCII C \rightarrow 16'43 \rightarrow 2' 0100 0011

LSb (bit 0) en premier

.0' → > +3V

.1' → < -3V



Exemple, RS-232

- 3 signaux sont indispensables pour la communication:

- Gnd: Terre de transmission (pin 7)

- TxD: transmission de données

- RxD: réception de données

Viennent ensuite 2 signaux de gestion du contrôle de flux de transmision entre l'émetteur et le récepteur:

- RTS: Requets To Send, l'émetteur désire émettre

- CTS: Clear To Send, le récepteur autorise l'émetteur à émettre

- Un signal est utilisé pour indiquer que la communication est établie:

- DCD: Data Carrier Detect, la porteuse est valide

- 2 signaux indiquent que les équipements sont prêts pour communiquer:

DTR: Data Terminal Ready, le terminal est prêt
 DSR: Data Set Ready, le modem est prêt

- Un dernier signal utilisé avec certains modems:

- RI: Ring Indicator, sonnerie


Connecteur RS-232, 25 pôles

Description	Terre de protection	Transmission de données	Réception de données	Demande pour émettre	Prêt à émettre	Poste de données prêt	Terre de signalisation	Détection de porteuse		Cálochica de fuéra d'écules	Selection de ireq a emiss.	Détection de porteuse (cs)	Prêt à émettre (cs)	
CITT EIA direction Abréviation V24 RS-232 DTE DCE		> Transmit Data	- Receive Data	Request To Send	Clear To Send	- Data Set Ready	- Signal Ground	- Data Carrier Detect				- Secondary Carrier Desection de porteuse (os	- Secondary Cheer To Send Pret a émettre	
CCITT EIA direction V24 RS-232 DTE DCE		1	\downarrow	1	\downarrow	\downarrow		V			<u> </u>	Ų.	\downarrow	
EIA RS-232	₩	ВA	88	CA	cB	2	æ	심		Š	ا د د	22	SCB	
CCITT V24	101	103	104	105	106	107	102	109		176	200	155	121	
		<u>a</u>	£) DE	PAE .	PDP S	_	<u>B</u>			2 8	SSO	• 13 SCTS PAES	
7		ž	줖	RTS	CTS	DSR	Gnd	000	ı	0 - C	2	2 50	SC	Ļ
	_	2	C)	. 4	· w	o co			9	=	-	-	-	1
,	\ <u>`</u>	140	150	160	170	18	19	200	210 09	•	24	1	22/ 13/	/
`		22 140 02	150		170	È	_		RI RI	23 62	TSET	1	1 22 22	/
,	FINE STAN		-	STXD 33	170 TK	È	_		IA RI	SDB DSRS 23	HEE TSET	17	1 22 22	/
CCITT V24		3 4		מאאט פעא)	0100	UPEN SKIN	2 G	IA RI	SDB DSRS 23	HEE TSET	17	25.	econdaire
EIA CCITT RS-232 V24	FDC	117	110	113 KDS SKXD	Y.	2100	120 UPES SRIS	CPO-TDP DIR	IA RI	SDB DSRS 23	HEE TSET	17	Z2 / Z2	canal secondaire
direction EIA CCITT DCE DTE RS-232 V24	118 FDC	117	110	SDD 113 KDS SKKD	N N N N N N N N N N	2100	120 UPES SRIS	110 cep cur con	IA RI	CH-CI 111/12 SDB DSRS 23		17	252	cs : canal secondaire
Abréviation direction EIA CCITT DCE DTE RS-232 V24	118 FDC	113 LES	114 000	SDD 113 KDS SKKD	S HK	CHOCK CONTRACTOR	CT CP 120 UPES SKIS	CE -CD 108 CPG-10P DIR	IA RI	(18) Selection ← → CH-CI 111/12 SDB DSRS 230	HEE TSET	17	<u>\$</u>	cs : canal secondaire


cs : canal secondaire

Connecteur RS-232, 9 pôles






DB-9 mâle




Dialogue RS-232




RS422- RS485, connexion physique

Transmission différentielle, point à point



Fransmission différentielle, multipoints




Exemple asynchrone

- Interface série asynchrone du 68331
- Module SCI, Serial Communication Interface
- Interface programmable intégrée sur 68331
- Programmation par registres de contrôle et de statuts
- Transmission de données par registre de donnée

RB - 2002

Modèle interface série 68331



Programmation SCI (1)

```
; Affichage de 6 Led (bits 5..0)
                                                                                                                                                                                                                                                , Acces 16 bits 15..0
, Acces 8 bits 7..0
                                                                                                                              ; Adresse IO
                                                                    ; Utilisation interface SCI en émission par scrutation
                                                                                                                                                                           ; Pile
                     Programme pour carte MAN331 (Manip 68331)
LAMI-EPFL
                                                                                                                                                                                                                                   $FFFFFC08
$FFFFFC0A
Q_SCCR1+1
                                                                                                                                                                                                                                                                     $FFFFFC0E
Q_SCDR+1
                                                                                                                                                                                                                                                                                            $FFFFFC0C
                                                                                                                            EQU $FFFF8000
EQU CSIO
EQU CSIO+1</br><br/>EQU CSIO+1</br><br/>EQU $280000
                                             R.Beuchat 5.4.98, 29.4.99
Title SCI331_1
                                                                                                                                                                                                                                    EQU
EQU
EQU
EQU
EQU
9600
                                                                                                        *************
                                                                                           ; Adresses diverses
                                                                                                                                                                                                  ; Adresses SCI
                                                                                                                                                                                                                                                                                                                                           SCI_BaudEQU
                                                                                                                                                              SwitchHexa
                                                                                                                                                                                                                                    Q_SCBR
Q_SCCR1L
Q_SCCR1L
Q_SCDR
Q_SCDRL
Q_SCSR
                                                                                                                                                                                                                                                                                                                               CLKSYS
                                                                                                                                        MUBUS
                                                                                                                                                                                                                                                                                                                   bTDRE
                                                                                                                                                                          Stack
                                                                                                                                                     Fed
```

Programmation SCI (2)

Programme principal

- Initialisation SCI en transmission
- Boucle à l'infini :
- Emission du code lu sur Mubus (interrupteurs)

```
Lecture Mubus -> donnée à transmettre
                                                                                           Rien de spécial, pas d'interruption
                                                     Initialise pointeur de pile
Initialise Baud Rate (9600)
                                                                                                                              ; Transmission autorisée
                                                                                                                                                                                    ; Et on boucle
                                                                                                                            #bTE,Q_SCCR1low
Mubus,D0
SndSCI
                                                   Move.l #Stack,SP
Move.w #...,Q_SCBR
Move.w #...,Q_SCCR1
_Startup
                                                                                                                                             Move.b
Bsr
XDEF
```

20


Programmation SCI (3)

Sous-programme émission d'un octet


```
non -> attend
oui -> transmet 8 bits
!! Q_SCDR définit sur 16 bits
                                                                                                                                Transmission possible ?
-----\ SndSCI > Emission d'une donnée sur ligne série
                                         donnée à transmettre 8 bits
                                                                                                                                             LSnd
D0,Q_SCDR+1
                                                                                                                                       BEQ
Move.b
                                        ; In: D0.b
; Out: -
; Mod: -
                                                                                                                                                                                        RTS
                                                                                                  SndSCI
                                                                                                                 LSnd:
```

RB - 2002

Fransmission par paquet (1), BISYNC




Fransmission par paquet (2), HDLC




Ethernet/IEEE 802.3

- Transmission par paquet
- Horloge codée avec données
- Codage Manchester



Ethernet/IEEE 802.3

• TCP/IP



Paquet avec TCP/IP

Interfaces séries

Bus 1-Wire

Transmission synchrone

Transmission de l'horloge et des données, ex

- I²C, transmission par paquet
- SPI, transmission par mot (8 bits, QSPI 16 bits)

27

Interfaces séries

- Exemples de composants
- Interface asynchrone Modèle interface série 68331
- Interface SCI 68331
- Circuit i-Wire, uLAN Mémoire Dallas/maxim uLAN
- Mémoire série DS2224
- Circuit I²C <u>I2C</u>, exemple PCF8574 port //
- Port parallèle PCF8574 (vieux composants)

Interfaces séries


Bus 12C

SMBus

(System Management Bus)
Philips semiconductor

- Bus intercircuits
- Courte distance (~1 m)
- Multi-maîtres
- Multi-esclaves
- Horloge fournie par le maître
- Bus collecteur ouvert
- Transmission à
- 100 kbits/s (normal), 400 kbits/s (fast)

12C, exemple d'utilisations



- Extension de ports I/O par simple bus série: port //, convertisseur A/D, D/A, mémoire série, ctrl tuning, etc...
- Ex. d'utilisation: chaîne hi-fi, TV, etc.


12C, définitions

- Maître (master) :
- Unité qui émet l'horloge, initie et termine le transfert
- Fournit l'adresse de l'esclave sélectionné et le sens de transfert du cycle
- Esclave (slave):
- Unité sélectionnée pour le transfert par un maître
- Il reçoit l'adresse et le sens du transfert
- Quittance, s'il est l'unité sélectionnée
- Système multi-maître (multimaster system) :
- Système où plusieurs maîtres peuvent prendre le bus sans corrompre les données
- Arbitrage (arbitration)
- Procédure pour prendre le bus si plusieurs maîtres désirent le faire en même temps

12C, définitions

- Emetteur (emettor):
- Unité qui transmet une donnée sur le bus
- Ecriture : l'émetteur est le maître
- Lecture : l'émetteur est l'esclave
- Récepteur (receptor):
- Unité qui reçoit une donnée sur le bus
- Ecriture : le récepteur est l'esclave
- Lecture : le récepteur est le maître
- Synchronisation (synchronization)
- Méthode pour synchroniser l'horloge entre plusieurs circuits

12C, interconnexion d'unités



2 lignes pour tous:


• SCL : CLk, horloge

SDA: Data, donnée

Transmission:

- multipoint
- synchrone
- par paquet


12C, interface sur bus



- SCL : CLk, horloge,
- toujours activée par maître
- peut être maintenue à '0' par esclave
- SDA : Data, donnée

Lignes bidirectionnelles, collecteur ouvert

¹²C, transmission d'un paquet START/STOP



Repos lignes 'H'


Start: SDA 'H' → '0', puis SCL 'H' → '0'

Stop: SCL '0' → 'H', puis SDA '0' → 'H'

Données changement avec SCL à '0'


12C lecture

- 1er octet :
- adresse destinataire 7 bits
- sens du transfert 1 bits
- Acknowledge (quittance)



12C écriture

- 1er octet :
- adresse destinataire 7 bits
- sens du transfert 1 bits
- Acknowledge (quittance)



12C autres accès

S Adresse Esclave OA Donnée à écrire AP

ARIM = Write

Ecriture simple Maître-> Esclave

S Adresse Esclave 1 A Donnée lue T R/W = Read

0

Read si 1, Write si

\<u>×</u>

Start stoP Acknowledge No Acknowledge

SAAA

Lecture simple Maître <- Esclave

占 Donnée à écrire ⋖ Donnée à écrire ব Donnée à écrire ⋖ Adresse mot Adresse Esclave | O | A

T R/W = Write Ecriture multiple avec auto-incrémentation des adresses destination


₽ B Donnée lue ব Donnée lue AS Adresse Esclave Adresse mot S Adresse Esclave OA

R/W = Write

R/W = Read


Lecture multiple avec auto-incrémentation des adresses destination

12C arbitrage multi-maîtres



- Collecteur ouvert & relecture données transmise
- SCL activé par tous les maîtres → '0'
- Mise de l'adresse destination SDA (msb → lsb)
- Dès que tous relâchent la ligne → 'H'
- Tant qu'une adresse destination a un bit à '0', maître correspondant continue la transmission


12C Ralentissement de l'horloge



En maintenant l'horloge à '0', un esclave peut ralentir la transmission


RB - 2002

I²C, exemple PCF8574 port //




- Port parallèle 8 bits P7..P0
- 8 adresses sélectionnables par 3 entrées A2..A0
- 4 bits d'adresse fixes '0100'

¹²C, exemple PCF8574 port //




▶ Ecriture I²C




Lecture I²C

¹²C, exemple PCF8574 port //



Timing de transmission

¹²C, exemple PCF8574 port //



Un bit du 8574

Interfaces séries

Bus SPI

Synchronous Peripheral Interface

Motorola

- Bus synchrone
- Horloge séparée
- Transmission en full-duplex (in, out)
- Multi-maître possible
- Sélection de l'esclave par lignes séparées

Environ 1-4 Mbit/s

MOSI Mas

Master Out, Slave In,

Sortie sur le maître, entrée sur l'esclave

Master In, Slave Out,

Entrée sur le maître, sortie sur l'esclave

SCK Se

Serial ClocK

Horloge de transmission série, fourni par le

maître


Slave Select, 1 par esclave


Sélection de l'esclave

Environ 1Mbit/s


Exemple:

- 1 maître
- 4 esclaves





Exemple d'implémentation sur uC 68HC11



Interfaces séries

Bus 1-Wire, uLAN

Dallas-Maxim

1-Wire, Dallas/Maxim

Liaison série un fil en modulation largeur d'impulsion

Collecteur ouvert


Start bit pour chaque bit, fournit par maître


• ~15 kbit/s

• 50-600m

1-Wire, Dallas/Maxim

Exemple de circuit, EconoRAM (ancien circuit)






1-Wire, Dallas

- Liaison série un fil en modulation largeur d'impulsion
- Collecteur ouvert
- Start bit pour chaque bit, fournit par maître


Ecriture




1-Wire, Dallas

- Liaison série un fil en modulation largeur d'impulsion
- Collecteur ouvert
- Start bit pour chaque bit, fournit par maître


Lecture




Mémoire Dallas 1-Wire



Mémoire Dallas 1-Wire






Communication:

- par collecteur ouvert
- synchronisation par bit
- activation start par maître

Interfaces séries


ouvert avec un port // fonction collecteur Réalisation de la programmable

Collecteur ouvert sur port //



Modèle d'un collecteur ouvert


Collecteur ouvert sur port //



L'état de la ligne peut être relu sur le port Etat "L" par le niveau 0 de la sortie Port

- Modèle d'un collecteur ouvert sur un port d'un interface programmable
- Utilisation de la direction du bit
- Sortie '0' → '0' entrée → 'Z'

Collecteur ouvert sur port // 68331




PFPax : bit x du registre PFPAR (Port F Pin Assignment Register)


Choix du mode (IRQ ←→ Port parallèle) PFPAR:

DDRF: Sens du port

PortF: Donnée du port

Collecteur ouvert sur port //





L'état de la ligne peut être relu sur le port

; Macros pour mettre la ligne PortF bit 7 à "0" ou "Z"

IOZ: MACRO

bClr.b #7,DDRF

; en entrée → Z

ENDM