Gebze Technical University Computer Engineering

CSE 331

ASSIGNMENT 4 REPORT

AKIN ÇAM 151044007

Course Assistant:

1. Schematic Design for All Modules.

R-type I-type jump ve branch instructionları için çalışan single cycle processor tasarlanmıştır.

Program counter adresine göre instruction memoryden instruction okunur.

Opcode kullanılarak control unit sinyalleri belirlenmiştir.

Bölünen instruction ile birlikte register contentleri register blocktan okunur.

Sign extend ve Zero extend işlemleri gerçekleştirilmiştir.


Alu src sinyaline göre al unun ikinci inputu belirlenmiştir. (0 r type-1 signextend-2 zero extend).

Hesaplanan işlem data memory e ve çıkıştaki mux a bağlanmıştır. Load Word ve store Word için data memory kullanılır ve memtoreg bunu seçer(load Word için). R type ya da load Word için content register a yazılır.


Registerların son halleri test açısından farklı bir dosyaya yazılmıştır.(registers_result).

Program counter a jump bir önceki instruction ve alunun zero sonucu ile branch sinyalinin and işleminin sonucu gönderilmiştir.

2 tane clock kullanılmıştır. Birinci clock un posedge kısmında pc hesaplanır negedge kısmında instruction memory den okunur. Bu clock süresi diğerine göre daha uzundur. İkinci clock un posedge kısmında register dan contentler okunur ve negedge kısmında data memory işlemleri var ise bu işlemler yapılır.



Control_unit:



Sinvaller:

Sinyaller:												
	Req	Alu Src	Mento	Reg	Mem	mem	Brown	ANOP	Aluop	AluQe		opcode
Add	Dest	10	Reg	4	C C	0	0	0	0	0	0	000000
Addu	1	0	O	4	0	0	0	0	0	0	0	000000
And	1	0	0	1	0	0	0	0	01	0	0	0
Nor	1	0	0	1	0	0	0	0	0	0	0	0
Or	1	0	0	1	0	0	0	0	0	0	0	
sltu	1	0	0	4	0	0	0	0	0	0	0	0
SII	11	0	0	1	0	0	0	10	0	0	0	0
srl	1	10	0	1	0	10	0	0	9	0	0	HOH
sub (11	0	0	1	0	0	0	0	0	0	0	0
subu	1	0	0	1	0	10	0	0	0	0	0	0
Addiv	10	1	0	1	0	0	0	0	0	1	0	1001001
Tw	0	1	1	1	1	0	0	10	0	1	0	100011
SW	X	1	X	0	0	1	0	10	10	11	0	101011
branch	X	0	X	0	10	0	1	0	11	10	10	-000100
andi	0	2	0	11	0	10	0	0	11	1		901100
001	0	2	0	1	10	10	10	TI	0	0		001101
T						A		1	T	I		10000
	-	-	-	A	1	1 #	1					1000

Zero extend:

Andi ve ori instrucitonları için zero extend yapılır. 32 bit haline getirme işlemi most significant 16 bitine 0 eklenmesiyle oluşur. Alu src bu durumda 10 sinyali gönderilir ve zero extend seçilir.

Sign_extend:

I type instructionlar için sign extend yapılır. 32 bit haline getirme işlemi most significant 16. Bitin genişletilmesi ile oluşur. Alu src bu durumda 01 sinyali gönderilir.

Register block:

Behavioral olarak oluşturulmuştur.

Test açısından yazma işlemi farklı bir dosyaya gerçekleştirilmektedir.

Zero bitine yazılmama durumu kontrol edilmiştir.(zero biti hep 0 kalacaktır.)

Clock(ikinci) un posedge kısmında register contentleri okunmaktadır.

Eğer işlem shift ise rt registerinin least significant 5 biti alınır 32 bit extend edilir. Çünkü rs rt kadar shift yapılır ve rs 32 bittir.

Eğer regw sinyali 1 ise register_results dosyasına register contentlerinin yazma işlemi gerçekleştirilir.

Next PC:

1. Clock un posedge kısmında instruction adresi belirlenmektedir.

Program başlangıcı için ilk adres 0 olarak belirlenmiştir.

Jump branch ve bir önceki instruction ı input olarak almaktadır.

Eğer işlem normal ise bir sonraki index te bulunan adres gönderilir.

Eğer işlem jump ise

```
res[31:28]=temp1[31:28];
```

res[27:2]=inst[25:0];

res[1]=1'b0;

res[0]=1'b0; işlemi gerçekleştirilir.

Eğer işlem branch ise

temp2[31:15]=inst[15];

temp2[14:0]=inst[14:0];

temp3[31:2]=temp2[29:0];

temp3[1]=1'b0;

temp3[0]=1'b0;

res=temp3; işlemi gerçekleştirilir.

Instruction memory:

1. Clock un negedge kısmında instruction pc den verilen adrese göre okuma işlemi gerçekleştirilir.

Data_memory:

2. Clock un negedge kısmında bu işlemler gerçekleştirilir.

Eğer mem read ise verilen adresin contenti okunur.

Eğer mem write ise verilen içerik adrese yazılır.

Control unit:

Opcode a göre kontrol sinyalleri belirlenmiştir.

Regdest,alu_src(2bit),mem_to_reg,regw,memread,memwrite,branch, aluop(3 bits), jump.

```
r type için 10001000000
```

lw 0 01 1 1 1 0 0 001 0

```
x 01 x 0 0 1 0 001 0
SW
addiu
         001010000010
branch
         x 00 x 0 0 0 1 010 0
andi
         0 10 0 1 0 0 0 011 0
         0 10 0 1 0 0 0 100 0
ori
         000000000001
j
```

opcode a göre sinyaller belirlenmiştir.

alu src r type için mux a 00 alu src i type için mux a 01

alu src andi ori için mux 10 olmaktadır.

Alu_control:

rtype için result 000 ile 111 e kadar bir önceki ödevdeki gibi aynıdır. lw sw ve addiuu da toplama yapıldığı için 001 branch için 100(çıkarma). andi için and kodu 000 ori için or kodu 001 işlemler function code a göre belirlenmiştir.

mips32_single_cycle:

ilk önce birinci clk un posedge kısmında adress hesaplanır.

birinci clk un negedge kısmında instruction okunur.

verilen instruction hem r type hem de i type için parçalanır. Uygun parçalar işleme göre kullanılacaktır.

control unit sinyalleri belirlenir

alunun select bitleri belirlenir.(alu control).

i type için instruciton ın least significant 16 biti 16. biti ile extend edilir.

andi ve ori için instruciton ın least significant 16 biti 0 ile extend edilir.

register da rd nin rt mi rd mi olduğur reg_dest sinyali ile belirlenir.(mux ile).

registerdan register contentleri okunur.

aluya girecek ikinci parametre belirlenir. rtype-itype-(andi ori).(rt,signed_extend,zero_extend)(mux) işlem alu da hesaplanır.

alunun zero sonucu kontrol edilir ve işlem branch ise branch sinyali belirlenir.

işlemin set less than unsigned olup olmadığına bakılır.

sltu ise eşit olup olmamasına göre 0 ve ya 1 extend edilir. değil ise normal sonuç seçilir.

data memory sw lw için kullanılacaktır. 2. clock un negatif edge kısmında çalışır.

data memoryden gelen değer mi yoksa alu sonucu mu rd ye yazılmak isteniyorsa yazılacak bu belirlenir.(mux).

write signal 1 ise 2.clk un positive edge kısmında yazma gerçekleşir.

```
step -current
#
#
# instruction is--->00000000010001000100000100000
# reg dest--->1
# alu_src--->00
# mem_to_reg--->0
# reg write--->1
# memr--->0 nmemw--->0
```

```
# aluop--->000
# branch--->0
# jump--->0
# alu result is---->000000000000000000000001111110
#
# instruction is--->0000000001000110000011000001
# reg_dest--->1
# alu src--->00
# mem to reg--->0
# reg_write--->1
# memr--->0 nmemw--->0
# aluop--->000
# branch--->0
# jump--->0
# alu result is---->0000000000000000000000001111110
#
# instruction is--->0000000001000010010000000100100
# reg_dest--->1
# alu src--->00
# mem_to_reg--->0
# reg_write--->1
# memr--->0 nmemw--->0
# aluop--->000
# branch--->0
# jump--->0
# alu result is---->00000000000000000000000111111
#
# normal program counter operation--> 00000000000000000000000000011
# instruction is--->000000000100001001010000010111
# reg_dest--->1
# alu_src--->00
# mem_to_reg--->0
# reg_write--->1
# memr--->0 nmemw--->0
# aluop--->000
# branch--->0
# jump--->0
# alu result is---->1111111111111111111111111111000000
```

```
# instruction is--->000000000100011000000100101
# reg_dest--->1
# alu_src--->00
# mem to reg--->0
# reg write--->1
# memr--->0 nmemw--->0
# aluop--->000
# branch--->0
# jump--->0
# alu result is---->000000000000000000000000111111
#
# instruction is--->0000000000000010011100000101011
# reg_dest--->1
# alu_src--->00
# mem_to_reg--->0
# reg_write--->1
# memr--->0 nmemw--->0
# aluop--->000
# branch--->0
# jump--->0
#
# normal program counter operation--> 00000000000000000000000000110
# instruction is--->0000000001000010100000011000000
# reg dest--->1
# alu_src--->00
# mem_to_reg--->0
# reg_write--->1
# memr--->0 nmemw--->0
# aluop--->000
# branch--->0
# jump--->0
#
# normal program counter operation--> 00000000000000000000000000111
```

```
#
# instruction is--->000000000100001010010011000010
# reg dest--->1
# alu src--->00
# mem_to_reg--->0
# reg write--->1
# memr--->0 nmemw--->0
# aluop--->000
# branch--->0
# jump--->0
#
# instruction is--->000000000000010101000000100010
# reg dest--->1
# alu src--->00
# mem_to_reg--->0
# reg write--->1
# memr--->0 nmemw--->0
# aluop--->000
# branch--->0
# jump--->0
# alu result is---->1111111111111111111111111111000001
# _____
# instruction is--->0000000001000010101100000100011
# reg dest--->1
# alu_src--->00
# mem_to_reg--->0
# reg_write--->1
# memr--->0 nmemw--->0
# aluop--->000
# branch--->0
# jump--->0
#
# instruction is--->0010010000101100000000000000001
# reg dest--->0
# alu_src--->01
```

```
# mem_to_reg--->0
# reg_write--->1
# memr--->0 nmemw--->0
# aluop--->001
# branch--->0
# jump--->0
# normal program counter operation--> 000000000000000000000000000111
# instruction is--->10001100001011010000000000000001
# reg dest--->0
# alu src--->01
# mem_to_reg--->1
# reg write--->1
# memr--->1 nmemw--->0
# aluop--->001
# branch--->0
# jump--->0
#
# normal program counter operation--> 000000000000000000000000001100
# reg dest--->0
# alu src--->01
# mem_to_reg--->0
# reg write--->0
# memr--->0 nmemw--->1
# aluop--->001
# branch--->0
# jump--->0
# data memory write---->000000000000000000000000111111
#
# normal program counter operation--> 000000000000000000000000001101
# data memory write---->000000000000000000000000111111
# data memory write---->00000000000000000000000111111
```

```
# reg_dest--->0
# alu_src--->00
# mem_to_reg--->0
# reg write--->0
# memr--->0 nmemw--->0
# aluop--->010
# branch--->1
# jump--->0
#
# reg_dest--->0
# alu_src--->10
# mem to reg--->0
# reg write--->1
# memr--->0 nmemw--->0
# aluop--->011
# branch--->0
# jump--->0
#
# instruction is--->0011010000101111000000000000111
# reg_dest--->0
# alu_src--->10
# mem_to_reg--->0
# reg_write--->1
# memr--->0 nmemw--->0
# aluop--->100
# branch--->0
# jump--->0
# alu result is---->000000000000000000000000111111
#
# reg dest--->0
# alu_src--->00
# mem_to_reg--->0
# reg_write--->0
```

```
# memr--->0 nmemw--->0
# aluop--->000
# branch--->0
# jump--->1
#
# instruction is--->000000000100011000000100101
# reg dest--->1
# alu src--->00
# mem_to_reg--->0
# reg write--->1
# memr--->0 nmemw--->0
# aluop--->000
# branch--->0
# jump--->0
# alu result is---->000000000000000000000000111111
# -----
# instruction is--->000000000000010011100000101011
# reg dest--->1
# alu src--->00
# mem_to_reg--->0
# reg write--->1
# memr--->0 nmemw--->0
# aluop--->000
# branch--->0
# jump--->0
# -----
#
# normal program counter operation--> 00000000000000000000000000110
```

Instructions:

Data Memory before instructions:

Data memory after instructions:

Registers before instructions:

```
000000000000000000000000000111111
```

Registers after instructions: