ANAΦOPA 2ου set

Κουρκουλος Αγγελος ΑΜ:2017030111

Σε αυτή την άσκηση μας δινόταν ένα αρχείο με αρκετή πληροφορία για να περιγράψει ένα κύκλωμα από συνδεδεμένα τρανζίστορ το οποίο ήταν συνδεμένο στην τροφοδοσία και την γείωση και εχει διαφορετικά σήματα εισόδου στο gate του κάθε transistor τα οποία επηρεάζουν την έξοδο και είναι διαφορετικά σε κάθε εκτέλεση ανάλογα με τα test Vectors που έχει βάλει ο χρήστης στο αρχείο. Ο σκοπός της άσκησης ήταν να χρησιμοποιήσουν έναν αλγόριθμο που θα βρίσκει ποια είναι η τιμή της έξοδος του κυκλώματος ,την οποία πάλι ορίζει ο γρήστης μέσα στο αργείο που έγει τα δεδομένα ,και την εύρεση κάποιου βραχυκυκλώματος αν υπάρχει. Αυτό έγινε παίρνοντας το αρχείο ως είσοδο και μέσο της μεθόδου initialization που υλοποιήθηκε δημιουργήθηκαν ικανοποιητικού μεγέθους στατικοί πίνακες οπου τοποθετήθηκαν οι πληροφορίες οι οποίες εξήχθησαν από το αρχείο. Στη συνέχεια με επαναληπτικό τρόπο για κάθε διαφορετικό διάνυσμα εισόδου test Vector υπολογίστηκε η τιμή του κάθε κόμβου αρκετές φορές έως ότου οι τιμές τους σταματήσουν να αλλάζουν το οποίο μας δείχνει ότι το κυκλομα έχει συγκλίνει και οι τιμές αυτές είναι οι τελικές. Η τιμή κάθε κόμβου υπολογίστηκε με την λογική του ότι το PMOS τρανζίστορ λειτουργεί σαν βραχυκύκλωμα όταν το gate του είναι 0 ενώ σαν ανοικτοκυκλομα αν το gate του είναι 1 και αντίθετα για το NMOS.Τέλος τυπώνεται στην οθόνη οι τιμές που έχουν οι κομβοι που ζητήθηκαν να παρατηρηθούν από το χρήστη και τα βραχυκύκλωμα αν υπάρχουν στο κύκλωμα.

Η δομη του αλγορίθμου που υλοποιήθηκε είναι:

```
check=1;
}
else if(transistor[j]==NMOS && newNode[netlist[j][0]]==1 ){
...
check=1;
}
}
i++;
}
```

Τα αρχεία που χρησιμοποιήθηκαν για τα οποία εκτελέστηκε ο αλγόριθμο είναι τα 2 αρχεία που μας δόθηκαν από την εκφώνηση και αλλά 2 ίδια με αυτά απλά με την αλλαγή ενός NMOS σε PMOS ώστε να δημιουργηθούν βραχυκύκλωμα τα οποία πρέπει αν εντοπίσουμε όπως μας ζητήθηκε στην εκφώνηση και φαίνονται παρακάτω με τα αποτελέσματα δίπλα σε κάθε αρχείο

file1:

```
##RAILS
                                                             1
VCC 1; GND 6
## INPUTS
2;3
## OUTPUTS
## NETLIST
U1 PMOS 2 1 4
                                            ## END_SIMULATION
For the 0 TEST_VECTORS
For the 1 TEST_VECTORS
For the 2 TEST_VECTORS
For the 3 TEST_VECTORS
U2 PMOS 3 4 5
                                                                    the output 5 is : 1
the output 5 is : 0
the output 5 is : 0
the output 5 is : 0
U3 NMOS 2 5 6
U4 NMOS 3 5 6
## TESTBENCH
## TEST_IN
2;3
## TEST_OUT
## TEST_VECTORS
0;0
## SIMULATE
## TEST_VECTORS
0;1
## SIMULATE}
## TEST_VECTORS
1;0
## SIMULATE
## TEST_VECTORS
1;1
## SIMULATE
## END_TEST
## END_SIMULATION
```

##RAILS VCC 7; GND 2 ## INPUTS 5 3;8;6 ## OUTPUTS 4 4 ## NETLIST U1 PMOS 3 7 5 U2 PMOS 8 5 4 U3 PMOS 6 5 4 U4 NMOS 8 4 1 TEST_VECTORS TEST_VECTORS TEST_VECTORS the output U5 NMOS 6 1 2 the output the 3 TEST_VECTORS the 4 TEST_VECTORS the output U6 NMOS 3 4 2 the output ## TESTBENCH the 5 TEST_UECTORS the 6 TEST_UECTORS the output 4 is : 0 the output ## TEST_IN 3;6;8 ## TEST_OUT ## TEST_VECTORS 0;0;0## SIMULATE ## TEST_VECTORS 0;0;1## SIMULATE ## TEST_VECTORS 0;1;0## SIMULATE ## TEST_VECTORS 0;1;1## SIMULATE ## TEST_VECTORS 1;0;0## SIMULATE ## TEST_VECTORS 1:0:1## SIMULATE ## TEST_VECTORS 1;1;0 ## SIMULATE ## TEST_VECTORS 1;1;1 ## SIMULATE ## END_TEST ## END_SIMULATION

file3:

```
##RAILS
VCC 1; GND 6
## INPUTS
2;3
## OUTPUTS
## NETLIST
U1 PMOS 2 1 4
U2 PMOS 3 4 5
                                                   For the 0 TEST_UECTORS the output 5 is : SC
Node 5 is short-circuited
For the 1 TEST_UECTORS the output 5 is : 0
For the 2 TEST_UECTORS the output 5 is : 2
For the 3 TEST_UECTORS the output 5 is : 0
U3 PMOS 2 5 6
U4 NMOS 3 5 6
## TESTBENCH
## TEST_IN
2;3
## TEST_OUT
## TEST_VECTORS
0;0
## SIMULATE
## TEST_VECTORS
0;1
## SIMULATE}
## TEST_VECTORS
1;0
## SIMULATE
## TEST_VECTORS
1;1
## SIMULATE
## END_TEST
## END_SIMULATION
```

```
##RAILS
VCC 7; GND 2
## INPUTS
3;8;6
## OUTPUTS
                                                                       4
4
## NETLIST
U1 PMOS 3 7 5
U2 PMOS 8 5 4
U3 PMOS 6 5 4
U4 PMOS 8 4 1
U5 NMOS 6 1 2
U6 NMOS 3 4 2
## TESTBENCH
                                              or the 1 TEST_VECTORS the output 4 is : 1 the output 5 is : 1
## TEST_IN
                                              For the 2 TEST_UECTORS
the output 5 is : 1
                                                                   the output 4 is : 1
3;6;8
                                             Node 1 is short-circuited
For the 3 TEST_UECTORS the output 4 is : Z
the output 5 is : 1
For the 4 TEST_UECTORS the output 4 is : 0
## TEST_OUT
4;5
## TEST_VECTORS
                                              the output 5 is : 0
or the 5 TEST_VECTORS the output 4 is : 0
the output 5 is : 0
0;0;0
## SIMULATE
                                               or the 6 TEST_VECTORS
                                                                   the output 4 is : 0
                                              the output 5 is : 0
## TEST_VECTORS
                                              or the 7 TEST_UECTORS the output 4 is : 0
0;0;1
## SIMULATE
## TEST VECTORS
0;1;0
## SIMULATE
## TEST_VECTORS
0;1;1
## SIMULATE
## TEST_VECTORS
1;0;0
## SIMULATE
## TEST_VECTORS
1:0:1
## SIMULATE
## TEST VECTORS
1;1;0
## SIMULATE
## TEST_VECTORS
1;1;1
## SIMULATE
## END_TEST
## END_SIMULATION
```