

Ψηφιακά Συστήματα HW  
σε Χαμηλά Επίπεδα Λογικής II  
- Εργασία -

Αλέξανδρος Πετρίδης

Τελευταία ενημέρωση: 9 Ιουλίου 2021

## Περιεχόμενα

<b>1</b>	<b>Άσκηση 1</b>	<b>4</b>
1.1	Πίνακας Αληθείας FSM	4
1.2	Πίνακας Κωδικοποίησης καταστάσεων	4
1.3	Λογικές εξισώσεις για τις εξόδους των FSM	4
1.4	Πρώτο ερώτημα	5
1.4.1	Αρχείο a_FSM.v	5
1.4.2	Αρχείο a_FSM_TB.v	5
1.4.3	Αποτελέσματα του πρώτου FSM simulator	6
1.5	Δεύτερο ερώτημα	6
1.5.1	Αρχείο D_FF.v	6
1.5.2	Αρχείο D_FF_TB.v	7
1.5.3	Αποτελέσματα simulation του D-FF	7
1.5.4	Αρχείο b_FSM.v	7
1.5.5	Αρχείο b_FSM_TB.v	8
1.5.6	Αποτελέσματα του δεύτερου simulation του FSM simulator	9
1.6	Τρίτο ερώτημα	9
1.6.1	Αρχείο JK_FF.v	9
1.6.2	Αρχείο JK_FF_TB.v	10
1.6.3	Αποτελέσματα simulation του JK-FF	10
1.6.4	Αρχείο c_FSM.v	11
1.6.5	Αρχείο c_FSM_TB.v	11
1.6.6	Αποτελέσματα του τρίτου simulation του FSM simulator	12
<b>2</b>	<b>Άσκηση 2</b>	<b>13</b>
2.1	T - Flip Flop	13
2.1.1	Αρχείο T_FF.v	13
2.1.2	Αρχείο T_FF_TB.v	13
2.1.3	Αποτελέσματα simulation του T-FF	14
2.2	Απαριθμητής BCD	14
2.2.1	Κύκλωμα BCD απαριθμητή 4-bit	14
2.2.2	Αρχείο BCD_Counter.v	15
2.2.3	Αρχείο BCD_Counter_TB.v	15
2.2.4	Αποτελέσματα simulation του BCD 4-bit απαριθμητή	16
2.3	Αποκωδικοποιητής BCD 4-bit σε LED επτά τμημάτων	16
2.3.1	Πίνακας Αληθείας	16
2.3.2	Αρχείο BCD_TO_LED.v	17
2.3.3	Αρχείο BCD_TO_LED_TB.v	17
2.3.4	Αποτελέσματα simulation του BCD 4-bit σε LED επτά τμημάτων	19
2.4	Πλήρης απαριθμητής 4 by 4-bit	19
2.4.1	Αρχείο FULL_BCD_Counter.v	19
2.4.2	Αρχείο FULL_BCD_Counter_TB.v	20
2.4.3	Αποτελέσματα simulation του BCD 4 by 4-bit	21
2.5	Αποκωδικοποιητής BCD 4 by 4-bit σε LED επτά τμημάτων	22
2.5.1	Αρχείο FULL_BCD_TO_LED.v	22
2.5.2	Αρχείο FULL_BCD_TO_LED_TB.v	22
2.5.3	Αποτελέσματα simulation του BCD 4 by 4-bit σε LED κοινής ανόδου	24

<b>3</b>	<b>Άσκηση 3</b>	<b>25</b>
3.1	Κωδικοποιητής Hamming (12,5) . . . . .	25
3.1.1	Αρχείο hamming_encoder.v . . . . .	25
3.1.2	Αρχείο hamming_encoder_TB.v . . . . .	25
3.1.3	Αποτελέσματα simulation του hamming_encoder . . . . .	26
3.2	Αποκωδικοποιητής Hamming (12,5) . . . . .	26
3.2.1	Αρχείο hamming_decoder.v . . . . .	26
3.2.2	Αρχείο hamming_decoder_TB.v . . . . .	26
3.2.3	Αποτελέσματα simulation του hamming_decoder . . . . .	27
3.3	Επίδραση Θορύβου . . . . .	27
3.3.1	Αρχείο final_Hamming.v . . . . .	27
3.3.2	Αρχείο final_Hamming_TB.v . . . . .	28
3.3.3	Αποτελέσματα simulation του Hamming . . . . .	28

# 1 Άσκηση 1

## 1.1 Πίνακας Αληθείας FSM

Τρέχουσα Κατάσταση	Είσοδος	Επόμενη Κατάσταση	Έξοδος
A	0	Δ	0
A	1	E	1
B	0	B	0
B	1	E	1
Γ	0	Γ	0
Γ	1	A	1
Δ	0	B	0
Δ	1	Γ	1
E	0	Γ	0
E	1	Δ	0

## 1.2 Πίνακας Κωδικοποίησης καταστάσεων

Κατάσταση	Κωδικοποίηση
A	000
B	001
Γ	010
Δ	011
E	100

## 1.3 Λογικές εξισώσεις για τις εξόδους των FSM

Μετασχηματίζω τον Πίνακα Αληθείας του FSM.

Τρέχουσα Κατάσταση	Είσοδος	Επόμενη Κατάσταση	Έξοδος
$D_2 D_1 D_0$	$X$	$D'_2 D'_1 D'_0$	$Y$
000	0	011	0
000	1	100	1
001	0	001	0
001	1	100	1
010	0	010	0
010	1	000	1
011	0	001	0
011	1	010	1
100	0	010	0
100	1	011	0

Ο οποίος μέσω πινάκων karnaugh καταλήγει στις παρακάτω εξισώσεις:

$$\begin{aligned}
 Y &= \overline{D_2} \cdot X \\
 D'_2 &= \overline{D_2} \cdot \overline{D_1} \cdot X \\
 D'_1 &= (\overline{D_0} \cdot \overline{X}) + (D_1 \cdot D_0 \cdot X) + (D_2 \overline{D_0}) \\
 D'_0 &= (\overline{D_2} \cdot \overline{D_1} \cdot \overline{X}) + (D_0 \cdot \overline{X}) + (D_2 \cdot X)
 \end{aligned}$$

## 1.4 Πρώτο ερώτημα

Κώδικας Verilog για το ερώτημα (α):

### 1.4.1 Αρχείο a\_FSM.v

```

1 module a_FSM (output reg y_out, input x_in, clk, reset);
2
3     parameter
4         A = 3'b000,
5         B = 3'b001,
6         C = 3'b010,
7         D = 3'b011,
8         E = 3'b100;
9
10    reg [2:0] currentState, nextState;
11
12    always @(posedge clk or posedge reset)
13    begin: state_memory
14        if(reset) currentState <= B;
15        else        currentState <= nextState;
16    end
17    always @(x_in or currentState)
18    begin: next_state_logic
19        case(currentState)
20            A: nextState = (x_in == 1'b1) ? E : D;
21            B: nextState = (x_in == 1'b1) ? E : B;
22            C: nextState = (x_in == 1'b1) ? A : C;
23            D: nextState = (x_in == 1'b1) ? C : B;
24            E: nextState = (x_in == 1'b1) ? D : C;
25        endcase
26        assign y_out = ((~currentState[2]) & x_in); // So it's a Mealy FSM
27    end
28 endmodule

```

### 1.4.2 Αρχείο a\_FSM\_TB.v

```

0 `timescale 100ns/100ns // For 1MHZ clock in #10
1 module a_FSM_TB;
2
3     reg clk, reset, x_in, expected_out;
4     wire y_out;
5
6     a_FSM myFSM(y_out, x_in, clk, reset);
7
8     initial
9     begin
10         clk = 1'b0;
11         reset = 1'b0;
12         x_in = 1'b0;
13         expected_out = 1'b0;
14         #1 reset = 1'b1; // We need posedge of Reset to reset FSM
15         #1 reset = 1'b0;
16         // We are on State B(001)
17         // with x_in = 0 we have y_out = 0 and nextState = B(001)
18         #2 x_in = 1'b1;
19         // with x_in = 1 we have y_out = 1 and nextState = E(100)
20         expected_out = 1'b1;
21         // at next posedge clock we have currentState = E(100)
22         // and with x_in = 1 we have y_out = 0 and nextState = D(011)
23         #6 expected_out = 1'b0;
24
25         // at next posedge clock we have currentState = D(011)
26         // and with x_in = 1 we have y_out = 1 and nextState = C(010)
27         #20 expected_out = 1'b1;
28
29         // at next posedge clock we have currentState = C(010)
30         // and with x_in = 1 we have y_out = 1 and nextState = A(000)
31
32         // at next posedge clock we have currentState = A(000)
33         // and with x_in = 1 we have y_out = 1 and nextState = E(100)
34

```


```

35 // at next posedge clock we have currentState = E(100)
36 // and with x_in = 1 we have y_out = 0 and nextState = D(011)
37 #60 expected_out = 1'b0;
38
39
40 end
41
42 always
43 begin
44     #10 clk = ~clk;
45 end
46
47 endmodule

```

### 1.4.3 Αποτελέσματα του πρώτου FSM simulator

Παρατηρούμε πως τα αποτελέσματα είναι σωστά ελέγχοντας πρώτα τις καταστάσεις από τους πίνακες που δημιουργήθηκαν παραπάνω και ελέγχοντας ότι το expected\_out είναι ίδιο με το y\_out.



Σχήμα 1: Αποτελέσματα του πρώτου FSM simulator

## 1.5 Δεύτερο ερώτημα

Κώδικας Verilog για το ερώτημα (β):

### 1.5.1 Αρχείο D\_FF.v

```

0 module D_FF (output reg q, q_bar, input wire d, clk, clear);
1
2     always@(posedge clk)
3     begin
4         if(clear)
5         begin
6             q <= 0;
7             q_bar <= 1;
8         end
9         else
10        begin
11            q <= d;
12            q_bar <= ~d;
13        end
14    end
15
16 endmodule

```


### 1.5.2 Αρχείο D\_FF\_TB.v

```

0  `timescale 100ns/100ns          // For 1MHZ clock in #10
1  module D_FF_TB;
2
3      reg d, clk, clear, expected_out;
4      wire q, q_bar;
5
6      D_FF myDFF(q, q_bar, d, clk, clear);
7
8      initial
9      begin
10         clk = 1'b0;
11         clear = 1'b1;          // Set FF to q = 0, q_bar = 1 at first posedge clock
12         d = 1'b1;              // At second posedge clock q = d = 1, q_bar = 0
13         #10 expected_out = 1'b0;
14
15         #1 clear = 1'b0;
16         #19 expected_out = 1'b1;
17         #1 d = 1'b0;           // Set FF to q = d = 1, q_bar = 0 at next posedge clock
18         #19 expected_out = 1'b0;
19     end
20
21     always
22     begin
23         #10 clk = ~clk;
24     end
25
26 endmodule

```

### 1.5.3 Αποτελέσματα simulation του D-FF



Σχήμα 2: Αποτελέσματα simulation του D-FF

### 1.5.4 Αρχείο b\_FSM.v

```

0  module b_FSM (output reg y_out, input x_in, clk, reset);
1
2      reg[2:0] nextState;
3      wire[2:0] currentState;
4
5      reg myclk, enable;
6      assign myclk = clk || enable;
7
8      D_FF myDFF [2:0](.q(currentState), .d(nextState), .clk(myclk));
9
10     parameter resetState = 3'b001;          // State B

```

```

11
12     initial
13     begin
14         nextState = resetState;
15         enable = 1'b0;
16     end
17
18     assign nextState[2] = (reset) ? 0 : (~currentState[2] & ~currentState[1] & x_in);
19     assign nextState[1] = (reset) ? 0 : ((~currentState[0] & ~x_in) | (currentState[1] & currentState[0] & x_in) |
(currentState[2] & ~currentState[0]));
20     assign nextState[0] = (reset) ? 1 : ((~currentState[2] & ~currentState[1] & ~x_in) | (currentState[0] & ~x_in) |
(currentState[2] & x_in));
21     assign y_out = ~currentState[2] & x_in;
22
23     always@(posedge reset)
24     begin
25         nextState = resetState;
26         enable = 1;
27     end
28
29     always@(posedge enable)
30     begin
31         enable = 0;
32     end
33
34 endmodule

```

### 1.5.5 Αρχείο b\_FSM\_TB.v

```


0 `timescale 100ns/100ns // For 1MHZ clock in #10
1 module b_FSM_TB;
2
3     reg clk, reset, x_in, expected_out;
4     wire y_out;
5
6     b_FSM myFSM(y_out, x_in, clk, reset);
7
8     initial
9     begin
10         clk = 1'b0;
11         reset = 1'b0;
12         x_in = 1'b0;
13         expected_out = 1'b0;
14         #1 reset = 1'b1; // We need posedge of Reset to reset FSM
15         #1 reset = 1'b0;
16         // We are on State B(001)
17         // with x_in = 0 we have y_out = 0 and nextState = B(001)
18         #2 x_in = 1'b1;
19         // with x_in = 1 we have y_out = 1 and nextState = E(100)
20         expected_out = 1'b1;
21         // at next posedge clock we have currentState = E(100)
22         // and with x_in = 1 we have y_out = 0 and nextState = D(011)
23         #6 expected_out = 1'b0;
24
25         // at next posedge clock we have currentState = D(011)
26         // and with x_in = 1 we have y_out = 1 and nextState = C(010)
27         #20 expected_out = 1'b1;
28
29         // at next posedge clock we have currentState = C(010)
30         // and with x_in = 1 we have y_out = 1 and nextState = A(000)
31
32         // at next posedge clock we have currentState = A(000)
33         // and with x_in = 1 we have y_out = 1 and nextState = E(100)
34
35         // at next posedge clock we have currentState = E(100)
36         // and with x_in = 1 we have y_out = 0 and nextState = D(011)
37         #60 expected_out = 1'b0;
38
39     end
40
41     always
42     begin
43         #10 clk = ~clk;
44     end
45
46 endmodule

```



### 1.5.6 Αποτελέσματα του δεύτερου simulation του FSM simulator

Παρατηρούμε πως τα αποτελέσματα είναι σωστά ελέγχοντας πρώτα τις καταστάσεις από τους πίνακες που δημιουργήθηκαν παραπάνω και ελέγχοντας ότι το expected\_out είναι ίδιο με το y\_out.



Σχήμα 3: Αποτελέσματα του δεύτερου simulation του FSM simulator

## 1.6 Τρίτο ερώτημα

Κώδικας Verilog για το ερώτημα (γ):

### 1.6.1 Αρχείο JK\_FF.v

```

0 module JK_FF (output reg q, q_bar, input clear, clk, j, k);
1
2     always@(posedge clk)
3     begin
4         if(clear == 1)
5         begin
6             q <= 0;
7             q_bar <= 1;
8         end
9         if(j && k)
10        begin
11            q <= q;
12            q_bar <= q_bar;
13        end
14        else if(j)
15        begin
16            q <= 1;
17            q_bar <= 0;
18        end
19        else if(k)
20        begin
21            q <= 0;
22            q_bar <= 1;
23        end
24    end
25 endmodule
26

```


### 1.6.2 Αρχείο JK\_FF\_TB.v

```

0  `timescale 100ns/100ns      // For 1MHZ clock in #10
1  module JK_FF_TB;
2
3      reg j, k, clk, clear, expected_out;
4      wire q, q_bar;
5
6      JK_FF myDFF(q, q_bar, clear, clk, j, k);
7
8      initial
9      begin
10         clk = 1'b0;
11         clear = 1'b1;      // Set FF to q = 0, q_bar = 1 at first posedge clock
12         j = 1'b0;
13         k = 1'b0;
14         #10 expected_out = 1'b0;
15         #1 clear = 1'b0;
16         j = 1'b1;          // Set
17         #19 expected_out = 1'b1; // At second posedge clock q = 1, q_bar = 0
18         #1 j = 1'b0;
19         k = 1'b1;          // Reset
20         #19 expected_out = 1'b0; // At third posedge clock q = 0, q_bar = 1
21     end
22
23     always
24     begin
25         #10 clk = ~clk;
26     end
27 endmodule

```

### 1.6.3 Αποτελέσματα simulation του JK-FF



Σχήμα 4: Αποτελέσματα simulation του JK-FF

### 1.6.4 Αρχείο c\_FSM.v

```

0 module c_FSM (output reg y_out, input x_in, clk, reset);
1
2     reg[2:0] nextState;
3     wire[2:0] currentState;
4
5     reg myclk, enable;
6     assign myclk = clk || enable;
7
8     JK_FF myJKFF [2:0](.q(currentState), .j(nextState), .k(~nextState), .clk(myclk));
9
10    parameter resetState = 3'b001;        // State B
11
12    initial
13    begin
14        nextState = resetState;
15        enable = 1'b0;
16    end
17
18    assign nextState[2] = (reset) ? 0 : (~currentState[2] & ~currentState[1] & x_in);
19    assign nextState[1] = (reset) ? 0 : ((~currentState[0] & ~x_in) | (currentState[1] & currentState[0] & x_in) |
20    (currentState[2] & ~currentState[0]));
21    assign nextState[0] = (reset) ? 1 : ((~currentState[2] & ~currentState[1] & ~x_in) | (currentState[0] & ~x_in) |
22    (currentState[2] & x_in));
23    assign y_out = ~currentState[2] & x_in;
24
25    always@(posedge reset)
26    begin
27        nextState = resetState;
28        enable = 1;
29    end
30
31    always@(posedge enable)
32    begin
33        enable = 0;
34    end
35
36 endmodule

```

### 1.6.5 Αρχείο c\_FSM\_TB.v

```

0 `timescale 100ns/100ns        // For 1MHZ clock in #10
1 module c_FSM_TB;
2
3     reg clk, reset, x_in, expected_out;
4     wire y_out;
5
6     c_FSM myFSM(y_out, x_in, clk, reset);
7
8     initial
9     begin
10        clk = 1'b0;
11        reset = 1'b0;
12        x_in = 1'b0;
13        expected_out = 1'b0;
14        #1 reset = 1'b1;    // We need posedge of Reset to reset FSM
15        #1 reset = 1'b0;
16        // We are on State B(001)
17        // with x_in = 0 we have y_out = 0 and nextState = B(001)
18        #2 x_in = 1'b1;
19        // with x_in = 1 we have y_out = 1 and nextState = E(100)
20        expected_out = 1'b1;
21        // at next posedge clock we have currentState = E(100)
22        // and with x_in = 1 we have y_out = 0 and nextState = D(011)
23        #6 expected_out = 1'b0;
24
25        // at next posedge clock we have currentState = D(011)
26        // and with x_in = 1 we have y_out = 1 and nextState = C(010)
27        #20 expected_out = 1'b1;
28
29        // at next posedge clock we have currentState = C(010)
30        // and with x_in = 1 we have y_out = 1 and nextState = A(000)
31
32        // at next posedge clock we have currentState = A(000)

```


```

33 // and with x_in = 1 we have y_out = 1 and nextState = E(100)
34
35 // at next posedge clock we have currentState = E(100)
36 // and with x_in = 1 we have y_out = 0 and nextState = D(011)
37 #60 expected_out = 1'b0;
38
39
40 end
41
42 always
43 begin
44     #10 clk = ~clk;
45 end
46
47 endmodule

```

### 1.6.6 Αποτελέσματα του τρίτου simulation του FSM simulator

Παρατηρούμε πως τα αποτελέσματα είναι σωστά ελέγχοντας πρώτα τις καταστάσεις από τους πίνακες που δημιουργήθηκαν παραπάνω και ελέγχοντας ότι το expected\_out είναι ίδιο με το y\_out.



Σχήμα 5: Αποτελέσματα του τρίτου simulation του FSM simulator

## 2 Άσκηση 2

### 2.1 T - Flip Flop


#### 2.1.1 Αρχείο T\_FF.v

```
0 module T_FF (output reg q, q_bar, input clk, clear, t);
1
2     always@(posedge clk)
3     begin
4         if(clear)
5         begin
6             q <= 0;
7             q_bar <= 1;
8         end
9         else
10        begin
11            if(t)
12            begin
13                q <= ~q;
14                q_bar <= ~q_bar;
15            end
16            else
17            begin
18                q <= q;
19                q_bar <= q_bar;
20            end
21        end
22    end
23 endmodule
```

#### 2.1.2 Αρχείο T\_FF\_TB.v

```
0 `timescale 100ns/100ns // For 1MHZ clock in #10
1 module T_FF_TB;
2
3     reg t, clk, clear, expected_out;
4     wire q, q_bar;
5
6     T_FF myTFF(q, q_bar, clk, clear, t);
7
8     initial
9     begin
10        clk = 1'b0;
11        clear = 1'b1; // Set FF to q = 0, q_bar = 1 at first posedge clock
12        t = 1'b1; // At second posedge clock q = ~q = 1, q_bar = 0
13        #10 expected_out = 1'b0;
14        #1 clear = 1'b0;
15        #19 expected_out = 1'b1;
16        #20 expected_out = 1'b0; // At third posedge clock q = ~q = 0, q_bar = 1
17        #20 expected_out = 1'b1; // At third posedge clock q = ~q = 1, q_bar = 0
18        #1 t = 1'b0;
19        // After we have no change on q and q_bar
20
21    end
22
23    always
24    begin
25        #10 clk = ~clk;
26    end
27
28 endmodule
```

### 2.1.3 Αποτελέσματα simulation του T-FF




Σχήμα 6: Αποτελέσματα simulation του T -FF

## 2.2 Απαριθμητής BCD

### 2.2.1 Κύκλωμα BCD αραριθμητή 4-bit

Παρακάτω παραθέτω το κύκλωμα που υλοποιήθηκε στο αρχείο BCD\_Counter.v



Σχήμα 7: Κύκλωμα BCD απαριθμητή 4-bit

### 2.2.2 Αρχείο BCD\_Counter.v

```

0 module BCD_Counter (output wire[3:0] number, wire extra, input clk, enable);
1
2     wire n1, n2, n3, n4;
3     assign {number[3:0]} = {n1,n2,n3,n4};
4
5     and G1 (g_out1, n4, extra);
6     and G2 (g_out2, n3, n4);
7     and G3 (g_out3, n1, n4);
8     and G4 (g_out4, n2, g_out2);
9
10    or  G5 (g_out5, g_out3, g_out4);
11
12    T_FF T1(.q(n4), .clk(clk), .clear(enable), .t(1'b1));
13    T_FF T2(.q(n3), .clk(clk), .clear(enable), .t(g_out1));
14    T_FF T3(.q(n2), .clk(clk), .clear(enable), .t(g_out2));
15    T_FF T4(.q(n1), .q_bar(extra), .clk(clk), .clear(enable), .t(g_out5));
16
17 endmodule

```


### 2.2.3 Αρχείο BCD\_Counter\_TB.v

```

0 `timescale 100ns/100ns // For 1MHZ clock in #10
1 module BCD_Counter_TB;
2
3     wire [3:0] number;
4     wire extra;
5     reg enable, clk;
6     reg[3:0] expected_out;
7
8     BCD_Counter myCount(number, extra, clk, enable);
9
10    initial
11    begin
12        clk = 1'b0;
13        enable = 1'b1;
14        #10 expected_out = 4'b0000;
15        #1 enable = 1'b0;
16        #19 expected_out = 4'b0001;
17
18        #20 expected_out = 4'b0010;
19
20        #20 expected_out = 4'b0011;
21
22        #20 expected_out = 4'b0100;
23
24        #20 expected_out = 4'b0101;
25
26        #20 expected_out = 4'b0110;
27
28        #20 expected_out = 4'b0111;
29
30        #20 expected_out = 4'b1000;
31
32        #20 expected_out = 4'b1001;
33
34        #20 expected_out = 4'b0000;
35
36        #20 expected_out = 4'b0001;
37
38        #20 expected_out = 4'b0010;
39
40    end
41
42    always
43    begin
44        #10 clk = ~clk;
45    end
46
47 endmodule

```

## 2.2.4 Αποτελέσματα simulation του BCD 4-bit απαριθμητή



Σχήμα 8: Αποτελέσματα simulation του BCD απαριθμητή

## 2.3 Αποκωδικοποιητής BCD 4-bit σε LED επτά τμημάτων

### 2.3.1 Πίνακας Αληθείας

Είσοδος αποκωδικοποιητή				Έξοδος αποκωδικοποιητή						
$n_1$	$n_2$	$n_3$	$n_4$	$A$	$B$	$C$	$D$	$E$	$F$	$G$
0	0	0	0	1	1	1	1	1	1	0
0	0	0	1	0	1	1	0	0	0	0
0	0	1	0	1	1	0	1	1	0	1
0	0	1	1	1	1	1	1	0	0	1
0	1	0	0	0	1	1	0	0	1	1
0	1	0	1	1	0	1	1	0	1	1
0	1	1	0	1	0	1	1	1	1	1
0	1	1	1	1	1	1	0	0	0	0
1	0	0	0	1	1	1	1	1	1	1
1	0	0	1	1	1	1	1	0	1	1

Μέσω των πινάκων karnaugh καταλήγω στις παρακάτω εξισώσεις:

$$A = (\overline{n_2} \cdot \overline{n_4}) + n_3 + (n_2 \cdot n_4) + n_1$$

$$B = (\overline{n_1} \cdot \overline{n_2}) + (\overline{n_3} \cdot \overline{n_4}) + (\overline{n_1} \cdot n_3 \cdot n_4) + (\overline{n_2} \cdot \overline{n_3})$$

$$C = \overline{n_3} + n_4 + n_2$$

$$D = (\overline{n_1} \cdot \overline{n_2} \cdot n_3) + (n_2 \cdot \overline{n_3} \cdot n_4) + (n_1 \cdot \overline{n_3}) + (\overline{n_1} \cdot \overline{n_2} \cdot \overline{n_4}) + (\overline{n_1} \cdot n_3 \cdot \overline{n_4})$$

$$E = (\overline{n_2} \cdot \overline{n_4}) + (n_3 \cdot \overline{n_4})$$

$$F = (\overline{n_3} \cdot \overline{n_4}) + (n_2 \cdot \overline{n_3}) + (n_2 \cdot \overline{n_4}) + n_1$$

$$G = (\overline{n_1} \cdot \overline{n_2} \cdot n_3) + (\overline{n_1} \cdot n_2 \cdot \overline{n_3}) + (n_1 \cdot \overline{n_2} \cdot \overline{n_3}) + (\overline{n_1} \cdot n_3 \cdot \overline{n_4})$$



### 2.3.2 Αρχείο BCD\_TO\_LED.v

```

0 module BCD_TO_LED (output wire[6:0] LED, input wire[3:0] number, LED_TYPE);
1
2     wire n1, n2, n3, n4;
3     reg A, B, C, D, E, F, G;
4     wire a, b, c, d, e, f, g;
5
6     assign{LED[6:0]} = {A, B, C, D, E, F, G};
7     assign{n1, n2, n3, n4} = {number[3:0]};
8
9     assign a = (~n2 & ~n4) | (n3) | (n2 & n4) | (n1);
10    assign b = (~n1 & ~n2) | (~n3 & ~n4) | (~n1 & n3 & n4) | (~n2 & ~n3);
11    assign c = (~n3) | (n4) | (n2);
12    assign d = (~n1 & ~n2 & n3) | (n2 & ~n3 & n4) | (n1 & ~n3) | (~n1 & ~n2 & ~n4) | (~n1 & n3 & ~n4);
13    assign e = (~n2 & ~n4) | (n3 & ~n4);
14    assign f = (~n3 & ~n4) | (n2 & ~n3) | (n2 & ~n4) | (n1);
15    assign g = (~n1 & ~n2 & n3) | (~n1 & n2 & ~n3) | (n1 & ~n2 & ~n3) | (~n1 & n3 & ~n4);
16
17    // LED_TYPE = 0 for common anode
18    // LED_TYPE = 1 for common cathode
19    always@(number)
20    begin
21        if (LED_TYPE)
22        begin
23            A = a;
24            B = b;
25            C = c;
26            D = d;
27            E = e;
28            F = f;
29            G = g;
30        end
31        else
32        begin
33            A = ~a;
34            B = ~b;
35            C = ~c;
36            D = ~d;
37            E = ~e;
38            F = ~f;
39            G = ~g;
40        end
41    end
42 endmodule
43

```

### 2.3.3 Αρχείο BCD\_TO\_LED\_TB.v


```

0 `timescale 100ns/100ns
1 module BCD_TO_LED_TB;
2
3     wire[6:0] LED;
4     reg[3:0] number;
5     reg LED_TYPE;
6
7     reg[6:0] expected_out;
8
9     BCD_TO_LED myBCD_TO_LED(LED, number, LED_TYPE);
10
11
12    initial
13    begin
14        // Common node
15        LED_TYPE = 1'b1;
16
17        #1 number = 4'b_0000; // Number 0
18        expected_out = 7'b_1111110;
19
20        #1 number = 4'b_0001; // Number 1
21        expected_out = 7'b_0110000;
22
23        #1 number = 4'b_0010; // Number 2
24        expected_out = 7'b_1101101;
25    end


```

```
26      #1 number = 4'b_0011;    //Number 3
27      expected_out = 7'b_1111001;
28
29      #1 number = 4'b_0100;    // Number 4
30      expected_out = 7'b_0110011;
31
32      #1 number = 4'b_0101;    // Number 5
33      expected_out = 7'b_1011011;
34
35      #1 number = 4'b_0110;    // Number 6
36      expected_out = 7'b_1011111;
37
38      #1 number = 4'b_0111;    // Number 7
39      expected_out = 7'b_1110000;
40
41      #1 number = 4'b_1000;    // Number 8
42      expected_out = 7'b_1111111;
43
44      #1 number = 4'b_1001;    // Number 9
45      expected_out = 7'b_1111011;
46
47
48      // Common cathode
49      #1 LED_TYPE = 1'b0;
50
51      #1 number = 4'b_0000;    // Number 0
52      expected_out = ~(7'b_1111110);
53
54      #1 number = 4'b_0001;    // Number 1
55      expected_out = ~(7'b_0110000);
56
57      #1 number = 4'b_0010;    // Number 2
58      expected_out = ~(7'b_1101101);
59
60      #1 number = 4'b_0011;    // Number 3
61      expected_out = ~(7'b_1111001);
62
63      #1 number = 4'b_0100;    // Number 4
64      expected_out = ~(7'b_0110011);
65
66      #1 number = 4'b_0101;    // Number 5
67      expected_out = ~(7'b_1011011);
68
69      #1 number = 4'b_0110;    // Number 6
70      expected_out = ~(7'b_1011111);
71
72      #1 number = 4'b_0111;    // Number 7
73      expected_out = ~(7'b_1110000);
74
75      #1 number = 4'b_1000;    // Number 8
76      expected_out = ~(7'b_1111111);
77
78      #1 number = 4'b_1001;    // Number 9
79      expected_out = ~(7'b_1111011);
80
81      end
82  endmodule
```

### 2.3.4 Αποτελέσματα simulation του BCD 4-bit σε LED επτά τμημάτων



Σχήμα 9: Αποτελέσματα κοινής ανόδου (με LED\_TYPE = 1)



Σχήμα 10: Αποτελέσματα κοινής καθόδου (με LED\_TYPE = 0)

## 2.4 Πλήρης απαριθμητής 4 by 4-bit

### 2.4.1 Αρχείο FULL\_BCD\_Counter.v

```


0 module FULL_BCD_Counter (output wire[3:0] number1, number2, number3, number4, input clk, enable);
1
2     wire[3:0] extra;
3
4     BCD_Counter C1(number1, extra[3], extra[2], enable);
5     BCD_Counter C2(number2, extra[2], extra[1], enable);
6     BCD_Counter C3(number3, extra[1], extra[0], enable);
7     BCD_Counter C4(number4, extra[0], clk, enable);
8
9 endmodule

```


## 2.4.2 Αρχείο FULL\_BCD\_Counter\_TB.v

```
0  `timescale 100ns/100ns // For 1MHZ clock in #10
1  module FULL_BCD_Counter_TB;
2
3      reg clk, enable;
4
5      wire[3:0] number[3:0];
6      FULL_BCD_Counter myCounter(number[0], number[1], number[2], number[3], clk, enable);
7
8      integer full, n1, n2, n3, n4;
9      integer expected_out;
10
11      assign n1 = {number[0][3:0]};
12      assign n2 = {number[1][3:0]};
13      assign n3 = {number[2][3:0]};
14      assign n4 = {number[3][3:0]};
15      assign full = n4 + 10*n3 + 100*n2 + 1000*n1;
16
17      initial
18      begin
19          expected_out = 0;
20          full = 0;
21          enable = 1'b1;
22          clk = 1'b0;
23
24          #11 enable = 1'b0;
25          expected_out = 0;
26
27      end
28
29      always
30      begin
31          #10 clk = ~clk;
32
33          if (clk)
34          begin
35              expected_out = expected_out + 1;
36          end
37          if(expected_out > 9999)
38          begin
39              expected_out = 0;
40          end
41
42      end
43
44  endmodule
```


### 2.4.3 Αποτελέσματα simulation του BCD 4 by 4-bit



Σχήμα 11: Αποτελέσματα simulation του BCD 4 by 4-bit για τους αριθμούς 0 μέχρι 10



Σχήμα 12: Αποτελέσματα simulation του BCD 4 by 4-bit για τους αριθμούς 10 μέχρι 20



Σχήμα 13: Αποτελέσματα simulation του BCD 4 by 4-bit για τους αριθμούς 995 μέχρι 5

## 2.5 Αποκωδικοποιητής BCD 4 by 4-bit σε LED επτά τμημάτων

### 2.5.1 Αρχείο FULL\_BCD\_TO\_LED.v

```

0 module FULL_BCD_TO_LED (output wire[6:0] LED1, LED2, LED3, LED4, input wire clk, enable, LED_TYPE);
1
2     wire[3:0] number1, number2, number3, number4;
3
4     FULL_BCD_Counter myCounter(number1, number2, number3, number4, clk, enable);
5
6     BCD_TO_LED myLEDs[3:0]({LED1, LED2, LED3, LED4},{number1, number2, number3, number4},
7                             {LED_TYPE, LED_TYPE, LED_TYPE, LED_TYPE});
8
9 endmodule

```

### 2.5.2 Αρχείο FULL\_BCD\_TO\_LED\_TB.v

```

0 `timescale 100ns/100ns // For 1MHZ clock in #10
1 module FULL_BCD_TO_LED_TB;
2
3     wire[6:0] LED1, LED2, LED3, LED4;
4     reg clk, enable, LED_TYPE;
5
6     FULL_BCD_TO_LED myBCDtoLED(LED1, LED2, LED3, LED4, clk, enable, LED_TYPE);
7
8     reg[6:0] expected_out1, expected_out2, expected_out3, expected_out4;
9     integer out1, out2, out3, out4;
10
11     initial
12     begin
13         LED_TYPE = 1'b1;
14         clk = 1'b0;
15         enable = 1'b1;
16         #11 enable = 1'b0;
17     end
18
19     always @(LED1 or LED2 or LED3 or LED4)
20     begin
21         expected_out1 = (LED_TYPE) ? LED1 : ~LED1;
22         case(expected_out1)
23             7'b_1111110: out1 = 0;
24             7'b_0110000: out1 = 1;
25             7'b_1101101: out1 = 2;
26             7'b_1111001: out1 = 3;


```

```


27         7'b_0110011:    out1 = 4;
28         7'b_1011011:    out1 = 5;
29         7'b_1011111:    out1 = 6;
30         7'b_1110000:    out1 = 7;
31         7'b_1111111:    out1 = 8;
32         7'b_1111011:    out1 = 9;
33     endcase
34     expected_out2 = (LED_TYPE) ? LED2 : ~LED2;
35     case(expected_out2)
36         7'b_1111110:    out2 = 0;
37         7'b_0110000:    out2 = 1;
38         7'b_1101101:    out2 = 2;
39         7'b_1111001:    out2 = 3;
40         7'b_0110011:    out2 = 4;
41         7'b_1011011:    out2 = 5;
42         7'b_1011111:    out2 = 6;
43         7'b_1110000:    out2 = 7;
44         7'b_1111111:    out2 = 8;
45         7'b_1111011:    out2 = 9;
46     endcase
47     expected_out3 = (LED_TYPE) ? LED3 : ~LED3;
48     case(expected_out3)
49         7'b_1111110:    out3 = 0;
50         7'b_0110000:    out3 = 1;
51         7'b_1101101:    out3 = 2;
52         7'b_1111001:    out3 = 3;
53         7'b_0110011:    out3 = 4;
54         7'b_1011011:    out3 = 5;
55         7'b_1011111:    out3 = 6;
56         7'b_1110000:    out3 = 7;
57         7'b_1111111:    out3 = 8;
58         7'b_1111011:    out3 = 9;
59     endcase
60     expected_out4 = (LED_TYPE) ? LED4 : ~LED4;
61     case(expected_out4)
62         7'b_1111110:    out4 = 0;
63         7'b_0110000:    out4 = 1;
64         7'b_1101101:    out4 = 2;
65         7'b_1111001:    out4 = 3;
66         7'b_0110011:    out4 = 4;
67         7'b_1011011:    out4 = 5;
68         7'b_1011111:    out4 = 6;
69         7'b_1110000:    out4 = 7;
70         7'b_1111111:    out4 = 8;
71         7'b_1111011:    out4 = 9;
72     endcase
73 end
74 always
75 begin
76     #10 clk = ~clk;
77 end
78
79 endmodule

```

### 2.5.3 Αποτελέσματα simulation του BCD 4 by 4-bit σε LED κοινής ανόδου




Σχήμα 14: Αποτελέσματα simulation του BCD 4 by 4-bit σε LED κοινής ανόδου για τους αριθμούς 0 μέχρι 15



Σχήμα 15: Αποτελέσματα simulation του BCD 4 by 4-bit σε LED κοινής ανόδου για τους αριθμούς 985 μέχρι 1001





Σχήμα 16: Αποτελέσματα simulation του BCD 4 by 4-bit σε LED κοινής ανόδου για τους αριθμούς 9987 μέχρι 3

### 3 Άσκηση 3

#### 3.1 Κωδικοποιητής Hamming (12,5)

##### 3.1.1 Αρχείο hamming\_encoder.v

```

0 module hamming_encoder(output reg [17:1] encoded, input wire [11:0] data);
1
2     reg firstParityBit, secondParityBit, thirdParityBit, fourthParityBit, fifthParityBit;
3
4
5     assign firstParityBit = encoded[3] ^ encoded[5] ^ encoded[7] ^ encoded[9] ^ encoded[11] ^ encoded[13] ^ encoded[15] ^ encoded[17];
6     assign secondParityBit = encoded[3] ^ encoded[6] ^ encoded[7] ^ encoded[10] ^ encoded[11] ^ encoded[14] ^ encoded[15];
7     assign thirdParityBit = encoded[5] ^ encoded[6] ^ encoded[7] ^ encoded[12] ^ encoded[13] ^ encoded[14] ^ encoded[15];
8     assign fourthParityBit = encoded[9] ^ encoded[10] ^ encoded[11] ^ encoded[12];
9     assign fifthParityBit = encoded[17];
10
11
12     assign encoded[1] = firstParityBit;
13     assign encoded[2] = secondParityBit;
14     assign encoded[3] = data[0];
15     assign encoded[4] = thirdParityBit;
16     assign encoded[5] = data[1];
17     assign encoded[6] = data[2];
18     assign encoded[7] = data[3];
19     assign encoded[8] = fourthParityBit;
20     assign encoded[9] = data[4];
21     assign encoded[10] = data[5];
22     assign encoded[11] = data[6];
23     assign encoded[12] = data[7];
24     assign encoded[13] = data[8];
25     assign encoded[14] = data[9];
26     assign encoded[15] = data[10];
27     assign encoded[16] = fifthParityBit;
28     assign encoded[17] = data[11];
29
30 endmodule

```

##### 3.1.2 Αρχείο hamming\_encoder\_TB.v

```

0 module hamming_encoder_TB;
1


```

```

2  wire[17:1] encoded;
3  reg[11:0] data;
4  reg[17:1] expected_out;
5
6  hamming_encoder myEncoder(encoded, data);
7
8  initial
9  begin
10     data = 12'b110101101011;
11     expected_out = 17'b11101011001010111;
12 end
13
14 endmodule

```

### 3.1.3 Αποτελέσματα simulation του hamming\_encoder



Σχήμα 17: Αποτελέσματα simulation του hamming\_encoder

## 3.2 Αποκωδικοποιητής Hamming (12,5)

### 3.2.1 Αρχείο hamming\_decoder.v

```

0  module hamming_decoder(output reg[11:0] decoded, input wire[16:0] data);
1
2  wire[4:0] errorBits;
3  reg[16:0] afterData;
4
5  assign errorBits[0] = data[0] ^ data[2] ^ data[4] ^ data[6] ^ data[8] ^ data[10] ^ data[12] ^ data[14] ^ data[16];
6  assign errorBits[1] = data[1] ^ data[2] ^ data[6] ^ data[9] ^ data[10] ^ data[13] ^ data[14];
7  assign errorBits[2] = data[3] ^ data[4] ^ data[6] ^ data[11] ^ data[12] ^ data[13] ^ data[14];
8  assign errorBits[3] = data[7] ^ data[8] ^ data[9] ^ data[10] ^ data[11];
9  assign errorBits[4] = data[15] ^ data[16];
10
11  assign decoded = {afterData[16], afterData[14:8], afterData[6:4], afterData[2]};
12
13  always @(data) begin: ERROR_CORRECTION
14     afterData = data;
15     case (errorBits)
16     1: disable ERROR_CORRECTION;
17     2: disable ERROR_CORRECTION;
18     4: disable ERROR_CORRECTION;
19     8: disable ERROR_CORRECTION;
20     16: disable ERROR_CORRECTION;
21     default: {afterData[errorBits]} = ~{afterData[errorBits]};
22     endcase
23  end
24
25 endmodule

```

### 3.2.2 Αρχείο hamming\_decoder\_TB.v

```

0  module hamming_decoder_TB;
1
2  wire[12:1] decoded;
3  reg[17:1] data;
4  reg[12:1] expected_out;
5
6  hamming_decoder myDecoder(decoded, data);


```

```

7
8   initial
9   begin
10      data = 17'b11101011001010111;
11      expected_out = 12'b110101101011;
12   end
13
14 endmodule

```

### 3.2.3 Αποτελέσματα simulation του hamming\_decoder



Σχήμα 18: Αποτελέσματα simulation του hamming\_decoder

## 3.3 Επίδραση Θορύβου

### 3.3.1 Αρχείο final\_Hamming.v

```

0 module final_Hamming(output wire[11:0] decoded, input wire[11:0] data, wire[31:0] error);
1
2   reg[16:0] dataAfterNoise;
3   wire[16:0] encoded;
4
5   hamming_encoder myEncoder(encoded, data);
6
7   hamming_decoder myDecoder(decoded, dataAfterNoise);
8
9
10  always @(data)
11  begin
12      if(error > 11)
13      begin
14          dataAfterNoise = encoded;
15      end
16      else
17      begin
18          dataAfterNoise = encoded;
19          dataAfterNoise[error] = ~dataAfterNoise[error];
20      end
21  end
22
23 endmodule

```


### 3.3.2 Αρχείο final\_Hamming\_TB.v

```

0 module final_Hamming_TB;
1
2     wire[11:0] decoded;
3     reg[11:0] data;
4     integer error;
5     reg[11:0] expected_out;
6
7     final_Hamming myFULL(decoded, data, error);
8
9     initial
10    begin
11        data = 12'b1101011101011;
12        error = 4;
13        expected_out = 12'b1101011101011;
14    end
15
16 endmodule

```

### 3.3.3 Αποτελέσματα simulation του Hamming



Σχήμα 19: Αποτελέσματα simulation του Hamming