

Ψηφιακά Συστήματα ΗW σε Χαμηλά Επίπεδα Λογικής ΙΙ - Εργασία -

Αλέξανδρος Πετρίδης

Τελευταία ενημέρωση: 9 Ιουλίου 2021

Περιεχόμενα

1	Άσ	κηση 1		4
	1.1	Πίνακας Αληθείας Ι	FSM	 4
	1.2	Πίνακας Κωδικοποί	ίησης καταστάσεων	 4
	1.3		για τις εξόδους των FSM	
	1.4			
		1.4.1 Αρχείο a_FS	SM.v	 5
			SM_TB.v	
			ατα του πρώτου FSM simulator	
	1.5		·	
			F.v	
			`F_TB.v	
			ατα simulation του D-FF	
		1.5.4 Αρχείο b_FS	SM.v	 7
			SM_TB.v	
			ατα του δεύτερου simulation του FSM simulator	
	1.6		·	
			FF.v	
			FF_TB.v	
			ατα simulation του JK-FF	
		1.6.4 Αρχείο c_FS	SM.v	 11
			SM_TB.v	
			ατα του τρίτου simulation του FSM simulator	
		,	·	
2	Άσ	κηση 2		13
	2.1	T - Flip Flop		13
	2.1	T - Flip Flop 2.1.1 Αρχείο Τ_F	F.v	 13 13
	2.1	T - Flip Flop 2.1.1 Αρχείο Τ.Ε. 2.1.2 Αρχείο Τ.Ε.	F.v	 13 13 13
		T - Flip Flop 2.1.1 Αρχείο Τ.F. 2.1.2 Αρχείο Τ.F. 2.1.3 Αποτελέσμα	F.V	 13 13 13 14
	2.1	Τ - Flip Flop	F.V	 13 13 13 14 14
		Τ - Flip Flop	F.v	13 13 13 14 14 14
		Τ - Flip Flop	PF.v PF.TB.v ατα simulation του T-FF CD απαριθμητή 4-bit D_Counter.v	13 13 13 14 14 14 15
		Τ - Flip Flop	PF.v PF.TB.v ατα simulation του T-FF CD απαριθμητή 4-bit D_Counter.v D_Counter_TB.v	13 13 13 14 14 14 15 15
	2.2	Τ - Flip Flop	PF.v PF.TB.v ατα simulation του T-FF CCD απαριθμητή 4-bit D_Counter.v D_Counter_TB.v ατα simulation του BCD 4-bit απαριθμητή	13 13 13 14 14 14 15 15
		Τ - Flip Flop	PF.v PF.TB.v ατα simulation του T-FF CD απαριθμητή 4-bit D_Counter.v D_Counter_TB.v ατα simulation του BCD 4-bit απαριθμητή BCD 4-bit σε LED επτά τμημάτων	13 13 13 14 14 14 15 15 16
	2.2	Τ - Flip Flop	PF.v PF.TB.v ατα simulation του T-FF CD απαριθμητή 4-bit D_Counter.v D_Counter_TB.v ατα simulation του BCD 4-bit απαριθμητή BCD 4-bit σε LED επτά τμημάτων ηθείας	13 13 14 14 14 15 15 16 16
	2.2	Τ - Flip Flop	PF.v PF_TB.v ατα simulation του T-FF CCD απαριθμητή 4-bit D_Counter.v D_Counter_TB.v ατα simulation του BCD 4-bit απαριθμητή BCD 4-bit σε LED επτά τμημάτων ηθείας D_TO_LED.v	13 13 13 14 14 14 15 15 16 16 16
	2.2	Τ - Flip Flop	F.v F.TB.v ατα simulation του T-FF CCD απαριθμητή 4-bit D.Counter.v D.Counter.TB.v ατα simulation του BCD 4-bit απαριθμητή BCD 4-bit σε LED επτά τμημάτων αηθείας D.ΤΟ.LED.v D.ΤΟ.LED.TB.v	13 13 13 14 14 14 15 16 16 16 17
	2.2	Τ - Flip Flop	PF.v PF.TB.v ατα simulation του T-FF CCD απαριθμητή 4-bit D_Counter.v D_Counter_TB.v ατα simulation του BCD 4-bit απαριθμητή BCD 4-bit σε LED επτά τμημάτων ηθείας D_TO_LED.v D_TO_LED_TB.v ατα simulation του BCD 4-bitσε LED επτά τμημάτων	13 13 13 14 14 14 15 16 16 16 17
	2.2	Τ - Flip Flop	F.v F.TB.v ατα simulation του T-FF CD απαριθμητή 4-bit D.Counter.v D.Counter.TB.v ατα simulation του BCD 4-bit απαριθμητή BCD 4-bit σε LED επτά τμημάτων ηθείας D.TO_LED.v D.TO_LED.TB.v ατα simulation του BCD 4-bitσε LED επτά τμημάτων Δτα simulation του BCD 4-bitσε LED επτά τμημάτων	13 13 13 14 14 14 15 15 16 16 16 17 17
	2.2	Τ - Flip Flop	PF.v PF.TB.v ατα simulation του T-FF CCD απαριθμητή 4-bit D_Counter.v D_Counter_TB.v ατα simulation του BCD 4-bit απαριθμητή BCD 4-bit σε LED επτά τμημάτων ηθείας D_TO_LED.v D_TO_LED_TB.v ατα simulation του BCD 4-bitσε LED επτά τμημάτων ατα simulation του BCD 4-bitσε LED επτά τμημάτων ατα simulation του BCD 4-bitσε LED επτά τμημάτων ας 4 by 4-bit LL_BCD_Counter.v	133 133 144 144 155 156 166 177 177 199 19
	2.2	Τ - Flip Flop	PF.v PF.TB.v ατα simulation του T-FF CCD απαριθμητή 4-bit D_Counter.v D_Counter_TB.v ατα simulation του BCD 4-bit απαριθμητή BCD 4-bit σε LED επτά τμημάτων ηθείας D_TO_LED.v D_TO_LED_TB.v ατα simulation του BCD 4-bitσε LED επτά τμημάτων ατα simulation του BCD 4-bitσε LED επτά τμημάτων Δατα simulation του BCD 4-bitσε LED επτά τμημάτων Δατα simulation του BCD 4-bitσε LED επτά τμημάτων Δατα LED_Counter_V LL_BCD_Counter_TB.v	133 133 144 144 155 166 166 177 177 199 199 20
	2.2	Τ - Flip Flop	F.v F.TB.v ατα simulation του T-FF CCD απαριθμητή 4-bit D.Counter.v D.Counter.TB.v ατα simulation του BCD 4-bit απαριθμητή BCD 4-bit σε LED επτά τμημάτων ηθείας D.TO.LED.v D.TO.LED.TB.v ατα simulation του BCD 4-bitσε LED επτά τμημάτων άχι α simulation του BCD 4-bitσε LED επτά τμημάτων Δ. Δ	133 133 144 144 155 166 166 177 179 199 200 21
	2.2	Τ - Flip Flop	F. v F. TB. v ατα simulation του T-FF CCD απαριθμητή 4-bit D. Counter. v D. Counter. TB. v ατα simulation του BCD 4-bit απαριθμητή BCD 4-bit σε LED επτά τμημάτων Ω. ΤΟ LED. v D. TO LED. TB. v ατα simulation του BCD 4-bitσε LED επτά τμημάτων ατα simulation του BCD 4-bitσε LED επτά τμημάτων Δε 4 by 4-bit LL_BCD-Counter. v LL_BCD-Counter. TB. v ατα simulation του BCD 4 by 4-bit BCD 4 by 4-bit σε LED επτά τμημάτων	133 133 144 144 155 166 166 177 177 199 200 211 222
	2.2 2.3	Τ - Flip Flop	F. v F. TB. v ατα simulation του T-FF GCD απαριθμητή 4-bit D. Counter. v D. Counter. TB. v ατα simulation του BCD 4-bit απαριθμητή BCD 4-bit σε LED επτά τμημάτων ατα simulation του BCD 4-bit σε LED επτά τμημάτων Δ. ΤΟ LED. v Δ. ΤΟ LED. TB. v ατα simulation του BCD 4-bitσε LED επτά τμημάτων ατα simulation του BCD 4-bitσε LED επτά τμημάτων Δ. 4 by 4-bit LL_BCD_Counter. v LL_BCD_Counter_TB. v ατα simulation του BCD 4 by 4-bit BCD 4 by 4-bit σε LED επτά τμημάτων LL_BCD_TO_LED. v	133 133 144 144 155 166 166 177 177 199 200 211 222 222
	2.2 2.3	Τ - Flip Flop	F. v F. TB. v ατα simulation του T-FF CCD απαριθμητή 4-bit D. Counter. v D. Counter. TB. v ατα simulation του BCD 4-bit απαριθμητή BCD 4-bit σε LED επτά τμημάτων Ω. ΤΟ LED. v D. TO LED. TB. v ατα simulation του BCD 4-bitσε LED επτά τμημάτων ατα simulation του BCD 4-bitσε LED επτά τμημάτων Δε 4 by 4-bit LL_BCD-Counter. v LL_BCD-Counter. TB. v ατα simulation του BCD 4 by 4-bit BCD 4 by 4-bit σε LED επτά τμημάτων	133 133 144 144 145 155 166 166 177 177 199 200 211 222 222 222

3 'A	Λσ	σκηση 3							
3	.1	Κωδιχ	οποιητής Hamming (12,5)						
		3.1.1	Αρχείο hamming_encoder.v						
		3.1.2	Αρχείο hamming_encoder_TB.v						
		3.1.3	Αποτελέσματα simulation του hamming_encoder						
3	.2	Αποκα	οδικοποιητής Hamming (12,5)						
		3.2.1	Αρχείο hamming_decoder.v						
		3.2.2	Αρχείο hamming_decoder_TB.v						
		3.2.3	Αποτελέσματα simulation του hamming_decoder						
3	.3	Επίδρο	αση Θορύβου						
		3.3.1	Αρχείο final_Hamming.v						
		3.3.2	Αρχείο final_Hamming_TB.v						
		3.3.3	Αποτελέσματα simulation του Hamming						

1 Άσκηση 1

1.1 Πίνακας Αληθείας FSM

Τρέχουσα Κατάσταση	Είσοδος	Επόμενη Κατάσταση	Έξοδος
A	0	Δ	0
A	1	E	1
В	0	В	0
В	1	E	1
Γ	0	Γ	0
Γ	1	A	1
Δ	0	В	0
Δ	1	Γ	1
E	0	Γ	0
E	1	Δ	0

1.2 Πίνακας Κωδικοποίησης καταστάσεων

Κατάσταση	Κωδικοποίηση
A	000
В	001
Γ	010
Δ	011
E	100

1.3 Λογικές εξισώσεις για τις εξόδους των FSM

Μετασχηματίζω τον Πίνακα Αληθείας του FSM.

Τρέχουσα Κατάσταση	Είσοδος	Επόμενη Κατάσταση	Έξοδος
$D_2D_1D_0$	X	$D_2'D_1'D_0'$	Y
000	0	011	0
000	1	100	1
001	0	001	0
001	1	100	1
010	0	010	0
010	1	000	1
011	0	001	0
011	1	010	1
100	0	010	0
100	1	011	0

Ο οποίος μέσω πινάχων karnaugh καταλήγει στις παρακάτω εξισώσεις:

$$Y = \overline{D_2} \cdot X$$

$$D'_2 = \overline{D_2} \cdot \overline{D_1} \cdot X$$

$$D'_1 = (\overline{D_0} \cdot \overline{X}) + (D_1 \cdot D_0 \cdot X) + (D_2 \overline{D_0})$$

$$D'_0 = (\overline{D_2} \cdot \overline{D_1} \cdot \overline{X}) + (D_0 \cdot \overline{X}) + (D_2 \cdot X)$$

1.4 Πρώτο ερώτημα

Κώδικας Verilog για το ερώτημα (α):

1.4.1 Αρχείο a_FSM.v

```
module a_FSM (output reg y_out, input x_in, clk, reset);
 1
 2
3
         parameter
            A = 3'b000
4
             B = 3 b001,
 5
             C = 3'b010,
 6
             D = 3'b011,
 7
             E = 3'b100;
 8
9
10
         reg [2:0] currentState, nextState;
11
         always @(posedge clk or posedge reset)
12
13
         begin: state_memory
             if(reset) currentState <= B;</pre>
14
15
                         currentState <= nextState;</pre>
16
17
         always @(x_in or currentState)
18
         begin: next_state_logic
19
             case(currentState)
                 A: nextState = (x_in == 1'b1) ? E : D;
B: nextState = (x_in == 1'b1) ? E : B;
20
21
                  C: nextState = (x_in == 1'b1) ? A : C;
22
23
                  D: nextState = (x_in == 1'b1) ? C : B;
                  E: nextState = (x_in == 1'b1) ? D : C;
^{24}
25
             endcase
             assign y_out = ((\simcurrentState[2]) & x_in); // So it's a Mealy FSM
26
27
28
     endmodule
```


1.4.2 Αρχείο a_FSM_TB.v

```
0
     `timescale 100ns/100ns
                                       // For 1MHZ clock in #10
     module a_FSM_TB;
 2
 3
          reg clk, reset, x_in, expected_out;
 4
          wire y_out;
 5
 6
          a_FSM myFSM(y_out, x_in, clk, reset);
 7
 9
          begin
10
              clk = 1'b0;
              reset = 1'b0;
11
              x_in = 1'b0;
               expected_out = 1'b0;
               #1 reset = 1'b1;
                                       // We need posedge of Reset to reset FSM
14
              #1 reset = 1'b0;
15
16
               // We are on State B(001)
17
               // with x_in = 0 we have y_out = 0 and nextState = B(001)
18
              #2 x_{in} = 1'b1;
              // with x_in = 1 we have y_out = 1 and nextState = E(100)
19
              expected_out = 1'b1;
20
              // at next posedge clock we have currentState = E(100)
// and with x_in = 1 we have y_out = 0 and nextState = D(011)
21
22
              #6 expected_out = 1'b0;
23
24
              // at next posedge clock we have currentState = D(011) // and with x_in = 1 we have y_out = 1 and nextState = C(010)
25
26
              #20 expected_out = 1'b1;
27
28
               // at next posedge clock we have currentState = C(010)
29
30
              // and with x_{in} = 1 we have y_{out} = 1 and nextState = A(000)
31
               // at next posedge clock we have currentState = A(000) // and with x_in = 1 we have y_out = 1 and nextState = E(100)
32
33
34
```

```
// at next posedge clock we have currentState = E(100)
             // and with x_{in} = 1 we have y_{out} = 0 and nextState = D(011)
36
             #60 expected_out = 1'b0;
37
38
39
40
41
42
         always
43
         begin
44
             #10 clk = \simclk;
45
46
    endmodule
```

1.4.3 Αποτελέσματα του πρώτου FSM simulator

Παρατηρούμε πως τα αποτελέσματα είναι σωστά ελέγχοντας πρώτα τις καταστάσεις από τους πίνακες που δημιουργήθηκαν παραπάνω και ελέγχοντας ότι το expected_out είναι ίδιο με το y_out.



Σχήμα 1: Αποτελέσματα του πρώτου FSM simulator

1.5 Δεύτερο ερώτημα

Κώδικας Verilog για το ερώτημα (β):


1.5.1 Αρχείο D_FF.v

```
0
     module D_FF (output reg q, q_bar, input wire d, clk, clear);
1
         always@(posedge clk)
 3
         begin
   if(clear)
 4
 5
              begin
                  q <= 0;
6
7
                   q_bar <= 1;
              end
8
              else
10
              begin
                   q <= d;
11
12
                   q_bar <= \sim d;
13
              \verb"end"
14
15
     endmodule
```

1.5.2 Αρχείο D_FF_TB.v

```
`timescale 100ns/100ns
                                    // For 1MHZ clock in #10
0
     module D_FF_TB;
 1
2
         reg d, clk, clear, expected_out;
3
4
         wire q, q_bar;
5
6
         D_FF myDFF(q, q_bar, d, clk, clear);
7
         initial
8
9
         begin
             clk = 1'b0;
10
                              // Set FF to q = 0, q_bar = 1 at first posedge clock // At second posedge clock q = d = 1, q_bar = 0
11
              clear = 1'b1;
             d = 1'b1;
12
13
             #10 expected_out = 1'b0;
14
15
              #1 clear = 1'b0;
16
             #19 expected_out = 1'b1;
17
              #1 d = 1'b0;
                                   // Set FF to q = d = 1, q_bar = 0 at next posedge clock
              #19 expected_out = 1'b0;
18
19
20
21
         always
22
         begin
23
              #10 clk = \simclk;
24
         end
25
26
     endmodule
```

1.5.3 Αποτελέσματα simulation του D-FF



Σχήμα 2: Αποτελέσματα simulation του D-FF

1.5.4 Αρχείο b₋FSM.v

```
module b_FSM (output reg y_out, input x_in, clk, reset);

reg[2:0] nextState;

wire[2:0] currentState;

reg myclk, enable;
assign myclk = clk || enable;

D_FF myDFF [2:0](.q(currentState), .d(nextState), .clk(myclk));

parameter resetState = 3'b001; // State B
```


```
12
        initial
13
        begin
14
            nextState = resetState;
15
            enable = 1'b0;
16
17
        assign nextState[2] = (reset) ? 0 : (\simcurrentState[2] & \simcurrentState[1] & x_in);
18
        assign nextState[1] = (reset) ? 0 : ((~currentState[0] & ~x in) | (currentState[1] & currentState[0] & x in) |
19
    (currentState[2] & ~currentState[0]));
20
        assign nextState[0] = (reset) ? 1 : ((~currentState[2] & ~currentState[1] & ~x_in) | (currentState[0] & ~x_in) |
    (currentState[2] & x_in));
        assign y_out = ~currentState[2] & x_in;
21
22
23
        always@(posedge reset)
24
        begin
25
            nextState = resetState:
26
            enable = 1;
27
28
29
        always@(posedge enable)
30
        begin
            enable = 0;
31
        end
32
33
34
    endmodule
```

1.5.5 Αρχείο b_{FSM_TB.v}

```
0
     timescale 100ns/100ns
                                  // For 1MHZ clock in #10
    module b_FSM_TB;
1
 2
3
        reg clk, reset, x_in, expected_out;
 4
        wire y_out;
 5
        b_FSM myFSM(y_out, x_in, clk, reset);
 6
 7
        initial
 8
9
        begin
             clk = 1'b0;
10
             reset = 1'b0;
x_in = 1'b0;
11
12
13
             expected_out = 1'b0;
             #1 reset = 1'b1;
#1 reset = 1'b0;
                                   // We need posedge of Reset to reset FSM
14
15
             // We are on State B(001)
16
17
             // with x_{in} = 0 we have y_{out} = 0 and nextState = B(001)
             #2 x_in = 1'b1;
// with x_in = 1 we have y_out = 1 and nextState = E(100)
18
19
             expected_out = 1'b1;
20
21
             // at next posedge clock we have currentState = E(100)
22
             // and with x_{in} = 1 we have y_{out} = 0 and nextState = D(011)
             #6 expected_out = 1'b0;
23
24
25
             // at next posedge clock we have currentState = D(011)
26
             // and with x_{in} = 1 we have y_{out} = 1 and nextState = C(010)
27
             #20 expected_out = 1'b1;
28
29
             // at next posedge clock we have currentState = C(010)
30
             // and with x_{in} = 1 we have y_{out} = 1 and nextState = A(000)
31
32
             // at next posedge clock we have currentState = A(000)
             // and with x_in = 1 we have y_out = 1 and nextState = E(100)
34
35
             // at next posedge clock we have currentState = E(100)
36
             // and with x_in = 1 we have y_out = 0 and nextState = D(011)
37
             #60 expected_out = 1'b0;
38
39
40
41
        alwavs
42
        begin
43
             #10 clk = \simclk;
44
45
46
    endmodule
```

1.5.6 Αποτελέσματα του δεύτερου simulation του FSM simulator

Παρατηρούμε πως τα αποτελέσματα είναι σωστά ελέγχοντας πρώτα τις καταστάσεις από τους πίνακες που δημιουργήθηκαν παραπάνω και ελέγχοντας ότι το expected_out είναι ίδιο με το y_out.



Σχήμα 3: Αποτελέσματα του δεύτερου simulation του FSM simulator

1.6 Τρίτο ερώτημα

Κώδικας Verilog για το ερώτημα (γ):


1.6.1 Αρχείο JK_FF.v

```
module JK_FF (output reg q, q_bar, input clear, clk, j, k);
 0
 1
 2
          always@(posedge clk)
 3
         begin
              if(clear == 1)
 4
 5
              {\tt begin}
                   q <= 0;
 6
                   q_bar <= 1;
 7
 8
              \verb"end"
              if(j && k)
 9
10
              begin
                   q <= q;
11
12
                   q_bar <= q_bar;</pre>
13
              \verb"end"
              else if(j)
14
15
              {\tt begin}
                   q <= 1;
16
                   q_bar <= 0;
17
18
              end
19
              else if(k)
20
              begin
21
                   q <= 0;
22
                   q_bar <= 1;
23
              end
24
25
     endmodule
```

1.6.2 Αρχείο JK_FF_TB.v

```
`timescale 100ns/100ns
                                   // For 1MHZ clock in #10
0
    module JK_FF_TB;
1
2
3
         reg j, k, clk, clear, expected_out;
4
         wire q, q_bar;
5
         JK_FF myDFF(q, q_bar, clear, clk, j, k);
6
7
         initial
8
9
         begin
             clk = 1'b0;
10
             clear = 1'b1;
                                 // Set FF to q = 0, q_bar = 1 at first posedge clock
11
             j = 1'b0;
k = 1'b0;
12
13
             #10 expected_out = 1'b0;
14
             #1 clear = 1'b0;
j = 1'b1; // Set
15
16
             #19 expected_out = 1'b1;// At second posedge clock q = 1, q_bar = 0
17
             #1 j = 1'b0;
k = 1'b1;
18
19
                              // Reset
             #19 expected_out = 1'b0;// At third posedge clock q = 0, q_bar = 1
20
21
22
^{24}
         begin
25
             #10 clk = \simclk;
26
    endmodule
```

1.6.3 Αποτελέσματα simulation του JK-FF



Σχήμα 4: Αποτελέσματα simulation του JK-FF

1.6.4 Αρχείο c_FSM.v

```
module c_FSM (output reg y_out, input x_in, clk, reset);
0
1
2
       reg[2:0] nextState;
3
       wire[2:0] currentState;
4
5
       reg myclk, enable;
6
       assign myclk = clk || enable;
7
       JK_FF myJKFF [2:0](.q(currentState), .j(nextState), .k(~nextState), .clk(myclk));
8
Q
       parameter resetState = 3'b001;
10
                                       // State B
11
12
       initial
13
       begin
14
          nextState = resetState;
15
           enable = 1'b0;
16
17
18
       assign nextState[1] = (reset) ? 0 : ((~currentState[0] & ~x_in) | (currentState[1] & currentState[0] & x_in) |
19
    (currentState[2] & ~currentState[0]));
20
       assign nextState[0] = (reset) ? 1 : ((~currentState[2] & ~currentState[1] & ~x_in) | (currentState[0] & ~x_in) |
    (currentState[2] & x_in));
21
       assign y_out = ~currentState[2] & x_in;
22
23
       always@(posedge reset)
24
       begin
          nextState = resetState;
26
           enable = 1;
27
28
       always@(posedge enable)
30
       begin
31
           enable = 0;
32
       end
33
   endmodule
```


1.6.5 Αρχείο c_{FSM_TB.v}

```
// For 1MHZ clock in #10
0
    `timescale 100ns/100ns
    module c_FSM_TB;
2
3
        reg clk, reset, x_in, expected_out;
4
        wire y_out;
5
6
        c_FSM myFSM(y_out, x_in, clk, reset);
8
        initial
9
        begin
10
            clk = 1'b0;
11
            reset = 1'b0;
12
            x_in = 1'b0;
13
            expected_out = 1'b0;
14
            #1 reset = 1'b1;
                                // We need posedge of Reset to reset FSM
            #1 reset = 1'b0;
            // We are on State B(001)
16
            // with x_{in} = 0 we have y_{out} = 0 and nextState = B(001)
18
            #2 x_in = 1'b1;
            // with x_{in} = 1 we have y_{out} = 1 and nextState = E(100)
20
            expected_out = 1'b1;
            // at next posedge clock we have currentState = E(100)
21
            // and with x_{in} = 1 we have y_{out} = 0 and nextState = D(011)
22
            #6 expected_out = 1'b0;
24
            // at next posedge clock we have currentState = D(011)
26
            // and with x_{in} = 1 we have y_{out} = 1 and nextState = C(010)
            #20 expected out = 1'b1;
27
28
            // at next posedge clock we have currentState = C(010)
30
            // and with x_{in} = 1 we have y_{out} = 1 and nextState = A(000)
31
32
            // at next posedge clock we have currentState = A(000)
```

```
// and with x_{in} = 1 we have y_{out} = 1 and nextState = E(100)
34
                  // at next posedge clock we have currentState = E(100)
// and with x_in = 1 we have y_out = 0 and nextState = D(011)
#60 expected_out = 1'b0;
35
36
37
38
39
40
            end
41
42
            alwavs
43
            begin
44
                  #10 clk = \simclk;
45
            end
46
47
      endmodule
```

1.6.6 Αποτελέσματα του τρίτου simulation του FSM simulator

Παρατηρούμε πως τα αποτελέσματα είναι σωστά ελέγχοντας πρώτα τις καταστάσεις από τους πίνακες που δημιουργήθηκαν παραπάνω και ελέγχοντας ότι το expected_out είναι ίδιο με το y_out.



Σχήμα 5: Αποτελέσματα του τρίτου simulation του FSM simulator

2 Άσκηση 2

2.1 T - Flip Flop

2.1.1 Αρχείο Τ.FF.ν

```
module T_FF (output reg q, q_bar, input clk, clear, t);
0
1
2
         always@(posedge clk)
3
         begin
             if(clear)
4
5
              begin
                  q <= 0;
6
                  q_bar <= 1;
8
             end
9
              else
10
              begin
                  if(t)
11
12
                  begin
13
                       q <= \simq;
14
                       q_bar \leftarrow q_bar;
15
                  end
16
                  else
                  begin
18
                       q <= q;
19
                      q_bar <= q_bar;</pre>
                  end
20
21
22
    endmodule
```


2.1.2 Αρχείο Τ_FF_TB.v

```
`timescale 100ns/100ns module T_FF_TB;
                                             // For 1MHZ clock in #10
0
1
 2
           reg t, clk, clear, expected_out;
 3
 4
           wire q, q_bar;
 5
           T_FF myTFF(q, q_bar, clk, clear, t);
 6
           initial
 8
9
           begin
10
                 clk = 1'b0;
           clear = 1'b1;  // Set FF to q = 0, q_bar = 1 at first posedge clock
t = 1'b1;  // At second posedge clock q = -q = 1, q_bar = 0
11
12
           #10 expected_out = 1'b0;
13
14
           #1 clear = 1'b0;
           #19 expected_out = 1'b1;

#20 expected_out = 1'b0;// At third posedge clock q = -q = 0, q_bar = 1

#20 expected_out = 1'b1;// At third posedge clock q = -q = 1, q_bar = 0
15
16
17
18
19
           // After we have no change on {\bf q} and {\bf q}\_{\bf bar}
20
21
^{22}
23
           always
24
           begin
25
                 #10 clk = \simclk;
27
      endmodule
```

2.1.3 Αποτελέσματα simulation του T-FF




Ψηφιακα Συστήματα ΗW

Σχήμα 6: Αποτελέσματα simulation του T -FF

2.2 Απαριθμητής ΒCD

2.2.1 Κύκλωμα BCD απαριθμητή 4-bit

Παρακάτω παραθέτω το κύκλωμα που υλοποιήθηκε στο αρχείο BCD_Counter.v



Σχήμα 7: Κύκλωμα BCD απαριθμητή 4-bit

2.2.2 Αρχείο BCD_Counter.v

```
module BCD_Counter (output wire[3:0] number, wire extra, input clk, enable);
0
          wire n1, n2, n3, n4;
2
3
          assign {number[3:0]} = {n1,n2,n3,n4};
 4
          and G1 (g_out1, n4, extra);
and G2 (g_out2, n3, n4);
5
 6
          and G3 (g_out3, n1, n4);
and G4 (g_out4, n2, g_out2);
 7
 8
9
10
          or G5 (g_out5, g_out3, g_out4);
11
12
          T_FF T1(.q(n4), .clk(clk), .clear(enable), .t(1'b1));
          T_FF T2(.q(n3), .clk(clk), .clear(enable), .t(g_out1));
T_FF T3(.q(n2), .clk(clk), .clear(enable), .t(g_out2));
13
14
15
          T_FF T4(.q(n1), .q_bar(extra), .clk(clk), .clear(enable), .t(g_out5));
16
```

2.2.3 Αρχείο BCD_Counter_TB.v

```
0
     timescale 100ns/100ns
                                  // For 1MHZ clock in #10
    module BCD_Counter_TB;
 1
2
        wire [3:0] number;
 3
 4
        wire extra;
        reg enable, clk;
 5
 6
        reg[3:0] expected_out;
        BCD_Counter myCount(number, extra, clk, enable);
8
9
10
        initial
11
        begin
            clk = 1'b0;
12
            enable = 1'b1;
13
14
            #10 expected_out = 4'b0000;
15
             #1 enable = 1
            #19 expected_out = 4'b0001;
16
17
18
            #20 expected_out = 4'b0010;
19
            #20 expected_out = 4'b0011;
20
21
22
            #20 expected_out = 4'b0100;
23
24
            #20 expected_out = 4'b0101;
25
26
            #20 expected_out = 4'b0110;
27
28
            #20 expected_out = 4'b0111;
29
30
            #20 expected_out = 4'b1000;
31
32
            #20 expected_out = 4'b1001;
33
             #20 expected_out = 4'b0000;
35
36
             #20 expected_out = 4'b0001;
37
             #20 expected_out = 4'b0010;
39
40
41
42
        always
43
        begin
             #10 clk = \simclk;
44
45
46
    endmodule
```

/BCD_Counter_TB/clk /BCD_Counter_TB/enable /BCD_Counter_TB/extra StX (0001 0010 0100 0101 (0110 (0111 /BCD_Counter_TB/expected_out xxxx (1000 1001 0000 /BCD_Counter_TB/number 20000 ns ı I ı 5000 ns ı I ı 15000 ns Now 100 ns

2.2.4 Αποτελέσματα simulation του BCD 4-bit απαριθμητή

Σχήμα 8: Αποτελέσματα simulation του BCD απαριθμητή

2.3 Αποκωδικοποιητής BCD 4-bit σε LED επτά τμημάτων

2.3.1 Πίνακας Αληθείας

Είσοδος αποκωδικοποιητή				Έξοδος αποκωδικοποιητή						
n_1	n_2	n_3	n_4	A	B	C	D	E	F	G
0	0	0	0	1	1	1	1	1	1	0
0	0	0	1	0	1	1	0	0	0	0
0	0	1	0	1	1	0	1	1	0	1
0	0	1	1	1	1	1	1	0	0	1
0	1	0	0	0	1	1	0	0	1	1
0	1	0	1	1	0	1	1	0	1	1
0	1	1	0	1	0	1	1	1	1	1
0	1	1	1	1	1	1	0	0	0	0
1	0	0	0	1	1	1	1	1	1	1
1	0	0	1	1	1	1	1	0	1	1

Μέσω των πινάχων karnaugh καταλήγω στις παρακάτω εξισώσεις:

$$A = (\overline{n_2} \cdot \overline{n_4}) + n_3 + (n_2 \cdot n_4) + n_1$$

$$B = (\overline{n_1} \cdot \overline{n_2}) + (\overline{n_3} \cdot \overline{n_4}) + (\overline{n_1} \cdot n_3 \cdot n_4) + (\overline{n_2} \cdot \overline{n_3})$$

$$C = \overline{n_3} + n_4 + n_2$$

$$D = (\overline{n_1} \cdot \overline{n_2} \cdot n_3) + (n_2 \cdot \overline{n_3} \cdot n_4) + (n_1 \cdot \overline{n_3}) + (\overline{n_1} \cdot \overline{n_2} \cdot \overline{n_4}) + (\overline{n_1} \cdot n_3 \cdot \overline{n_4})$$

$$E = (\overline{n_2} \cdot \overline{n_4}) + (n_3 \cdot \overline{n_4})$$

$$F = (\overline{n_3} \cdot \overline{n_4}) + (n_2 \cdot \overline{n_3}) + (n_2 \cdot \overline{n_4}) + n_1$$

$$G = (\overline{n_1} \cdot \overline{n_2} \cdot n_3) + (\overline{n_1} \cdot n_2 \cdot \overline{n_3}) + (n_1 \cdot \overline{n_2} \cdot \overline{n_3}) + (\overline{n_1} \cdot n_3 \cdot \overline{n_4})$$

2.3.2 Αρχείο BCD_TO_LED.v

```
module BCD_TO_LED (output wire[6:0] LED, input wire[3:0] number, LED_TYPE);
0
 1
2
         wire n1, n2, n3, n4;
3
         reg A, B, C, D, E, F, G;
 4
         wire a, b, c, d, e, f, g;
 5
         assign{LED[6:0]} = {A, B, C, D, E, F, G};
 6
         assign{n1, n2, n3, n4} = {number[3:0]};
 7
 8
         assign a = (~n2 & ~n4) | (n3) | (n2 & n4) | (n1);
assign b = (~n1 & ~n2) | (~n3 & ~n4) | (~n1 & n3 & n4) | (~n2 & ~n3);
9
10
11
         assign c = (\sim n3) | (n4) | (n2);
12
         assign d = (~n1 & ~n2 & n3) | (n2 & ~n3 & n4) | (n1 & ~n3) | (~n1 & ~n2 & ~n4) | (~n1 & n3 & ~n4);
         assign e = (~n2 & ~n4) | (n3 & ~n4);
assign f = (~n3 & ~n4) | (n2 & ~n3) | (n2 & ~n4) | (n1);
13
14
15
         16
         // LED_TYPE = 0 for common anode
// LED_TYPE = 1 for common cathode
17
18
19
         always@(number)
20
         begin
21
             if (LED_TYPE)
22
             begin
                  A = a;
23
24
                  B = b;
25
                  C = c;
26
                  D = d;
27
                  E = e;
                  F = f;
28
29
                  G = g;
30
31
             else
32
             begin
33
                  A = \sim a;
                  B = \sim b;
34
                  C = \sim c;
35
                  D = \sim d;
36
37
                  E = \sim e;
                  F = \sim f;
38
                  G = \sim g;
39
40
             end
41
         end
42
    endmodule
```

2.3.3 Αρχείο BCD_TO_LED_TB.v

```
`timescale 100ns/100ns
module BCD_TO_LED_TB;
0
 1
2
 3
         wire[6:0] LED;
 4
         reg[3:0] number;
 5
         reg LED_TYPE;
 6
         reg[6:0] expected_out;
 8
9
         BCD_TO_LED myBCD_TO_LED(LED, number, LED_TYPE);
10
11
         initial
13
         begin
                   // Common node
                  LED_TYPE = 1'b1;
15
16
17
                  #1 number = 4'b_0000;
                                             // Number 0
                  expected_out = 7'b_1111110;
18
19
                  #1 number = 4'b_0001; // Number 1
20
                  expected_out = 7'b_0110000;
21
                  #1 number = 4'b_0010; // Number 2
expected_out = 7'b_1101101;
23
24
25
```

```
#1 number = 4'b_0011;  //Number 3
expected_out = 7'b_1111001;
27
                      #1 number = 4'b_0100; // Number 4
expected_out = 7'b_0110011;
29
30
31
                      #1 number = 4'b_0101; // Number 5
expected_out = 7'b_1011011;
32
33
34
                      #1 number = 4'b_0110; // Number 6
expected_out = 7'b_1011111;
35
36
37
38
                       #1 number = 4'b_0111; // Number 7
39
                      expected_out = 7'b_1110000;
40
                      #1 number = 4'b_1000; // Number 8
expected_out = 7'b_1111111;
41
42
43
                      #1 number = 4'b_1001; // Number 9 expected_out = 7'b_1111011;
44
45
46
47
                       // Common cathode
48
                       #1 LED_TYPE = 1'b0;
49
50
                      #1 number = 4'b_0000; // Number 0 expected_out = ~(7'b_1111110);
51
52
53
                       #1 number = 4'b_0001; // Number 1
54
                       expected_out = \sim (7'b_0110000);
55
56
                      #1 number = 4'b_0010; // Number 2 expected_out = ~(7'b_1101101);
57
58
59
                      #1 number = 4'b_0011; // Number 3 expected_out = ~(7'b_1111001);
60
61
62
63
                       #1 number = 4'b_0100; // Number 4
64
                       expected_out = \sim(7'b_0110011);
65
66
                       #1 number = 4'b_0101; // Number 5
                       expected_out = \sim (7'b_1011011);
67
68
                       #1 number = 4'b_0110; // Number 6 expected_out = ~(7'b_1011111);
69
70
71
                       #1 number = 4'b_0111; // Number 7 expected_out = ~(7'b_1110000);
72
73
74
                       #1 number = 4'b_1000; // Number 8
76
                       expected_out = \sim(7'b_1111111);
77
                       #1 number = 4'b_1001; // Number 9 expected_out = ~(7'b_1111011);
78
80
81
           end
      endmodule
```


→ /BCD_TO_LED_TB/LED_TYPE → /BCD_TO_LED_TB/number → /BCD_TO_LED_TB/LED 0000 0010 /BCD_TO_LED_TB/LED 1111110 1111110 0110000 1101101 1111001 0110011 1011011 1011111 1110000 1111111 1111011 /BCD_TO_LED_TB/expected_out 1111110 0110000 1101101 1011011

2.3.4 Αποτελέσματα simulation του BCD 4-bitσε LED επτά τμημάτων

200 ns

Σχήμα 9: Αποτελέσματα κοινής ανόδου (με LED_TYPE = 1)

600 ns



Σχήμα 10: Αποτελέσματα κοινής καθόδου (με LED_TYPE = 0)

2.4 Πλήρης απαριθμητής 4 by 4-bit

2000 ns

2.4.1 Αρχείο FULL_BCD_Counter.v

```
module FULL_BCD_Counter (output wire[3:0] number1, number2, number3, number4, input clk, enable);

wire[3:0] extra;

BCD_Counter C1(number1, extra[3], extra[2], enable);

BCD_Counter C2(number2, extra[2], extra[1], enable);

BCD_Counter C3(number3, extra[1], extra[0], enable);


BCD_Counter C4(number4, extra[0], clk, enable);

endmodule
```


2.4.2 Αρχείο FULL_BCD_Counter_TB.v

```
`timescale 100ns/100ns
                                   // For 1MHZ clock in #10
0
    module FULL_BCD_Counter_TB;
1
2
        reg clk, enable;
3
4
5
         wire[3:0] number[3:0];
6
        FULL_BCD_Counter myCounter(number[0], number[1], number[2], number[3], clk, enable);
7
        integer full, n1, n2, n3, n4;
8
9
        integer expected_out;
10
11
         assign n1 = {number[0][3:0]};
        assign n2 = {number[1][3:0]};
assign n3 = {number[2][3:0]};
12
13
         assign n4 = {number[3][3:0]};
14
15
         assign full = n4 + 10*n3 + 100*n2 + 1000*n1;
16
17
         initial
18
         begin
19
            expected_out = 0;
20
             full = 0;
             enable = 1'b1;
clk = 1'b0;
21
22
^{24}
             #11 enable = 1'b0;
25
             expected_out = 0;
^{26}
28
29
         always
30
         begin
31
            #10 clk = \simclk;
32
33
             if (clk)
34
             begin
                 expected_out = expected_out + 1;
35
             end
36
             if(expected_out > 9999)
37
38
             begin
                 expected_out = 0;
39
             end
40
41
42
         end
43
    endmodule
44
```


2.4.3 Αποτελέσματα simulation του BCD 4 by 4-bit



Σχήμα 11: Αποτελέσματα simulation του BCD 4 by 4-bit για τους αριθμούς 0 μέχρι 10



Σχήμα 12: Αποτελέσματα simulation του BCD 4 by 4-bit για τους αριθμούς 10 μέχρι 20



Σχήμα 13: Αποτελέσματα simulation του BCD 4 by 4-bit για τους αριθμούς 995 μέχρι 5

2.5 Αποκωδικοποιητής BCD 4 by 4-bit σε LED επτά τμημάτων

2.5.1 Αρχείο FULL_BCD_TO_LED.v

```
module FULL_BCD_TO_LED (output wire[6:0] LED1, LED2, LED3, LED4, input wire clk, enable, LED_TYPE);

wire[3:0] number1, number2, number4;

FULL_BCD_Counter myCounter(number1, number2, number3, number4, clk, enable);

BCD_TO_LED myLEDs[3:0]({LED1, LED2, LED3, LED4},{number1, number2, number3, number4},

{LED_TYPE, LED_TYPE, LED_TYPE, LED_TYPE});


endmodule
```

2.5.2 Αρχείο FULL_BCD_TO_LED_TB.v


```
0
    `timescale 100ns/100ns
                                  // For 1MHZ clock in #10
    module FULL_BCD_TO_LED_TB;
1
2
                       LED1, LED2, LED3, LED4;
3
        wire[6:0]
        reg clk, enable, LED_TYPE;
5
        FULL_BCD_TO_LED myBCDtoLED(LED1, LED2, LED3, LED4, clk, enable, LED_TYPE);
6
        reg[6:0] expected_out1, expected_out2, expected_out3, expected_out4;
8
9
        integer out1, out2, out3, out4;
10
11
        initial
12
        begin
            LED TYPE = 1'b1;
13
            clk = 1'b0;
enable = 1'b1;
14
15
             #11 enable = 1'b0;
16
17
18
19
        always @(LED1 or LED2 or LED3 or LED4)
20
21
             expected_out1 = (LED_TYPE) ? LED1 : ~LED1;
22
                 case(expected_out1)
23
                                          out1 = 0;
24
                          7'b_0110000:
                                          out1 = 1;
                         7'b_1101101:
                                          out1 = 2;
25
26
                         7'b_1111001:
                                          out1 = 3;
```

```
7'b_0110011:
                                                 out1 = 4;
28
                              7'b_1011011:
                                                 out1 = 5;
                             7'b_1011111:
7'b_1110000:
                                                 out1 = 6;
29
30
                                                 out1 = 7;
31
                             7'b_1111111:
                                                 out1 = 8;
32
                             7'b_1111011:
                                                 out1 = 9;
33
                        endcase
               expected_out2 = (LED_TYPE) ? LED2 : ~LED2;
34
                   case(expected_out2)
35
                             7'b_1111110:
7'b_0110000:
7'b_1101101:
7'b_1111001:
36
                                                 out2 = 0;
                                                 out2 = 1;
37
                                                 out2 = 2;
38
                                                 out2 = 3;
39
                             7'b_0110011:
                                                 out2 = 4;
40
                             7'b_0110011:
7'b_1011011:
7'b_1011111:
7'b_1110000:
7'b_1111111:
41
                                                 out2 = 5;
                                                 out2 = 6;
42
43
                                                 out2 = 7;
                                                 out2 = 8;
44
                                                 out2 = 9;
                             7'b_1111011:
45
              endcase
expected_out3 = (LED_TYPE) ? LED3 : ~LED3;
46
47
48
                   case(expected_out3)
                             7'b_1111110:
7'b_0110000:
                                                 out3 = 0;
49
                                                 out3 = 1;
50
                             7'b_1101101:
                                                 out3 = 2;
51
                             7'b_1111001:
                                                 out3 = 3;
52
                             7'b_0110011:
                                                 out3 = 4;
53
                             7'b_1011011:
                                                 out3 = 5;
54
                             7'b_1011111:
                                                 out3 = 6;
55
                             7'b_1110000:
                                                 out3 = 7;
56
                             7'b_1111111:
7'b_1111011:
                                                 out3 = 8;
57
                                                 out3 = 9;
58
59
                        endcase
               expected_out4 = (LED_TYPE) ? LED4 : ~LED4;
60
61
                   case(expected_out4)
                             7'b_1111110:
7'b_0110000:
62
                                                 out4 = 0;
                                                 out4 = 1;
63
                                                 out4 = 2;
                             7'b_1101101:
64
                             7'b_1111001:
65
                                                 out4 = 3;
                             7'b_0110011:
                                                 out4 = 4;
66
                                                 out4 = 5;
                             7'b_1011011:
67
                             7'b_1011111:
68
                                                 out4 = 6;
                                                 out4 = 7;
out4 = 8;
69
                             7'b_1110000:
                             7'b_1111111:
70
71
                              7'b_1111011:
                                                 out4 = 9;
72
73
          end
74
          always
75
          begin
76
              #10 clk = \simclk;
77
     endmodule
```


2.5.3 Αποτελέσματα simulation του BCD 4 by 4-bit σε LED κοινής ανόδου



Σχήμα 14: Αποτελέσματα simulation του BCD 4 by 4-bit σε LED κοινής ανόδου για τους αριθμούς 0 μέχρι 15



Σχήμα 15: Αποτελέσματα simulation του BCD 4 by 4-bit σε LED κοινής ανόδου για τους αριθμούς 985 μέχρι 1001



Σχήμα 16: Αποτελέσματα simulation του BCD 4 by 4-bit σε LED χοινής ανόδου για τους αριθμούς 9987 μέχρι 3

3 Άσκηση 3

3.1 Κωδικοποιητής Hamming (12,5)

3.1.1 Αρχείο hamming_encoder.v

```
module hamming_encoder(output reg [17:1] encoded, input wire [11:0] data);
2
         reg firstParityBit, secondParityBit, thirdParityBit, fourthParityBit, fifthParityBit;
3
4
5
         assign firstParityBit = encoded[3] ^ encoded[5] ^ encoded[7] ^ encoded[9] ^ encoded[11] ^ encoded[13] ^ encoded[17];
         assign secondParityBit = encoded[3] ^ encoded[6] ^ encoded[7] ^ encoded[10] ^ encoded[11] ^ encoded[14] ^ encoded[15];
assign thirdParityBit = encoded[5] ^ encoded[6] ^ encoded[7] ^ encoded[12] ^ encoded[13] ^ encoded[14] ^ encoded[15];
6
8
         assign fourthParityBit = encoded[9] ^ encoded[10] ^ encoded[11] ^ encoded[12];
9
         assign fifthParityBit = encoded[17];
10
11
         assign encoded[1] = firstParityBit;
12
         assign encoded[2] = secondParityBit;
         assign encoded[3] = data[0];
14
         assign encoded[4] = thirdParityBit;
         assign encoded[5] = data[1];
16
         assign encoded[6] = data[2];
17
         assign encoded[7] = data[3];
18
19
         assign encoded[8] = fourthParityBit;
20
         assign encoded[9] = data[4];
21
         assign encoded[10] = data[5];
22
         assign encoded[11] = data[6];
         assign encoded[12] = data[7];
24
         assign encoded[13] = data[8];
25
         assign encoded[14] = data[9];
26
         assign encoded[15] = data[10];
27
         assign encoded[16] = fifthParityBit;
28
         assign encoded[17] = data[11];
29
    endmodule
```

3.1.2 Αρχείο hamming_encoder_TB.v

```
0 module hamming_encoder_TB;
1
```

```
wire[17:1] encoded;
3
        reg[11:0] data;
4
        reg[17:1] expected_out;
5
6
        hamming_encoder myEncoder(encoded, data);
7
8
        initial
9
        {\tt begin}
             data = 12'b110101101011;
10
             expected_out = 17'b11101011001010111;
11
12
13
    endmodule
```

3.1.3 Αποτελέσματα simulation του hamming_encoder



Σχήμα 17: Αποτελέσματα simulation του hamming_encoder

3.2 Αποκωδικοποιητής Hamming (12,5)

3.2.1 Αρχείο hamming_decoder.v

```
module hamming_decoder(output reg[11:0] decoded, input wire[16:0] data);
0
2
         wire[4:0] errorBits;
3
        reg[16:0] afterData;
4
5
        assign errorBits[0] = data[0] ^ data[2] ^ data[4] ^ data[6] ^ data[8] ^ data[10] ^ data[12] ^ data[14] ^ data[16];
6
         assign errorBits[1] = data[1] ^ data[2] ^ data[5] ^ data[6] ^ data[9] ^ data[10] ^ data[13] ^ data[14];
        assign errorBits[2] = data[3] ^ data[4] ^ data[5] ^ data[6] ^ data[11] ^ data[12] ^ data[13] ^ data[14];
         assign errorBits[3] = data[7] ^ data[8] ^ data[9] ^ data[10] ^ data[11];
8
9
        assign errorBits[4] = data[15] ^ data[16];
10
11
        assign decoded = {afterData[16], afterData[14:8], afterData[6:4], afterData[2]};
12
        always @(data) begin: ERROR_CORRECTION
13
             afterData = data;
14
             case (errorBits)
16
                  1: disable ERROR_CORRECTION;
                 2: disable ERROR_CORRECTION;
17
                 4: disable ERROR_CORRECTION;
8: disable ERROR_CORRECTION;
18
19
20
                  16: disable ERROR_CORRECTION;
                 default: {afterData[errorBits]} = ~{afterData[errorBits]};
21
             endcase
23
24
    endmodule
```

3.2.2 Αρχείο hamming_decoder_TB.v


```
module hamming_decoder_TB;

wire[12:1] decoded;
reg[17:1] data;
reg[12:1] expected_out;

hamming_decoder myDecoder(decoded, data);
```

```
7
8 initial
9 begin
10 data = 17'b11101011001010111;
11 expected_out = 12'b11010110111;
12 end
13
14 endmodule
```

3.2.3 Αποτελέσματα simulation του hamming_decoder



Σχήμα 18: Αποτελέσματα simulation του hamming_decoder

3.3 Επίδραση Θορύβου

3.3.1 Αρχείο final_Hamming.v

```
module final_Hamming(output wire[11:0] decoded, input wire[11:0] data, wire[31:0] error);
0
        reg[16:0] dataAfterNoise;
2
3
        wire[16:0] encoded;
        hamming_encoder myEncoder(encoded, data);
5
6
7
        hamming_decoder myDecoder(decoded, dataAfterNoise);
8
9
10
        always @(data)
11
        begin
            if(error > 11)
13
            begin
                     dataAfterNoise = encoded;
15
                end
16
            else
17
            begin
18
                     dataAfterNoise = encoded;
19
                     dataAfterNoise[error] = ~dataAfterNoise[error];
            end
21
    endmodule
```

3.3.2 Αρχείο final_Hamming_TB.v

```
module final_Hamming_TB;
0
 1 2
         wire[11:0] decoded;
3
         reg[11:0] data;
         integer error;
reg[11:0] expected_out;
 4
 5
 6
7
         final_Hamming myFULL(decoded, data, error);
8
9
10
         initial
         begin
                   data = 12'b110101101011;
error = 4;
11
12
                   expected_out = 12'b110101101011;
13
14
15
     endmodule
```

3.3.3 Αποτελέσματα simulation του Hamming



Σχήμα 19: Αποτελέσματα simulation του Hamming