

# Cours d'électronique analogique



(Transistors à jonction JFET)


#### Structure



Sur un **substrat** (P+) très fortement dopé, on diffuse une zone dopée N : le canal. Au centre du dispositif, on diffuse une grille nommée aussi porte ou gate, dopée P+ reliée au substrat et de part et d'autre de cette grille, deux îlots très fortement dopées N+ : la source (zone d'entrée des électrons dans le dispositif) et le drain (zone de sortie des charges). Il existe aussi des JFET (acronyme pour Junction Field Effect Transistor) ayant un canal P qui sont complémentaires des transistors canal N. Pour ces transistors canal P, toutes les tensions et les courants sont à inverser.


#### Structure

Le symbole utilisé pour les représenter est donné ci-dessous. Le trait qui correspond au canal est continu. La grille et le canal forment une jonction PN; la flèche correspondante est orientée dans le sens passant de cette jonction. Sur les schémas, elle est parfois décalée du côté de la source..



# **Etude expérimentale**

On procède au relevé des caractéristiques en utilisant le montage ci-après. En fonctionnement normal la jonction grille—canal est polarisée en inverse : le courant d'entrée le est très faible et les courants drain et source sont identiques. Dans le réseau des caractéristiques de sortie ID = f(VDS), on observe quatre zones différentes. Une zone linéaire dite résistive, un coude, une zone de saturation (ID ≈ constant) et une zone d'avalanche.



# Interprétation du fonctionnement

#### Zone résistive

Dans une jonction polarisée en inverse existe une zone isolante (sans porteurs libres) dont l'épaisseur e est fonction de la tension inverse (e  $\approx k \sqrt{V_{GS}}$ ). Cette zone isolante qui correspond aux jonctions grille-canal et substrat-canal diminue la largeur effective du canal.




Fig. 4-a




Fig. 4-b


# Interprétation du fonctionnement

#### Zone du coude

La largeur de la zone isolante est également influencée par la tension entre le drain et la source. Du côté de la source sa largeur est : e1 = k .  $\sqrt{V_{cs}}$ 

Du côté du drain, elle est : e2 =  $k_{|V_{GD}|}$  . Quand  $V_{DS}$  augmente, la valeur du courant drain résulte de deux phénomènes compétitifs : une croissance liée au caractère ohmique du canal et une diminution liée au pincement progressif

de ce canal.



### Interprétation du fonctionnement

#### Zone de saturation

Dans cette zone tout accroissement de VDS qui augmenterait le courant ID augmente aussi le pincement. Quand le canal se pince, la densité du courant augmente jusqu'à ce que les porteurs atteignent leur vitesse limite : le courant drain reste constant et le transistor est dit saturé. La valeur maximum de ID pour VGS = 0, qui correspond au pincement du canal est notée IDSS.

#### Zone d'avalanche


Elle résulte d'un claquage inverse de la jonction drain-grille. Ce claquage est destructeur du dispositif si rien ne limite le courant drain.

# Réseaux de caractéristiques

#### Réseau d'entrée

Les transistors JFET doivent uniquement être utilisés avec des tensions VGS négatives et inférieures à la tension de claquage inverse. La caractéristique d'entrée est celle d'une diode polarisée en inverse. On a donc toujours :

$$IG = 0$$



# Réseaux de caractéristiques

#### Réseau de sortie


C'est le réseau des courbes ID = f(VDS) avec VGS = Constante.

Ce réseau est caractérisé par trois régions utiles :

- la région ohmique,
- la zone de coude,
- la zone de saturation.

Dans cette zone, on note une légère croissance de lo avec Vos car la

longueur effective du canal diminue.



# Réseaux de caractéristiques

#### Réseau de transfert ou de transconductance

Ce réseau correspond aux courbes ID = f(VGS) pour VDS = Constante. Les caractéristiques sont des droites pour la partie ohmique. Dans la zone de saturation pour les valeurs supérieures de VDS, la caractéristique est parabolique et on peut écrire en première approximation que :

$$I_{D} = I_{DSS} \left( 1 - \frac{V_{GS}}{V_{P}} \right)^{2}$$

Les JFET sont caractérisés par une grande dispersion des valeurs des paramètres. Pour un même type, le courant drain maximum IDSS et la tension VGS de pincement VP peuvent varier d'un facteur 4 à 5. Ainsi pour un 2N5459, on note les valeurs suivantes :

$$4 \text{ mA} < \text{IDSS} < 16 \text{ mA}$$
 et  $-2 \text{ V} > \text{Vp} > -8 \text{ V}$ .

#### Polarisation des FET


# Polarisation automatique


Le courant drain produit dans la résistance de source une chute de tension égale à Rs.ID. La tension grille-source vaut donc : VGS = VGM - VSM = -Rs.ID. La grille est bien négative par rapport à la source. L'équation de la droite d'attaque est : VGS = -Rs.ID

et celle de la droite de charge est : VDS = E - (RS + RD).ID

L'intersection de ID = – VGS/RS avec la caractéristique de transfert définit la tension VGS et la valeur de ID. L'intersection de la droite de charge et de la caractéristique qui correspond à VGS donne la valeur de VDS.

Si le courant drain augmente, la chute de tension dans la résistance de source augmente ce qui diminue la conduction du canal et donc le courant drain. Il y a une contre-réaction qui stabilise le point de fonctionnement.





#### Polarisation des FET

# Polarisation par pont diviseur

On utilise comme pour les transistors bipolaires une polarisation par pont de base et résistance de source.


Le potentiel appliqué à la grille est :

$$VGM = R2VDD/(R1 + R2)$$

Le potentiel de la source est VsM = Rs.ID. Comme VsM = VGM – VGS, la valeur du courant drain est donc :

$$ID = (VGM - VGS)/RS.$$

Si l'on prend V<sub>GM</sub> beaucoup plus grand que V<sub>GS</sub>, la stabilisation sera assurée.




# Schéma équivalent en petits signaux

En entrée, on applique une tension V<sub>GS</sub> et le courant consommé est nul. En sortie le FET se comporte comme un générateur de courant d'intensité s.v<sub>GS</sub> en parallèle avec une résistance ρ. Ce schéma simplifié permet d'interpréter le fonctionnement des JFET montés en amplificateur.

La caractéristique de transconductance étant parabolique les FET déforment les signaux de grande amplitude. Il faut satisfaire la condition  $i_D \ll I_D$  pour limiter la distorsion du signal. On prend souvent  $i_D \approx I_D/10$ .

Comme pour les transistors bipolaires trois montages peuvent être envisagés. Le montage grille commune ne sera pas étudié car il n'est pratiquement pas utilisé.



$$s = 2.I_{DSS}.\left(1 - \frac{V_{GS}}{V_{P}}\right).\left(\frac{-1}{V_{P}}\right)$$


sont:

$$s \approx \text{quelques mA/V}$$
  $\rho \approx 10 \text{ k}\Omega \text{ à } 100 \text{ k}\Omega$ 

$$\rho \approx 10 \text{ k}\Omega \text{ à } 100 \text{ k}\Omega$$

### **Montage Source Commune**

Avec une polarisation automatique ou par pont de grille, il faut introduire une résistance de source dont la présence diminue le gain de l'étage. Il est possible de placer en parallèle sur la résistance R<sub>S</sub> un condensateur de découplage. Pour les signaux variables la source est alors au potentiel de la masse.



Le schéma équivalent du montage est alors le même que celui du transistor. La résistance de sortie est :

$$R_{OUT} = \rho_{DS} // R_D // R_U$$

La tension d'entrée est  $v_E = v_{GS}$ 

Le gain en tension est donc :

$$v_S = -R_{OUT}.i_D = -s.R_{OUT}.v_{GS}$$

$$A_V = -s.R_{OUT}$$

Ce montage est donc caractérisé par une très grande impédance d'entrée, une impédance de sortie moyenne et un gain en tension moyen et négatif : il existe un déphasage de 180° entre l'entrée et la sortie.

### **Montage Source Commune**

#### MONTAGE NON DECOUPLE:

Soit  $r_S$  la partie non découplée de la résistance de source  $(R_S = R'_S + r_S)$ . La tension d'entrée est alors :  $v_E = v_{GS} + r_S \cdot i_D = v_{GS} + r_S \cdot s \cdot v_{GS} = v_{GS}(1 + s \cdot r_S)$ .

Le gain en tension devient :  $A_V = -s.R_D/(1 + s.r_S) \approx -R_D/r_S$ 

L'utilisation de la notion de transconductance ou pente permet de mettre en évidence l'analogie qui existe entre les montages source commune et les montages émetteur commun.

### **Montage Drain Commun**

Le signal de sortie est prélevé aux bornes de la résistance de source.

L'impédance de sortie est :  $\rho_S = R_S // \rho_{DS} // R_U$ 


La tension de sortie est :  $v_S = s.v_{GS} \rho_S$ 

En entrée, on a :  $v_{GS} = v_{GM} - v_{SM} = v_E - v_S$ 

$$v_S = s.\rho_S(v_E - v_S)$$
  $\Rightarrow$   $v_S(1 + s.\rho_S) = s.\rho_S.v_E$ 

La valeur du gain en tension est donc :  $A_V = \frac{s. \rho_S}{(1 + s. \rho_S)} < 1$ 

L'impédance d'entrée est :  $Z_E = R_G$ 






Fig. 12

### **Montage Drain Commun**


Le calcul de l'impédance de sortie est un peu plus délicat. Par définition, celle-ci est égale au quotient de la tension de sortie à vide par le courant de court-circuit :

$$Z_{S} = \frac{V_{S}}{i_{CC}} = \frac{A_{V} \cdot v_{E}}{i_{CC}}$$
 et  $i_{CC} = s.v_{GS} = s.(v_{E} - v_{S}).$ 

Si la sortie est en court-circuit, la tension de sortie est nulle et donc  $i_{cc} = s.v_E$ 

$$Z_{S} = \frac{\left(\frac{s. \rho_{S}}{1+s. \rho_{S}}\right) \cdot v_{E}}{s. v_{E}} = \frac{\rho_{S}}{1+s. \rho_{S}} < \rho_{S}$$

Ce montage est caractérisé par un gain en tension légèrement inférieur à l'unité, une très grande impédance d'entrée et une impédance de sortie faible. C'est un montage adaptateur d'impédance.






Fig. 12

# Applications spécifiques des FET

- Interrupteur analogique
- Résistance commandée par une tension
- Résistance non linéaire
- Source de courant

# Comparaison avec les transistors bipolaires

- Les avantages des FET sont :
  - une grande résistance d'entrée
  - le faible niveau de bruit lié au fait qu'il n'y a qu'un seul type de porteurs et donc pas de recombinaisons.
- ☐ Les inconvénients des FET sont :
  - une faible pente
  - le manque de linéarité
  - la grande dispersion des caractéristiques
  - − la polarité opposée des tensions V<sub>DS</sub> et V<sub>GS</sub> qui interdit les liaisons directes entre étages.

Dans les montages amplificateurs, les FET seront principalement utilisés dans l'étage d'entrée. On profite de leur grande impédance d'entrée qui permet de ne pas perturber la source. Dans ce premier étage l'amplitude des signaux est petite et de ce fait l'influence de la non linéarité du transistor est minime si la polarisation est correcte. Pour les étages suivants, on utilisera des transistors bipolaires qui autorisent une plus grande dynamique au niveau de l'amplitude des signaux.

18