

Cours d'électronique analogique



Transistor à Effet de Champ

(Transistors à jonction JFET)

Structure





Fig 1

Sur un **substrat** (P+) très fortement dopé, on diffuse une zone dopée N : le **canal**. Au centre du dispositif, on diffuse une **grille** nommée aussi porte ou gate, dopée P+ reliée au substrat et de part et d'autre de cette grille, deux îlots très fortement dopés N+ : la **source** (zone d'entrée des électrons dans le dispositif) et le **drain** (zone de sortie des charges). Il existe aussi des JFET (acronyme pour Junction Field Effect Transistor) ayant un canal P qui sont complémentaires des transistors canal N. Pour ces transistors canal P, toutes les tensions et les courants sont à inverser.

Structure



Le symbole utilisé pour les représenter est donné ci-dessous. Le trait qui correspond au canal est continu. La grille et le canal forment une jonction PN ; la flèche correspondante est orientée dans le sens passant de cette jonction. Sur les schémas, elle est parfois décalée du côté de la source..



Fonctionnement

Etude expérimentale

On procède au relevé des caractéristiques en utilisant le montage ci-après. En fonctionnement normal la jonction grille–canal est polarisée en inverse : le courant d'entrée I_G est très faible et les courants drain et source sont identiques. Dans le réseau des caractéristiques de sortie $I_D = f(V_{DS})$, on observe quatre zones différentes. Une zone linéaire dite **résistive**, un **coude**, une zone de **saturation** ($I_D \approx \text{constant}$) et une zone d'**avalanche**.



Fonctionnement

Interprétation du fonctionnement

•Zone résistive

Dans une jonction polarisée en inverse existe une zone isolante (sans porteurs libres) dont l'épaisseur e est fonction de la tension inverse ($e \approx k\sqrt{V_{GS}}$). Cette zone isolante qui correspond aux jonctions grille-canal et substrat-canal diminue la largeur effective du canal.




Fig. 4-a




Fig. 4-b


Fonctionnement

Interprétation du fonctionnement

•Zone du coude

La largeur de la zone isolante est également influencée par la tension entre le drain et la source. Du côté de la source sa largeur est : $e1 = k \cdot \sqrt{V_{GS}}$

Du côté du drain, elle est : $e2 = k\sqrt{V_{GD}}$. Quand V_{DS} augmente, la valeur du courant drain résulte de deux phénomènes compétitifs : une croissance liée au caractère ohmique du canal et une diminution liée au pincement progressif de ce canal.



Fonctionnement

Interprétation du fonctionnement

•Zone de saturation

Dans cette zone tout accroissement de V_{DS} qui augmenterait le courant I_D augmente aussi le pincement. Quand le canal se pince, la densité du courant augmente jusqu'à ce que les porteurs atteignent leur vitesse limite : le courant drain reste constant et le transistor est dit saturé. La valeur maximum de I_D pour $V_{GS} = 0$, qui correspond au pincement du canal est notée I_{DSS} .

•Zone d'avalanche


Elle résulte d'un claquage inverse de la jonction drain-grille. Ce claquage est destructeur du dispositif si rien ne limite le courant drain.

Réseaux de caractéristiques

Réseau d'entrée

Les transistors JFET doivent uniquement être utilisés avec des tensions V_{GS} négatives et inférieures à la tension de claquage inverse. La caractéristique d'entrée est celle d'une diode polarisée en inverse. On a donc toujours :

$$I_G = 0$$



Réseaux de caractéristiques


Réseau de sortie

C'est le réseau des courbes $I_D = f(V_{DS})$ avec $V_{GS} = \text{Constante}$.

Ce réseau est caractérisé par trois régions utiles :

- la région ohmique,
- la zone de coude,
- la zone de saturation.

Dans cette zone, on note une légère croissance de I_D avec V_{DS} car la longueur effective du canal diminue.



Réseaux de caractéristiques

Réseau de transfert ou de transconductance

Ce réseau correspond aux courbes $I_D = f(V_{GS})$ pour $V_{DS} = \text{Constante}$. Les caractéristiques sont des droites pour la partie ohmique. Dans la zone de saturation pour les valeurs supérieures de V_{DS} , la caractéristique est parabolique et on peut écrire en première approximation que :

$$I_D = I_{DSS} \left(1 - \frac{V_{GS}}{V_P} \right)^2$$

Les JFET sont caractérisés par une grande dispersion des valeurs des paramètres. Pour un même type, le courant drain maximum I_{DSS} et la tension V_{GS} de pincement V_P peuvent varier d'un facteur 4 à 5. Ainsi pour un 2N5459, on note les valeurs suivantes :

$$4 \text{ mA} < I_{DSS} < 16 \text{ mA} \quad \text{et} \quad -2 \text{ V} > V_P > -8 \text{ V}.$$

Polarisation des FET

Polarisation automatique

Le courant drain produit dans la résistance de source une chute de tension égale à $R_S.I_D$. La tension grille-source vaut donc : $V_{GS} = V_{GM} - V_{SM} = -R_S.I_D$. La grille est bien négative par rapport à la source. L'équation de la droite d'attaque est : $V_{GS} = -R_S.I_D$

et celle de la droite de charge est : $V_{DS} = E - (R_S + R_D).I_D$

L'intersection de $I_D = -V_{GS}/R_S$ avec la caractéristique de transfert définit la tension V_{GS} et la valeur de I_D . L'intersection de la droite de charge et de la caractéristique qui correspond à V_{GS} donne la valeur de V_{DS} .

Si le courant drain augmente, la chute de tension dans la résistance de source augmente ce qui diminue la conduction du canal et donc le courant drain. Il y a une contre-réaction qui stabilise le point de fonctionnement.





Fig 8



Polarisation des FET

Polarisation par pont diviseur

On utilise comme pour les transistors bipolaires une polarisation par pont de base et résistance de source.

Le potentiel appliqué à la grille est :

$$V_{GM} = R_2 V_{DD} / (R_1 + R_2)$$

Le potentiel de la source est $V_{SM} = R_s I_D$. Comme $V_{SM} = V_{GM} - V_{GS}$, la valeur du courant drain est donc :

$$I_D = (V_{GM} - V_{GS}) / R_s.$$

Si l'on prend V_{GM} beaucoup plus grand que V_{GS} , la stabilisation sera assurée.





Schéma équivalent en petits signaux

En entrée, on applique une tension V_{GS} et le courant consommé est nul. En sortie le FET se comporte comme un générateur de courant d'intensité $s \cdot v_{GS}$ en parallèle avec une résistance ρ . Ce schéma simplifié permet d'interpréter le fonctionnement des JFET montés en amplificateur.

La caractéristique de transconductance étant parabolique les FET déforment les signaux de grande amplitude. Il faut satisfaire la condition $i_D \ll I_D$ pour limiter la distorsion du signal. On prend souvent $i_D \approx I_D/10$.

Comme pour les transistors bipolaires trois montages peuvent être envisagés. Le montage grille commune ne sera pas étudié car il n'est pratiquement pas utilisé.



$$s = 2 \cdot I_{DSS} \cdot \left(1 - \frac{V_{GS}}{V_P} \right) \cdot \left(\frac{-1}{V_P} \right)$$

Pour les transistors petits signaux les valeurs typiques de la pente et de la résistance interne sont :

$s \approx$ quelques mA/V

$\rho \approx 10 \text{ k}\Omega$ à $100 \text{ k}\Omega$

Montage Source Commune

Avec une polarisation automatique ou par pont de grille, il faut introduire une résistance de source dont la présence diminue le gain de l'étage. Il est possible de placer en parallèle sur la résistance R_S un condensateur de découplage. Pour les signaux variables la source est alors au potentiel de la masse.




Fig. 11

Le schéma équivalent du montage est alors le même que celui du transistor. La résistance de sortie est :

$$R_{OUT} = r_{DS} // R_D // R_U$$

La tension d'entrée est $v_E = v_{GS}$

Le gain en tension est donc :

$$v_S = -R_{OUT}.i_D = -s.R_{OUT}.v_{GS}$$

$$A_V = -s.R_{OUT}$$

Ce montage est donc caractérisé par une très grande impédance d'entrée, une impédance de sortie moyenne et un gain en tension moyen et négatif : il existe un déphasage de 180° entre l'entrée et la sortie.

Montage Source Commune

MONTAGE NON DECOUPLE :

Soit r_s la partie non découplée de la résistance de source ($R_s = R'_s + r_s$). La tension d'entrée est alors : $v_E = v_{GS} + r_s \cdot i_D = v_{GS} + r_s \cdot s \cdot v_{GS} = v_{GS}(1 + s \cdot r_s)$.

Le gain en tension devient : $A_V = -s \cdot R_D / (1 + s \cdot r_s) \approx -R_D / r_s$

L'utilisation de la notion de transconductance ou pente permet de mettre en évidence l'analogie qui existe entre les montages source commune et les montages émetteur commun.

Montage Drain Commun

Le signal de sortie est prélevé aux bornes de la résistance de source.

L'impédance de sortie est : $\rho_S = R_S // \rho_{DS} // R_U$

La tension de sortie est : $v_S = s \cdot v_{GS} \rho_S$

En entrée, on a : $v_{GS} = v_{GM} - v_{SM} = v_E - v_S$

$$v_S = s \cdot \rho_S (v_E - v_S) \Rightarrow v_S (1 + s \cdot \rho_S) = s \cdot \rho_S \cdot v_E$$

La valeur du gain en tension est donc : $A_V = \frac{s \cdot \rho_S}{(1 + s \cdot \rho_S)} < 1$

L'impédance d'entrée est : $Z_E = R_G$





Fig. 12



Montage Drain Commun

Le calcul de l'impédance de sortie est un peu plus délicat. Par définition, celle-ci est égale au quotient de la tension de sortie à vide par le courant de court-circuit :

$$Z_s = \frac{V_s}{i_{cc}} = \frac{A_v \cdot v_E}{i_{cc}} \text{ et } i_{cc} = s \cdot v_{GS} = s \cdot (v_E - v_s).$$

Si la sortie est en court-circuit, la tension de sortie est nulle et donc $i_{cc} = s \cdot v_E$

$$Z_s = \frac{\left(\frac{s \cdot \rho_s}{1 + s \cdot \rho_s} \right) \cdot v_E}{s \cdot v_E} = \frac{\rho_s}{1 + s \cdot \rho_s} < \rho_s$$

Ce montage est caractérisé par un gain en tension légèrement inférieur à l'unité, une très grande impédance d'entrée et une impédance de sortie faible. C'est un montage adaptateur d'impédance.





Fig. 12



Applications spécifiques des FET

- Interrupteur analogique
- Résistance commandée par une tension
- Résistance non linéaire
- Source de courant

Comparaison avec les transistors bipolaires

❑ Les avantages des FET sont :

- une grande résistance d'entrée
- le faible niveau de bruit lié au fait qu'il n'y a qu'un seul type de porteurs et donc pas de recombinaisons.

❑ Les inconvénients des FET sont :

- une faible pente
- le manque de linéarité
- la grande dispersion des caractéristiques
- la polarité opposée des tensions V_{DS} et V_{GS} qui interdit les liaisons directes entre étages.

Dans les montages amplificateurs, les FET seront principalement utilisés dans l'étage d'entrée. On profite de leur grande impédance d'entrée qui permet de ne pas perturber la source. Dans ce premier étage l'amplitude des signaux est petite et de ce fait l'influence de la non linéarité du transistor est minime si la polarisation est correcte. Pour les étages suivants, on utilisera des transistors bipolaires qui autorisent une plus grande dynamique au niveau de l'amplitude des signaux.