

Instituto Politécnico Nacional Escuela Superior de Cómputo



Arquitectura de Computadoras

"Implementación del Monociclo"

Alumno:

Malagón Baeza Alan Adrian

Profesor: Alemán Arce Miguel Ángel

Grupo: 5CV1


Introducción


Objetivo: Implementar el procesador Monociclo siguiendo los siguientes pasos:


- 1. Localizar el archivo monociclo.qar
- 2. Analizar el código.
- 3. Compilar.
- 4. Obtener el RTL
- 5. Descargar el Archivo código de burbuja.asm incluido en la misma carpeta de material de clase.
- 6. Ensamblar en RARS.
- 7. Correr el programa y analizar su funcionamiento.
- 8. Generar el archivo .HEX posteriormente guardar el archivo en la carpeta de la memoria de instrucciones, icahe, y simular.
- 9. Examinar el correcto funcionamiento del programa en el monociclo.
- 10. Cambiar los números que se ordenan en el programa que ordena mediante el código de la burbuja.
- 11. Repetir los pasos del 6 al 9.
- 12. Escribir un programa en ensamblador en RARS revisando las instrucciones que fueron implementadas.
- 13. Repetir los pasos del 6 al 9.


Desarrollo


• Descripción RTL obtenida mediante Vivado 2022.2



























Podemos observar cómo utilizo FlipsFlops, multiplexores, operadores de suma, resta, no es igual, desplazamiento a la izquierda/derecha, menor que y mayor que, compuertas AND, OR, XOR y bloques de memoria ROM/RAM del FPGA seleccionado, y para el control del dato de salida, se implementó mediante un multiplexor.


Código de burbuja

```
bubleLagarto.asm
 1 # Alan Adrian Malagon Baeza - 5CV1
 2 #Practica - Ordenamiento Burbuja
 3 #Directiva de codigo
   .text
 4
    #Cargar datos
                           t0, x0, 50
 6
                    addi
                           t1, x0, 27
 7
                    addi
                   addi
                           t2, x0, 32
 8
                    addi
                           t3, x0, 10
 9
                           t4, x0, 5
                    addi
10
                   addi
                           t5, x0, 18
11
12
                    addi
                           t6, x0, 40
   #cargar datos en memoria
13
                           t0, 0(x0)
14
                           t1, 4(x0)
15
                   sw
16
                   sw
                           t2, 8(x0)
                           t3, 12(x0)
17
                   sw
                           t4, 16(x0)
18
                   sw
                           t5, 20(x0)
19
                           t6, 24(x0)
20
                   SW
21
22
    #Buble externo
                           s1, x0, 0
                                                  #s1 = indice i
23
                   addi
                    addi
                           s2, x0, 6
                                                   \#N = 6
24
25 for_i:
                    addi
                           s0, x0, 0
                                                  #s0 = indice j
26
27 #for (j=0; j<N; j++)
28 for j:
29
   #t0 = j
30 \# t1 = j + 1
31
                    slli
                           t0, s0, 2
                                                  #direccion alinead j
                    addi
                           t1, t0, 4
                                                  #Direccion alineada j+1
32
                   lw
                           t2, 0(t0)
                                                  \#t2 = Mem[j]
33
                   lw
                           t3, 0(t1)
                                                  \#t3 = Mem[j+1]
34
                           t4, t3, t2
35
                   slt
                                                  \#(t3 < t2)
                           t4, x0, fin if
36
                   beq
                                                  #salta a fin if si t4 = 1
                           t3, 0(t0)
37
                    sw
38
                           t2, 0(t1)
   #fin del if
39
   fin_if:
40
                    addi
                           s0, s0, 1
                                                   #j = j + 1
41
42
                    bne
                           s0, s2, for_j
                                                  #Si no hemos alcanzado el limite
43
                   addi
                           s1, s1, 1
44
45
                           s1, s2, for i
                    bne
```

• Ensamblando el programa



Resultado de la simulación en RARS



Registers	Floa	ating Point	(Control and Status
Name		Number		Value
zero			0	0
ra			1	0
sp			2	12284
gp			3	6144
tp			4	0
t0			5	20
t1			6	24
t2			7	40
s0			8	6
s1			9	6
a0			10	0
a1			11	0
a2			12	0
a3			13	0
a4			14	0
a5			15	0
a6			16	0
a7			17	0
s2			18	6
s3			19	0
s4			20	0
s5			21	0
s6			22	0
s7			23	0
s8			24	0
s9			25	0
s10			26	0
s11			27	0
t3			28	50
t4			29	0
t5			30	18
t6			31	40
pc				12408


El programa es una implementación del algoritmo de ordenamiento de burbuja en lenguaje ensamblador RISC-V. A continuación, se analiza su funcionamiento paso a paso:

- 1. Cargar datos: Se cargan los valores iniciales en los registros `t0` a `t6`.
- 2. Cargar datos en memoria: Los valores se almacenan en la memoria a partir de la dirección 0(x0) en incrementos de 4 bytes (ya que son enteros).

- 3. Bucle externo ('for_i'): El registro 's1' se inicializa en 0 y representa el índice 'i' del bucle externo. Este bucle se ejecutará 'N' veces (en este caso, 'N' es 6).
- 4. Bucle interno ('for_j'): El registro 's0' se inicializa en 0 y representa el índice 'j' del bucle interno. Este bucle se ejecutará 'N' veces ('N' es 6).
- 5. Comparación y intercambio: Se cargan los valores de `Mem[j]` y `Mem[j+1]` de la memoria en los registros `t2` y `t3`, respectivamente. Luego, se compara si `t3` es menor que `t2` utilizando la instrucción `slt` (set less than). Si la comparación es verdadera, se intercambian los valores en la memoria.
- 6. Fin del bucle interno: Se incrementa 's0' en 1 (para pasar al siguiente valor de 'j') y se verifica si se ha alcanzado el límite ('s2'). Si no se ha alcanzado el límite, se repite el bucle interno ('for_j').
- 7. Fin del bucle externo: Se incrementa 's1' en 1 (para pasar al siguiente valor de 'i') y se verifica si se ha alcanzado el límite ('s2'). Si no se ha alcanzado el límite, se repite el bucle externo ('for_i').

En resumen, el programa utiliza dos bucles anidados para comparar y ordenar los valores almacenados en memoria utilizando el algoritmo de ordenamiento de burbuja. El bucle externo controla el índice 'i' y el bucle interno controla el índice 'j', realizando las comparaciones y los intercambios necesarios para ordenar los valores de manera ascendente.

• Generando archivo .HEX



Resultado de la simulación en Vivado



clk_i	1	
rst_ni	0	
FETCH - IF		
pcb_pcsrc_o	000000000000000000000000000000000000000	
pc_next	000000000000000000000000000000000000000	
pc_gen	000000000000000000000000000000000000000	

	CACHE DE INSTRUCCIONES - IL1		
icache_addr_i	pc_next		
we_i	0		
icache_req_i	000000000000000000000000000000000000000	hex mem	
icache_inst_o	000000000000000000000000000000000000000		3200293

	DECODIFICACION/CONTROL - ID	
id_opcode_w	0010011	INSTRUCCIÓN TIPO I
id_addrd_w	00101	
id_aluop_w	0000	
id_addrs1_w	00000	
id_addrs2_w	10010	
id_alusrc_o	1	
id_regwrite_o	1	
id_memread_o	0	
id_memwrite_o	0	
id_branch_o	0	
id_memtoreg_o	0	
id_aluop_o	010	
id_pcregwrite_o	0	_


	BUSQUEDA DE OPERANDOS/LECTURAS DE REGISTROS - RR	
rers1_i	1	HAB DE LECTURA
raddrrs1_i	id_addrs1_w	DIR DE LECTURA
rdatars1_o	000000000000000000000000000000000000000	DATO DE LECTURA
rers2_i	1	HAB DE LECTURA
raddrrs2_i	id_addrs2_w	DIR DE LECTURA
rdatars2_o	XXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXX	DATO DE LECTURA
we_i	id_regwrite_o	HAB DE ESCRITURA
waddr_i	id_addrd_w	DIR DE ESCRITURA
wb_datard_o	000000000000000000000000000000000000000	DATO DE ESCRITURA

	EXTENSION DE SIGNO - SE	
if_inst_i	icache_inst_o	
se_datars2_o	000000000000000000000000000000000000000	32


• Código de burbuja modificado

```
bubleLagarto.asm
 1 # Alan Adrian Malagon Baeza - 5CV1
 2 #Practica- Ordenamiento Burbuja
 3 #Directiva de codigo
    #Cargar datos 50 27 31 10 5 18 40
 6
                 addi t0, x0, 40
                 addi t1, x0, 18
                addi t2, x0, 5
 8
                addi t3, x0, 10
                       t4, x0, 31
                addi
                 addi
                       t5, x0, 27
11
           addi t6, x0, 50
12
13 #cargar datos en memoria
                       t0, 0(x0)
14
                sw
15
                       t1, 4(x0)
                SW
                     t2, 8(x0)
16
17
                 sw
                     t3, 12(x0)
                     t4, 16(x0)
18
                 sw
19
                 sw
                       t5, 20(x0)
                        t6, 24(x0)
20
21
22 #Buble externo
23
                addi s1, x0, 0
                                           #s1 = indice i
                 addi s2, x0, 6
                                           #N = 6
24
25 for_i:
                 addi
                        s0, x0, 0
                                            #s0 = indice j
26
27 #for (j=0; j<N; j++)
28 for_j:
29 #t0 = j
30 #t1 = j + 1
                      t0, s0, 2
                                          #direccion alinead j
                 slli
31
                       t1, t0, 4
32
                 addi
                                            #Direccion alineada j+1
                        t2, 0(t0)
                                            \#t2 = Mem[j]
33
                                            #t3 = Mem[j+1]
                        t3, 0(t1)
34
                 1w
                        t4, t3, t2
                                            #(t3 < t2)
35
                 slt
                 beq t4, x0, fin_if
                                           #salta a fin_if si t4 = 1
36
37
                       t3, 0(t0)
                 sw t2, 0(t1)
38
39 #fin del if
40 fin_if:
                      s0, s0, 1
                                            #j = j + 1
41
                 addi
                 bne
                       s0, s2, for_j
                                            #Si no hemos alcanzado el limite
42
43
44
                 addi s1, s1, 1
45
                 bne
                        s1, s2, for_i
```

• Ensamblando el programa




• Resultado de la simulación en RARS



• Generando archivo .HEX



• Resultado de la simulación en Vivado



• Código propuesto: Ordenamiento por Inserción

```
insercion.asm
 1 # Alan Adrian Malagon Baeza - 5CV1
 2 # Práctica - Ordenamiento por Inserción
 3 # Directiva de código
    .text
    # Cargar datos 50 27 31 10 5 18 40
 6 addi t0, x0, 40
 7 addi t1, x0, 18
   addi t2, x0, 5
    addi t3, x0, 10
10 addi t4, x0, 31
11 addi t5, x0, 27
12 addi t6, x0, 50
13
   # Cargar datos en memoria
14
15 sw t0, 0(x0)
16 sw t1, 4(x0)
17 sw t2, 8(x0)
18 sw t3, 12(x0)
19 sw t4, 16(x0)
20 sw t5, 20(x0)
21 sw t6, 24(x0)
22
23
    # Ordenamiento por inserción
24 addi <mark>s1, x0</mark>, 1 # s1 = indice i
25 addi s2, x0, 7 # N = 7
26
27 for i:
28
        addi t0, s1, 0
                          # t0 = i
        addi t1, t0, -1 # t1 = i - 1
29
30
       slli t0, t0, 2 # dirección alineada i
       slli t1, t1, 2 # dirección alineada i - 1
31
        lw t2, 0(t0)
                          \# t2 = Mem[i]
32
33
34
       for j:
35
           begz t1, done
                               # Si hemos alcanzado el inicio del arreglo, terminamos
            lw t3, 0(t1)
                              \# t3 = Mem[i - 1]
36
            slt t4, t3, t2
                             # (t3 < t2)
37
           bnez t4, shift
                              # Si t3 < t2, saltamos a shift
38
39
           sw t3, 0(t0)
                              \# Mem[i] = Mem[i - 1]
40
            addi t0, t0, -4
                              # Decrementamos la dirección de i
41
42
            addi t1, t1, -4
                              # Decrementamos la dirección de i - 1
43
            j for j
                              # Volvemos a comprobar el siguiente elemento
44
```

```
45
       shift:
        sw t2, 0(t0)  # Mem[i] = t2
j next_i  # Pasamos al
46
                                 # Pasamos al siguiente elemento del arreglo
47
48
49
       done:
         addi s1, s1, 1  # Incrementamos el índice i
j for_i  # Volvemos a iterar para el siguiente elemento
50
51
52
53 next i:
55 # Resultado ordenado almacenado en memoria
56
```

Se encuentran las instrucciones para cargar los datos en registros temporales (t0-t6). En este caso, se cargan los valores 50, 27, 31, 10, 5, 18 y 40. Estos valores pueden modificarse según sea necesario.

Después de cargar los datos en los registros temporales, se utilizan las instrucciones "sw" para almacenar los valores en la memoria. Cada valor se almacena en una ubicación de memoria específica utilizando un desplazamiento relativo a la dirección base (x0).

Una vez que los datos se han cargado y almacenado en memoria, comienza el algoritmo de ordenamiento por inserción.

El algoritmo utiliza dos bucles "for" anidados para iterar a través de los elementos del arreglo y realizar las comparaciones necesarias para ordenarlos.

El bucle externo "for_i" se encarga de iterar sobre todos los elementos del arreglo. Se utiliza una variable de índice "s1" para rastrear la posición actual del elemento que se está comparando.

Dentro del bucle externo, se inicializa la variable de índice "s0" en cero para el bucle interno "for_j". El bucle "for_j" se encarga de buscar la posición correcta para el elemento actual dentro de la porción ya ordenada del arreglo.

Dentro del bucle "for_j", se cargan los valores del elemento actual (t2) y el elemento anterior (t3) en registros temporales. Se realiza una comparación (t3 < t2) para determinar si el elemento anterior es menor al elemento actual.

Si la comparación es verdadera, se ejecuta un bloque de código donde se intercambian los valores de los elementos. Primero, se almacena el valor del elemento anterior (t3) en la posición del elemento actual (Mem[i]). Luego, se

decrementan las direcciones de memoria para comparar el siguiente par de elementos en el siguiente ciclo del bucle "for_j".


Si la comparación es falsa, el bucle "for_j" se salta el bloque de código de intercambio y pasa al siguiente par de elementos.

Una vez que el bucle "for_j" ha terminado de iterar sobre todos los elementos en la porción ya ordenada del arreglo, se almacena el valor del elemento actual (t2) en la posición correcta dentro del arreglo.


Después de eso, se incrementa el índice "s1" en el bucle externo "for_i" para pasar al siguiente elemento del arreglo y repetir el proceso.

El resultado final será un arreglo ordenado almacenado en memoria.


Ensamblando el programa




• Resultado de la simulación en RARS



• Generando archivo .HEX



Resultado de la simulación en Vivado



Conclusión

En esta actividad, se implementó y probó un procesador monociclo siguiendo una serie de pasos específicos. Durante el desarrollo del proyecto, se analizó el código fuente, se compiló y se obtuvo el RTL del procesador. Además, se ensambló un programa utilizando RARS, se ejecutó y se examinó su funcionamiento.

El proceso de implementación y prueba del procesador monociclo proporcionó una valiosa experiencia práctica en el diseño y funcionamiento de los procesadores. Se adquirieron conocimientos sobre el proceso de compilación, ensamblaje y simulación, así como sobre la interacción del procesador con la memoria de instrucciones.

Al modificar el programa para ordenar diferentes números utilizando el algoritmo de ordenamiento de burbuja, se pudo observar cómo las instrucciones del procesador afectan el resultado final y el rendimiento del programa. Esta experiencia también permitió comprender la importancia de la optimización de algoritmos y cómo las instrucciones del procesador pueden influir en ello.

En resumen, la implementación y prueba del procesador monociclo a través de los pasos propuestos proporcionó una comprensión más profunda de los conceptos teóricos relacionados con los procesadores y su funcionamiento. Esta actividad práctica permitió aplicar los conocimientos adquiridos, adquirir habilidades en el uso de herramientas de desarrollo y simulación, y obtener una visión más completa del diseño y rendimiento de los procesadores.

En conclusión, este proyecto fue una oportunidad enriquecedora para aprender y experimentar con el diseño y funcionamiento de un procesador monociclo. Los conocimientos adquiridos y las habilidades desarrolladas durante este proceso son valiosos para comprender y trabajar en el campo de la arquitectura de procesadores y la programación de bajo nivel.

Referencia

- 1. Brock J. LaMeres, Introduction to Logic Circuits & Logic Design with Verilog, Springer, 1st Edition, USA, 2017.
- 2. TheThirdOne. (n.d.). GitHub TheThirdOne/rars: RARS -- RISC-V Assembler and Runtime Simulator. GitHub. https://github.com/TheThirdOne/rars
- 3. GeeksforGeeks. (2023). Insertion Sort Data Structure and Algorithm Tutorials.

GeeksforGeeks. https://www.geeksforgeeks.org/insertion-sort/