

# Instituto Politécnico Nacional Escuela Superior de Cómputo



# Arquitectura de Computadoras

# "Multiplexores en HDL (Verilog)"

Alumno:

Malagón Baeza Alan Adrian


Profesor: Alemán Arce Miguel Ángel

Grupo: 5CV1


# Introducción

Un multiplexor es un circuito que pasa una de sus múltiples entradas a una sola salida en función de una entrada seleccionada. Esto se puede considerar como un interruptor digital. El multiplexor tiene n líneas de selección,  $2^n$  entradas y una salida. El siguiente ejemplo muestra el proceso de diseño manual de un multiplexor 2 a 1 (es decir, utilizando el enfoque de diseño digital clásico).


Ejemplo: Multiplexor 2 a 1 - Síntesis lógica manual



Para diseñar el multiplexor, es útil enumerar todos los valores posibles para i\_Data1, i\_Data2 e i\_Select en forma de tabla de verdad




o\_Data = i\_Select'.i\_Data1 + i\_Select'.i\_Data2



En Verilog, se puede implementar un multiplexor mediante asignación continua con operadores lógicos o condicionales. El siguiente ejemplo muestra cómo modelar el multiplexor en Verilog utilizando estas técnicas.

#### Ejemplo: Multiplexor 4 a 1 - Modelado de Verilog mediante Asignación Continua

El símbolo y la tabla de verdad para el multiplexor 4 a 1 son los siguientes:



Las siguientes son dos formas diferentes de implementar el comportamiento del multiplexor con asignación continua: (1) con operadores lógicos: y (2) con operador condicional.

```
module mux 4tol (output wire F,
                      input wire A, B, C, D,
                      input wire [1:0] Sel);
        assign F = (A \& \sim Sel[1] \& \sim Sel[0])
(1)
                    (B & ~Sel[1] & Sel[0])
                    (C & Sel[1] & ~Sel[0]) |
                    (D & Sel[1] & Sel[0]);
     endmodule
    module mux 4tol (output wire F,
                       input wire A, B, C, D,
                      input wire [1:0] Sel);
        assign F = (Sel == 2'b00) ? A :
(2)
                    (Sel == 2'b01) ? B :
                    (Sel == 2'b10) ? C :
                    (Sel == 2'b11) ? D :
                   1'bX;
     endmodule
```


# Desarrollo

#### Propuesta 1

# Código Verilog

#### Mux\_2\_to\_1.v


C:/Users/alanm/Desktop/Arqui/Vivado/Multiplexor/Multiplexor.srcs/sources\_1/new/Mux\_2\_to\_1.v



# Código Verilog Testbench


#### tb Mux 2 To 1.v C:/Users/alanm/Desktop/Arqui/Vivado/Multiplexor/Multiplexor.srcs/sim\_1/new/tb\_Mux\_2\_To\_1.v 1 itimescale 1ns / 1ps 2 😓 '// Unidad de Aprendizaje: Arquitectura de Computadoras 3 ¦ :// Alumno: Alan Adrian Malagon Baeza // Grupo: 5CV1 5 // Profesor: Miguel Angel Aleman Arce 7 // Module Name: tb\_Mux\_2\_To\_1 // Target Devices: Artix 9 10 11 : 12 🖨 // Modulo de estimulo 13 👨 module tb\_Mux\_2\_To\_1(); 14 15 //Inputs reg [1:0] i Select; reg i\_Data1; 17 reg i\_Data2; 18 19 20 1//Outputs 21 wire o\_Data; 22 23 integer i; 24 25 1//Instantiation of Unit Under Tes Mux 2 To 1 mux0( 27 .i\_Select (i\_Select), 28 .i\_Data1 (i\_Data1), 29 .i\_Data2 (i\_Data2), 30 .o\_Data (o\_Data) 31 ' !); 32 ¦ 33 ¦ initial i Data1 = 1'b0; 34 | O always #1 i\_Data1 = ~i\_Data1; 35 ! O 36 : initial i Data2 = 1'b0; 37 | O always #2 i\_Data2 = ~i\_Data2; 38 | 0 39 🖯 ¦initial 40 🖨 begin 41 🖨 for(i=0;i<2;i=i+1) begin 0 42 i Select = i; 43 0 #5; 44 🖨 🔾 end 45 i \$finish; 46 🖨 ○→ end 47 🗀 endmodule

### Implementación RTL en Vivado 2022.2



Podemos observar cómo utilizó un multiplexor para la implementación del multiplexor 2 a 1.

#### Resultado de la simulación:



Como se observa en la simulación, la salida o\_Data recibe el valor de entrada i\_DataX según la expresión asignada en el selector i\_Select.

```
o_Data = i_Select ? i_Data1 : i_Data2;
```

 $o_Data = i_Data2$ 

### Propuesta 2, Parametrización

# Código Verilog


```
Mux 2 to 1.v
           × Mux 2 To 1 Width.v
C:/Users/alanm/Desktop/Arqui/Vivado/Multiplexor/Multiplexor.srcs/sources_1/new/Mux_2_To_1_Width.v
                χ | 1 | 1 | X | // | 11 | Ω
    `timescale 1ns / 1ps
 3 / // Unidad de Aprendizaje: Arquitectura de Computadoras
 4 : // Alumno: Alan Adrian Malagon Baeza
   // Grupo: 5CV1
 6 ! // Profesor: Miguel Angel Aleman Arce
 8 // Module Name: Mux_2_To_1_Width
 9 ! // Target Devices: Artix
10 ! //
13 module Mux 2 To 1 Width # (parameter g WIDTH = 8)
14 | (input i Select,
15 i
      input [g_WIDTH-1:0] i_Data1,
16
      input [g_WIDTH-1:0] i_Data2,
17
      output [g_WIDTH-1:0] o_Data);
18
19
      assign o Data = i Select ? i Data1 : i Data2;
20
21 \(\hhat{\rightarrow}\) endmodule // Mux 2 To 1 Width
```

# Código Verilog Testbench

#### tb\_Mux\_2\_To\_1\_Width.v


```
C:/Users/alanm/Desktop/Arqui/Vivado/Multiplexor/Multiplexor.srcs/sim_1/new/tb_Mux_2_To_1_Width.v
1 'timescale 1ns / 1ps
3 / // Unidad de Aprendizaje: Arquitectura de Computadoras
4 1 // Alumno: Alan Adrian Malagon Baeza
5 // Grupo: 5CV1
6 | // Profesor: Miguel Angel Aleman Arce
   // Module Name: tb Mux 2 To 1 Width
  // Target Devices: Artix
9 | //
11
13 module tb_Mux_2_To_1_Width();
14
15 | localparam g WIDTH = 8;
16 //Inputs
17 | reg [1:0] i Select;
18 | reg [g WIDTH-1:0] i Data1;
19 | reg [g WIDTH-1:0] i Data2;
20
21 | //Outputs
22 :
   wire [g WIDTH-1:0] o Data;
23
24 | integer i;
25 ¦
26 | Mux 2 To 1 Width #(
27 i
      .g_WIDTH(g_WIDTH)
28
     ) MUX0 (
29
      .i Select (i Select),
      .i Datal (i Datal),
31
      .i Data2 (i Data2),
32
      .o Data (o Data)
33 ; );
34 i
35 | initial i Data1 = 1'b0;
36 | always #1 i Data1 = ~i Data1;
37
38 i initial i Data2 = 1'b0;
40
41 🖯 initial
42 Degin
43 !
      i_Select <= 0;
44
       i Data1 <= $random;
45 i
      i Data2 <= $random;
```

#### Descripción RTL en Vivado 2022.2



Podemos observar cómo utilizó un multiplexor para la implementación del multiplexor 2 a 1.

#### Resultado de la simulación:



Como se observa en la simulación, la salida o\_Data recibe el valor de entrada i\_DataX según la expresión asignada en el selector i\_Select.

```
o_Data = i_Select ? i_Data1 : i_Data2;
o_Data = 00 ? i_Data1 (true) : i_Data2 (false); 00 -> false
o_Data = i_Data2
```

#### Propuesta 3

# Código Verilog


```
× tb_Mux_4_To_1.v
Mux_4_To_1.v
                          × tb_Mux_4_To_1_behav.wcfg
C:/Users/alanm/Desktop/Arqui/Vivado/Multiplexor/Multiplexor.srcs/sources_1/new/Mux_4_To_1.v
timescale 1ns / 1ps
 1
 2 👨
       3
       '// Unidad de Aprendizaje: Arquitectura de Computadoras
       // Alumno: Alan Adrian Malagon Baeza
 5
       !// Grupo: 5CV1
       :// Profesor: Miguel Angel Aleman Arce
 7
       1//
       // Module Name: Mux_4_To_1
 8
       :// Target Devices: Artix
 9
10
       11 🖒
12
13 🖨
       module Mux_4_To_1 (input [1:0] i_Select,
                        input i Data1,
14
                        input i Data2,
15
16
                        input i_Data3,
17
                        input i Data4,
18
                       output o_Data);
19
20
        reg r_Data;
21
22
    O 'assign o_Data = i_Select[1] ? (i_Select[0] ? i_Data4 : i_Data3) :
23
                                 (i_Select[0] ? i_Data2 : i_Data1);
24
25
       // Alternatively:
27 🖯 O always @(*)
28 🖯
       begin
29 🖯 🔘 ¦ case (i_Select)
30 :
          2'b00 : r_Data <= i_Data1;
    0
31 i
          2'b01 : r_Data <= i_Data2;
    0
32 ¦
          2'b10 : r_Data <= i_Data3;
    0 :
33 ¦
          2'b11 : r_Data <= i_Data4;
34 🖨
        endcase // case (i_Select)
35 🖨
36
37
    O assign o Data = r Data;
38
39 ♠
       endmodule // Mux 4 To 1
```

# Código Verilog Testbench (Con función \$random)

```
Mux_4_To_1.v
          × tb_Mux_4_To_1.v
                         × tb_Mux_4_To_1_behav.wcfg
C:/Users/alanm/Desktop/Arqui/Vivado/Multiplexor/Multiplexor.srcs/sim_1/new/tb_Mux_4_To_1.v
`timescale 1ns / 1ps
 2 👨
       3
       1// Unidad de Aprendizaje: Arquitectura de Computadoras
       1// Alumno: Alan Adrian Malagon Baeza
 4
 5
       i// Grupo: 5CV1
       :// Profesor: Miguel Angel Aleman Arce
 6
 7
       1//
       // Module Name: tb_Mux_4_To_1
 8
 9
       // Target Devices: Artix
10
       1//
       13 🖨
       !// Modulo de estimulo
14 🖯
       module tb Mux 4 To 1();
15
16
       ://Inputs
       reg [1:0] i_Select;
17
18
       reg i Data1;
19
       reg i_Data2;
20
       reg i Data3;
21
       reg i_Data4;
22
23
       1//Outputs
24
       wire o_Data;
25
26
       integer i;
27
28
       //Instantiation of Unit Under Tes
       Mux 4 To 1 mux0(
          .i Select (i Select),
31
          .i Datal (i Datal),
32
          .i_Data2 (i_Data2),
33
          .i_Data3 (i_Data3),
34
          .i_Data4 (i_Data4),
35
           .o_Data (o_Data)
36
       ; (
37
    O initial i_Data1 = 1'b0;
    O always #1 i Data1 = ~i Data1;
40
41
    O initial i Data2 = 1'b0;
42
    O always #2 i_Data2 = ~i_Data2;
43
    O initial i_Data3 = 1'b0;
44
45 i
    O always #3 i Data3 = ~i Data3;
```


```
O initial i_Data4 = 1'b0;
48
     O always #4 i_Data4 = ~i_Data4;
49 ¦
50 🖨
        initial
51 🕏
         begin
52 ♥ ○
            for(i=0;i<4;i=i+1) begin
     0
53 ¦
                 i Select = i;
54 :
                 #5;
55 🖨
              end
56 ¦
              $finish;
           end
58 i
59 ♠
        endmodule!
60 ¦
```

# Descripción RTL en Vivado 2022.2



Podemos observar cómo utilizó multiplexores para la implementación del multiplexor 4 a 1.

#### Resultado de la simulación:



Como se observa en la simulación, la salida o\_Data recibe el valor de entrada i\_DataX según el valor indicado en el selector i\_Select.

# Propuesta 4 Operadores Lógicos


# Código Verilog

```
timescale 1ns / 1ps
      '// Unidad de Aprendizaje: Arquitectura de Computadoras
      // Alumno: Alan Adrian Malagon Baeza
      // Grupo: 5CV1
      !// Profesor: Miguel Angel Aleman Arce
7 ¦
      1// Module Name: mux 4tol logico
      !// Target Devices: Artix
11 🖒
      12
13
14 🖵
      module mux_4to1_logico(input wire [1:0] i_Select,
15 ¦
                    input wire i_Data1,
16
                    input wire i_Data2,
17
                    input wire i_Data3,
18
                    input wire i_Data4,
19
                    output wire o_Data);
20
21 ¦
   O |assign o_Data = (i_Data1 & ~i_Select[1] & ~i_Select[0]) |
22
                  (i_Data2 & ~i_Select[1] & i_Select[0]) |
23
                  (i_Data3 & i_Select[1] & ~i_Select[0]) |
24
                  25
26 🖒
      endmodule
```

# Código Verilog Testbench


```
`timescale 1ns / 1ps
2 👨
       1// Unidad de Aprendizaje: Arquitectura de Computadoras
3
       :// Alumno: Alan Adrian Malagon Baeza
       // Grupo: 5CV1
       :// Profesor: Miguel Angel Aleman Arce
6
7
8
       // Module Name: mux_4to1_logico
9
       // Target Devices: Artix
10 !
       11 🖒
12 :
13 🖯
       module tb mux 4tol logico();
15
         //Inputs
16 i
       reg [1:0] i_Select;
       reg i_Data1;
17
       reg i_Data2;
18
       reg i_Data3;
19
20
       reg i Data4;
21
22
       1//outputs
23
       wire o Data;
24
25 :
       integer i;
26
       mux 4to1 logico mux0(
27
       .i_Select (i_Select),
28 !
29 ¦
          .i Datal (i Datal),
         .i Data2 (i Data2),
30 i
31
          .i Data3 (i Data3),
32 !
          .i Data4 (i Data4),
33 ¦
          .o_Data (o_Data)
34 i
       i);
35
       initial i Data1 = 1'b0;
       always #1 i_Data1 = ~i_Data1;
37
38
39
       initial i_Data2 = 1'b0;
40
       always #2 i Data2 = ~i Data2;
41
       initial i Data3 = 1'b0;
42 !
43 ¦
       |always #3 i Data3 = ~i Data3;
       initial i Data4 = 1'b0;
45 i
46 | O always #4 i_Data4 = ~i_Data4;
48 🖨
       initial
49 ♥ O | begin
50 🖨 🔾
          for(i=0;i<4;i=i+1) begin
51
            i Select = i;
52 ! 0 !
             #5;
53 🖨 🔾
          end
54 :
           $finish;
55 🖒 🔘
       end
56 🗘 🔾 endmodule
```

#### Descripción RTL en Vivado 2022.2



Podemos observar cómo utilizó las compuertas lógicas AND y OR para la implementación del multiplexor 4 a 1.

#### Resultado de la simulación:



Como se observa en la simulación, la salida o\_Data recibe el valor de entrada i\_DataX según el valor indicado en el selector i\_Select.

# Conclusión

El término lógica de circuito integrado de escala media (MSI) se refiere a un conjunto de circuitos lógicos combinacionales básicos que implementan funciones simples y de uso común, como multiplexores. La lógica MSI también puede incluir operaciones como comparadores y circuitos aritméticos simples.

Si bien un circuito lógico MSI puede tener múltiples salidas, cada salida requiere su propia expresión lógica única que se basa en las entradas del sistema.

Un multiplexor es un sistema que tiene <u>una salida</u> y múltiples entradas. En un momento dado, una y solo una entrada se enruta a la salida en función del valor en un conjunto de *líneas seleccionadas*. Para n líneas seleccionadas, un multiplexor puede admitir  $2^n$  entradas.

Los HDL son particularmente útiles para describir la lógica MSI debido a su capacidad de modelado abstracto. Mediante el uso de condiciones booleanas y asignaciones de vectores, el comportamiento de la lógica MSI se puede modelar de forma compacta e intuitiva.

### Referencia

1. Brock J. LaMeres, Introduction to Logic Circuits & Logic Design with Verilog, Springer, 1st Edition, USA, 2017.