



Instituto Politécnico Nacional
Escuela Superior de Cómputo



Arquitectura de Computadoras

“Implementación del Monociclo”

Alumno:

Malagón Baeza Alan Adrian

Profesor:

Alemán Arce Miguel Ángel

Grupo: 5CV1


Introducción


Objetivo: Implementar el procesador Monociclo siguiendo los siguientes pasos:


1. Localizar el archivo monociclo.qar
2. Analizar el código.
3. Compilar.
4. Obtener el RTL
5. Descargar el Archivo código de burbuja.asm incluido en la misma carpeta de material de clase.
6. Ensamblar en RARS.
7. Correr el programa y analizar su funcionamiento.
8. Generar el archivo .HEX posteriormente guardar el archivo en la carpeta de la memoria de instrucciones, icahe, y simular.
9. Examinar el correcto funcionamiento del programa en el monociclo.
10. Cambiar los números que se ordenan en el programa que ordena mediante el código de la burbuja.
11. Repetir los pasos del 6 al 9.
12. Escribir un programa en ensamblador en RARS revisando las instrucciones que fueron implementadas.
13. Repetir los pasos del 6 al 9.


Desarrollo


- Descripción RTL obtenida mediante Vivado 2022.2


























Podemos observar cómo utilizo FlipsFlops, multiplexores, operadores de suma, resta, no es igual, desplazamiento a la izquierda/derecha, menor que y mayor que, compuertas AND, OR, XOR y bloques de memoria ROM/RAM del FPGA seleccionado, y para el control del dato de salida, se implementó mediante un multiplexor.

- Código de burbuja

```

bubleLagarto.asm
1  # Alan Adrian Malagon Baeza - 5CV1
2  #Practica- Ordenamiento Burbuja
3  #Directiva de codigo
4  .text
5  #Cargar datos
6          addi    t0, x0, 50
7          addi    t1, x0, 27
8          addi    t2, x0, 32
9          addi    t3, x0, 10
10         addi    t4, x0, 5
11         addi    t5, x0, 18
12         addi    t6, x0, 40
13  #cargar datos en memoria
14         sw      t0, 0(x0)
15         sw      t1, 4(x0)
16         sw      t2, 8(x0)
17         sw      t3, 12(x0)
18         sw      t4, 16(x0)
19         sw      t5, 20(x0)
20         sw      t6, 24(x0)
21
22  #Buble externo
23         addi    s1, x0, 0           #s1 = indice i
24         addi    s2, x0, 6           #N = 6
25  for_i:
26         addi    s0, x0, 0           #s0 = indice j
27  #for (j=0; j<N; j++)
28  for_j:
29  #t0 = j
30  #t1 = j + 1
31         slli    t0, s0, 2           #direccion alinead j
32         addi    t1, t0, 4           #Direccion alineada j+1
33         lw      t2, 0(t0)           #t2 = Mem[j]
34         lw      t3, 0(t1)           #t3 = Mem[j+1]
35         slt     t4, t3, t2           #(t3 < t2)
36         beq     t4, x0, fin_if       #salta a fin_if si t4 = 1
37         sw      t3, 0(t0)
38         sw      t2, 0(t1)
39  #fin del if
40  fin_if:
41         addi    s0, s0, 1           #j = j + 1
42         bne     s0, s2, for_j        #Si no hemos alcanzado el limite
43
44         addi    s1, s1, 1
45         bne     s1, s2, for_i

```

- Ensamblando el programa

Edit
Execute

Text Segment

Bkpt	Address	Code	Basic	Source
<input type="checkbox"/>	0x00003000	0x03200293	addi x5,x0,50	6: addi t0, x0, 50
<input type="checkbox"/>	0x00003004	0x01b00313	addi x6,x0,27	7: addi t1, x0, 27
<input type="checkbox"/>	0x00003008	0x02000393	addi x7,x0,32	8: addi t2, x0, 32
<input type="checkbox"/>	0x0000300c	0x00a00e13	addi x28,x0,10	9: addi t3, x0, 10
<input type="checkbox"/>	0x00003010	0x00500e93	addi x29,x0,5	10: addi t4, x0, 5
<input type="checkbox"/>	0x00003014	0x01200f13	addi x30,x0,18	11: addi t5, x0, 18
<input type="checkbox"/>	0x00003018	0x02800f93	addi x31,x0,40	12: addi t6, x0, 40
<input type="checkbox"/>	0x0000301c	0x00502023	sw x5,0(x0)	14: sw t0, 0(x0)
<input type="checkbox"/>	0x00003020	0x00602223	sw x6,4(x0)	15: sw t1, 4(x0)
<input type="checkbox"/>	0x00003024	0x00702423	sw x7,8(x0)	16: sw t2, 8(x0)
<input type="checkbox"/>	0x00003028	0x01c02623	sw x28,12(x0)	17: sw t3, 12(x0)
<input type="checkbox"/>	0x0000302c	0x01d02823	sw x29,16(x0)	18: sw t4, 16(x0)
<input type="checkbox"/>	0x00003030	0x01e02a23	sw x30,20(x0)	19: sw t5, 20(x0)
<input type="checkbox"/>	0x00003034	0x01f02c23	sw x31,24(x0)	20: sw t6, 24(x0)
<input type="checkbox"/>	0x00003038	0x00000493	addi x9,x0,0	23: addi s1, x0, ..
<input type="checkbox"/>	0x0000303c	0x00600913	addi x18,x0,6	24: addi s2, x0, ..

Data Segment

Address	Value (+0)	Value (+4)	Value (+8)	Value (+c)	Value (+10)	Value (+14)	Value (+18)	Value (+1c)
0x0000...	0	0	0	0	0	0	0	0
0x0000...	0	0	0	0	0	0	0	0
0x0000...	0	0	0	0	0	0	0	0
0x0000...	0	0	0	0	0	0	0	0
0x0000...	0	0	0	0	0	0	0	0
0x0000...	0	0	0	0	0	0	0	0
0x0000...	0	0	0	0	0	0	0	0
0x0000...	0	0	0	0	0	0	0	0
0x0000...	0	0	0	0	0	0	0	0
0x0000...	0	0	0	0	0	0	0	0
0x0000...	0	0	0	0	0	0	0	0
0x0000...	0	0	0	0	0	0	0	0
0x0000...	0	0	0	0	0	0	0	0
0x0000...	0	0	0	0	0	0	0	0

Hexadecimal Addresses
Hexadecimal Values
ASCII

0x00000000 (.data)

Messages

Run I/O

Assemble: assembling C:\Users\alanm\Desktop\Arqui\RARS\bubleLagarto.asm
Assemble: operation completed successfully.

Clear

- Resultado de la simulación en RARS

Edit
Execute

Text Segment

Bkpt	Address	Code	Basic	Source
<input type="checkbox"/>	0x00003000	0x03200293	addi x5,x0,50	6: addi t0, x0, 50
<input type="checkbox"/>	0x00003004	0x01b00313	addi x6,x0,27	7: addi t1, x0, 27
<input type="checkbox"/>	0x00003008	0x02000393	addi x7,x0,32	8: addi t2, x0, 32
<input type="checkbox"/>	0x0000300c	0x00a00e13	addi x28,x0,10	9: addi t3, x0, 10
<input type="checkbox"/>	0x00003010	0x00500e93	addi x29,x0,5	10: addi t4, x0, 5
<input type="checkbox"/>	0x00003014	0x01200f13	addi x30,x0,18	11: addi t5, x0, 18
<input type="checkbox"/>	0x00003018	0x02800f93	addi x31,x0,40	12: addi t6, x0, 40
<input type="checkbox"/>	0x0000301c	0x00502023	sw x5,0(x0)	14: sw t0, 0(x0)
<input type="checkbox"/>	0x00003020	0x00602223	sw x6,4(x0)	15: sw t1, 4(x0)
<input type="checkbox"/>	0x00003024	0x00702423	sw x7,8(x0)	16: sw t2, 8(x0)
<input type="checkbox"/>	0x00003028	0x01c02623	sw x28,12(x0)	17: sw t3, 12(x0)
<input type="checkbox"/>	0x0000302c	0x01d02823	sw x29,16(x0)	18: sw t4, 16(x0)
<input type="checkbox"/>	0x00003030	0x01e02a23	sw x30,20(x0)	19: sw t5, 20(x0)
<input type="checkbox"/>	0x00003034	0x01f02c23	sw x31,24(x0)	20: sw t6, 24(x0)
<input type="checkbox"/>	0x00003038	0x00000493	addi x9,x0,0	23: addi s1, x0, ..
<input type="checkbox"/>	0x0000303c	0x00600913	addi x18,x0,6	24: addi s2, x0, ..

Data Segment

Address	Value (+0)	Value (+4)	Value (+8)	Value (+c)	Value (+10)	Value (+14)	Value (+18)	Value (+1c)
0x0000...	5	10	18	27	32	40	50	0
0x0000...	0	0	0	0	0	0	0	0
0x0000...	0	0	0	0	0	0	0	0
0x0000...	0	0	0	0	0	0	0	0
0x0000...	0	0	0	0	0	0	0	0
0x0000...	0	0	0	0	0	0	0	0
0x0000...	0	0	0	0	0	0	0	0
0x0000...	0	0	0	0	0	0	0	0
0x0000...	0	0	0	0	0	0	0	0
0x0000...	0	0	0	0	0	0	0	0
0x0000...	0	0	0	0	0	0	0	0
0x0000...	0	0	0	0	0	0	0	0
0x0000...	0	0	0	0	0	0	0	0
0x0000...	0	0	0	0	0	0	0	0
0x0000...	0	0	0	0	0	0	0	0

Hexadecimal Addresses
Hexadecimal Values
ASCII

Messages

Run I/O

-- program is finished running (dropped off bottom) --

Clear

Registers	Floating Point	Control and Status
Name	Number	Value
zero	0	0
ra	1	0
sp	2	12284
gp	3	6144
tp	4	0
t0	5	20
t1	6	24
t2	7	40
s0	8	6
s1	9	6
a0	10	0
a1	11	0
a2	12	0
a3	13	0
a4	14	0
a5	15	0
a6	16	0
a7	17	0
s2	18	6
s3	19	0
s4	20	0
s5	21	0
s6	22	0
s7	23	0
s8	24	0
s9	25	0
s10	26	0
s11	27	0
t3	28	50
t4	29	0
t5	30	18
t6	31	40
pc		12408

El programa es una implementación del algoritmo de ordenamiento de burbuja en lenguaje ensamblador RISC-V. A continuación, se analiza su funcionamiento paso a paso:

1. Cargar datos: Se cargan los valores iniciales en los registros `t0` a `t6`.
2. Cargar datos en memoria: Los valores se almacenan en la memoria a partir de la dirección `0(x0)` en incrementos de 4 bytes (ya que son enteros).

3. Bucle externo (`for_i`): El registro `s1` se inicializa en 0 y representa el índice `i` del bucle externo. Este bucle se ejecutará `N` veces (en este caso, `N` es 6).
4. Bucle interno (`for_j`): El registro `s0` se inicializa en 0 y representa el índice `j` del bucle interno. Este bucle se ejecutará `N` veces (`N` es 6).
5. Comparación y intercambio: Se cargan los valores de `Mem[j]` y `Mem[j+1]` de la memoria en los registros `t2` y `t3`, respectivamente. Luego, se compara si `t3` es menor que `t2` utilizando la instrucción `slt` (set less than). Si la comparación es verdadera, se intercambian los valores en la memoria.
6. Fin del bucle interno: Se incrementa `s0` en 1 (para pasar al siguiente valor de `j`) y se verifica si se ha alcanzado el límite (`s2`). Si no se ha alcanzado el límite, se repite el bucle interno (`for_j`).
7. Fin del bucle externo: Se incrementa `s1` en 1 (para pasar al siguiente valor de `i`) y se verifica si se ha alcanzado el límite (`s2`). Si no se ha alcanzado el límite, se repite el bucle externo (`for_i`).

En resumen, el programa utiliza dos bucles anidados para comparar y ordenar los valores almacenados en memoria utilizando el algoritmo de ordenamiento de burbuja. El bucle externo controla el índice `i` y el bucle interno controla el índice `j`, realizando las comparaciones y los intercambios necesarios para ordenar los valores de manera ascendente.

- Generando archivo .HEX

```


burbuja.mem

C:/Users/alanm/Desktop/Arqui/Vivado/monociclo/monociclo.srcs/sources_1/new/burbuja.mem

1 03200293
2 01b00313
3 02000393
4 00a00e13
5 00500e93
6 01200f13
7 02800f93
8 00502023
9 00602223
10 00702423
11 01c02623
12 01d02823
13 01e02a23
14 01f02c23
15 00000493
16 00600913
17 00000413
18 00241293
19 00428313
20 0002a383
21 00032e03
22 007e2eb3
23 000e8663
24 01c2a023
25 00732023
26 00140413
27 fd241ee3
28 00148493
29 fd2498e3
30

```

- Resultado de la simulación en Vivado



[illegible]

- Código de burbuja modificado

```

bubleLagarto.asm
1  # Alan Adrian Malagon Baeza - 5CV1
2  #Practica- Ordenamiento Burbuja
3  #Directiva de codigo
4  .text
5  #Cargar datos 50 27 31 10 5 18 40
6      addi    t0, x0, 40
7      addi    t1, x0, 18
8      addi    t2, x0, 5
9      addi    t3, x0, 10
10     addi    t4, x0, 31
11     addi    t5, x0, 27
12     addi    t6, x0, 50
13  #cargar datos en memoria
14     sw      t0, 0(x0)
15     sw      t1, 4(x0)
16     sw      t2, 8(x0)
17     sw      t3, 12(x0)
18     sw      t4, 16(x0)
19     sw      t5, 20(x0)
20     sw      t6, 24(x0)
21
22  #Buble externo
23     addi    s1, x0, 0          #s1 = indice i
24     addi    s2, x0, 6          #N = 6
25  for_i:
26     addi    s0, x0, 0          #s0 = indice j
27  #for (j=0; j<N; j++)
28  for_j:
29  #t0 = j
30  #t1 = j + 1
31     slli    t0, s0, 2          #direccion alinead j
32     addi    t1, t0, 4          #Direccion alineada j+1
33     lw      t2, 0(t0)          #t2 = Mem[j]
34     lw      t3, 0(t1)          #t3 = Mem[j+1]
35     slt     t4, t3, t2          #(t3 < t2)
36     beq     t4, x0, fin_if      #salta a fin_if si t4 = 1
37     sw      t3, 0(t0)
38     sw      t2, 0(t1)
39  #fin del if
40  fin_if:
41     addi    s0, s0, 1          #j = j + 1
42     bne     s0, s2, for_j      #Si no hemos alcanzado el limite
43
44     addi    s1, s1, 1
45     bne     s1, s2, for_i

```

- Ensamblando el programa

C:\Users\alanm\Desktop\Arqui\RARs\bubleLagarto.asm - RARS 1.6

File Edit Run Settings Tools Help

Run speed at max (no interaction)

Edit Execute

Text Segment

Bkpt	Address	Code	Basic
<input type="checkbox"/>	0x00400000	0x01200293 addi x5,x0,18	6: addi
<input type="checkbox"/>	0x00400004	0x01f00313 addi x6,x0,31	7: addi
<input type="checkbox"/>	0x00400008	0x01b00393 addi x7,x0,27	8: addi
<input type="checkbox"/>	0x0040000c	0x02800e13 addi x28,x0,40	9: addi
<input type="checkbox"/>	0x00400010	0x00a00e93 addi x29,x0,10	10: addi
<input type="checkbox"/>	0x00400014	0x03200f13 addi x30,x0,50	11: addi
<input type="checkbox"/>	0x00400018	0x00500f93 addi x31,x0,5	12: addi
<input type="checkbox"/>	0x0040001c	0x00502023 sw x5,0(x0)	14: sw
<input type="checkbox"/>	0x00400020	0x00602223 sw x6,4(x0)	15: sw
<input type="checkbox"/>	0x00400024	0x00702423 sw x7,8(x0)	16: sw
<input type="checkbox"/>	0x00400028	0x01c02623 sw x28,12(x0)	17: sw
<input type="checkbox"/>	0x0040002c	0x01d02823 sw x29,16(x0)	18: sw
<input type="checkbox"/>	0x00400030	0x01e02a23 sw x30,20(x0)	19: sw
<input type="checkbox"/>	0x00400034	0x01f02c23 sw x31,24(x0)	20: sw
<input type="checkbox"/>	0x00400038	0x00000493 addi x9,x0,0	23: addi
<input type="checkbox"/>	0x0040003c	0x00600913 addi x18,x0,6	24: addi
<input type="checkbox"/>	0x00400040	0x00000413 addi x8,x0,0	26: addi
<input type="checkbox"/>	0x00400044	0x00241293 slli x5,x8,2	31: slli
<input type="checkbox"/>	0x00400048	0x00428313 addi x6,x5,4	32: addi
<input type="checkbox"/>	0x0040004c	0x0002a383 lw x7,0(x5)	33: lw
<input type="checkbox"/>	0x00400050	0x00032e03 lw x28,0(x6)	34: lw

Data Segment

Address	Value (+0)	Value (+4)	Value (+8)	Value (+c)	Value (+10)	Value (+14)	Value (+18)
0x10010000	0	0	0	0	0	0	0
0x10010020	0	0	0	0	0	0	0
0x10010040	0	0	0	0	0	0	0
0x10010060	0	0	0	0	0	0	0

Messages Run I/O

Assemble: assembling C:\Users\alanm\Desktop\Arqui\RARs\bubleLagarto.asm

Clear Assemble: operation completed successfully.

Control and Status

Registers

Name	Number	Value
zero	0	0
ra	1	0
sp	2	2147479548
gp	3	268468224
tp	4	0
t0	5	0
t1	6	0
t2	7	0
s0	8	0
s1	9	0
a0	10	0
a1	11	0
a2	12	0
a3	13	0
a4	14	0
a5	15	0
a6	16	0
a7	17	0
s2	18	0
s3	19	0
s4	20	0
s5	21	0
s6	22	0
s7	23	0
s8	24	0
s9	25	0
s10	26	0
s11	27	0
t3	28	0
t4	29	0
t5	30	0
t6	31	0
pc		4194304

- Resultado de la simulación en RARS

C:\Users\alanm\Desktop\Arqui\RARS\bubleLagarto.asm - RARS 1.6

File Edit Run Settings Tools Help

Run speed at max (no interaction)

Edit Execute

Text Segment

Bkpt	Address	Code	Basic
<input type="checkbox"/>	0x00003000	0x02800293 addi x5,x0,40	6: addi
<input type="checkbox"/>	0x00003004	0x01200313 addi x6,x0,18	7: addi
<input type="checkbox"/>	0x00003008	0x00500393 addi x7,x0,5	8: addi
<input type="checkbox"/>	0x0000300c	0x00a00e13 addi x28,x0,10	9: addi
<input type="checkbox"/>	0x00003010	0x01f00e93 addi x29,x0,31	10: addi
<input type="checkbox"/>	0x00003014	0x01b00f13 addi x30,x0,27	11: addi
<input type="checkbox"/>	0x00003018	0x03200f93 addi x31,x0,50	12: addi
<input type="checkbox"/>	0x0000301c	0x00502023 sw x5,0(x0)	14: sw
<input type="checkbox"/>	0x00003020	0x00602223 sw x6,4(x0)	15: sw
<input type="checkbox"/>	0x00003024	0x00702423 sw x7,8(x0)	16: sw
<input type="checkbox"/>	0x00003028	0x01c02623 sw x28,12(x0)	17: sw
<input type="checkbox"/>	0x0000302c	0x01d02823 sw x29,16(x0)	18: sw
<input type="checkbox"/>	0x00003030	0x01e02a23 sw x30,20(x0)	19: sw
<input type="checkbox"/>	0x00003034	0x01f02c23 sw x31,24(x0)	20: sw
<input type="checkbox"/>	0x00003038	0x00000493 addi x9,x0,0	23: addi
<input type="checkbox"/>	0x0000303c	0x00600913 addi x18,x0,6	24: addi
<input type="checkbox"/>	0x00003040	0x00000413 addi x8,x0,0	26: addi
<input type="checkbox"/>	0x00003044	0x00241293 slli x5,x8,2	31: slli
<input type="checkbox"/>	0x00003048	0x00428313 addi x6,x5,4	32: addi
<input type="checkbox"/>	0x0000304c	0x0002a383 lw x7,0(x5)	33: lw
<input type="checkbox"/>	0x00003050	0x00032e03 lw x28,0(x6)	34: lw

Data Segment

Address	Value (+0)	Value (+4)	Value (+8)	Value (+c)	Value (+10)	Value (+14)	Val
0x00000000	5	10	18	27	31	40	
0x00000020	0	0	0	0	0	0	
0x00000040	0	0	0	0	0	0	
0x00000060	0	0	0	0	0	0	
0x00000080	0	0	0	0	0	0	
0x000000a0	0	0	0	0	0	0	
0x000000c0	0	0	0	0	0	0	
0x000000e0	0	0	0	0	0	0	

Control and Status

Registers		Floating Point
Name	Number	Value
zero	0	0
ra	1	0
sp	2	12284
gp	3	6144
tp	4	0
t0	5	20
t1	6	24
t2	7	40
s0	8	6
s1	9	6
a0	10	0
a1	11	0
a2	12	0
a3	13	0
a4	14	0
a5	15	0
a6	16	0
a7	17	0
s2	18	6
s3	19	0
s4	20	0
s5	21	0
s6	22	0
s7	23	0
s8	24	0
s9	25	0
s10	26	0
s11	27	0
t3	28	50
t4	29	0
t5	30	27
t6	31	50
pc		12408

Messages Run I/O

-- program is finished running (dropped off bottom) --

Clear


- Generando archivo .HEX

```

burbujam.mem
C:/Users/alanm/Desktop/Arqui/Vivado/monociclo/monociclo.srcs/sources_1/new/burbujam.mem

1  02800293
2  01200313
3  00500393
4  00a00e13
5  01f00e93
6  01b00f13
7  03200f93
8  00502023
9  00602223
10 00702423
11 01c02623
12 01d02823
13 01e02a23
14 01f02c23
15 00000493
16 00600913
17 00000413
18 00241293
19 00428313
20 0002a383
21 00032e03
22 007e2eb3
23 000e8663
24 01c2a023
25 00732023
26 00140413
27 fd241ee3
28 00148493
29 fd2498e3
  
```

- Resultado de la simulación en Vivado



- Código propuesto: Ordenamiento por Inserción

```

insercion.asm
1  # Alan Adrian Malagon Baeza - 5CV1
2  # Práctica - Ordenamiento por Inserción
3  # Directiva de código
4  .text
5  # Cargar datos 50 27 31 10 5 18 40
6  addi t0, x0, 40
7  addi t1, x0, 18
8  addi t2, x0, 5
9  addi t3, x0, 10
10 addi t4, x0, 31
11 addi t5, x0, 27
12 addi t6, x0, 50
13
14 # Cargar datos en memoria
15 sw t0, 0(x0)
16 sw t1, 4(x0)
17 sw t2, 8(x0)
18 sw t3, 12(x0)
19 sw t4, 16(x0)
20 sw t5, 20(x0)
21 sw t6, 24(x0)
22
23 # Ordenamiento por inserción
24 addi s1, x0, 1  # s1 = índice i
25 addi s2, x0, 7  # N = 7
26
27 for_i:
28     addi t0, s1, 0  # t0 = i
29     addi t1, t0, -1  # t1 = i - 1
30     slli t0, t0, 2  # dirección alineada i
31     slli t1, t1, 2  # dirección alineada i - 1
32     lw t2, 0(t0)  # t2 = Mem[i]
33
34     for_j:
35         beqz t1, done  # Si hemos alcanzado el inicio del arreglo, terminamos
36         lw t3, 0(t1)  # t3 = Mem[i - 1]
37         slt t4, t3, t2  # (t3 < t2)
38         bnez t4, shift  # Si t3 < t2, saltamos a shift
39
40         sw t3, 0(t0)  # Mem[i] = Mem[i - 1]
41         addi t0, t0, -4  # Decrementamos la dirección de i
42         addi t1, t1, -4  # Decrementamos la dirección de i - 1
43         j for_j  # Volvemos a comprobar el siguiente elemento
44

```

```

45     shift:
46         sw t2, 0(t0)          # Mem[i] = t2
47         j next_i             # Pasamos al siguiente elemento del arreglo
48
49     done:
50         addi s1, s1, 1        # Incrementamos el índice i
51         j for_i              # Volvemos a iterar para el siguiente elemento
52
53 next_i:
54
55 # Resultado ordenado almacenado en memoria
56

```

Se encuentran las instrucciones para cargar los datos en registros temporales (t0-t6). En este caso, se cargan los valores 50, 27, 31, 10, 5, 18 y 40. Estos valores pueden modificarse según sea necesario.

Después de cargar los datos en los registros temporales, se utilizan las instrucciones "sw" para almacenar los valores en la memoria. Cada valor se almacena en una ubicación de memoria específica utilizando un desplazamiento relativo a la dirección base (x0).

Una vez que los datos se han cargado y almacenado en memoria, comienza el algoritmo de ordenamiento por inserción.

El algoritmo utiliza dos bucles "for" anidados para iterar a través de los elementos del arreglo y realizar las comparaciones necesarias para ordenarlos.

El bucle externo "for_i" se encarga de iterar sobre todos los elementos del arreglo. Se utiliza una variable de índice "s1" para rastrear la posición actual del elemento que se está comparando.

Dentro del bucle externo, se inicializa la variable de índice "s0" en cero para el bucle interno "for_j". El bucle "for_j" se encarga de buscar la posición correcta para el elemento actual dentro de la porción ya ordenada del arreglo.

Dentro del bucle "for_j", se cargan los valores del elemento actual (t2) y el elemento anterior (t3) en registros temporales. Se realiza una comparación ($t3 < t2$) para determinar si el elemento anterior es menor al elemento actual.

Si la comparación es verdadera, se ejecuta un bloque de código donde se intercambian los valores de los elementos. Primero, se almacena el valor del elemento anterior (t3) en la posición del elemento actual (Mem[i]). Luego, se

decrementan las direcciones de memoria para comparar el siguiente par de elementos en el siguiente ciclo del bucle "for_j".

Si la comparación es falsa, el bucle "for_j" se salta el bloque de código de intercambio y pasa al siguiente par de elementos.

Una vez que el bucle "for_j" ha terminado de iterar sobre todos los elementos en la porción ya ordenada del arreglo, se almacena el valor del elemento actual (t2) en la posición correcta dentro del arreglo.

Después de eso, se incrementa el índice "s1" en el bucle externo "for_i" para pasar al siguiente elemento del arreglo y repetir el proceso.

El resultado final será un arreglo ordenado almacenado en memoria.

- **Ensamblando el programa**

The screenshot shows the RARS 1.6 assembly simulator interface. The main window displays the assembly code with columns for Address, Code, Basic, and Sol. The Data Segment window shows memory addresses and values. The Messages window shows the assembly process completion. The Control and Status window shows registers and floating point values.

Text Segment	Bkpt	Address	Code	Basic	Sol
		0x00003000	0x02800293	addi x5,x0,40	6: addi t0, x0, 40
		0x00003004	0x01200313	addi x6,x0,18	7: addi t1, x0, 18
		0x00003008	0x00500393	addi x7,x0,5	8: addi t2, x0, 5
		0x0000300c	0x00a00e13	addi x28,x0,10	9: addi t3, x0, 10
		0x00003010	0x01f00e93	addi x29,x0,31	10: addi t4, x0, 31
		0x00003014	0x01b00f13	addi x30,x0,27	11: addi t5, x0, 27
		0x00003018	0x03200f93	addi x31,x0,50	12: addi t6, x0, 50
		0x0000301c	0x00502023	sw x5,0(x0)	15: sw t0, 0(x0)
		0x00003020	0x00602223	sw x6,4(x0)	16: sw t1, 4(x0)
		0x00003024	0x00702423	sw x7,8(x0)	17: sw t2, 8(x0)
		0x00003028	0x01c02623	sw x28,12(x0)	18: sw t3, 12(x0)
		0x0000302c	0x01d02823	sw x29,16(x0)	19: sw t4, 16(x0)
		0x00003030	0x01e02a23	sw x30,20(x0)	20: sw t5, 20(x0)
		0x00003034	0x01f02c23	sw x31,24(x0)	21: sw t6, 24(x0)
		0x00003038	0x00100493	addi x9,x0,1	24: addi s1, x0, 1 # s1
		0x0000303c	0x00700913	addi x18,x0,7	25: addi s2, x0, 7 # N

Data Segment	Address	Value (+0)	Value (+4)	Value (+8)	Value (+c)	Value (+10)	Value (+14)	Value
	0x00000000	0	0	0	0	0	0	0
	0x00000020	0	0	0	0	0	0	0
	0x00000040	0	0	0	0	0	0	0
	0x00000060	0	0	0	0	0	0	0
	0x00000080	0	0	0	0	0	0	0
	0x000000a0	0	0	0	0	0	0	0

Messages: Run I/O

Assemble: assembling C:\Users\alanm\Desktop\Arqui\RARS\insercion.asm

Assemble: operation completed successfully.

Clear

Control and Status	Registers	Floating Point
Name	Num.	Value
zero	0	0
ra	1	0
sp	2	12288
gp	3	6144
tp	4	0
t0	5	0
t1	6	0
t2	7	0
s0	8	0
s1	9	0
a0	10	0
a1	11	0
a2	12	0
a3	13	0
a4	14	0
a5	15	0
a6	16	0
a7	17	0
s2	18	0
s3	19	0
s4	20	0
s5	21	0
s6	22	0
s7	23	0
s8	24	0
s9	25	0
s10	26	0
s11	27	0
t3	28	0
t4	29	0
t5	30	0
t6	31	0
pc		12288

- Resultado de la simulación en RARS

WILLOWBROS
C:\Users\alanm\Desktop\Arqui\RARS\insercion.asm - RARS 1.6

File Edit Run Settings Tools Help

Run speed at max (no interaction)

Edit Execute

Text Segment

Bkpt	Address	Code	Basic	Source
	0x00003040	0x00002929 addi x6,x5,0	29:	addi t0, s0, 0
	0x00003044	0xffff28313 addi x6,x5,-1	29:	addi t1, t0, -1
	0x00003048	0x00229293 slli x5,x5,2	30:	slli t0, t0, 2
	0x0000304c	0x00231313 slli x6,x6,2	31:	slli t1, t1, 2
	0x0002a383	0x0002a383 lw x7,0(x5)	32:	lw t2, 0(t0)
	0x00003054	0x02030463 beq x6,x0,40	35:	beqz t1, done
	0x00032e03	0x00032e03 lw x28,0(x6)	36:	lw t3, 0(t1)
	0x0000305c	0x007e2eb3 slt x29,x28,x7	37:	slt t4, t3, t2
	0x000e9a63	0x000e9a63 bne x29,x0,20	38:	bnez t4, shift
	0x00003064	0x01c2a023 sw x28,0(x5)	40:	sw t3, 0(t0)
	0x00003068	0xffc28293 addi x5,x5,-4	41:	addi t0, t0, -4
	0x0000306c	0xffc30313 addi x6,x6,-4	42:	addi t1, t1, -4
	0x00003070	0xfe5ff06f jal x0,-28	43:	j for j
	0x00003074	0x0072a023 sw x7,0(x5)	46:	sw t2, 0(t0)
	0x00003078	0x00c0006f jal x0,12	47:	j next i
	0x0000307c	0x00148493 addi x9,x9,1	50:	addi s1, s1, 1
	0x00003080	0xfclff06f jal x0,-64	51:	j for i

Data Segment

Address	Value (+0)	Value (+4)	Value (+8)	Value (+c)	Value (+10)	Value (+14)	Value
0x00000000	40	18	18	18	31	27	
0x00000020	0	0	0	0	0	0	
0x00000040	0	0	0	0	0	0	
0x00000060	0	0	0	0	0	0	
0x00000080	0	0	0	0	0	0	
0x000000a0	0	0	0	0	0	0	

Control and Status

Registers		Floating Point
Name	Num...	Value
zero	0	0
ra	1	0
sp	2	12284
gp	3	6144
tp	4	0
t0	5	16
t1	6	12
t2	7	31
s0	8	0
s1	9	4
a0	10	0
a1	11	0
a2	12	0
a3	13	0
a4	14	0
a5	15	0
a6	16	0
a7	17	0
s2	18	7
s3	19	0
s4	20	0
s5	21	0
s6	22	0
s7	23	0
s8	24	0
s9	25	0
s10	26	0
s11	27	0
t3	28	18
t4	29	0
t5	30	27
t6	31	50
pc		12376

Messages Run I/O

-- program is finished running (dropped off bottom) --


Clear

- Generando archivo .HEX

```
insercion.mem
C:/Users/alanm/Desktop/Arqui/Vivado/monociclo/monociclo.srsc/sources_1/new/insercion.mem

1 02800293
2 01200313
3 00500393
4 00a00e13
5 01f00e93
6 01b00f13
7 03200f93
8 00502023
9 00602223
10 00702423
11 01c02623
12 01d02823
13 01e02a23
14 01f02c23
15 00100493
16 00700913
17 00048293
18 fff28313
19 00229293
20 00231313
21 0002a383
22 02030463
23 00032e03
24 007e2eb3
25 000e9a63
26 01c2a023
27 ffc28293
28 ffc30313
29 fe5ff06f
30 0072a023
31 00c0006f
32 00148493
33 fc1ff06f
34
```

- Resultado de la simulación en Vivado



Conclusión

En esta actividad, se implementó y probó un procesador monociclo siguiendo una serie de pasos específicos. Durante el desarrollo del proyecto, se analizó el código fuente, se compiló y se obtuvo el RTL del procesador. Además, se ensambló un programa utilizando RARS, se ejecutó y se examinó su funcionamiento.

El proceso de implementación y prueba del procesador monociclo proporcionó una valiosa experiencia práctica en el diseño y funcionamiento de los procesadores. Se adquirieron conocimientos sobre el proceso de compilación, ensamblaje y simulación, así como sobre la interacción del procesador con la memoria de instrucciones.

Al modificar el programa para ordenar diferentes números utilizando el algoritmo de ordenamiento de burbuja, se pudo observar cómo las instrucciones del procesador afectan el resultado final y el rendimiento del programa. Esta experiencia también permitió comprender la importancia de la optimización de algoritmos y cómo las instrucciones del procesador pueden influir en ello.

En resumen, la implementación y prueba del procesador monociclo a través de los pasos propuestos proporcionó una comprensión más profunda de los conceptos teóricos relacionados con los procesadores y su funcionamiento. Esta actividad práctica permitió aplicar los conocimientos adquiridos, adquirir habilidades en el uso de herramientas de desarrollo y simulación, y obtener una visión más completa del diseño y rendimiento de los procesadores.

En conclusión, este proyecto fue una oportunidad enriquecedora para aprender y experimentar con el diseño y funcionamiento de un procesador monociclo. Los conocimientos adquiridos y las habilidades desarrolladas durante este proceso son valiosos para comprender y trabajar en el campo de la arquitectura de procesadores y la programación de bajo nivel.

Referencia

1. Brock J. LaMeres, Introduction to Logic Circuits & Logic Design with Verilog, Springer, 1st Edition, USA, 2017.
2. TheThirdOne. (n.d.). GitHub - TheThirdOne/rars: RARS -- RISC-V Assembler and Runtime Simulator. GitHub.
<https://github.com/TheThirdOne/rars>
3. GeeksforGeeks. (2023). Insertion Sort Data Structure and Algorithm Tutorials.
GeeksforGeeks. <https://www.geeksforgeeks.org/insertion-sort/>