

Instituto Politécnico Nacional Escuela Superior de Cómputo



Arquitectura de Computadoras

"Implementación del Microprocesador de 4 bits"

Alumno:


Malagón Baeza Alan Adrian

Profesor: Alemán Arce Miguel Ángel

Grupo: 5CV1

Introducción

Objetivo: Implementar, en lenguaje HDL, el microprocesador de 4 bits de la figura siguiente:




- Memoria ROM. Este módulo almacena una instrucción y un dato; así sucesivamente. El contador de programa accederá a cada una de sus direcciones donde la instrucción o el dato pasarán al registro de instrucción o al registro de datos según corresponda.
- Generador de ciclo de máquina o unidad de control. Este módulo es la unidad de control del microprocesador y su función es sincronizar y activar la participación de cada uno de los registros internos del microprocesador.
- Contador de programa. El contador es un registro interno del microprocesador que proporciona la siguiente dirección de memoria, sea para introducir un dato o una instrucción al microprocesador.
- Registro de instrucción. Almacena temporalmente la instrucción que se va a ejecutar en el microprocesador.
- Decodificador de instrucción. Es el elemento utilizado para interpretar y
 ejecutar la instrucción que se requiere realizar en la unidad aritmética y
 aritmética y lógica.
- Registro de datos. Almacena los datos que provienen de la memoria de programa y que se requiere realizar en la unidad aritmética y lógica.

- Unidad aritmética y lógica (ALU). Es la parte del microprocesador la parte del microprocesador donde se realizan las operaciones lógicas y aritméticas.
- **Acumulador temporal**. Es el registro que almacena temporalmente el resultado de la última operación realizada dentro de la ALU.
- Acumulador permanente. Es el registro que almacena el resultado de última operación realizada por el microprocesador.

Desarrollo


Programación del generador de ciclo de máquina.

Este módulo coordina los procesos que realiza el microprocesador; utiliza cinco señales de control que activan en orden secuencial control que activan en orden secuencial los registros internos del microprocesador: registro de instrucción (A), o de instrucción (A), registro de datos (B), registro de datos (B), acumulador temporal (C), acumulador permanente (D) y contador de programa (E). y contador de programa (E). En la siguiente figura se muestra este módulo y el diagrama de tiempo de las señales de activación.



```
Schematic × gcm.v
 C:/Users/alanm/Desktop/Arqui/Vivado/Microprocesador 4Bits/Microprocesador 4Bits.srcs/sources\_1/new/gcm.v. which is a superior of the control of the contro
 Q 💾 ← → 🐰 🖺 🖿 🗙 // 🖩 🖸
  3 | // Unidad de Aprendizaje: Arquitectura de Computadoras
  4 1 // Alumno: Alan Adrian Malagon Baeza
  5 // Grupo: 5CV1
  6 | // Profesor: Miguel Angel Aleman Arce
  7 | //
  8 // Modulo: GCM Generador de Ciclo de Máquina
         // FPGA: Artix
10 :
12
13 module gcm (
14
                input clk,
15
                  input rst_i,
16
                  output reg A_o,
 17
                 output reg B o,
 18
                  output reg C o,
19
                  output reg D_o,
20
                  output reg E_o,
21 :
                  output [3:0] Q o
22 ;
23 i
24 | reg [3:0] Q;
25 ¦
26 🖨
            always @(posedge clk or posedge rst_i)
27 🖨
                 begin
28 👨
                       if (rst i)
29 :
                                Q <= 0;
30 🖨
                         else if (Q == 4'b0110)
31
                                  Q <= 0;
32 ▽
                         else if (clk)
33 🖒
                                 Q <= Q +1;
34 🖨
                  end
 35 :
36 🤛
             always @(Q)
37 🖨
                    case (Q)
38
                                 \mbox{4'b0000} : \mbox{begin $A\_o$} = 1'b1; \mbox{ $E\_o$} <= 1'b0; \mbox{ $B\_o$} <= 1'b0; \mbox{ $C\_o$} <= 1'b0; \mbox{ $D\_o$} <= 1'b0; \mbox{ end} 
39 !
                               4'b0001 : begin A o <= 1'b0; E o <= 1'b1; B o <= 1'b0; C o <= 1'b0; D o <= 1'b0; end
                              4'b0010 : begin A o <= 1'b0; E o <= 1'b0; B o <= 1'b1; C o <= 1'b0; D o <= 1'b0; end
41
                              4'b0011 : begin A_o <= 1'b0; E_o <= 1'b1; B_o <= 1'b0; C_o <= 1'b0; D_o <= 1'b0; end
42 !
                               43 !
                               default : begin A_o <= 1'b0; E_o <= 1'b0; B_o <= 1'b0; C_o <= 1'b0; D_o <= 1'b1; end
44 🖨
                    endcase
45 i
46 | assign Q_o = Q;
47 \bigcirc \text{endmodule}
```

```
Schematic
         × tb alu.v × Schematic (2)
                                × tb_gcm.v
                                         × gcm.v
C:/Users/alanm/Desktop/Arqui/Vivado/Microprocesador 4Bits/Microprocesador 4Bits.srcs/sim\_1/new/tb\_gcm.v
Q 🕍 ← → ¾ 🖺 🛍 🗙 // 🖩 ♀
 1 timescale 1ns / 1ps
 3 / // Unidad de Aprendizaje: Arquitectura de Computadoras
   // Alumno: Alan Adrian Malagon Baeza
   // Grupo: 5CV1
 6 | // Profesor: Miguel Angel Aleman Arce
 7 : //
 8 // Modulo: GCM Generador de Ciclo de Máquina
 9 ! // FPGA: Artix
10 : //
   11 :
12
13 🖨 //Módulo de Estimulo
14 ¦
15 module tb_gcm();
    reg clk, rst i;
17 !
     wire A_o,B_o,C_o,D_o, E_o;
18
     wire [3:0] Q o;
19
20
     gcm UC1(clk, rst i, A o, B o, C o, D o, E o, Q o);
21
    initial clk = 1'b0; //Inicializamos el reloj
22 :
23 i
    always #5 clk = ~clk; //El ciclo del Reloj (cambia cada 5 nS)
24 !
25 ⊖
     initial
26 🖨
      begin
27
                rst i = 1'b0;
28
          #10
               rst i = 1'b1;
29
          #10
               rst_i = 1'b1;
               rst_i = 1'b1;
30
           #10
31
          #10
               rst i = 1'b1;
32 ¦
          #10
               rst i = 1'b1;
33 ¦
           #10
               rst i = 1'b1;
34
           #20
               rst i = 1'b0;
35
36
       #25;
37 🖨
       end
38 🖨
     initial
39 🖨
       #250 $finish;
40 🖨 endmodule
```




Podemos observar cómo utilizo FlipFlops, multiplexores, operador de suma y bloques de memoria ROM del FPGA seleccionado, y para el control de los datos de salida, se implementó mediante flipflops y bloques de memoria ROM del FPGA seleccionado.

Resultado de la simulación:




Programación del registro de instrucción (RI).

Este módulo almacena temporalmente las instrucciones provenientes de la memoria de programa. Su función es guardar el código binario de la instrucción mediante la señal de habilitación (A) que envía el generador de ciclo de máquina.




```
reg_ins.v
                             × tb_reg_ins.v
 C:/Users/alanm/Desktop/Arqui/Vivado/Microprocesador 4B its/Microprocesador 4B its.srcs/sources\_1/new/reg\_ins.vc. and the substrate of the su
                                                                        1 timescale 1ns / 1ps
   3 / // Unidad de Aprendizaje: Arquitectura de Computadoras
              // Alumno: Alan Adrian Malagon Baeza
    5 // Grupo: 5CV1
    6 ! // Profesor: Miguel Angel Aleman Arce
              // Modulo: RI Registro de instrucción
              // FPGA: Artix
 10 | //
 13 A //Modulo Registo de instrucciones
15
                input A i,
16
                       input rst_i,
17 input [3:0] DM_i,
18 output reg [3:0] RI_o
19 ;
20 \dot{\ominus} always @(posedge A_i or posedge rst_i)
21 👨
                       begin
22 🖨
                                 if (rst i)
23 i
                                        RI_o <= 4'b0000;
24 !
                                    else
25 🖨
                                               RI \circ \leq DM i;
26 🖨
                          end
27 i
28 🖨 endmodule
```

```
× tb_reg_ins.v
reg_ins.v
C:/Users/alanm/Desktop/Arqui/Vivado/Microprocesador4Bits/Microprocesador4Bits.srcs/sim 1/new/tb reg ins.v
                   `timescale 1ns / 1ps
 3 | // Unidad de Aprendizaje: Arquitectura de Computadoras
 4 // Alumno: Alan Adrian Malagon Baeza
 5 // Grupo: 5CV1
    // Profesor: Miguel Angel Aleman Arce
 7
    // Modulo: RI Registro de instrucción
   // FPGA: Artix
 9
10 ¦ //
13 	☐ //Módulo de Estimulo para el FlipFlop JK
14
15 \(\bar{\phi}\) module tb_reg_ins ();
16
     reg
               Ai;
17
              rst i;
    reg
18 ;
     reg [3:0] DM i;
19 i
     wire [3:0] RI o;
20
21 !
    reg_ins RI1(A_i, rst_i, DM_i, RI_o);
22
23 0 // initial CLK = 1'b0; //Inicializamos el reloj
24 // always #5 CLK = ~CLK; //El ciclo del Reloj (cambia cada 5 nS)
25 🖨 //
26 🖨
     initial
27 👨
       begin
28 !
29 :
            rst i = 1'b0; A i = 1'b0; DM i = 4'b00000;
        #10 rst i = 1'b1; A i = 1'b0; DM i = 4'b00000;
30 i
31
        #10 rst i = 1'b0; A i = 1'b0; DM i = 4'b00000;
          #25 A_i = 1'b0; DM_i = 4'b0000;
32
          #5 A i = 1'b1; DM i = 4'b1111;
33
          #25 A i = 1'b0; DM i = 4'b1111;
34
35
          #25 A i = 1'b0; DM i = 4'b0101;
36 :
          #25 A i = 1'b1; DM i = 4'b1010;
37
          #5 A i = 1'b0; DM i = 4'b1010;
          #25 A i = 1'b0; DM i = 4'b1010;
38
39
         #10 rst i = 1'b1; A i = 1'b0; DM i = 4'b00000;
40
         #10 rst i = 1'b0; A i = 1'b0; DM i = 4'b00000;
41
         #25;
42 🖨
        end
43 ▽
      initial
44 🖨
        #250 $finish;
45 i
46 \(\hat{\rightarrow}\) endmodule
```




Podemos observar cómo utilizo FlipFlops con su terminal de clk para el control de salida.

Resultado de la simulación:



• Programación del decodificador de instrucción (DI).

La función de este bloque es convertir el código binario proveniente del registro de instrucción en una acción particular, la cual habilita una de varias operaciones lógicas o aritméticas dentro de la ALU.



```
C:/Users/alanm/Desktop/Arqui/Vivado/Microprocesador 4B its/Microprocesador 4B its.srcs/sources\_1/new/deco\_ins.volume. The process of the pr
  Q \parallel \parallel \mid \spadesuit \mid \Rightarrow \mid X \mid \blacksquare \mid \blacksquare \mid X \mid // \mid \blacksquare \mid Q \mid
   9 // FPGA: Artix
10 //
17
 18 parameter AND=4'b0000, OR=4'b0001, XOR=4'b0010, SUMA=4'b0011, INV=4'b0100, HOLD=4'b0101, LOAD=4'b0110, RST=4'b0111, UNAB=4'b1000;
 20 always @(RI_i)
                         case (RI_i)
                                           AND: DI_o = 8'b10000000;
OR: DI_o = 8'b01000000;
XOR: DI_o = 8'b00100000;
SUMA: DI_o = 8'b00010000;
                                               INV : DI_o = 8'b00001000;
                                        INV : DI_o = 8'D0000100;


HOLD: DI_o = 8'D00000100;

LOAD: DI_o = 8'D00000010;

RST : DI_o = 8'D00000001;

default: DI_o = 8'D00000000; //Deshabilita DI
27
28
29
 33 🖨 endmodule
```

```
deco ins.v
                            × tb_deco_ins.v
 C:/Users/alanm/Desktop/Arqui/Vivado/Microprocesador 4Bits/Microprocesador 4Bits.srcs/sim\_1/new/tb\_deco\_ins.volume. The process of the proce
                      ★ | → | ¾ | □ | □ | X | // | □ | Ω
   1 'timescale 1ns / 1ps
   3 | // Unidad de Aprendizaje: Arquitectura de Computadoras
   4 : // Alumno: Alan Adrian Malagon Baeza
   5 // Grupo: 5CV1
   6 | // Profesor: Miguel Angel Aleman Arce
   7 : //
   8 / // Modulo: DI Decodificador de instrucción (DI)
   9
            // FPGA: Artix
10 | //
11:
12
13 △ //Modulo de estimulo
14
15 module tb_deco_ins ();
17 :
            //input
18 | reg [3:0] RI_i;
19
20 ! //output
21 | wire [0:7] DI_o;
22
23 | deco ins uut(RI i, DI o);
24
25 \bigcirc initial
26 begin
27 i
                   RI i = 4'b1111;
28
                        #10
29
                         RI i = 4'b0000;
                          #10
30
                          RI i = 4'b0001;
31
                          #10
32
33
                         RI_i = 4'b0010;
                         #10
35
                         RI i = 4'b0001;
36
                          #10
37
                           RI i = 4'b0011;
                           #10
39
                           RI_i = 4'b0100;
40
                           #10
41
                           RI i = 4'b0101;
42 🖨
                  end
43
44
            initial #70 $finish;
45
46 ← endmodule
```




Podemos observar cómo utilizo un bloque de memoria ROM del FPGA seleccionado para el control de salida.

Resultado de la simulación:



Programación del registro de datos (RD).

Este módulo almacena temporalmente los datos provenientes de la memoria de programa. Su función es guardar el dato correspondiente mediante la señal de habilitación (B) que envía el generador de ciclo de máquina.



```
reg_dat.v
       × tb reg dat.v
C:/Users/alanm/Desktop/Arqui/Vivado/Microprocesador4Bits/Microprocesador4Bits.srcs/sources\_1/new/reg\_dat.volumes.edu.
1 'timescale 1ns / 1ps
3 / // Unidad de Aprendizaje: Arquitectura de Computadoras
   // Alumno: Alan Adrian Malagon Baeza
   // Grupo: 5CV1
 6 | // Profesor: Miguel Angel Aleman Arce
7 : //
8 / // Modulo: RD Registro de datos
9 ! // FPGA: Artix
10 | //
11 :
   13 A //Modulo Registro de Datos
14 \bigcirc module reg_dat (
15 input B i,
16
     input rst_i,
17 !
     input
              [3:0] DM_i,
18 ¦
     output reg [3:0] RD_o
19 ;
20 always @(posedge B i or posedge rst i)
21 👨
     begin
22 🖯
       if (rst i)
23 i
          RD o \leq 4'b0000;
24 !
         else
25 🖨
         RD_o <= DM_i;
26 🖒
       end
27
28 
eqref{eq} endmodule
```

```
reg_dat.v × tb_reg_dat.v
C:/Users/alanm/Desktop/Arqui/Vivado/Microprocesador4Bits/Microprocesador4Bits.srcs/sim_1/new/tb_reg_dat.v
1 'timescale 1ns / 1ps
 // Unidad de Aprendizaje: Arquitectura de Computadoras
   // Alumno: Alan Adrian Malagon Baeza
 5 // Grupo: 5CV1
 6 | // Profesor: Miguel Angel Aleman Arce
8 / // Modulo: RD Registro de datos
   // FPGA: Artix
10 | //
11
12
13 @ //Módulo de Estimulo para el registro de Datos
14
15 module tb_reg_dat ();
16
     reg
            вi;
17
     reg
               rst i;
     reg [3:0] DM i;
18
19
     wire [3:0] RD o;
2.0
21 ¦
     reg_dat RD1(B_i, rst_i, DM_i, RD_o);
22
23 0 // initial CLK = 1'b0; //Inicializamos el reloj
24 | // always #5 CLK = ~CLK; //El ciclo del Reloj (cambia cada 5 nS)
25 🖨 //
26 🖨
     initial
27 🖨
      begin
28 ¦
29 :
            rst i = 1'b0; B i = 1'b0; DM i = 4'b00000;
         #10 rst i = 1'b1; B i = 1'b0; DM i = 4'b00000;
30 i
           #10 rst i = 1'b0; B i = 1'b0; DM i = 4'b00000;
32
           #25 B_i = 1'b0; DM_i = 4'b0000;
         #5 B i = 1'b1; DM i = 4'b11111;
33
         #25 B i = 1'b0; DM i = 4'b1111;
35 !
         #25 B i = 1'b0; DM i = 4'b0101;
         #25 B_i = 1'b_1; DM_i = 4'b_{1010};
36
37
          #5 B i = 1'b0; DM i = 4'b1010;
           #25 B i = 1'b0; DM i = 4'b1010;
39
         #10 rst_i = 1'b0; B_i = 1'b0; DM_i = 4'b1100;
40
         #10 rst i = 1'b1; B i = 1'b0; DM i = 4'b0110;
41
          #10 rst i = 1'b0; B i = 1'b0; DM i = 4'b0111;
42 !
         #25;
43 🖨
       end
```


44 🖨

45 🖨

initial

46 endmodule

#250 **\$finish**;




Podemos observar cómo utilizo FlipFlops con su terminal de clk para el control de salida.

Resultado de la simulación:



Programación del contador de programa (PC).

Sin duda un microprocesador requiere periféricos externos que le auxilien en sus periféricos externos que le auxilien en su funcionamiento. En nuestro ejemplo, el contador de miento. En nuestro ejemplo, el contador de programa es un elemento que genera el bus de direcciones, ya sea para direccionar una memoria de programa (ROM), una memoria de datos (RAM) o ambas.




Como puede observarse, el contador se incrementa cada que se genera la señal (E) proveniente del generador ciclo de máquina.

```
× tb_pc.v
pc.v
C:/Users/alanm/Desktop/Arqui/Vivado/Microprocesador4Bits/Microprocesador4Bits.srcs/sources_1/new/pc.v
              X 🖹 🖿 X // 🖩
    `timescale 1ns / 1ps
3 | // Unidad de Aprendizaje: Arquitectura de Computadoras
 4 1 // Alumno: Alan Adrian Malagon Baeza
 5 // Grupo: 5CV1
 6 // Profesor: Miguel Angel Aleman Arce
7 ¦
   // Modulo: PC Contador de Programa
9 // FPGA: Artix
10 | //
12
13 
\dot{\bigcirc}
 module pc (
    input rst_i,
14
     input E i,
15
    input [0:7] DI_i,
    output reg [3:0] PC o
17 !
18 ¦ );
19 i
20 🛡
    always @(posedge rst_i or posedge E_i)
21 🖯
         if (rst i)
22
            PC_o <= 4'b0000;
23 😓
         else if (DI_i == 8'b0000001)
24 ¦
            PC o <= 4'b0000;
25 🖯
          else if (E i)
26 🖒
            PC_o <= PC_o + 1;
27
28 \ominus endmodule
```

tb_pc.v


C:/Users/alanm/Desktop/Arqui/Vivado/Microprocesador4Bits/Microprocesador4Bits.srcs/sim_1/new/tb_pc.v

```
`timescale 1ns / 1ps
3 ¦ // Unidad de Aprendizaje: Arquitectura de Computadoras
   // Alumno: Alan Adrian Malagon Baeza
   // Grupo: 5CV1
   // Profesor: Miguel Angel Aleman Arce
8 : // Modulo: PC Contador de Programa
9 ! // FPGA: Artix
10 | //
12
13 🖨 //Módulo de estímulo para program Counter
14 \bigcirc module tb_pc();
15 :
    reg rst_i, E_i;
16 !
    reg [0:7] DI_i;
17 :
    wire [3:0] PC_o;
18 ¦
19 i
    pc UUT(rst_i, E_i, DI_i, PC_o);
20
21
    initial E i = 0;
22 1
23 i
    always #5 E i = \sim E i;
24 !
25 🖯
    initial
26 🖨
    begin
27 i
      rst i=0; DI i=8'b00000000;
      rst i=1; DI i=8'b00000001; #10
28
      rst_i=0; DI_i=8'b00000010; #10
29
30
      rst_i=0; DI_i=8'b00001000; #10
      rst_i=0; DI_i=8'b01000000; #10
31
32 ¦
      rst i=0; DI i=8'b00010000; #10
33
      rst i=0; DI i=8'b00100000; #10
       rst_i=1; DI_i=8'b00100000; #10
34
35
       rst i=0; DI i=8'b10000000; #10
36
       rst i=0; DI i=8'b00000001; #10
37
       #10
38
       $finish;
39 🖨
     end
40
41 🖒 endmodule
```



Podemos observar cómo utilizó un operador de suma y un multiplexor, y para el control del dato a la salida, se implementó mediante flipflops con su terminal de clk.

Resultado de la simulación:




• Programación de la unidad aritmética y lógica (ALU).

Iniciaremos por la definición de las instrucciones que va a ejecutar. Este será nuestro set de instrucciones para el pequeño procesador de 4 bits. (ISA, Instruction Set Architechture)

Código de Operación	Instrucción
0000	AND, el acumulador con el dato inmediato
0001	OR, el acumulador con el dato inmediato
0010	XOR, el acumulador con el dato inmediato
0011	Suma aritmética del acumulador con el dato inmediate
0100	Invertir el acumulador
0101	Retener el dato (hold)
0110	Cargar un dato en el acumulador
0111	Brincar a cero


Tal como su nombre indica, la función nombre indica, la función de este bloque es realizar las operaciones aritméticas y lógicas del microprocesador. Según se aprecia en la figura, la ALU de nuestro ejemplo puede llevar a cabo ocho operaciones, las cuales se refieren por medio de un código de operación de cuatro bits (tabla).



Cabe mencionar que seis de las ocho operaciones que realiza la ALU requieren dos datos para funcionar: uno se almacena con anterioridad en el acumulador y el otro proviene del registro de datos. Observe que la única operación que no requiere dos datos es la función de "invertir", ya que se realiza invirtiendo el contenido del acumulador. Note también que a la salida de cada bloque de operación (and, or, xor, etc.) se encuentra un buffer triestado activo en alto que, con ayuda del decodificador de instrucción, habilita una de las siete salidas correspondientes a cada operación. Observe que el resultado de las operaciones se almacena de nuevo en el acumulador. En este caso utilizamos este caso utilizamos una señal auxiliar llamada OP (operación), la cual guardará temporalmente el resultado de dicha operación y luego lo canalizará al acumulador temporal.


```
alu.v
     × tb alu.v
C:/Users/alanm/Desktop/Arqui/Vivado/Microprocesador4Bits/Microprocesador4Bits.srcs/sources_1/new/alu.v
Q 🔡 ← → ¾ 🖺 🗈 X // 🖩 ♀
    `timescale 1ns / 1ps
 3 / // Unidad de Aprendizaje: Arquitectura de Computadoras
 4 1 // Alumno: Alan Adrian Malagon Baeza
 5 // Grupo: 5CV1
   // Profesor: Miguel Angel Aleman Arce
    // Modulo: ALU Unidad Logica y Aritmetica
   // FPGA: Artix
10 | //
12
13 \bigcirc module alu (
    input [0:7] DI i,
15
    input [3:0] RD i,
16
    input [3:0] ACC_i,
17 !
    output reg [3:0] OP_o
18 ; );
19
20
   parameter AND = 8'b10000000, OR = 8'b01000000, XOR = 8'b00100000, SUM = 8'b00010000;
21 | parameter INV = 8'b00001000, HOLD = 8'b00000100;
22
23 : //Opcion if
24 always @(DI_i, ACC_i, RD_i)
25 🖯
     begin
26 🖨
        if (DI i == AND)
           OP_o = ACC_i & RD_i; //AND
27 i
         else if (DI_i == OR)
28 🖯
29 ¦
           OP_o = ACC_i | RD_i; // OR
30 🖨
         else if (DI_i == XOR)
31
           OP_o = ACC_i ^ RD_i; //XOR
32 🖯
         else if (DI_i == SUM)
33 ¦
          OP_o = ACC_i + RD_i; // SUMA
        else if (DI_i == INV)
34 😓
35 !
          OP_o = \sim ACC_i;
                           // INVIERTE
36 🖯
         else if (DI i == HOLD)
37 ¦
           OP o = ACC i; // HOLD
38 i
         else
39 🖨
            OP_o = RD_i; // CARGA ACUMULADOR
40 🖨
       end
41 |
42 🖨 endmodule
```

```
× tb_alu.v
alu.v
C:/Users/alanm/Desktop/Arqui/Vivado/Microprocesador4Bits/Microprocesador4Bits.srcs/sim_1/new/tb_alu.v
                          `timescale 1ns / 1ps
 // Unidad de Aprendizaje: Arquitectura de Computadoras
    // Alumno: Alan Adrian Malagon Baeza
    // Grupo: 5CV1
    // Profesor: Miguel Angel Aleman Arce
 8
    // Modulo: ALU Unidad Logica y Aritmetica
    // FPGA: Artix
11
    12
13 🖨 //Módulo de Estimulo para la alu
14
15 module tb_alu();
16
      reg [0:7] DI_i;
17
      reg [3:0] RD i, ACC i;
      wire [3:0] OP_o;
18
19
20
      alu alu1(DI i, RD i, ACC i, OP o);
21
      initial
22 🖨
23 🖨
        begin
             DI i = 8'b000000000; RD i = 4'b00000; ACC i = 4'b00000;
24
25
          $\pm 25 \text{ DI i} = 8'b100000000; \text{ RD i} = 4'b1010; \text{ ACC i} = 4'b0101; //AND
          #25 DI i = 8'b010000000; RD i = 4'b1010; ACC i = 4'b0101;
26
27
          #25 DI_i = 8'b001000000; RD_i = 4'b1010; ACC_i = 4'b1010;
28
          #25 DI_i = 8'b00010000; RD_i = 4'b0001; ACC_i = 4'b0001; //ADD
          #25 DI_i = 8'b00001000; RD_i = 4'b0000; ACC_i = 4'b0000; //INV
29
            $\pm 25 \text{ DI i} = 8'b00000100; \text{ RD i} = 4'b0000; \text{ ACC i} = 4'b0000; //HOLD
30
           #25 DI_i = 8'b00000010; RD_i = 4'b1000; ACC_i = 4'b00000; //CARGA
31
            #25 DI_i = 8'b000000001; RD_i = 4'b00011; ACC_i = 4'b00000; // CARGA
32
33
        #25;
34 🖨
        end
35 👨
      initial
36 🖨
        #250 $finish;
37 🖒 endmodule
```




Podemos observar cómo utilizo multiplexores, operador inversor, de suma, xor, or y and, y para el control del dato a la salida, se implementó mediante un multiplexor.

Resultado de la simulación:



• Programación del acumulador temporal (ACT).

La función de este módulo es almacenar temporalmente el resultado proveniente de la ALU (OP) y después canalizarlo por medio de su salida (ACT) al acumulador permanente; este dato se almacena mediante su señal de habilitación (C) proveniente del generador ciclo de máquina.




```
act.v
                   × tb_act.v
  C:/Users/alanm/Desktop/Arqui/Vivado/Microprocesador 4Bits/Microprocesador 4Bits.srcs/sources\_1/new/act.volumes/alanm/Desktop/Arqui/Vivado/Microprocesador 4Bits/Microprocesador 4Bits.srcs/sources\_1/new/act.volumes/alanm/Desktop/Arqui/Vivado/Microprocesador 4Bits/Microprocesador 4Bits/
                                                           `timescale 1ns / 1ps
    3 / // Unidad de Aprendizaje: Arquitectura de Computadoras
              // Alumno: Alan Adrian Malagon Baeza
    5 // Grupo: 5CV1
    6 | // Profesor: Miguel Angel Aleman Arce
    8 : // Modulo: ACT Acumulador Temporal
    9 ! // FPGA: Artix
 10 | //
 11 ¦
                12
 13 🖨 //Modulo Acumulador temporal
 14 \bigcirc module act (
 15 i
                 input C i,
 16
                       input rst_i,
                         input [3:0] OP_i,
17 !
 18 ¦
                          output reg [3:0] ACT_o
19 ;
 20
21 👨
                  always @(posedge C_i, posedge rst_i)
22 🛡
                      begin
23 🖨
                                  if (rst i)
24 !
                                           ACT_o <= 4'b0000;
25 ¦
                                       else
26 🖒
                                          ACT_o <= OP_i;
27 🖨
 28 !
 29 :
 30 🖒 endmodule
```

tb_act.v


 $C:/Users/alanm/Desktop/Arqui/Vivado/Microprocesador4Bits/Microprocesador4Bits.srcs/sim_1/new/tb_act.v$

```
1 'timescale 1ns / 1ps
// Unidad de Aprendizaje: Arquitectura de Computadoras
  // Alumno: Alan Adrian Malagon Baeza
5 ! // Grupo: 5CV1
6 | // Profesor: Miguel Angel Aleman Arce
8 / // Modulo: ACT Acumulador Temporal
9 // FPGA: Artix
10
12 🖒 //Módulo de Estimulo para el acumulador temporal
14 | reg
              Ci;
    reg
15
              rst i;
16 !
     reg [3:0] OP i;
17
     wire [3:0] ACT o;
18
19 act UUT(C_i, rst_i, OP_i, ACT_o);
21 🖯 begin
       C_i = 1'b0; //Inicializamos el reloj
22
23
        rst_i = 1'b0;
       OP i = 4'b0000;
24
25 🖨
      end
26 | always #5 C i = ~C i; //El ciclo del Reloj (cambia cada 5 nS)
27 🗦 initial
28 🖯 begin
           rst i = 1'b0; OP i = 4'b00000;
       #10 rst_i = 1'b1; OP_i = 4'b0000;
30
       #10 rst_i = 1'b1; OP_i = 4'b0000;
31
32
       #10 rst i = 1'b0; OP i = 4'b00001;
       #10 rst i = 1'b0; OP i = 4'b1111;
33
       #10 rst i = 1'b0; OP i = 4'b1111;
34
       #10 rst i = 1'b0; OP i = 4'b0101;
35
       #10 rst i = 1'b0; OP i = 4'b1010;
36
37
       #10 rst i = 1'b0; OP i = 4'b1010;
       #10 rst i = 1'b0; OP i = 4'b1010;
38
39
       #10 rst i = 1'b0; OP i = 4'b00000;
       #10 rst_i = 1'b1; OP i = 4'b0000;
40
41
      #10 rst_i = 1'b0; OP_i = 4'b0001;
42
      #10 rst_i = 1'b0; OP_i = 4'b0001;
43 :
        #10;
44 🖨
      end
45 🖨
     initial
46 🖨
      #150 $finish;
47 ⊝ endmodule
```




Podemos observar flipflops con su terminal de clk para el control del dato a la salida.

Resultado de la simulación:




• Programación del acumulador permanente (ACC).

La función de este módulo es almacenar el resultado final de la última operación realizada por la ALU, ya sea para enviarlo como aplicación externa o retroalimentar al microprocesador. Este dato se almacena mediante su señal de habilitación (D) proveniente del generador de ciclo de máquina.



```
acc.v
 C:/Users/alanm/Desktop/Arqui/Vivado/Microprocesador 4Bits.srcs/sources\_1/new/acc.valanm/Desktop/Arqui/Vivado/Microprocesador 4Bits.srcs/sources\_1/new/acc.valanm/Desktop/Arqui/Vivado/Microproces_1/new/acc.valanm/Desktop/Arqui/Vivado/Microproces_1/new/Arqui/Vivado/Microproces_1/new/Arqui/Vivado/Microproces_1/new/Arqui/Vivado/Microproces_1/new/Arqui/Vivado/Microproces_1/new/Arqui/Vivado/Microproces_1/new/Arqui/Vivado/Microproces_1/new/Arqui/Vivado/Microproces_1/new/Arqui/Vivado/Microproces_1/new/Arqui/Vivado/Microproces_1/new/Arqui/Vivado/Microproces_1/new/Arqui/Vivado/Microproces_1/new/Arqui/Vivado/Microproces_1/new/Arqui/Vivado/Microproces_1/new/Arqui/Vivado/Microproces_1/new/Arqui/Vivado/Microproces_1/new/Arqui/Vivado/Microproces_1/new/Arqui/Vivado/Microproces_1/new/Arqui/Vivado/Microproces_1/new/Arqui/Vivado/Microproces_1/new/Arqui/Vivado/Microproces_1/new/Arqui/Vivado/Microproces_1/new/Arqui/Vivado/Microproces_1/new/Arqui/Vivado/Micr
 Q_{\bullet} \mid \square \mid - - - - - - \mid X \mid \square \mid \square \mid X \mid // \mid \square \square \mid Q
   1 'timescale 1ns / 1ps
   3 / // Unidad de Aprendizaje: Arquitectura de Computadoras
             // Alumno: Alan Adrian Malagon Baeza
   5 // Grupo: 5CV1
    6 / // Profesor: Miguel Angel Aleman Arce
   8 : // Modulo: ACC Acumulador Permanente
   9 : // FPGA: Artix
10 | //
11 :
               12
13 🗇 //Modulo Acumulador Final
14 \bigcirc module acc (
15 :
                  input D_i,
                       input rst_i,
16
                         input [3:0] ACT_i,
17
               output reg [3:0] ACC_o
18 ¦
19 ;
20 !
21 🖯 always @(posedge D_i or posedge rst_i)
22 🖨
                       begin
23 🖨
                                if (rst i)
                                   ACC_o <= 4'b0000;
24 !
                                    else
25 ¦
26 🖒
                                   ACC_o <= ACT_i;
27 🖨
                              end
28 !
29 🖨 endmodule
```

```
acc.v
             × tb_acc.v
 C:/Users/alanm/Desktop/Arqui/Vivado/Microprocesador 4Bits/Microprocesador 4Bits.srcs/sim\_1/new/tb\_acc.v. Alanm/Desktop/Arqui/Vivado/Microprocesador 4Bits/Microprocesador 4Bits.srcs/sim\_1/new/tb\_acc.v. Alanm/Desktop/Arqui/Vivado/Microprocesador 4Bits/Microprocesador 4Bits.srcs/sim\_1/new/tb\_acc.v. Alanm/Desktop/Arqui/Vivado/Microprocesador 4Bits/Microprocesador 4Bits/Micr
 `timescale 1ns / 1ps
   1
   2 🖯
   3 ¦
                      '// Unidad de Aprendizaje: Arquitectura de Computadoras
   4
                      :// Alumno: Alan Adrian Malagon Baeza
                      .
// Grupo: 5CV1
   5
   6
                      // Profesor: Miguel Angel Aleman Arce
   7
                      1//
                      // Modulo: ACC Acumulador Permanente
   8
   9
                      !// FPGA: Artix
                      111
 10
11
                       12 :
13 🖨
                      !//Módulo de Estimulo Acumulador Final
14
15 🖨
                     module tb_acc ();
16
                       reg
                                                 Di;
17
                        reg
                                                     rst_i;
18 :
                        reg [3:0] ACT i;
19 i
                       wire [3:0] ACC_o;
20 !
21
                       acc ACC1(D_i, ACT_i, ACC_o);
22
23 🖨
                      '// initial CLK = 1'b0; //Inicializamos el reloj
24 !
                      !// always #5 CLK = ~CLK; //El ciclo del Reloj (cambia cada 5 nS)
25 🖨
26 🖨
                         initial
27 👨
                              begin
28
29 ¦
            0
                                            D_i = 1'b0; ACT_i = 4'b0000;
            0
30 :
                                 #25 D_i = 1'b0; ACT_i = 4'b0000;
31 ¦
            0
                                 #5 D_i = 1'b1; ACT_i = 4'b1111;
            0
32 ¦
                                 #25 D_i = 1'b0; ACT_i = 4'b1111;
            0
33 ¦
                                 #25 D_i = 1'b0; ACT_i = 4'b0101;
            0
                                 #25 D_i = 1'b1; ACT_i = 4'b1010;
34 i
35 ! O
                                 #5 D i = 1'b0; ACT i = 4'b1010;
 36 ¦ O
                                 #25 D i = 1'b0; ACT i = 4'b1010;
37 i O
                                  #25;
38 🖨
                               end
39 □
                            initial
40 🖨 🔾→
                             #250 $finish;
41 🖒
                       endmodule
```



Podemos observar flipflops con su terminal de clk para el control del dato a la salida.


Resultado de la simulación:



• Programación de la memoria de programa ROM


```
rom.v
 C:/Users/alanm/Desktop/Arqui/Vivado/Microprocesador 4Bits/Microprocesador 4Bits.srcs/sources\_1/new/rom.v. and the control of the control of
          timescale 1ns / 1ps
  1
  2 🖯
                    Unidad de Aprendizaje: Arquitectura de Computadoras
  3
  4
                     // Alumno: Alan Adrian Malagon Baeza
  5
                     :// Grupo: 5CV1
  6
                    :// Profesor: Miguel Angel Aleman Arce
  7 ¦
                    1//
  8
                    // Create Date: 25.03.2023 20:00:34
  9
                    !// Design Name: rom
10
                    // Module Name: rom
                    // Project Name: MemoriaROM
 11 ;
                    // Target Devices: Artix
 12 i
 13 !
                    !// Description: Version 1
 14 ¦
                    1// Una declaración de caso para definir el contenido de cada ubicación en la
 15 ¦
                     :// memoria en función de la dirección entrante
 16 i
                    17 :
 18 !
 19 i
                    i// Example: Behavioral Model of a 4x4 Synchronous Read Only Memory in Verilog
 20 i
                    !// Brock J. LaMeres, Introduction to Logic Circuits & Logic Design with Verilog,
 21 🖨
                    '// Springer, 1st Edition, USA, 2017. pp 353
22 :
23 🖨
                    module rom (
                           input [3:0] address,
24
 25
                             output reg [3:0] data out
 26 ¦
                    i);
 27
28 \ominus O always @(address)
29 🖯 🔘
                     case (address)
                       : data_out = 4'b0000;
4'b0001 : data_out = 4'b1110;
4'b0010 : data_out = 4'b0010;
4'b0011 : data_out = 4'b0010;
 30 | 0
           0
 31 :
           0
 32
           0
 33 ¦
34 :
           \circ
                               4'b0100
                                                     : data_out = 4'b1101;
           O 4'b0101 : data_out = 4'b0110;
35 :
 36 ¦ O ¦
                                default : data_out = 4'bXXXX;
 37 🖒
                       endcase
 38 i
 39 ♠
                    |endmodule
```

```
× Untitled 27
rom.v
                 × tb_rom.v
 C:/Users/alanm/Desktop/Arqui/Vivado/Microprocesador 4Bits/Microprocesador 4Bits.srcs/sim\_1/new/tb\_rom.v. which is a property of the property
 Q 🕍 ← → 🐰 🖺 🖿 🗙 // 🖩 🖸
   1
                       `timescale 1ns / 1ps
   2 👨
                      3
                      '// Unidad de Aprendizaje: Arquitectura de Computadoras
                      1// Alumno: Alan Adrian Malagon Baeza
   4
   5
                      // Grupo: 6CV1
   6
                      /// Profesor: Miguel Angel Aleman Arce
                      1//
   7
                      // Create Date: 25.03.2023 20:00:34
   8
                      // Design Name: rom
   9
 10
                      // Module Name: rom
 11
                      // Project Name: MemoriaROM
12
                      i// Target Devices: Artix
13
                      !// Description: Version 1
                      !// Una declaración de caso para definir el contenido de cada ubicación en la
                      // memoria en función de la dirección entrante
15
16
17
                      18 ;
19 🖒
                      1//Modulo de Estimulo
20 🖨
                      module tb_rom ();
21
22
                      reg [3:0] address;
23
                      wire [3:0] data_out;
24
25
26
                      rom uut(address, data_out);
27
28
29 🖨
                      initial
 30 ₽
                         begin
                              address = 4'b0000;
 31
 32
              0
                                 #20
              0
 33
                                 address = 4'b0101;
             0
 34
                                 #20
                                address = 4'b0100;
             0
 35
             0
 36
                                 #20
 37
             0
                                address =4 'b0010;
             0
 38
                                 #20
             0
 39
                                  address =4 'b0001;
             0
 40
                                   #20;
 41 🖨
                           end
 42
              O→initial #100 $finish;
 43
 44
 45 🖨
                       endmodule
```



Como se puede observar se utilizó un bloque de memoria ROM del FPGA seleccionado.

Resultado de la simulación:



Como se observa en la simulación, los resultados son los almacenados en la memoria de acuerdo con la localidad.


Programación del microprocesador de 4 bits

```
mp4b.v
C:/Users/alanm/Desktop/Arqui/Vivado/Microprocesador4Bits/Microprocesador4Bits.srcs/sources_1/new/mp4b.v
Q 🕍 ← → 🐰 🖺 🖿 🗙 // 🞟 🔉
3 | // Unidad de Aprendizaje: Arquitectura de Computadoras
   // Alumno: Alan Adrian Malagon Baeza
   // Grupo: 5CV1
6 | // Profesor: Miguel Angel Aleman Arce
8 // Microprocesador de 4 bits
9 ! // FPGA: Artix
10 | //
13 - module mp4b (
14 ¦
15
      input rst,
16 i
      input clk,
17
18
     input [3:0] DM,
19
20
     output A_out,
21
     output B_out,
22
     output C_out,
     output D_out,
24 !
      output E_out,
25
26 i
      output [0:7] DI_out,
27
     output [3:0] RI_out,
     output [3:0] RD_out,
28
29
     output [3:0] ACC_out,
     output [3:0] ACT out,
     output [3:0] OP_out,
31 '
     output [3:0] Q out,
32
33 ;
     output [3:0] PC o
34 ; );
35
36 | wire [3:0] RD, RI, ACC, ACT, OP, Q, PC;
37 | wire A, B, C, D, E;
38 wire [0:7] DI;
```


```
39 ¦
40 | acc acc1 (.D_i(D), .rst_i(rst), .ACT_i(ACT), .ACC_o(ACC));
41 | act act1 (.C_i(C), .rst_i(rst), .OP_i(OP), .ACT_o(ACT));
42 | alu alu1 (.DI_i(DI), .RD_i(RD), .ACC_i(ACC), .OP_o(OP));
43 | reg dat RD1 (.B i(B), .rst i(rst), .DM i(DM), .RD o(RD));
44 reg ins RI1 (.A i(A), .rst i(rst), .DM i(DM), .RI o(RI));
45 deco ins DEEC (.RI i(RI), .DI o(DI));
46 | gcm UC1 (.clk(clk), .rst i(rst), .A o(A), .B o(B), .C o(C), .D o(D), .E o(E), .Q o(Q));
47 | pc UPC (.rst_i(rst), .E_i(E), .DI_i(DI), .PC_o(PC));
48
49 assign DM_out = DM;
50 | assign DI_out = DI;
51 | assign RI_out = RI;
52 assign RD_out = RD;
53 assign ACC_out = ACC;
54 | assign ACT_out = ACT;
55 | assign OP_out = OP;
56 assign A out = A;
57 assign B_out = B;
58 | assign C_out = C;
59 assign D_out = D;
60 assign E_out = E;
61 | assign Q_out = Q;
62 | assign PC_o = PC;
63
64 \stackrel{.}{\ominus} endmodule
mp4b.v × tb_mp4b.v
 C:/Users/alanm/Desktop/Arqui/Vivado/Microprocesador 4Bits/Microprocesador 4Bits.srcs/sim\_1/new/tb\_mp4b.volume. A contract of the contract of
  Q 🛗 ← → 🐰 🛅 🛍 🗙 // 🞟 🔉
   1 timescale 1ns / 1ps
   3 | // Unidad de Aprendizaje: Arquitectura de Computadoras
        // Alumno: Alan Adrian Malagon Baeza
      // Grupo: 5CV1
   6 // Profesor: Miguel Angel Aleman Arce
   8 // Microprocesador de 4 bits
   9 // FPGA: Artix
 12
 13 \stackrel{\triangle}{\ominus} //Módulo de Estimulo para m4b (Microprocesador de 4 bits
 14 ;
 15 module tb_m4b ();
              reg rst;
               reg clk;
               reg [3:0] DM;
                wire
                                    A_out;
                wire
                                     B_out;
                wire
                                    C out;
                wire
                                    D out;
 24
                wire
                                    E out;
 25
                wire [0:7] DI_out;
 26
                wire [3:0] RI out;
                wire [3:0] RD_out;
                wire [3:0] ACC_out;
 29
                wire [3:0] ACT_out;
 30
                wire [3:0] OP_out;
 31
                wire [3:0] Q_out;
 32
                wire [3:0] PC_o;
 34
            mp4b m4bl(rst, clk, DM, A_out, B_out, C_out, D_out, E_out, DI_out, RI_out, RD_out, ACC_out, ACT_out, OP_out, Q_out, PC_o);
```

```
35 |
36 ¦
    initial clk = 1'b0; //Inicializamos el reloj
     always #5 clk = ~clk; //El ciclo del Reloj (cambia cada 5 nS)
37 :
38 : //
39 ♥ initial
40 🖯
     begin
41
              rst=1'b0; DM=4'b0000;
43 !
          #10 rst=1'b1; DM=4'b0001;
44
          #10 rst=1'b0; DM=4'b0010;
45 i
          #10 rst=1'b0; DM=4'b0100;
          #10 rst=1'b0; DM=4'b0000;
47 !
          #10 rst=1'b0; DM=4'b0100;
48
          #10 rst=1'b0; DM=4'b0010;
49 i
          #10 rst=1'b0; DM=4'b0100;
50 !
          #10 rst=1'b0; DM=4'b0010;
          #10 rst=1'b0; DM=4'b0100;
51 ¦
52
          #10 rst=1'b0; DM=4'b0010;
53 i
          #10 rst=1'b0; DM=4'b0100;
54 ¦
          #10 rst=1'b0; DM=4'b0010;
55 ¦
          #10 rst=1'b0; DM=4'b0100;
          #10 rst=1'b0; DM=4'b0010;
56 i
57 i
          #25;
58 🖨
       end
59 🖯 initial
61 \bigcirc endmodule
```


Descripción RTL obtenida mediante Vivado 2022.2:



Podemos como utilizó todos los módulos anteriormente descritos (GCM, DI, PC, RD, RI, ACT, ACC y ALU) con su terminal de clk y rst.



Resultado de la simulación:



Programación del microprocesador de 4 bits con ROM

El programa quedará de la siguiente manera:

```
mp4b.v
 C:/Users/alanm/Desktop/Arqui/Vivado/Microprocesador 4Bits.Microprocesador 4Bits.srcs/sources\_1/new/mp4b.v. Alana (No. 1997) and (No. 1997) and (No. 1997) are alana (No. 1997) and (No. 1997) and (No. 1997) are alana (No. 1997) are alana (No. 1997) and (No. 1997) are alana (No. 1997) are alana (No. 1997) and (No. 1997) are alana (No. 1997) and (No. 1997) are alana (No. 1997) and (No. 1997) are alana (No. 1997) are alana (No. 1997) and (No. 1997) are alana (N
 1 timescale 1ns / 1ps
   3 / // Unidad de Aprendizaje: Arquitectura de Computadoras
   4 1 // Alumno: Alan Adrian Malagon Baeza
   5 // Grupo: 5CV1
            // Profesor: Miguel Angel Aleman Arce
            // Microprocesador de 4 bits
            // FPGA: Artix
10 ¦ //
13 ⊕ module mp4b (
14
15 :
                     input rst,
16 !
                     input clk,
17
                     output [3:0] DM_out,
19
                  output A_out,
output B_out,
output C_out,
output D_out,
20 !
21 ¦
23
24 !
                    output E_out,
25
                  output [0:7] DI_out,
output [3:0] RI_out,
26 i
27
28
                    output [3:0] RD_out,
29 ¦
                   output [3:0] ACC_out,
30 :
                   output [3:0] ACT_out,
31 !
                   output [3:0] OP out,
                   output [3:0] Q out,
                    output [3:0] PC o
33 ¦
34 );
35
            wire [3:0] RD, RI, ACC, ACT, OP, Q, PC, DM;
             wire A, B, C, D, E;
38 i
             wire [0:7] DI;
```

```
40 | acc acc1 (.D_i(D), .rst_i(rst), .ACT_i(ACT), .ACC_o(ACC));
41 act act1 (.C_i(C), .rst_i(rst), .OP_i(OP), .ACT_o(ACT));
42 alu alu1 (.DI_i(DI), .RD_i(RD), .ACC_i(ACC), .OP_o(OP));
43 | reg_dat RD1 (.B_i(B), .rst_i(rst), .DM_i(DM), .RD_o(RD));
44 | reg ins RI1 (.A i(A), .rst i(rst), .DM i(DM), .RI o(RI));
45 deco_ins DEEC (.RI_i(RI), .DI_o(DI));
46 \mid \text{gcm UC1 } (.clk(clk), .rst_i(rst), .A_o(A), .B_o(B), .C_o(C), .D_o(D), .E_o(E), .Q_o(Q));
47 | pc UPC (.rst i(rst), .E i(E), .DI i(DI), .PC o(PC));
48 | rom MEM (.address(PC), .data out(DM));
49
50 assign DM_out = DM;
51 | assign DI_out = DI;
52 | assign RI_out = RI;
53 assign RD_out = RD;
54 assign ACC_out = ACC;
55 | assign ACT_out = ACT;
56 | assign OP_out = OP;
57 | assign A_out = A;
58 assign B_out = B;
59 assign C_out = C;
60 assign D_out = D;
61 assign E_out = E;
62 assign Q_out = Q;
63 | assign PC_o = PC;
64
65 endmodule
```

```
mp4b.v × tb_mp4b.v
C:/Users/alanm/Desktop/Arqui/Vivado/Microprocesador 4Bits/Microprocesador 4Bits.srcs/sim\_1/new/tb\_mp4b.v
3 | // Unidad de Aprendizaje: Arquitectura de Computadoras
4 | // Alumno: Alan Adrian Malagon Baeza
   // Grupo: 5CV1
6 // Profesor: Miguel Angel Aleman Arce
7:11
   // Microprocesador de 4 bits
9 // FPGA: Artix
13 🖒 //Módulo de Estimulo para m4b (Microprocesador de 4 bits
14
15 module tb_m4b ();
16
      reg rst;
17
       reg clk;
18
       wire [3:0] DM:
19
       wire
                  A out;
       wire
                  B out;
23
       wire
                  C out;
24
       wire
                  D_out;
25
       wire
                  E_out;
26
27
       wire [0:7] DI_out;
28
       wire [3:0] RI_out;
29
       wire [3:0] RD_out;
30
       wire [3:0] ACC out;
31
       wire [3:0] ACT out;
32
       wire [3:0] OP out;
       wire [3:0] Q out;
34
       wire [3:0] PC o;
35
36 ¦
     mp4b m4b1(rst, clk, DM, A out, B out, C out, D out, E out, DI out, RI out, RD out, ACC out, ACT out, OP out, Q out, PC o);
37
38
     initial clk = 1'b0; //Inicializamos el reloj
39
     always #5 clk = ~clk; //El ciclo del Reloj (cambia cada 5 nS)
41 ▽
      initial
42 ⊖
       begin
43
44
             rst=1'b0; //DM=4'b0000;
         #10 rst=1'b1; //DM=4'b0001;
46
          #10 rst=1'b0; //DM=4'b0010;
         #10 rst=1'b0; //DM=4'b0100;
47
48
          #10 rst=1'b0; //DM=4'b0000;
         #10 rst=1'b0; //DM=4'b0100;
49 !
50
          #10 rst=1'b0; //DM=4'b0010;
51
          #10 rst=1'b0; //DM=4'b0100;
52 !
          #10 rst=1'b1; //DM=4'b0010;
          #10 rst=1'b0; //DM=4'b0100;
54
          #10 rst=1'b0; //DM=4'b0010;
55
          #10 rst=1'b0; //DM=4'b0100;
56
          #10 rst=1'b0; //DM=4'b0010;
57
          #10 rst=1'b0; //DM=4'b0100;
58
         #10 rst=1'b0; //DM=4'b0010;
59
         #25;
60 🖨
        end
61 🖨
      initial
62 🖨
       #250 $finish;
63 🖨 endmodule
```


Se agregaron nuevas operaciones para la ALU y el DI : NOR, NAND XNOR, MAYOR QUE, MENOR QUE, IGUAL, Y RESTA.

```
deco ins.v
         × alu.v
C:/Users/alanm/Desktop/Arqui/Vivado/Microprocesador4Bits/Microprocesador4Bits.srcs/sources 1/new/alu.v
   timescale 1ns / 1ps
 2 🖯
 3 ¦
        // Unidad de Aprendizaje: Arquitectura de Computadoras
 4
        // Alumno: Alan Adrian Malagon Baeza
 5
        // Grupo: 5CV1
        /// Profesor: Miguel Angel Aleman Arce
 7
        :// Modulo: ALU Unidad Logica y Aritmetica
        !// FPGA: Artix
10
        111
        11 🖨
12
13 🖯
        module alu (
14
        | input [0:7] DI i,
15
         input [3:0] RD i,
         input [3:0] ACC i,
17
        output reg [3:0] OP o
18
        i);
19
20
        parameter AND = 8'b10000000, OR = 8'b01000000, XOR = 8'b00100000;
        parameter NOR = 8'b00010000, NAND = 8'b00001000, XNOR = 8'b00000100;
        parameter MAYOR = 8'b00000010, MENOR = 8'b000000011, IGUAL = 8'b1100000;
        parameter SUM = 8'b10100000, RES = 8'b10010000;
    parameter INV = 8'b11100000, HOLD = 8'b11010000;
24 !
25
26
    O 1//Opcion if
27 🖯 O always @(DI_i, ACC_i, RD_i)
28 👨 🔾
         begin
29 🖯 🔘
            if (DI_i == AND)
30 ¦ O
                OP o = ACC i & RD i; //AND
31 🖯 🔘
             else if (DI_i == OR)
32 ¦ O
               OP_o = ACC_i | RD_i; // OR
33 🖯 🔘
             else if (DI_i == XOR)
34 | 0
               OP_o = ACC_i ^ RD_i; //XOR
35 🖯 🔘
             else if (DI_i == NOR)
36¦ O
                OP_o = \sim (ACC_i|RD_i); //NOR
37 🖯 🔘
             else if (DI i == NAND)
38 i
                OP o = \sim (ACC i&RD i); //NAND
39 🖯 🔾
             else if (DI i == XNOR)
40
                OP_o = \sim (ACC_i ^ RD_i); //XNOR
41 🖨
             else if (DI_i == MAYOR)
               OP_o = (ACC_i>RD_i)?8'd1:8'd0; //MAYOR
42
43 👨
             else if (DI i == MENOR)
44
                OP_o = (ACC_i < RD_i)?8'd1:8'd0;
45 🖨
             else if (DI i == IGUAL)
                OP o = (ACC i==RD i)?8'd1:8'd0; //IGUAL
46 !
```


```
47 🖨
             else if (DI i == SUM)
                 OP o = ACC i + RD i; // SUMA
48
49 □
              else if (DI i == RES)
50 i
                OP_o = ACC_i - RD_i; // RESTA
51 🖨
             else if (DI_i == INV)
52 !
                                  // INVIERTE
                OP o = \simACC i;
             else if (DI i == HOLD)
53 ⊖
54
                 OP_o = ACC_i; // HOLD
55 1
              else
                 OP_o = RD_i; // CARGA ACUMULADOR
56 🖨
57 🖨
           end
58 🖒
        endmodule
```

```
deco_ins.v × alu.v ×
  C:/Users/alanm/Desktop/Arqui/Vivado/Microprocesador 4Bits/Microprocesador 4Bits.srcs/sources\_1/new/deco\_ins.verseador 4Bits/Microprocesador 4Bits.srcs/sources\_1/new/deco\_ins.verseador 4Bits/Microprocesador 4Bits.srcs/sources\_1/new/deco\_ins.verseador 4Bits/Microprocesador 4Bits/Microp
  Q | 🛗 | ← | → | X | 🛅 | 🛅 | X | // | 🞟 | ♀ |
                          .
/// Unidad de Aprendizaje: Arquitectura de Computadoras
                           // Alumno: Alan Adrian Malagon Baeza
                          // Grupo: 5CV1
                          // Profesor: Miguel Angel Aleman Arce
                          // Modulo: DI Decodificador de instrucción (DI)
                          // FPGA: Artix
 12 ¦
13 👨
                         module deco_ins(
                         input [3:0] RI_i,
output reg [0:7] DI_o
  14
  16
  18
                         parameter AND=4'b0000, OR=4'b0001, XOR=4'b0010, SUMA=4'b0011, INV=4'b0100, HOLD=4'b0101, LOAD=4'b0110, RST=4'b0111, UNAB=4'b1000;
parameter NOR-4'b1001, NAND-4'b1010, XNOR-4'b1011, MAYOR-4'b1100,MENOR-4'b1101,IGUAL-4'b1110,RES-4'b1111;
                                  case (RI i)
                                              AND : DI_o = 8'b10000000;
              00000000
                                                OR : DI_o = 8'b01000000;
                                              XOR : DI_o = 8'b00100000;
NOR : DI o = 8'b00010000;
24
25
                                              NAND : DI_o = 8'b00001000;
                                                XNOR : DI_o = 8'b00000100;
                                              MAYOR : DI_o = 8'b00000010;
MENOR : DI_o = 8'b00000011;
  28
  29
                                               IGUAL: DI_o = 8'b1100000;
                                              SUMA: DI_o = 8'b10100000;
RES : DI_o = 8'b00100000;
  32
                                               INV : DI_o = 8'b11100000;
  33
                                              HOLD: DI_o = 8'b11010000;
  35
                                              LOAD: DI_o = 8'b11111111;
                                              RST : DI_o = 8'b00000001;
  36
                                                default: DI_o = 8'b00000000; //Deshabilita DI
  38 🖒
                                    endcase
  39
                          endmodule
```


Descripción RTL obtenida mediante Vivado 2022.2:



Podemos como utilizó todos los módulos anteriormente descritos (GCM, DI, PC, ROM, RD, RI, ACT, ACC y ALU) con su terminal de clk y rst.



Resultado de la simulación:



Conclusión

En conclusión, un microprocesador de 4 bits es un tipo de procesador que se utiliza para realizar tareas relativamente simples y que requieren menos recursos de procesamiento en comparación con los procesadores más modernos y avanzados. Aunque puede no ser tan potente como los microprocesadores de 8 bits o más, todavía tiene su lugar en aplicaciones específicas donde el costo, el tamaño y el consumo de energía son factores críticos.

La arquitectura de un microprocesador de 4 bits generalmente consiste en un conjunto limitado de instrucciones y registros, lo que lo hace más fácil de diseñar y fabricar. Además, la arquitectura de 4 bits generalmente requiere menos energía y espacio físico en comparación con procesadores más grandes.

En resumen, la elección de un microprocesador de 4 bits dependerá de las necesidades específicas de una aplicación determinada, teniendo en cuenta factores como la eficiencia energética, el tamaño y el costo.

Referencia

1. Brock J. LaMeres, Introduction to Logic Circuits & Logic Design with Verilog, Springer, 1st Edition, USA, 2017.