Memória Técnica

sobre l'etapa inicial del processador de l'assignatura PEC

1. Instruccions Implementades:

Tipus d'instrucció	Implementada	Funcional
Aritmetico-lògiques	Υ	Υ
Comparacions	Υ	Υ
Moves	Υ	Υ
Immediates	Υ	Υ
Load-Store	Υ	Υ
Multiplicació	Υ	Υ
Divisió	Υ	Υ
Salts Condicionals	Υ	Υ
Salts Incondicionals	Υ	Υ
Especials(HALT)	Υ	Υ

2. Controlador de Memoria:

Vàrem decidir implementar el controlador de memòria sense estats, només basant-nos en els flancs de rellotge. La memòria és tan ràpida comparada amb el nostre processador que no ens cal anar amb cura sobre els *timings* ni tenir múltiples estats per assegurar-nos de respectar els cronogrames de lectures o escriptures. De fet, seria possible fins i tot treure el divisor de freqüència del rellotge de 50 MHz i aquest controlador hauria de continuar funcionant, tot i que no tenim en consideració els retards dels diferents components, que en una arquitectura funcional sí s'haurien de tenir en compte.

3. Decisions de Disseny:

I. Unitat de control:

Per poder diferenciar entre instruccions reals i instruccions no implementades o invalides hem fet ús de dos senyals (*ir_interna* i *op_code_ir_pre*). La primera es el valor del *Instruction Register* filtrat. En el cas que es detecti que qualsevol bit d'entrada es diferent a 1 o 0, *IR* passarà a valdre *x"FFFE"* (implementada com un *NOP*) per no introduir valors erronis al computador.

Per altre banda, *op_code_ir_pre* es el codi d'operacio previ a comprobar si la instrucció es ilegal o no implementada (per exemple una instruccio DIV(OpCode = 8) amb codi de funció no implementat (FCode = 6)). Si es detecta que es ilegal la instruccio passarà a ser un *NOP*.

II. Unitat de Multicicle:

La imposició d'un estat *Fetch* i un *Decode* ens ha portat a una màquina d'estats binària i pocs vèrtexs. Sempre passem de *Fetch* a *Decode* i viceversa. En general sempre passem al *datapath* les senyals de control en estat *Decode* i les bloquegem en estat *Fetch*.

III. Unitat Aritmètico-Lògica:

Hem decidit implementar la ALU de manera unitària. No té mòduls interns, sinó que està implementat tot directament, multiplexant les sortides segons l'Operació i la Funció d'Operació. Aquesta decisió no és gaire crítica i fàcilment es podrien fer mòduls per fer certes operacions com SHL o SHA sense generar tant creuament de llibreries i complicació de codi.

IV. Controladors de memòria i SRAM:

Hem escollit l'esquema de SRAM de *words* de 16 bits i 32k files, ja que es la més òptima segons l'esquema *Fecth-Decode*. Com ja s'ha especificat abans, no tenim dificultats en complir els cronogrames de la SRAM, així que la implementació és bastant directa, actualitzant entrades i sortides segons flancs ascendents de rellotge.

V. Instruccions de Salts:

Per instruccions de control de flux hem decidit ampliar el *Idpc* a un *std_logic_vector* de tamany 2, per distingir quan hem de fer Pc = Pc + 2, Pc = RegN, Pc = Pc + 2 + Imm8, Pc = Pc. Hem augmentat el multiplexor d'entrada del Banc de Registres perquè tingui entrades des de Memòria, ALU i el Pc.

4. Comentaris:

Addicionalment, hem afegit una serie de condicions perquè el processador pugui discriminar entre operacions 'legals' i aquelles que encara no hi estan implementades, que es comporten en la práctica com a 'nops'.

D'acord amb les nostres consideracions, hem detectat que no està especificat al PDF de la implementació de l'ALU si es permet o no la divisió entre zero, nosaltres hem fet que es detecti si es divideix per zero i s'executi una 'NOP'.