

# 1 SISA-3 (Simple Instruction Set Architecture-3)

**Juan J. Navarro**

**Ton Juan**

**Roger Espasa**

6-Febrero-2005

## 1.1 Resumen

En este documento se define el lenguaje máquina SISA-S. Esta basado en el lenguaje SISA-I y SISA-F y los tres han sido creados para la enseñanza y el aprendizaje del área de arquitectura de computadores. SISA-S es una ampliación de SISA-F al que se le ha añadido modo privilegiado y algunas instrucciones en este modo.

### 1.1.1 Cambios y ampliaciones respecto del SISA-F

- Distinción entre modo usuario y sistema (o privilegiado).
- 8 nuevos registros ( $S_0, \dots, S_7$ ) solamente accesibles con instrucciones privilegiadas.
- Se pueden generar las siguientes excepciones:
  - Instrucción ilegal.
  - Dirección de memoria mal alineada.
  - Overflow en operación de coma flotante.
  - Dirección de memoria protegida
  - Instrucción protegida.
- Nuevas instrucciones de modo sistema:
  - Para gestión de interrupciones (EI, DI, GETIID, RETI),
  - Para acceso a los registros S (RDS, WRS),

Para la gestión de cache y TLB (WRPI, WRVI, WRPD, WRVD, FLUSH),  
Para parar el computador, (HALT).

## 1.2 Visión general de la arquitectura

### 1.2.1 Arquitectura RISC.

SISA-3 es una arquitectura RISC de 16 bits, aunque puede operar con números en coma flotante de 32 bits. Destacamos los siguientes aspectos:

1. El conjunto de instrucciones es reducido. Solamente hay 53 instrucciones diferentes.
2. Todas las instrucciones de lenguaje máquina son de un tamaño fijo de 16 bits (2 bytes, 1 palabra).
3. Todos los operandos fuente y destino de las instrucciones que efectúan cálculos aritméticos, lógicos, comparaciones, etc. tienen los operandos en registros del procesador y dejan el resultado en uno de esos registros. Estas instrucciones tienen dos registros fuente y uno destino que pueden ser distintos. Para mover datos entre memoria y registros existen instrucciones de tipo LOAD (LDB, LD y LDF) y STORE (STB, ST, STF).

### 1.2.2 Modos de ejecución

La arquitectura tiene dos modos de ejecución, modo usuario y modo sistema (o privilegiado). Algunas instrucciones sólo se pueden ejecutar cuando el procesador se encuentra en modo sistema, provocando una excepción en caso de pretender ejecutarlas en modo usuario. La memoria está dividida en dos partes: usuario y sistema. Si en modo usuario se pretende acceder a la parte de memoria de sistema, se produce una excepción.

### 1.2.3 Estado del computador

El estado del computador lo forman la información contenida en todos los elementos de memorización del computador (registros, posiciones de memoria, puertos de entrada/salida,...) que son visibles desde el nivel de lenguaje máquina (que pueden ser leídos y escritos mediante la ejecución de instrucciones de lenguaje máquina). En el computador posiblemente hay otros elementos de memorización (posiblemente registros) que se usan para almacenar resultados intermedios durante las distintas fases de ejecución de una instrucción y que no forman parte del estado del computador. Podemos decir que la ejecución de una instrucción de lenguaje máquina provoca una modificación del estado del computador en función del estado del computador antes de su ejecución. Otra forma de diferenciar los elementos de memorización del computador que contienen el estado del computador de los que no lo contienen, en un computador secuencial que no comienza la ejecución de una instrucción antes de que termine totalmente la ejecución de la anterior, como es el caso de las implementaciones SISP-1-1 y SISP-1-2, es la siguiente. Si después de ejecutar una instrucción de lenguaje máquina y antes de que empiece a ejecutarse la siguiente instrucción, pudiéramos modificar de manera aleatoria el valor contenido en los elementos de memorización que no forman parte del estado del computador y no modificáramos el contenido de ningún elemento que forma parte del estado del computador, la ejecución del programa continuaría produciendo los mismos resultados que si no hubiéramos modificado nada.

El estado del computador de la arquitectura SISA-3 lo forman el contenido de los siguientes elementos de memorización:

- Memoria:  $2^{16}$  bytes
- PC, registro contador de programa, de 16 bits.
- Registros generales: 8 registros de 16 bits cada uno.
- Registros de coma flotante: 8 registros de 32 bits cada uno.
- Registros especiales o de sistema: 8 registros de 16 bits cada uno (uno de ellos contiene la palabra de estado del computador).
- Puertos de entrada/salida:  $2^8$  puertos de entrada y  $2^8$  puertos de salida de 16 bits cada uno.
- TLB, cache de la tabla de traducción de direcciones lógicas a físicas: con 64 entradas con dos campos de 16 bits cada uno.
- ICACHE, cache de instrucciones, de tamaño dependiente de la implementación.
- DCACHE, cache de datos, de tamaño dependiente de la implementación.

A continuación definiremos más en profundidad cada uno de estos elementos de memorización.

### Memoria

Esta arquitectura tiene un único espacio de direccionamiento lógico (o virtual) de memoria, que se usa tanto para código como para datos. Una dirección lógica de memoria consta de 16 bits y la unidad de direccionamiento es el byte: se pueden direccionar hasta  $2^{16}$  bytes de memoria. Las direcciones lógicas, que son las que se ven en el programa en lenguaje máquina, son trasladadas por el mecanismo de gestión de memoria a direcciones físicas de la memoria real. En lo que sigue, cuando se hable del espacio de direccionamiento de memoria o de una dirección de memoria, mientras no se indique lo contrario nos referimos al espacio o a la dirección lógica.

El espacio de direccionamiento de memoria está dividido en dos partes del mismo tamaño, la mitad baja de las direcciones (bit 15 de la dirección con valor 0) son accesibles en modo usuario y modo sistema, mientras que la mitad alta de las direcciones (bit 15 de la dirección con valor 1) sólo son accesibles en modo sistema:

- Memoria Usuario: de 0x0000 a 0x7FFF
- Memoria Sistema: de 0x8000 a 0xFFFF

Cualquier acceso, a instrucciones o a datos, que se realice en modo usuario a la zona de memoria de sistema produce una excepción del tipo “acceso a memoria protegida”.

El acceso a datos se efectúa mediante las instrucciones tipo LOAD (lectura) y STORE (escritura), en sus variantes de byte (8 bits: LDB, STB), palabra o word (16 bits: LD, ST) y palabra larga, long word o float (32 bits: LDF, STF). La dirección lógica de memoria a la que se accede con estas instrucciones se obtiene según el modo de direccionamiento registro base más desplazamiento. Los accesos a datos deben estar alineados a su tamaño natural:

- Los accesos a palabras, con las instrucciones LD y ST, deben estar alineados a direcciones múltiplo de 2 (con el bit de menor peso de la dirección con valor 0).
- Los accesos a floats, con las instrucciones LDF y STF, deben estar alineados a direcciones múltiplo de 4 (con los 2 bits de menor peso de la dirección con valor 0).
- Los accesos a bytes, con las instrucciones LDB y STB, siempre están alineadas por definición, puesto que el byte es la unidad de direccionamiento.

Los bytes consecutivos de memoria que forman un dato de tamaño word (16 bits, 2 bytes) o float (32 bits, 4 bytes) o una instrucción (16 bits, 2 bytes) se numeran, o direccionan siguiendo el convenio little-endian.

- Como el byte es la unidad de direccionamiento (la mínima cantidad de memoria que se puede direccionar) no tiene sentido hablar de sistema de direcciones little-endian o big-endian cuando se trata de acceder a un dato de tamaño byte. Las únicas instrucciones que soportan datos de tamaño byte son la LDB, que carga un byte de memoria en un registro general, extendiendo el bit de signo para ocupar los 16 bits del registro y la instrucción STB que almacena en memoria los 8 bits de menor peso del registro general fuente.
- Un word en memoria lo forman 2 bytes contiguos con direcciones @ y @+1, estando la dirección @ alineada a word, esto es, con el bit de menor peso a cero,  $@ \langle 0 \rangle = 0$ . El word se direcciona con la dirección @ (la instrucción LD o ST calcula la dirección efectiva @. El byte contenido en la dirección @ es el byte de menor peso de la palabra (el que tiene los bits 7:0) y el de dirección @+1 el de mayor peso (bits 15:8).
- Un float en memoria lo forman 4 bytes consecutivos con direcciones @, @+1, @+2 y @+3 estando la dirección @ alineada a 4 bytes, esto es con los 2 bits de menor peso a cero,  $@ \langle 1:0 \rangle = 00$ . El float se direcciona con la dirección @ (esto es la instrucción LDF o STF calcula la dirección efectiva (lógica o virtual) @. El byte contenido en la dirección @ es el byte que contiene los bits 7:0 del float, el byte de dirección @+1 el que contiene los bits 15:8, y así hasta el byte con dirección @+3 que contiene los bits 31:24 del float. Estos 32 bits codifican un número en coma flotante con el formato que se indica más adelante.

Cualquier instrucción a ejecutar debe estar en memoria alineada a direcciones múltiplo de 2 (con el bit de menor peso de la dirección con valor 0, como un dato de tamaño word).

Cualquier acceso a memoria mal alineado, tanto para instrucciones como para datos, genera una excepción del tipo “Acceso a memoria mal alineado”.

Por último, decir que desde el punto de vista de la gestión de memoria virtual, para la traducción de direcciones lógicas a físicas, la memoria esta organizada en páginas de 1024 bytes (1 KByte), empezando en la dirección 0.

### **Secuenciamiento Implícito. Registro PC**

SISA-3 es una arquitectura con secuenciamiento implícito. Tiene un registro especial denominado PC (*Program Counter*) que direcciona la memoria para efectuar la búsqueda de las instrucciones. Todas las instrucciones, después de su ejecución, dejan el valor del PC modificado. Después de ir a buscar a memoria la instrucción que indica el PC, y antes de decodificarla, se incrementa el PC en 2 unidades,

ya que 2 es el tamaño en bytes de una instrucción, ( $PC \leftarrow PC + 2$ ). Esta actualización del PC se hace sea cual sea la instrucción a ejecutar, ya que se efectúa antes de su decodificación. El valor del PC durante la ejecución, propiamente dicha, de la instrucción, indica cuál es la dirección de memoria donde se encuentra la siguiente instrucción a ejecutar. A este valor del PC, durante la ejecución de una instrucción, lo denominamos PC actualizado, PC<sub>up</sub> (*updated*).

Las instrucciones de ruptura de secuencia (saltos) son las únicas instrucciones que durante su ejecución pueden volver a modificar el valor del PC. Las instrucciones de salto que calculan la dirección destino del salto (dirección de la siguiente instrucción a ejecutar) de modo relativo al PC lo hacen sumando un desplazamiento al PC actualizado, PC<sub>up</sub>. El desplazamiento, que se encuentra en la instrucción codificado con 8 bits, se multiplica por 2, antes de ser sumado al PC<sub>up</sub>. Se multiplica por 2 para poder acceder a instrucciones más alejadas de la actual (-255,...256) que si se sumara el desplazamiento tal cual, y porque las instrucciones siempre se encuentran alineadas en direcciones pares de memoria.

En este documento, para no resultar repetitivo, al explicar qué hace cada instrucción al ejecutarse, no se especifica explícitamente cómo se incrementa el PC antes de la decodificación de la instrucción.

### Registros generales y de coma flotante

Existen dos conjuntos de registros accesibles en modo usuario: generales y de coma flotante. Existe otro conjunto de registros accesible por instrucciones privilegiadas –que sólo se pueden ejecutar en modo sistema- que se explica en la siguiente subsección.

**Registros generales.** 8 registros de propósito general de 16 bits: R0 , R1 , . . . , R7. Estos registros se usan:

- como operandos fuente en instrucciones aritméticas y de comparación con números naturales y enteros, en instrucciones de operaciones lógicas bit a bit, en instrucciones de ruptura de secuencia condicional (para contener el booleano sobre el que se evalúa la condición), en instrucciones de almacenamiento en memoria STB y ST (para contener el dato que se desea almacenar) y en instrucciones de ruptura de secuencia a través de registro (para contener la dirección destino del salto);
- para almacenar el resultado en instrucciones aritméticas y de comparación con números naturales y enteros, en instrucciones de operaciones lógicas bit a bit, en instrucciones de comparación de coma flotante, en las instrucciones de carga de memoria LDB y LD y de carga de inmediato MOVI, MOVIH, y en instrucciones de ruptura de secuencia en las que se guarda la dirección de retorno; y
- como registros base para calcular la dirección efectiva en todas las instrucciones de acceso a memoria.

**Registros de coma flotante.** 8 registros para operaciones con números en coma flotante de 32 bits: F0 , F1 , . . . , F7. Estos registros e usan:

- como operandos fuente en instrucciones aritméticas y de comparación con números reales en coma flotante y en la instrucciones de almacenamiento en memoria STF (para contener el dato que se desea almacenar), y

- para almacenar el resultado en instrucciones aritméticas con números reales en coma flotante (no se usan para el destino de la comparación de dos operandos de coma flotante, se carga en un registro general  $R_i$ ) y en la instrucción de carga de memoria LDF.

### Registros de Sistema

Los registros de sistema no se pueden leer ni escribir mediante ninguna instrucción cuando el procesador está en modo usuario, es decir, cuando  $PSW.M = 0$ . Se acceden explícitamente mediante las instrucciones privilegiadas RDS y WRS, que sólo se pueden ejecutar en modo sistema, cuando  $PSW.M = 1$ . No obstante, como resultado de la ejecución de una instrucción en modo usuario se pueden modificar estos registros, por ejemplo si se produce una excepción.

Los registros de sistema son 8 registros de 16 bits:  $S_0$ ,  $S_1$ , ...,  $S_7$ . Su uso es el siguiente:

**S0.** Contiene la palabra de estado que tenía el sistema cuando se produjo una excepción (interna), llamada a sistema (CALLS) o interrupción (externa). Cuando se produce uno de estos eventos, se salva en  $S_0$  la palabra de estado actual, que se encuentra en  $S_7$ , ya que acto seguido se cambia la palabra de estado actual, para pasar a modo sistema e inhibir las interrupciones (externas).

**S1.** Contiene la dirección de retorno después de una interrupción (externa), una excepción (interna) o la ejecución de la instrucción de llamada al sistema operativo (CALLS). Cuando se produce uno de estos eventos, se salva en  $S_1$  el PC actualizado, ya que acto seguido se copia en el PC el registro  $S_5$ , que contiene la dirección del código de entrada al sistema operativo. En caso de excepción por fallo de TLB, el sistema operativo es responsable de decrementar  $S_1$  en 2 unidades, ya que se debe retornar a la misma instrucción que provocó el fallo),

**S2.** Contiene, en sus cuatro bits de menor peso, un código binario que puede tomar valores de 0 a 15 que identifica el tipo de evento que se ha producido: tipo concreto de excepción (interna), llamada a sistema (CALLS) o interrupción (externa). El resto de bits de  $S_1$  están siempre a 0. El código es:

- 0: Excepción de tipo "Instrucción ilegal".
- 1: Excepción de tipo "Acceso a memoria mal alineado".
- 2: Excepción de tipo "Overflow en operación de coma flotante".
- 3: Excepción de tipo "División por cero en coma flotante"
- 4,...,10: No usadas en esta versión. Reservados para futuras ampliaciones.
- 11: Excepción de tipo "Acceso a memoria protegida".
- 12: ¿Escritura en página de sólo lectura?
- 13: Instrucción protegida.
- 14: CALLS
- 15: Interrupción (externa)

**S3.** Contiene la dirección de memoria que produjo el fallo de TLB, en caso de excepción por fallo de TLB.

**S4.** Es usado por el sistema operativo como variable temporal.

**S5.** Contiene la dirección de memoria de sistema donde se encuentra la siguiente instrucción a ejecutar después producirse una excepción (interna), llamada a sistema (CALLS) o interrupción (externa). En esta dirección de memoria comienza el código encargado de indexar con S2, el identificador de tipo de excepción, CALLS o interrupción, en el vector de excepciones para pasar a ejecutar la rutina de sistema correspondiente (RAE). En caso de producirse una interrupción (externa) la rutina de sistema donde comienza la atención a las interrupciones debe cargar en un registro el identificador de la interrupción que el dispositivo le envía por el bus, ejecutando la instrucción GETIID. Después debe hacerse un switch indexando con el identificador en el vector de interrupciones para saltar a ejecutar la rutina de atención a la interrupción (RAI) correspondiente.

**S6.** Contiene el puntero a la pila de sistema, SSP, System Stack Pointer.

**S7.** Es el PSW (Processor Status Word). Contiene el estado del procesador en todo momento. Cada bit tiene el siguiente significado:

Bit M (PSW<0>): Bit que indica el modo de trabajo del procesador. Si el bit es 0, entonces el procesador se encuentra en modo usuario y la ejecución de ciertas instrucciones privilegiadas y/o el acceso a la memoria del sistema están restringidos, pudiendo llegar, según el caso, a provocar una excepción. Si el bit es 1, el procesador se encuentra en modo sistema, o privilegiado, pudiendo ejecutar cualquier instrucción y acceder a cualquier parte de la memoria.

Bit I (PSW<1>): Bit que indica si las interrupciones están permitidas (en cuyo caso vale 1) o si están inhibidas (en cuyo caso vale 0). Este bit se modifica con las instrucciones privilegiadas EI (Enable Interrupt) y DI (Disable Interrupt), que lo ponen a 1 o a 0 respectivamente y la instrucción RETI que restaura la palabra de estado y retorna de una excepción, interrupción o de una llamada a sistema, CALLS. También, se pone a 1 cuando se produce una excepción, interrupción o se ejecuta la instrucción de llamada a sistema, CALLS.

Bit V (PSW<2>): Bit que indica si la excepción de overflow en operación de coma flotante está permitida (en cuyo caso vale 1) o si está inhibida (en cuyo caso vale 0).

### Entrada/Salida

El espacio de direccionamiento de los puertos de entrada y salida está separado del espacio de memoria. Existen dos espacios separados, uno para la entrada de datos, INPUT y otro para la salida de datos, OUTPUT. Cada uno de estos dos espacios contiene  $2^8$  puertos de 16 bits cada uno. Las instrucciones privilegiadas IN (*input*) y OUT (*output*) realizan la lectura y escritura de los puertos de entrada y salida, respectivamente. Son las únicas instrucciones para acceder a los espacios de entrada y salida. Una misma dirección de puerto puede referirse a dos registros físicos diferentes, uno de lectura que se accede con la instrucción IN, y otro de escritura que se accede con OUT. No obstante, dependiendo de la implementación, una misma dirección puede referirse a un único registro físico de lectura/escritura, pudiéndose acceder tanto con la instrucción IN como con la OUT.

Además de poder realizar entradas/salidas por encuesta con las instrucciones IN y OUT, la arquitectura puede gestionar interrupciones.

### 1.2.4 Tipos de Datos

Los datos que son operandos fuente o destino de las instrucciones se encuentran en elementos de memorización del computador como son los registros del procesador, la memoria, etc. Incluso en el caso de operando fuente inmediato, el dato se encuentra en un campo de la propia instrucción.

Los tipos de datos manejados por las instrucciones de esta arquitectura son de tres tamaños posibles: byte (8 bits), palabra o word (16 bits, 2 bytes) y float, long word o palabra larga (32 bits, 4 bytes, 2 words).

Los bits dentro de un byte, word o float en esta arquitectura se numeran, de 0 a  $n-1$ , siendo el bit 0 el bit de la derecha, que representa el bit de menor peso de un dato entero o natural y el bit  $n-1$  es el bit de mayor peso en un número natural representado en binario y el bit de mayor peso y además bit de signo en un número entero representado en complemento a 2.

Los tipos de datos, según los interpretan las instrucciones que los manipulan, son:

- Vectores de 16 bits sobre los que se efectúan operaciones lógicas bit a bit (bitwise).
- Valores booleanos TRUE y FALSE, que se codifican en binario en un vector de 16 bits mediante los valores 1 y 0 respectivamente.
- Números naturales codificados en binario con 16 bits (unsigned integers) sobre los que se hacen operaciones aritméticas y de comparación.
- Números enteros codificados en complemento a 2 (Ca2) con 16 bits (signed integers) sobre los que se hacen operaciones aritméticas y de comparación.
- Números reales codificados en 32 bits en el formato de coma flotante SISA sobre los que se hacen operaciones aritméticas y de comparación. El formato SISA es un subconjunto del estandar ANSI/IEEE 754-1985 basic simple format.

En memoria es posible tener datos de tamaño byte, por ejemplo para almacenar un carácter ASCII, pero al cargarlos en un registro general del procesador para poderlos manipular, se extiende el bit de signo a 16 bits, para que ocupe todo el registro.

En algunas instrucciones hay campos de 5, 6 bits u 8 bits que codifican números naturales en binario o enteros en complemento a 2, que se usan como operandos fuente (inmediatos).

### 1.2.5 Modos de direccionamiento

Los operandos fuente y destino de una instrucción se encuentran en alguno de los elementos de memorización cuyo contenido forma el estado del computador. Denominamos modos de direccionamiento a las diferentes formas de especificar, en las instrucciones, donde se encuentran los operandos fuente y donde se debe escribir el resultado de una instrucción. También podemos decir que los modos de direccionamiento son los distintos que tiene el computador de obtener, para cada operando, el tipo de elemento de memorización de donde se debe leer, o en el que se debe escribir, y su dirección concreta si es en memoria o en un puerto de entrada/salida o el número de registro si es en uno de los conjuntos de registros.



En general, cada modo de direccionamiento se especifica en la instrucción de una forma diferente. En algunas arquitecturas en las que un operando de una instrucción concreta puede usar distintos modos de direccionamiento, para cada operando existe un campo en la instrucción para especificar qué modo de direccionamiento usa. En la arquitectura SISA esto no es así, ya que para cada instrucción está fijado el único modo de direccionamiento que se usa para cada operando. Por ello, la información de qué modos de direccionamiento se usan para cada operando está implícitamente codificada en el código de operación de la instrucción. Así, el código de operación de la instrucción indica el formato de la instrucción, la funcionalidad (o parte de ella, ya que algunas instrucciones tienen otros campos para terminar de definirla) y los modos de direccionamiento para los operandos fuente y destino.

Los distintos modos de direccionamiento que aparecen en las instrucciones SISA-3 se explican a continuación.

**Modo Registro.** El operando está (si es fuente) o debe escribirse (si es destino) en un registro. En la instrucción debe codificarse la información para saber en qué conjunto de registros está el operando (si hay varios) y qué registro es entre los del conjunto (número de registro). En SISA-3 hay tres conjuntos de registros, R, F y S de 8 registros cada uno. El conjunto de registro está indicado en el código de operación de la instrucción. Los tres bits necesarios para especificar el número de registro de cada operando que usa el modo registro se codifican en campos específicos de la instrucción. El modo registro se usa en el SISA-3 para los operandos fuente y destino de todas las instrucciones que efectúan cálculos aritméticos, lógicos, comparaciones, etc. Estas instrucciones no usan ningún otro modo de direccionamiento, excepto la ADDI, en la que el segundo operando fuente se encuentra en la propia instrucción (usa el modo inmediato, como se indica a continuación).

**Modo inmediato.** El operando fuente se encuentra codificado en un campo de la propia instrucción (sólo se usa para operandos fuente). En SISA-3 hay dos instrucciones de movimiento que tienen un operando fuente en modo inmediato, MOVI y MOVII y una de cálculo, ADDI, que tienen el segundo operando fuente en este modo. Para MOVI y MOVII el operando inmediato es un vector de 8 bits y para ADDI es de 5 bits.

**Modo registro base más desplazamiento.** Este es un modo de direccionamiento para acceder a operandos en memoria. Se calcula la dirección de memoria del operando sumando al contenido de un registro (que contiene una dirección de memoria) un desplazamiento, que puede ser positivo o negativo y que se codifica en la propia instrucción en complemento a dos con menos bits de los que requiere una dirección de memoria. Este modo permite acceder a datos que se encuentran a una distancia fija (codificada en la instrucción) en torno a una dirección de memoria que se encuentra en un registro (que hace de puntero, porque apunta a una dirección de memoria) que puede ir cambiando de una vez a otra que se ejecute la instrucción. En SISA-3 todas las instrucciones de acceso a memoria tanto de lectura, LOAD (LDB, LD y LDF), como de escritura, STORE (STB, ST, STF), calculan la dirección de memoria con este modo de direccionamiento. El registro base es uno cualquiera de los registros generales del procesador (R<sub>i</sub>) y el desplazamiento está codificado en complemento a 2 en un campo de 6 bits en la propia instrucción, N. Una particularidad de este modo de direccionamiento en SISA-3 es que antes de sumar el desplazamiento al registro base, se multiplica el desplazamiento por 1, 2 o 4 según la instrucción sea de acceso a byte, word o float, ya que los datos en SISA están alineados en memoria a su tamaño natural y con esta multiplicación conseguimos que con un desplazamiento de pocos bits se pueda llegar más lejos entorno al puntero que si no se realizara la multiplicación del

desplazamiento. Esta variante del modo de direccionamiento se llama “*registro base más desplazamiento con escalado*”.

**Modo implícito.** Cuando el operando está (si es fuente), o debe escribirse (si es destino), en un registro que no se encuentra codificado en ningún campo específico de la instrucción, porque el registro es fijo para esa instrucción, se dice que se usa el modo de direccionamiento *registro implícito*. El registro está implícitamente codificado en el código de operación de la instrucción y todas las instrucciones con ese código de operación usan el mismo registro. En SISA-3, como en prácticamente todos los lenguajes máquina, podemos decir que todas las instrucciones acceden a un operando fuente y destino en modo implícito. Este operando es el registro especial PC, que no se especifica en la instrucción, pero que es leído y escrito por todas las instrucciones, para indicar cuál es la siguiente instrucción a ejecutar. Además del acceso al PC, solamente hay una instrucción que tiene uno de sus dos operandos fuentes que podemos denominar como implícito, porque no se especifica en la instrucción en un campo separado. Esta es la instrucción `MOVH Rd, NS`, en la que el registro Rd hace de fuente (implícito) y destino. Esta idea de modo de direccionamiento implícito puede aplicarse también a otros modos de direccionamiento que no se especifiquen en un campo de la instrucción. Por ejemplo, podemos decir que operan con una constante fija usan el modo inmediato implícito, pero esto ya es rizar el rizo,...

Por último, decir que también se usa el termino modo de direccionamiento como la forma de calcular la dirección de la siguiente instrucción a ejecutar en las instrucciones de ruptura de secuencia (esto es, cómo se obtiene la dirección que se carga en el PC). En SISA-3 hay dos tipos de instrucciones de ruptura de secuencia, según el modo de direccionamiento usado. Las instrucciones BZ y BNZ calculan la dirección destino del salto (cuando se debe romper el secuenciamiento implícito) sumando al registro PC un desplazamiento que se encuentra codificado en complemento a dos en un campo de la propia instrucción. Podíamos llamarlo modo de direccionamiento registro base implícito más desplazamiento (pues el PC no se especifica explícitamente, siempre es el PC en estas instrucciones), pero se suele llamar **modo relativo al PC**.

### 1.2.6 Excepciones, Interrupciones y Llamadas a sistema

Cuando se produce una excepción (interna), una interrupción (externa) o la ejecución de la instrucción de llamada al sistema operativo, `CALLS`,

1. se guarda en S0 la palabra de estado, que se encuentra en S7,
2. se guarda en S1 la dirección el PC actualizado, PCup, que es la dirección de retorno en todos los casos excepto en el de fallo de TLB en el que el sistema operativo es responsable de decrementar si en 2 unidades, ya que se debe retornar a la misma instrucción que provocó el fallo),
3. se escribe en S2 el código del tipo de evento ocurrido, para informar al sistema operativo de lo ocurrido,
4. si se ha producido un fallo de TLB, se carga en S3 la dirección lógica (o virtual) de memoria que produjo el fallo, y
5. se carga en el PC el contenido del registro S5, que tiene la dirección del único punto de entrada al sistema operativo,
6. Se modifica la palabra de estado, registro S7, pasando a modo sistema (o privilegiado) inhibiendo las interrupciones:  $PSW<0>\leftarrow 1$  y  $PSW<1>\leftarrow 0$ , y

7. Se pasa a ejecutar la instrucción que indica el PC, que es la primera instrucción de entrada al sistema operativo.

Para permitir interrupciones anidadas, la rutina de entrada al sistema operativo debe hacer lo que se indica a continuación. Además, para que no se produzcan excepciones durante la ejecución de las primeras y últimas instrucciones de esta rutina, la página en la que se encuentra este código debe estar fija siempre en memoria y ocupar una entrada del TLB y lo mismo debe pasar con la pila de sistema y con todas las estructuras de datos que se acceden en este fragmento de código, como por ejemplo el vector de interrupciones.

La rutina de entrada al sistema, debe efectuar la siguiente secuencia de pasos.

1. Salvar en S4, uno de los registros generales, por ejemplo Rk, que será usado como puntero para acceder a la pila de sistema.
2. Mover el puntero de la pila del sistema, SSP o S6, a Rk, ya que no se pueden hacer accesos a memoria usando un registro S.
3. Salvar en la pila de sistema los registros que vayan a ser usados por la rutina, utilizando Rk como puntero a la pila de sistema.
4. Salvar la palabra de estado de retorno, que se encuentra en S0, en la pila de sistema.
5. Salvar la dirección de retorno, que se encuentra en S1, en la pila de sistema.
6. Leer S2 para obtener el tipo de evento que activó la ejecución de la rutina de entrada al sistema. Según el tipo de evento se pasará a ejecutar una rutina de atención a una excepción concreta, se pasará a atender una llamada al sistema o en caso de interrupción se ejecutará la instrucción GETII para leer el identificador de interrupción que el dispositivo que ha interrumpido pondrá en el bus y se hará un switch con ese identificador en el vector de interrupciones para pasar a ejecutar la rutina de atención a la interrupción correspondiente (al ejecutarse GETII, el dispositivo se entera de que se ha aceptado su interrupción).
7. Antes de permitir las interrupciones, copiar en S6 el SSP actual, que esta en Rk, para prepararnos para una interrupción (que de momento no se ha podido producir ya que cuando se transfirió el control a la rutina de entrada al sistema se inhibieron las interrupciones).
8. Ejecutar la instrucción EI para permitir las interrupciones anidadas.
9. Ejecutar partes de la rutina de sistema, ahora que las interrupciones están permitidas (y también puede haber excepciones a partir de este momento, como por ejemplo fallos de TLB y por último antes de salir de la rutina).
10. Ejecutar la instrucción DI para inhibir las interrupciones.
11. Salvar en S4, uno de los registros generales, por ejemplo Rk, que será usado como puntero para acceder a la pila de sistema.
12. Mover el puntero de la pila del sistema, SSP o S6, a Rk, ya que no se pueden hacer accesos a memoria usando un registro S.
13. Utilizando Rk como puntero a la pila de sistema, sacar de la pila de sistema la palabra de estado de retorno y guardarla en el registro que le corresponde, S0.
14. Sacar de la pila de sistema la dirección de retorno y guardarla en el registro que le corresponde, S1.
15. Restaurar los registros salvados en la pila de sistema.

16. Antes de ejecutar RTI, copiar en S6 el SSP actual, que esta en Rk, para prepararnos para una interrupción.
17. Ejecutar RETI, que escribe en el PSW, esto es en S7, la palabra de estado que tenía el sistema cuando se produjo el evento (la excepción, interrupción o CALLS) y que se encuentra en S0 y escribe también en el PC la dirección de retorno que se encuentra en S1, con lo que se retorna al código que se estaba ejecutando cuando se produjo el evento.

Es importante observar que si el sistema operativo quiere acceder a la pila de sistema, en cualquier punto en que estén permitidas las interrupciones debe:

1. Ejecutar la instrucción DI para inhibir las interrupciones,
2. Salvar en S4, uno de los registros generales, por ejemplo Rk, que será usado como puntero para acceder a la pila de sistema,
3. Mover el puntero de la pila del sistema, SSP o S6, a Rk, ya que no se pueden hacer accesos a memoria usando un registro S ,
4. Utilizando Rk como puntero a la pila de sistema, hacer los accesos que se deseen.
5. Antes de permitir otra vez las interrupciones, copiar en S6 el SSP actual, que esta en Rk, para prepararnos para una interrupción.
6. Ejecutar EI .

### 1.3 Instrucciones

En esta sección se especifica cada una de las instrucciones SISA-3 agrupadas por familias. Las instrucciones de una familia comparten alguna funcionalidad y/o el formato de sus instrucciones. Para cada familia se indica el formato en lenguaje máquina (campos de bits de las instrucciones en binario y su significado), las instrucciones que la forman, su semántica (los cambios que produce la ejecución de la instrucción en el estado del computador) usando una notación muy compacta, la sintaxis en lenguaje ensamblador y finalmente una descripción textual de la semántica.

#### 1.3.1 Notación usada

En adelante para especificar la semántica de cada instrucción, o familia de instrucciones, se usa la notación que se indica a continuación. En esta sección, se efectúan explicaciones generales para algunos grupos de símbolos y luego, para cada símbolo se denota a la izquierda la sintaxis usada y a la derecha su significado. También se dan ejemplos de uso.

Para cada familia, se indica el formato en lenguaje máquina, las distintas instrucciones de la familia según los códigos del campo que sirve para extender el código de operación, la sintaxis en lenguaje ensamblador, la semántica, usando una notación compacta y finalmente una descripción más amplia de la semántica.

#### Formato de las instrucciones y campos de bits

I	<p>Es el vector de 16 bits que codifica en lenguaje máquina la instrucción o familia de instrucciones que estamos tratando.</p> <p>Si queremos destacar los distintos campos que forman la instrucción de acuerdo con su formato, separamos los campos por un espacio. Ejemplo:</p> $I = 1000 \ 110 \ 111 \ 010 \ 110$ <p>Para denotar los bits que forman cada uno de los distintos campos de una instrucción específica o una familia de instrucciones, usamos letras diferentes. Además, para que resulte visualmente menos engorroso no indicamos los subíndices que marcan el peso de cada uno de los bits del campo (se entiende que el bit de la derecha es el de menor peso).</p>
cccc	Vector de bits $c_3c_2c_1c_0$ que codifica el código de operación de una instrucción. De hecho, para todos los formatos SISA, $cccc = I < 14 \dots 11 >$ .
e	Bit de extensión de código de operación, que tienen algunas instrucciones.
ddd	Vector de bits $d_2d_1d_0$ que codifica en binario el valor $d$ , que indica el número de registro que es el destino de la instrucción.
aaa	Vector de bits $a_2a_1a_0$ que codifica en binario el valor $a$ , que indica el número de registro de uno de los operandos fuente de la instrucción.
bbb	Vector de bits $b_2b_1b_0$ que codifica en binario el valor $b$ , que indica el número de registro de uno de los operandos fuente de la instrucción.
fffff	Vector de bits $F = f_4f_3f_2f_1f_0$ que codifica las distintas funcionalidades de una familia de instrucciones. Este tipo de campo se puede dar en dos longitudes distintas, 3 bits ( $fff$ ) y 5 bits ( $fffff$ ).
nnnnnn	<p>Vector de bits <math>N = n_5n_4n_3n_2n_1n_0</math> que codifica, en binario o en complemento a dos, un valor inmediato, un desplazamiento, o una dirección de entrada/salida, dependiendo de la instrucción en la que se encuentre. Este tipo de campo se puede dar en dos longitudes distintas, 6 y 8 bits.</p> <p>Ejemplo:</p> <p>El vector de 16 bits <math>I = 1001 \ ddd \ aaa \ 010 \ bbb</math> denota el formato de la familia de las instrucciones de coma flotante. Para <math>fff = 001</math> es la instrucción <math>SUBF \ Fd, \ Fa, \ Fb</math> cuya semántica es: <math>Fd \leftarrow Fa - Fb</math></p>
$X<i>$	<p>Bit <math>i</math> del vector de bits <math>X</math> (para cualquier símbolo <math>X</math>, normalmente una letra mayúscula). Los bits del vector <math>X</math> se numeran del 0 al <math>n-1</math> empezando por la izquierda (por el bit de menor peso, si por ejemplo el vector representa un número natural en binario). Ejemplo:</p> <p>Si <math>X</math> tiene 16 bits y representa un número entero codificado en complemento a 2, <math>X&lt;15&gt;</math> es el bit de signo y <math>X&lt;4&gt;</math> es el bit de peso <math>2^4</math>.</p>

$X_{<j..k>}$  Campo de bits del vector de bits  $X$  (para  $j < k$  y para cualquier símbolo  $X$ ). En concreto, es el vector de  $k - j + 1$  bits formado por los bits del  $j$  al  $k$ , ambos incluidos, del vector  $X$ . Ejemplo:

Si  $I = 1001\ ddd\ aaa\ 010\ bbb$  entonces  $I_{<8..6>} = aaa$  (o más preciso,  $I = a_2a_1a_0$ ).

### Interpretación numérica de un vector de bits

Esta notación apenas se usa, pues especificamos las instrucciones como operaciones sobre vectores de bits, en vez de sobre los valores que representan los vectores de bits.

$X_u$  Valor del número natural (unsigned integer) representado en binario por el vector de bits  $X$  (para cualquier símbolo  $X$ , normalmente una letra mayúscula). Ejemplo:

$$X = 10100, X_u = 20$$

$X_s$  Valor del número entero (signed integer) representado en complemento a 2 por el vector de bits  $X$  (para cualquier símbolo  $X$ , normalmente una letra mayúscula). Ejemplo:

$$X = 10100, X_u = -12$$

$X_f$  Valor del número real (float) representado en formato de coma flotante por el vector de bits  $X$  (para cualquier símbolo  $X$ , normalmente una letra mayúscula).

## Contenido de Registros, Memoria y Entrada/Salida

### Registros

Cuando nos referimos al vector de bits contenido en el registro  $x$  usamos los símbolos:  $R_x$ ,  $F_x$  o  $S_x$ , según se trate de un registro general, float o de sistema. El símbolo  $x$  puede ser un número del 0 al 7 (ya que es como se numeran los 8 registros de cada tipo) o la letra  $d$ ,  $a$  o  $b$ . Cuando  $x$  es un número nos referimos a un registro concreto. Cuando es una letra, nos referimos al registro destino de la instrucción (cuando  $x$  es igual a  $d$ ), o a uno de los registros que son operandos fuente de la instrucción (cuando  $x$  es igual a  $a$  o a  $b$ ).

Para  $i = 0..7, d, a, b$ :

$R_i$  Vector de 16 bits contenido en el registro general  $i$ .

$S_i$  Vector de 16 bits contenido en el registro de sistema  $i$ .

$F_i$  Vector de 32 bits contenido en el registro de coma flotante  $i$ .

### Memoria

$MEM_b[A]$	Vector de 8 bits contenido en el byte de memoria con dirección A, siendo A un vector de 16 bits.
$MEM[A]$	Vector de 16 bits contenido en el word (palabra) de memoria con dirección A, según el convenio little-endian, siendo A un vector de 16 bits.
$MEM_f[A]$	Vector de 32 bits contenido en el float (o long word, palabra larga) de memoria con dirección A, según el convenio little-endian, siendo A un vector de 16 bits.

### Entrada/Salida

$IN[P]$	Vector de 16 bits contenido en el registro P del espacio de entrada de datos (INPUT), siendo P un vector de 8 bits.
$OUT[P]$	Vector de 16 bits contenido en el registro P del espacio de salida de datos (OUTPUT), siendo P un vector de 8 bits.

## Funciones y operadores sobre vectores de bits

### Funciones

$SEXT_y(X)$	Vector de y bits formado por el vector X al que se le ha extendido el bit de signo por la izquierda hasta formar un vector de y bits. Por ejemplo:
-------------	--

$$SEXT_{16}(101101) = 111111111101101$$

$ZEXT_y(X)$	Vector de y bits formado por el vector X al que se le han concatenado por la izquierda los bits con valor 0 necesarios para formar un vector de y bits. Por ejemplo:
-------------	--

$$ZEXT_{16}(101101) = 0000000000101101$$

### Operadores

Efectúan la operación que indica el operador sobre los dos vectores de bits que se especifican a la izquierda y derecha del operador (excepto para el operador NOT, ~, que sólo tiene un operando que se especifica a la derecha del operador).

Los operandos y resultado de operaciones sobre números reales en coma flotante son siempre vectores de 32 bits. En cualquier otro caso, los operandos y el resultado siempre son vectores de 16 bits (excepto en los operadores sha y shl en los que el operando de la derecha es de 5 bits).

Algunas operaciones, como por ejemplo la suma, pueden realizarse sobre distintos tipos de datos como números naturales en binario, enteros en complemento a dos o reales en formato coma flotante. En estos casos se usa el mismo símbolo de operador para los distintos tipos de datos, por ejemplo +, siempre y cuando pueda deducirse el tipo de datos de los operandos. Si uno

de los operandos es un registro general,  $R_i$ , el tipo de datos puede ser natural o entero (o simplemente un vector de bits para los operadores que no interpretan el vector como un número como para operadores bitwise). Si uno de los operandos es un registro de coma flotante,  $F_i$ , el tipo de datos es un número real codificado en coma flotante. Por ejemplo, en el caso de la suma, no es necesario diferenciarla cuando actúa sobre registros  $R_i$ , ya que los 16 bits de menor peso de la operación son los mismos para ambas interpretaciones (y no se detecta desbordamiento ni para naturales ni para enteros). Cuando el resultado de la operación sea diferente para naturales que para enteros, se diferencian los símbolos del operador, como por ejemplo en el operador  $*H$  y  $*F$  que calculan los 16 bits de mayor peso de la multiplicación de los operandos, considerando números naturales y enteros respectivamente.

Uno de los dos operandos se puede especificar como una constante entendiéndose que el operador se aplica sobre el vector de bits que la representa en la misma codificación y número de bits que el otro operando.

### Operadores Bitwise (bit a bit)

Efectúan la operación lógica bit a bit que indica el operador. El bit  $i$  del resultado es la operación lógica del bit  $i$  de cada uno de los dos operandos, para  $i = 0, 1, \dots$ . En el caso de la operación Or bit a bit sólo hay un operando, que se especifica a la derecha del operador.

&	Bitwise And (And bit a bit).
	Bitwise Or (Or bit a bit).
^	Bitwise Xor (Xor bit a bit).
~	Bitwise Not (Not bit a bit), complementación lógica o complemento a 1

Ejemplo:

Si  $X = 1101101111000110$ ,

$Y = 0110000101001111$ , entonces

$X \& Y = 0100000101000110$

### Operadores de desplazamiento

El vector a la derecha del operador tiene que tener 5 bits y se interpreta siempre como un número en complemento a dos. Valores positivos de  $Y$  indican desplazamiento a la izquierda y valores negativos desplazamientos a la derecha. Para los dos operadores de desplazamiento, en los desplazamientos a la izquierda se copian ceros en los bits de menor peso.

sha	$X \text{ shl } Y$ es el vector de 16 bits que resulta de efectuar el desplazamiento aritmético del vector $X$ a la derecha o a la izquierda tantos bits como indica el vector $Y$ . En los desplazamientos a la derecha se copia el bit de signo en los bits de mayor peso. Otra forma de interpretar el operador sha, como opera-
-----	---



dor aritmético, es que devuelve los 16 bits de menor peso de la representación en complemento a 2 del número entero

$$X_s \times 2^{Y_s}$$

Para  $Y_s$  negativo, la división por potencias de 2 es el cociente calculado considerando que el resto de la división siempre es positivo, independientemente del signo del dividendo.

**shl** X shl Y, es el vector de 16 bits que resulta de efectuar el desplazamiento lógico del vector X a la derecha o a la izquierda tantos bits como indica el vector Y. En los desplazamientos a la derecha se copian ceros en los bits de mayor peso. Otra forma de interpretar shl como operador aritmético es que devuelve los 16 bits de menor peso de la representación en binario del número natural

$$X_u \times 2^{Y_s}$$

Nota para los dos operadores sha y shl: Para valores positivos de  $Y_s$  los operadores shl y sha realizan la misma función, ya que la multiplicación por potencias positivas de 2 es igual para naturales que para enteros, excepto en la detección de resultado no representable, que no se efectúa en ningún caso.

### Operadores aritméticos

+	Suma.
-	Resta
*	Multiplicación
/	División
*hu	Mul-High-Unsigned, devuelve los 16 bits de mayor peso ( <i>High</i> ) del resultado de la multiplicación considerando números naturales codificados en binario ( <i>Unsigned integers</i> ).
*h	Mul-High, devuelve los 16 bits de mayor peso ( <i>High</i> ) del resultado de la multiplicación considerando números enteros codificados en complemento a dos.

### Operadores condicionales

Evalúan la condición que especifica el operador sobre los valores representados por los vectores de bits que se especifican a izquierda y derecha del operador. El resultado de la evaluación es el valor 1 o 0, codificado en binario con 16 bits, según se cumpla o no la condición.

El operador de igualdad == se puede usar tanto para vectores de bits que representan números enteros como naturales. Para el caso de números codifi-

cados en coma flotante se usa el operador `==F` ya que existen dos representaciones del valor 0 en coma flotante (+0 y -0) y si se usara el operador `==` el resultado de la comparación sería incorrecto.

<code>==</code>	Igual (operandos naturales, enteros o vectores de bits sin interpretación)
<code>&lt;</code>	Menor que (operandos enteros en complemento a 2)
<code>&lt;=</code>	Menor o igual (operandos enteros en complemento a 2)
<code>&lt;u</code>	Menor que (operandos naturales en binario –Unsigned integers)
<code>&lt;=u</code>	Menor o igual (operandos naturales en binario –Unsigned integers)
<code>==f</code>	Igual (operandos reales en coma flotante)
<code>&lt;f</code>	Menor que (operandos reales en coma flotante)
<code>&lt;=f</code>	Menor o igual (operandos reales en coma flotante)

### PC actualizado

<code>PCup</code>	PC actualizado (updated). Es el vector de 16 bits que se obtiene al incrementar en dos unidades el contenido del registro PC (Program Counter) cuando el PC contiene la dirección de memoria de la instrucción a la que nos referimos cuando se explica la funcionalidad de las instrucciones. Representa, en binario, la dirección de la siguiente instrucción en memoria respecto de la que estamos considerando.
-------------------	---

### Sentencias

	Sentencia condicional. <code>x</code> es una expresión condicional sobre vectores de bits que da
<code>if (x)</code>	como resultado el valor 1 o 0. Las sentencias <code>y</code> y <code>z</code> se expresan con la notación que se
<code>y</code>	explica en esta sección. Si <code>x</code> es 1, se efectúa la sentencia <code>y</code> , si no, se efectúa la
<code>else</code>	sentencia <code>z</code> . (el término “ <code>else z</code> ” puede omitirse).
<code>z</code>	

### Asignación

<code>←</code>	Asigna vectores de bits. Los vectores, fuente y destino, a derecha e izquierda de la flecha respectivamente, tienen que tener el mismo número de bits.
----------------	--

Ejemplos:

$$Rd \leftarrow M_w[Ra]$$

$$Rd<15..8> \leftarrow I<7..0>$$

$$M_b[Ra] \leftarrow Rb<8..0>$$

### 1.3.2 Formato de las instrucciones

Todas las instrucciones del lenguaje máquina SISA-3 son de tamaño fijo de 32 bits. Como se muestra en la siguiente figura hay 4 formatos de instrucción distintos. Cada formato tiene asociada una “forma” de descomponer los 16 bits de la instrucción en distintos campos. Cada campo codifica una información específica. Las instrucciones que necesitan codificar 3 registros usan el formato 3-Reg. Hay dos formatos ligeramente distintos para las instrucciones que requieren 2 registros, 2-Reg-Mem para las instrucciones de acceso a memoria (*load* y *store*) y 2-Reg para el resto. Por último, las instrucciones que sólo requieren especificar un registro usan el formato 1-Reg.

Todas las instrucciones tienen un campo de código de operación (cccc), situado en los bits 15 a 12 de la instrucción,  $I<15..12>$ . Además, en los tres formatos existen campos que pueden verse como una extensión del código de operación, ya que codifican distintas funcionalidades para el mismo valor del campo cccc. Las instrucciones del formato 2-Reg y 1-Reg tienen el campo e, de un bit,  $I<8>$ , que codifica dos posibles extensiones del código de operación. Además, las instrucciones con formato 3-Reg tienen el campo ffff,  $I<5..3>$ , que codifica 8 funcionalidades para el mismo código de operación y las instrucciones del formato 2-Reg (cuando el bit e vale 1) tienen el campo ffffff,  $I<5..0>$ , para codificar hasta 32 funcionalidades distintas.

Cada registro especificado en una instrucción se codifica en binario en un campo de 3 bits, ya que hay 8 registros de cada tipo (R0,..., R7; F0,..., F7 y S0,...,S7). El campo ddd codifica el registro destino de la instrucción (Rd, Fd o Sd, dependiendo del código de operación). Los registros que son operandos fuente se codifican en los campos aaa y bbb.

Más adelante se indica claramente qué información contiene cada campo de cada instrucción. Por ejemplo, el campo  $I<11..9>$  puede codificar un registro destino Rd, Fd o Sd; un registro fuente Rb, Fb o Sb; e incluso para algunas instrucciones puede no tener significado y debe contener tres ceros. Lo mismo ocurre para otros campos.

### 1.3.3 Codificación de las instrucciones

La siguiente tabla muestra el código de operación, campo  $I<15..12>$ , de todas las instrucciones SISA-3, afinando un poco más el significado del resto de campos de la instrucción. En los campos ddd, aaa y bbb se ha indicado el tipo de registro que se usa en esa instrucción, R, F o S. Las instrucciones se encuentran ordenadas por valor creciente del código de operación. Recuérdese que las instrucciones con código de operación 0000 a 0111 son las del SISA-1. Más adelante, después de explicar cada familia de instrucciones, se da una tabla con el formato y la codificación específica para cada una de las 55 instrucciones distintas del SISA-3. En la tabla, a la derecha de cada conjunto de instrucciones que comparten el mismo código de operación, se indica el nombre genérico del conjunto, o de la instrucción cuando solo haya una, y los mnemotécnicos usados en ensamblador para referirnos a cada una de las instrucciones, en orden ascendente según el campo de función ffff... La presencia de un guión, en vez de un mnemotécnico, indica que el código de función correspondiente no se usa (se

Formato 3-Reg	c c c c	d d d b b b	a a a	f f f	b b b
Formato 2-Reg	c c c c	d d d b b b	a a a	e	n n n n n f f f f f
Formato 2-Reg-Mem	c c c c	d d d b b b	a a a	n n n n n n n	
Formato 1-Reg	c c c c	d d d b b b	e	n n n n n n n n	

Fig. 1.1 Formatos de las instrucciones SISA

reserva para posibles ampliaciones del lenguaje). Por ejemplo, de las instrucciones con código de operación 0000, la que tiene código de función f f f = 000 es la AND, la ADD tiene código de función 1.

0 0 0 0	Rd	Ra	f f f	Rb	Op. Lógicas y Aritméticas	AND, OR, XOR, NOT ADD, SUB, SHA, SHL
0 0 0 1	Rd	Ra	f f f	Rb	Comparación con y sin signo	CMPLT, CMPLT, -, CMPEQ CMPLTU, CMPLTU, -, -
0 0 1 0	Rd	Ra	0	n n n n n	Add inmediato	ADDI
	Rb	Ra	0 0	f f f	Ruptura de secuencia modo registro	JZ, JNZ
	0 0 0	Ra				-, JMP
	Rd	Ra				JAL, -, -, CALLS
					Reservado futuras ampliaciones	-, -, -, -
			0 1			-, -, -, -
			1 0			-, -, -, -
			1 1			-, -, -, -
0 0 1 1	Rd	Ra	n n n n n n n		Load (16 bits)	LD
0 1 0 0	Rd	Ra	n n n n n n n		Store (16 bits)	ST
0 1 0 1	Rd	0	n n n n n n n n n		Mover Inmediato	MOVI
		1				MOVIH
0 1 1 0	Rb	0	n n n n n n n n n		Ruptura de secuencia modo relativo al PC	BZ
		1				BNZ
0 1 1 1	Rd	0	n n n n n n n n n		Input	IN
	Rb	1			Output	OUT
1 0 0 0	Rd	Ra	f f f	Rb	Extensión aritmética	MUL, MULH, MULHU, - -, -, -, -
1 0 0 1	Fd	Fa	f f f	Fb	Op. Coma Flotante	ADDF, SUBF, MULF, DIVF -, -, -, -
1 0 1 0	Rd	Fa	f f f	Fb	Comparación coma flotante	CMPLT, CMPLT, -, CMPEQF -, -, -, -
1 0 1 1	Fd	Ra	n n n n n n n		Load Float (32 bits)	LDF
1 1 0 0	Fb	Ra	n n n n n n n		Store Float (32 bits)	STF
1 1 0 1	Rd	Ra	n n n n n n n		Load Byte (8 bits)	LDB
1 1 1 0	Rb	Ra	n n n n n n n		Store Byte (8 bits)	STB
1 1 1 1			0		Reservadas Fut. Ampl.	32 códigos
	0 0 0	0 0 0	1	f f f f f f f	Instrucciones de sistema	EI, DI, -, -
	0 0 0	0 0 0				RETI, -, -, -
	Rd	0 0 0				GETIID, -, -, -
	Rd	Sa				RDS, -, -, -
	Sd	Ra				WRS, -, -, -
	Rb	Ra				WRPI, WRVI, WRPD, WRPI
	0 0 0	Ra				FLUSH, -, -, -
	1 1 1	1 1 1				-, -, -, HALT

Fig. 1.2 Tabla resumen del formato y codificación de las 55 instrucciones SISA-3

### 1.3.4 Instrucciones de operación

Distinguimos tres subfamilias según el campo op.code: Aritmética básica y lógica, Extensión aritmética y Coma flotante.

#### Aritmética básica y lógica

**Binario:** 0000 ddd aaa fff bbb

**Código, Mnemotécnico, Funcionalidad y Nombre:**

f f f	MNEMO	FUNC	Nombre
0 0 0	AND	&	Bitwise And
0 0 1	OR		Bitwise Or
0 1 0	XOR	^	Bitwise Xor
0 1 1	NOT	~	Bitwise Not
1 0 0	ADD	+	Add
1 0 1	SUB	-	Sub
1 1 0	SHA	sha	Shift Arithmetic
1 1 1	SHL	shl	Shift Logic

**Semántica:** NOT:  $Rd \leftarrow \sim Ra$   
 SHA y SHL:  $Rd \leftarrow Ra \text{ FUNC } Rb <4..0>$   
 Resto:  $Rd \leftarrow Ra \text{ FUNC } Rb$

**Ensamblador:** NOT): NOT Rd, Ra  
 Resto: MNEMO Rd, Ra, Rb

**Descripción:** Las instrucciones aritméticas ADD y SUB manipulan tanto datos enteros de 16 bits en complemento a dos como naturales de 16 bits en binario, ya que en ningún caso se detecta si el resultado es representable o no en 16 bits según la codificación usada.

Las instrucciones SHA (Shift Arithmetic) y SHL (Shift Logic) escriben en Rd el resultado de desplazar Ra a derecha o a izquierda tantos bits como indican los 5 bits de menor peso de Rb interpretados como un número en complemento a 2. Valores positivos indican desplazamiento a la izquierda y valores negativos desplazamientos a la derecha. En los desplazamientos a la izquierda se copian ceros en los bits de menor peso. En los desplazamientos a la derecha la acción depende de la instrucción: para SHA se copia el bit de signo en los bits de mayor peso, ya que la instrucción es Aritmética. Para SHL se copian ceros en los bits de mayor peso, ya que la instrucción es Lógica. Para valores positivos de Rb la instrucción SHL y SHA realizan la misma función, ya que la multiplicación por potencias positivas de 2 es igual para

naturales que para enteros, excepto en la detección de resultado no representable que no se efectúa en ningún caso.

La instrucción lógica NOT sólo tiene un registro fuente, codificado en el campo Ra. El campo Rb se codifica a 000 en esta instrucción.

Las instrucciones lógicas (AND, OR, XOR y NOT) operan bit a bit (*Bitwise Logical Operations*).

### Extensión Aritmética

**Binario:** 1000 ddd aaa fff bbb

**Código, Mnemotécnico, Funcionalidad y Nombre:**

f f f	MNEMO	FUNC	Nombre
0 0 0	MUL	*	Mul
0 0 1	MULH	*h	Mul High
0 1 0	MULHU	*hu	Mul High Unsigned
0 1 1	---	---	---
1 0 0	---	---	---
1 0 1	---	---	---
1 1 0	---	---	---
1 1 1	---	---	---

**Semántica:**  $Rd \leftarrow Ra \text{ FUNC } Rb$

**Ensamblador:** MNEMO Rd, Ra, Rb

**Descripción:** La instrucción MUL escribe en Rd los 16 bits de menor peso de la multiplicación de Ra por Rb. El resultado es correcto tanto para números enteros como para naturales. No se detecta overflow ni para enteros ni para naturales

La instrucción MULH escribe en Rd los 16 bits de mayor peso de la multiplicación de Ra por Rb interpretando los operandos y el resultado números enteros codificados en complemento a dos (*signed integers* o simplemente *integers*).

La instrucción MULHU escribe en Rd los 16 bits de mayor peso de la multiplicación de Ra por Rb considerando números naturales codificados en binario (*Unsigned integers*).

### Extensión de coma flotante

**Binario:** 1001 ddd aaa fff bbb

**Código, Mnemotécnico, Funcionalidad y Nombre::**

f	f	f	MNEMO	FUNC	Nombre
0	0	0	ADDF	+	Add Floatl
0	0	1	SUBF	-	Sub Float
0	1	0	MULF	*	Mul Float
0	1	1	DIVF	/	Div Float
1	0	0	---	---	---
1	0	1	---	---	---
1	1	0	---	---	---
1	1	1	---	---	---

**Semántica:**  $Fd \leftarrow Fa \text{ FUNC } Fb$

**Ensamblador:** MNEMO Fd, Fa, Fb

**Descripción:** ¿Explicar las excepciones, y diferencias con el IEEE en simple precisión, o mejor al principio cuando se habla de tipos de datos?

**1.3.5 Instrucciones de operación con inmediato**

Sólo hay una instrucción de operación en la que el segundo operando fuente es inmediato.

**Suma con Inmediato**

**Binario:** 0010 ddd aaa 0 nnnnn

**Semántica:**  $Rd \leftarrow Ra + \text{SEXT}(N)$

**Ensamblador:** ADDI Rd, Ra, Ns

**Descripción:** Escribe en Rd los 16 bits de menor peso de la suma del contenido de Ra con el vector de 16 bits resultante de extender el bit de signo del campo  $N = n \ n \ n \ n \ n$ .

El número entero Ns expresado en la sentencia ensamblador debe poderse representar en complemento a 2 con 5 bits,  $-16 \leq Ns \leq 15$ .

**1.3.6 Instrucciones de comparación**

Distinguimos dos subfamilias, comparación para números enteros y naturales comparación para números en coma flotante.



**Enteros y naturales (con y sin signo)****Binario:** 0001 ddd aaa fff bbb**Código, Mnemotécnico, Funcionalidad y Nombre:**

f f f	MNEMO	FUNC	Nombre
0 0 0	CMPLT	<	Menor que (naturales)
0 0 1	CMPL	<=	Menor o igual (naturales)
0 1 0	---	---	---
0 1 1	CMPEQ	==	Igual que
1 0 0	CMPLTU	<u	Menor que unsigned (enteros )
1 0 1	CMPLU	<=u	Menor o igual unsigned(enteros)
1 1 0	---	---	---
1 1 1	---	---	---

**Semántica:**  $Rd \leftarrow (Ra \text{ FUNC } Rb)$ **Ensamblador:** MNEMO Rd, Ra, Rb

**Descripción:** Cuando el mnemotécnico termina en u la comparación se efectúa considerando los operandos números naturales codificados en binario (*Unsigned integers*). En otro caso, las comparaciones se efectúan considerando los operandos números enteros codificados en complemento a dos (*signed integers* o simplemente *integers*).

La instrucción CMPEQ sirve tanto para números naturales como para enteros, ya que tanto en binario como en complemento a dos sólo existe una representación de cada número.

En todos los casos el resultado de las comparaciones es el correcto. Esto quiere decir que, por ejemplo, aunque la comparación de enteros y naturales se realice mediante una resta y el resultado de la resta no sea representable en 16 bits el resultado de la comparación que se escribe en el registro destino es el correcto.

**Coma flotante****Binario:** 1010 ddd aaa fff bbb**Código, Mnemotécnico, Funcionalidad y Nombre:**

f f f	MNEMO	FUNC	Nombre
0 0 0	CMPLTF	<f	Menor que float
0 0 1	CMPLF	<=f	Menor o igual float

f	f	f	MNEMO	FUNC	Nombre
0	1	0	---	---	---
0	1	1	CMPEQF	==f	Igual que float
1	0	0	---	---	---
1	0	1	---	---	---
1	1	0	---	---	---
1	1	1	---	---	---

**Semántica:**  $Rd \leftarrow (Fa \text{ FUNC } Fb)$

**Ensamblador:** MNEMO Rd, Fa, Fb

**Descripción:** La comparación se efectúa considerando los operandos números reales codificados en 32 bits en el formato de coma flotante SISA32 (que es un subconjunto del formato IEEE para simple precisión).

La instrucción CMPEQ no puede usarse para el formato en coma flotante, ya que existen dos representaciones distintas del cero en el formato SISA32 (+0.0 y -0.0). Por ello para comparar si dos números reales son iguales se usa la instrucción CPMEQF.

### 1.3.7 Instrucciones de accesos a memoria

**Binario:** Loads: LDB, LD y LDF      1110 ddd aaa nnnnnn  
Stores: STB, ST y STF      1110 bbb aaa nnnnnn

**Código, Mnemotécnico y Nombre:**

c	c	c	c	MNEMO	Nombre
1	1	0	1	LDB	Load Byte
0	0	1	1	LD	Load (word)
1	0	1	1	LDF	Load Float
1	1	1	0	STB	Store Byte
0	1	0	0	ST	Store (word)
1	1	0	0	STF	Store Float

**Semántica:** LDB:  $Rd \leftarrow \text{SEXT}(\text{MEM}_b[\text{SEXT}(N) + Ra])$

LD:  $Rd \leftarrow \text{MEM}[\text{SEXT}(N*2) + Ra]$

LDF:  $Fd \leftarrow \text{MEM}_f[\text{SEXT}(N*4) + Ra]$

STB:  $\text{MEM}_b[\text{SEXT}(N) + Ra] \leftarrow Rb < 7..0 >$

ST:  $\text{MEM}[\text{SEXT}(N*2)+Ra] \leftarrow Rb$

STF:  $\text{MEM}_f[\text{SEXT}(N*4)+Ra] \leftarrow Fb$

**Ensamblador:** LDB, LD : MNEMO Rd, Ns(Ra)  
 LDF MNEMO Fd, Ns(Ra)  
 STB, ST: MNEMO Ns(Ra), Rb  
 STF: MNEMO Ns(Ra), Fb

**Descripción:** Para LDB y STB:

Se extiende el bit de signo de los 6 bits del vector N hasta completar 16 bits antes de sumarlos al contenido del registro Ra para obtener la dirección de memoria a la cual se accede.

La instrucción LDB lee el byte de memoria cuya dirección se especifica en los campos Ra y N de la instrucción y lo escribe en los 8 bits de menor peso de Rd, extendiendo el bit de signo a los 8 bits de mayor peso de Rd.

La instrucción STB escribe los 8 bits de menor peso de Rb en el byte de memoria cuya dirección se especifica en los campos Ra y N de la instrucción.

Para LD y ST:

Los 6 bits del vector N se desplazan una posición a la izquierda, introduciendo un 0 en el bit de menor peso, y se extiende el bit de signo hasta completar 16 bits, antes de sumarlos al contenido del registro Ra para obtener la dirección efectiva de memoria.

La instrucción LD lee la palabra (2 bytes) de memoria cuya dirección está especificada en los campos Ra y N de la instrucción –en little endian– y los escribe en Rd.

La instrucción ST escribe el contenido de Rb (2 bytes) en la dirección de memoria especificada en los campos Ra y N de la instrucción –en little endian–.

Para LDF y STF:

Los 6 bits del campo N se desplazan dos posiciones a la izquierda, introduciendo dos ceros en los 2 bits de menor peso, y se extiende el bit de signo hasta completar 16 bits, antes de sumarlos al contenido del registro Ra para obtener la dirección efectiva de memoria.

La instrucción LDF lee los 4 bytes de memoria cuya dirección está especificada en los campos Ra y N de la instrucción –en little endian– y los escribe en Fd.

La instrucción STF escribe el contenido de Fb (4 bytes) en la dirección de memoria especificada en los campos Ra y N de la instrucción –en little endian–. Para todas las instrucciones de acceso a memoria:

Para todas las instrucciones de acceso a memoria:

El valor del desplazamiento Ns que aparece en la especificación de la instrucción en ensamblador es el valor que se encuentra codificado en complemento a 2 con 6 bits en vector N, campo  $I < 5 \dots 0 >$  de la instrucción de lenguaje máquina.

Con estas instrucciones se puede acceder a elementos de memoria que se encuentran a una distancia entre -32 y 31 elementos entorno a la dirección que contiene Ra. Aquí, un elemento es un byte para las instrucciones LDB y STB, un word para las instrucciones LD y ST y un float, para las instrucciones LDF y STF.

Los accesos a datos deben estar alineados a su tamaño natural: LD y ST deben estar alineados a direcciones múltiplo de 2 (con el bit de menor peso de la dirección con valor 0). LDF y STF deben estar alineados a direcciones múltiplo de 4 (con los 2 bits de menor peso de la dirección con valor 0). LDB y STB, siempre están alineadas por definición, puesto que acceden a bytes, que es la unidad de direccionamiento. Cualquier acceso a memoria mal alineado genera una excepción del tipo “Acceso a memoria mal alineado”.

Los bytes consecutivos de memoria que forman un dato de tamaño word (16 bits, 2 bytes) o float (32 bits, 4 bytes) se numeran, o direccionan, siguiendo el convenio little-endian.

Si el procesador se encuentra en modo usuario, en tiempo de ejecución se comprueba el valor del bit 15 de la dirección efectiva de memoria. Si este bit tiene valor 1, se genera una excepción de “dirección de memoria protegida”.

### 1.3.8 Ruptura de secuencia (saltos)

Consideramos dos subfamilias según el modo de direccionamiento usado para calcular la dirección destino del salto: modo relativo al PC y modo registro. Las dos instrucciones con modo relativo al PC son además instrucciones de salto condicional. En las instrucciones con modo registro las hay condicionales e incondicionales y además hay instrucciones para llamada a subrutinas y a sistema operativo.

#### Saltos condicionales relativos al PC:

**Binario:**        0110 bbb e nnnnnnnn

**Código, Mnemotécnico y Nombre:**

e	MNEMO	Nombre
0	BZ	Branch on zero
1	BNZ	Branch on not zero

**Semántica:** BZ: if (Rb==0) PC  $\leftarrow$  PCup + N\*2

BNZ: if (Rb<>0) PC  $\leftarrow$  PCup + N\*2

**Ensamblador:** MNEMO Rb, label

**Descripción:** Los 8 bits del campo N se desplazan una posición a la izquierda, introduciendo un 0 en el bit de menor peso, y se extiende el bit de signo hasta completar 16 bits, antes de sumarlos al PC actualizado para obtener la dirección lógica que se carga en el PC en caso de salto tomado.

Con estas instrucciones de salto se puede romper la secuencia de ejecución y pasar a ejecutar una instrucción que se encuentra a una distancia de -255 a 256 instrucciones en torno a la instrucción de salto, ya que las instrucciones siempre se encuentran alineadas en direcciones pares de memoria.

El campo `label` que aparece en la sentencia ensamblador es el nombre de la etiqueta definida en la línea de código ensamblador donde se encuentra instrucción a ejecutar si se cumple la condición que provoca la ruptura de secuencia. El programa ensamblador codifica en complemento a 2 en el vector de 8 bits N, campo `I<7..0>` de la instrucción en lenguaje máquina, el valor que se obtiene de restar el valor de la etiqueta `label` menos la dirección en la que se encuentra la instrucción de salto y dividir el resultado por 2.

**Salto a través de registro:**

**Binario:** JZ, JNZ: 0011 bbb aaa 1 00fff

JMP: 0011 000 aaa 1 00fff

JAL, CALLS: 0010 ddd aaa 1 00fff

**Código, Mnemotécnico y Nombre:**

f f f	MNEMO	Nombre
0 0 0	JZ	Jump on zero
0 0 1	JNZ	Jump on not zero
0 1 0	---	---
0 1 1	JMP	Jump
1 0 0	JAL	Jump and link

f f f	MNEMO	Nombre
1 0 1	---	---
1 1 0	---	---
1 1 1	CALLS	Call system

**Semántica:**

JZ:           if (Rb==0) PC  $\leftarrow$  Ra

JNZ:          if (Rb<>0) PC  $\leftarrow$  Ra

JMP:          PC  $\leftarrow$  Ra

JAL:          Rd  $\leftarrow$  PCup

              PC  $\leftarrow$  Ra

CALLS:       S1  $\leftarrow$  PCup       ;salva dir. retorno en S1

              PC  $\leftarrow$  S5        ; carga dir. entrada S.O.

              S0  $\leftarrow$  S7        ;salva palabra estado en S0

              S7<1>  $\leftarrow$  0       ;inhibe interrupciones

              S7<0>  $\leftarrow$  1       ;pasa a modo sistema

**Ensamblador:**

JZ y JNZ:    MNEMO    Rb, Ra

JMP:         JMP    Ra

JAL, CALLS: JAL    Rd, Ra

**Descripción:**

JAL: La instrucción Jump-And-Link se utiliza para llamada a subrutina. Para hacer un retorno de subrutina se puede usar JMP, ya que si se usa JAL se modificará un registro Rd que no será usado posteriormente.

CALLS: Se utiliza para llamadas al sistema operativo. Salva la dirección de retorno en S1 y se prepara para pasar a ejecutar la rutina del sistema operativo que se encuentra en la dirección contenida en el registro de sistema S5. El procesador, al finalizar la ejecución de esta instrucción, inhibe las interrupciones, poniendo S7<1> = 0, y pasa a modo sistema, poniendo S7<0> = 1. En el campo aaa se debe codificar el número de registro en cuyo contenido se encuentra codificado el servicio a realizar. Los servicios posibles y qué registros se usan para codificarlos depende de la implementación del sistema operativo, lo que no forma parte de la definición de la arquitectura. El sistema operativo deberá hacer un “switch” sobre el valor contenido en Ra para saber que servicio ejecutar. Produce una excepción de tipo “instrucción ilegal” si se ejecuta en modo sistema.

### 1.3.9 Movimiento registro - Inmediato

**Binario:** 0101 ddd e nnnnnnnn

**Código, Mnemotécnico y Nombre:**

e	MNEMO	Nombre
0	MOVI	MOV Immediat
1	MOVIH	MOV Immediat High

**Semántica:** MOVI:  $Rd \leftarrow \text{SEXT}(N)$   
 MOVIH:  $Rd_{<15..8} \leftarrow N$

**Ensamblador:** MNEMO Rd, Ns

**Descripción:** MOVI: El vector de 8 bits N se extiende a 16 bits para ser cargado en el registro Rd.

MOVIH: El vector de 8 bits N se escribe en los 8 bits de mayor peso de Rd, y se mantienen inalterados los 8 bits de menor peso de Rd. Otra forma de especificar la semántica de la instrucción es decir que se escribe en Rd los 16 bits formados por los 8 bits del campo N a los que se les concatena por la derecha los 8 bits de menor peso de Rd. Esto quiere decir que esta instrucción tiene un operando fuente implícito, que es igual al operando destino, ya que Rd actúa como fuente (los 8 bits de menor peso) y como destino (los 16 bits).

El valor Ns especificado en la sentencia en ensamblador se codifica en Ca2 con 8 bits en el campo N de la instrucción en lenguaje máquina,  $I < 7..0 >$ .

**Ejemplo:** Para cargar una constante arbitraria en un registro se puede usar una secuencia MOVI seguida de MOVIH, tal y como muestra el siguiente ejemplo: cargar 0x3456abcd en R4

```
MOVI  R4, 0xabcd
MOVIH R4, 0x3456
```

### 1.3.10 Instrucciones de Sistema (Privilegiadas)

Las instrucciones privilegiadas se codifican con dos códigos de operación diferentes: 0111 para las instrucciones de Entrada/Salida y 1111 para el resto.

#### Entrada/Salida

**Binario:** IN: 0110 ddd 0 nnnnnnnn  
 OUT: 0111 bbb 1 nnnnnnnn

**Semántica:** IN:  $Rd \leftarrow IN[N]$   
 OUT:  $OUT[N] \leftarrow Ra$

**Ensamblador** IN: IN  $Rd, Nu$   
 UOT: OUT  $Nu, Rb$

**Descripción:**

Los registros de entrada/salida son de 16 bits.

$Nu$  es la dirección del registro de entrada o salida que se codifica en binario con 8 bits en el campo  $N$  de la instrucción,  $I<7..0>$ .

**Resto de instrucciones de sistema**

Todas las instrucciones privilegiadas, o de sistema, excepto IN y OUT, se encuentran englobadas dentro del código de operación 1111, y vienen determinadas por el campo  $fffff$  tal y cómo especifica la siguiente tabla. Los códigos no usados quedan libres para futuras ampliaciones del lenguaje; la ejecución de una instrucción con estos códigos genera una excepción de “instrucción ilegal”.

**Binario:** EI, DI, RETI: 1111 000 000 1 ffffff  
 GETIID: 1111 ddd 000 1 ffffff  
 RDS, WRS 1111 ddd aaa 1 ffffff  
 WRPI, WRVI, WRPD, WRPD: 1111 bbb aaa 1 ffffff  
 FLUSH: 1111 000 aaa 1 ffffff  
 HALT: 1111 111 111 1 ffffff

**Código, Mnemotécnico y Nombre:**

f f f f f	MNEMO	Nombre
0 0 0 0 0	EI	Enable Interrupts
0 0 0 0 1	DI	Disable Interrupts
0 0 1 0 0	RETI	RETurn from Interrupt
0 1 0 0 0	GETIID	GET Interrupt IDentification
0 1 1 0 0	RDS	ReaD System privileged register
1 0 0 0 0	WRS	WRite System privileged register
1 0 1 0 0	WRPI	WRite Physical address into Instrucction TLB
1 0 1 0 1	WRVI	WRite Virtual address into Instruction TLB
1 0 1 1 0	WRPD	WRite Physical address into Data TLB
1 0 1 1 1	WRVD	WRite Virtual address into Data TLB



f f f f f	MNEMO	Nombre
1 1 0 0 0	FLUSH	FLUSH caches and/or TLBs
1 1 1 1 1	HALT	processor HALT

**Semántica:**

EI:  $S7<1> \leftarrow 0$  ;PSW.I = 1

DI:  $S7<1> \leftarrow 1$  ;PSW.I = 0

RETI:  $S7 \leftarrow S0$  ;restaura palabra de estado  
 $PC \leftarrow S1$  ;carga en PC dir. retorno

GETIID:  $Rd \leftarrow \text{Data Bus}$

RDS:  $Rd \leftarrow Sa$

WRS:  $Sd \leftarrow Ra$

WRPI:  $ITLB[Ra].pa \leftarrow Rb$

WRVI:  $ITLB[Ra].va \leftarrow Rb$

WRPD:  $DTLB[Ra].pa \leftarrow Rb$

WRVD):  $DTLB[Ra].va \leftarrow Rb$

FLUSH: if ( Rb & 1 ) { flush dcache; }  
if ( Rb & 2 ) { flush dtlb; }  
if ( Rb & 4 ) { flush icache; }  
if ( Rb & 8 ) { flush itlb; }

HALT: Para el procesador

**Ensamblador:**

EI: EI

DI: DI

RETI: RETI

GETIID: GETIID Rd

RDS: RDS Rd, Sa

WRS: WRS Sd, Ra

WRPI): WRPI Ra, Rb

WRVI: WRVI Ra, Rb

WRPD: WRPD Ra, Rb

WRVI: WRVD Ra, Rb

FLUSH):      FLUSH    Rb

HALT:        HALT

**Descripción:**    EI: Enable Interrupts, permite las interrupciones externas  
DI: Disable Interrupts, Inhibe las interrupciones externas  
RETI: Retorno de Interrupción, excepción o llamada a sistema.  
GETIID: Obtiene del bus de datos el identificador de interrupción y lo almacena en el registro Rd.  
RDS: Read System Privileged Register. Permite, únicamente en modo sistema, leer el registro S especificado por el campo Sa y copiarlo en un registro de usuario Rd.  
WRS: Write System Privileged Register. Permite, únicamente en modo sistema, escribir en el registro S especificado por el campo Sd el valor del registro de usuario Ra.  
WRPI: Write Physical Page Address into ITLB  
WRVI: Write Virtual Page Address into ITLB  
WRPD: Write Physical Page Address into DTLB  
WRVI: Write Virtual Page Address into DTLB.  
FLUSH: En función del valor en Ra, vacía por completo el contenido de las caches de instrucciones y/o datos y/o elimina todas las traducciones existentes en el TLB de datos y/o instrucciones .  
HALT: Para el procesador. Las acciones concretas dependen de la implementación.



