

第十章 LCD 控制器

LCD 控制器是用來控制資料顯示在 LCD 螢幕上，以便夠讓使用者檢視畫面。一般能支援單色或彩色顯示，以及能夠支援單一螢幕顯示或雙螢幕顯示。LCD 控制器提供 PXA250 與 PXA210 至被動 (DSTN) 或主動 (TFT) 面版顯示器的一個介面。支援單色顯示與彩色像素格式 (請參考 10.1.1 節「特色」)。

此章節包含以下主題：

- 10.1 節「概觀」
- 10.2 節「LCD 控制器操作」
- 10.3 節「詳細模組說明」
- 10.4 節「LCD 外部調色盤與訊框緩衝區」
- 10.5 節「功能時序」
- 10.6 節「暫存器說明」

10.1 概觀

應用處理器 LCD 控制器支援單一或雙個顯示面版。由核心所產生的編碼過的向素資料以 1、2、4、8 或 16 位元的增量儲存在外部記憶體內之訊框緩衝區。資料以需求為基礎自外部記憶體抓取而載入至先進先出 (FIFO) 緩衝區，使用 LCD 控制器之雙通道 DMA 控制器 (DMAC)。單一面版使用一個通道，若雙面版則使用兩個通道。

訊框緩衝區資料包含編碼過的像素值，LCD 控制器使用這些資料做為索引一個 256 通道×16 位元寬的面版的指標。為了每個像素 16 位元訊框緩衝區通道，會越過調色版 RAM。單色調色版通道為 8 位元寬，而彩色調色版則為 16 位元寬。編碼像素資料決定可能的色彩，如下所示：

- 1 位元寬像素位址調色版之上方 2 個位置
- 2 位元寬像素位址調色版之上方 4 個位置
- 4 位元寬像素位址調色版之上方 16 個位置
- 8 位元寬像素位址調色版之上方 256 通道之任何一個
- 16 位元寬像素越過調色版

當啟動被動彩色 16 位元像素模式，彩色像素值會越過調色版而 dither 邏輯直接被送至 LCD 控制器的資料腳位。每個訊框都會由 LCD 控制器的 DMAC 載入調色版 RAM。

一旦編碼的像素值被用來選擇調色版通道，在通道內程式化的值會被傳送至 dither 邏輯，使用 Temporal Modulated Energy Distribution (TMED) dithering 演算法製造送至螢幕之像素資料。Dithering 為藉由重複多工處理 LCD 螢幕上不同的彩色像素來從調色版通道產生額外色彩的技術。這就是大家所熟悉的訊框率控制 (Frame Rate Control)。自 dither 邏輯輸出的資料被分組為選擇的格式 (例如：8 位元彩色、雙面版、16 位元彩色...) 而在被傳送至 LCD 控制器腳位之前相放置 FIFO 緩衝區，並使用像素時脈驅動至顯示器。

依照使用的面版類型，程式化 LCD 控制器來使用 4、8 或 16 像素資料輸出腳位。在每個像素時脈單一面版單色顯示器使用或 8 個腳位來傳送 4 或 8 像素。單一面版彩色顯示器在每個像素時脈使用 8 個腳位來傳送 2-2/3 像素 (8 腳位/3 色彩/像素=每個時脈 2 2/3 像素)。LCD 控制器也支援雙面版模式，在此模式下，LCD 控制器的資料線分為兩個部分，一部份驅動螢幕上半部，另一部份驅動螢幕下半部。雙面版顯示時，像素資料輸出腳位數目為兩倍，允許每個像素時脈內傳送兩倍的像素至螢幕的上下兩半。

10.1.1 特徵

應用處理器 LCD 控制器支援以下功能：

- 顯示模式
 - 單一或雙面版模式
 - 在被動單色模式時，最多為 256 灰階層級 (8 位元)
 - 在被動彩色模式時，總共有 65536 個可能色彩 (使用 16 位元 TMED dithering 演算法)
 - 在主動彩色模式時最多 65536 個色彩 (16 位元，越過調色板)
 - 被動 8 位元彩色單一面版顯示
 - 主動 8 位元 (每個通道) 彩色雙面版顯示
- 顯示大小最大為 1024×1024 像素，建議最大設定為 800×600
- 內部彩色調色板 16 位元之 RAM 256 通道 (在每個訊框開始時可自動被載入)
- 1、2、4、8 或 16 位元的編碼像素資料
- AC 偏差值腳位輸出之可程式化觸發器 (藉由線條計算來觸發)

- 195kHz 至 83kHz 之可程式化像素時脈 (100MHz/512 至 166MHz/2)
- 整合之 2 通道 DMA (一個通道負責單一面版調色板，另一個負責雙面版模式的第 2 個面版)
- 每個線條開始與結束之可程式化等待狀態
- 可程式化輸出啟動、訊框時脈與線條時脈之極性
- 可程式化輸入與輸出 FIFO underrun 之中斷
- 可程式化訊框與線條時脈極性、脈衝寬度與等待計算

圖 10-1 描繪出一個簡單、高層的應用處理器 LCD 控制器之區塊圖。




圖 10-1 LCD 控制器區塊圖

10.1.2 腳位說明

啟動 LCD 控制器時，所有的 LCD 腳位都只會輸出。關閉 LCD 控制器時，其腳位可備用來當作通用輸入/輸出（GPIO）。相關細節請參考系統整合單位章節。

表 10-1 說明 LCD 控制器的腳位。相關細節請參考..節「LCD 控制器腳位使用」。所有的 LCD 腳位只會輸出。

表 10-1 腳位說明

腳位	說明
L_DD[7:0]	在 LCD 顯示時間，這些資料線會傳送 4 或 8 個資料直。單色模式時，每個腳位值呈現一個單一像素。被動色彩模式時，三個腳位值的群組呈現一個像素（紅、綠、藍子像素資料值）。在單一面版單色模式下，使用 L_DD<3:0>腳位。雙像素資料、單一面版單色模式、雙面版單色模式、單面版彩色、主動彩色模式則使用 L_DD[7:0]。
L_DD[15:8]	當雙面版彩色或 TFT（主動彩色模式）操作被程式化時，這些資料輸出也會被要求傳送像素資料給螢幕。
L_PCLK	LCD 顯示器使用像素時脈產生像素資料時脈至線條移位暫存器。在被動模式時，只有當有效資料腳位為可使用時，像素時脈才會驅動。在主動模式下，像素時脈會繼續驅動，當資料在 LCD 的資料腳位是有效時，L_BIAS 會如至訊號之輸出。
L_LCLK	LCD 顯示器使用線條時脈發出像素的線條結束之訊號。顯示器將線條資料從移位暫存器傳送到螢幕且增加線條指標值。在主動模式下為水平同步化訊號。
L_FCLK	LCD 顯示器使用訊框時脈發出像素的新訊框起始訊號。顯示器將線條指標重置為螢幕的頂端。在主動模式下為垂直同步化訊號。
L_BIAS	使用 AC 偏差值發出訊號給 LCD 顯示器以轉換螢幕的行列驅動器電源供應的極性，來抵銷 DC 偏移量。在主動模式下，當資料從使用像素時脈的資料腳位被保留時，會啟動輸出以發出訊號。

10.2 LCD 控制器操作

10.2.1 啟動控制器

系統重置或睡眠重置後，若 LCD 控制器在第一時兼備啟動，所有的 LCD 暫存器必須依以下順序來程式化：

1. 設定 GPIO 腳位組態為 LCD 控制器功能。相關細節請參考第 4 章「系統整合單元」。
2. 將訊框敘述元與調色板敘述元（若有需要）寫入記憶體。
3. 程式化所有 LCD 組態暫存器，但訊框敘述元位址暫存器 (FDADR_x) 與 LCD 控制器組態暫存器 0 (LCCR0) 除外。關於所有暫存器的細節請參考 10.6 節。
4. 以調色板/訊框敘述元的記憶體位址程式化 FDADR_x，如 10.6.5.2 節所述。
5. 寫入 LCCR0 來啟動 LCD 控制器，如 10.6.1 節所述。

若 LCD 控制器被重新啟動，自上次程式設計開始就不會有重置，而且 GPIO 腳位仍為 LCD 控制器功能程式化，只有 FDADR_x 和 LCCR0 需要重新程式化。在 LCD 控制器重新啟動前，LC 控制狀態暫存器 (LCSR) 也必須被寫入以清除任何舊狀態旗標。相關細節請參考 10.6.7 節。

10.2.2 關閉控制器

關閉 LCD 控制器有兩種方式：標準 (regular) 與快速 (quick)。

標準關閉。建議使用此法關閉 LCD 控制器，為利用設定關閉位元 LCCR0[DIS] 來關閉。不必改變 LCCR0 的其他位元—讀取暫存器，設定 DIS 位元，重新寫入暫存器。此方法會造成 LCD 控制器在目前從記憶體被抓取的訊框結束時完全關閉。若 LCD DMAC 在 DIS 被設定時抓取調色板資料，則會完成調色板 RAM 的載入，而在 LCD 被關閉之前下一個訊框會先顯示。在 LCD 控制器結束顯示最後一個抓取的訊框時，會設定 LCD 關閉完成位元 (LCSR[LDD])，而啟動位元 (LCCR0[ENB]) 會自動經由硬體清除。

快速關閉。就由清除啟動位元 (LCCR0[ENB]) 來完成。LCD 控制器將結束

任何目前的 DMA 傳送、停止驅動面版，以及立即關閉、設定快速關閉位元 LCSR[QD]。適用此方法的情況（例如電池錯誤），因為系統匯流排流量必須立即最小化，所以處理器在電源遺失之前有充分的時間去儲存重要資料。LCD 控制器不需要重新啟動，直到 QD 位元被設定，表示已完成快速關閉。

一旦關閉，LCD 控制器會自動關閉其時脈以節省電源。相關資料請參考 10.6.1.5 節「LCD 關閉 (DIS)」。

10.2.3 重置控制器

在重置時要關閉 LCD 控制器，而且設定輸出腳位為 GPIO 腳位。重置所有的 LCD 控制器暫存器為暫存器說明中之情況。

10.3 詳細之模組說明

此章節說明 LCD 控制器裡的模組功能：

- 10.3.1 節「輸入 FIFO」
- 10.3.2 節「檢視調色板」
- 10.3.3 節「時間模組能量分佈 (TMED) Dithering」
- 10.3.4 節「輸出 FIFO」
- 10.3.5 節「LCD 控制器腳位使用」
- 10.3.6 節「DMA」

10.3.1 節 輸入 FIFO

藉由專用的 DMAC 從外部記憶體抓取的資料放置於 2 個輸入 FIFO 緩衝區其中之一。每個輸入 FIFO 包含 128 個位元組，以 8 個位元組組成 16 個通道。在單面板模式下，第一個 FIFO 用來佇列內部調色板資料與 LCD 顯示器的上半部資料，而第二個 FIFO 緩衝區會保留 LCD 顯示器下半部的資料。

FIFO 通知服務請求至 DMAC，不論 4 個 FIFO 通道是否為空白。DMAC 依

次自動以 32 位元組突發傳輸填補 FIFO。當來自訊框緩衝區的像素資料被載入至 FIFO 時，在個別的 8 位元通道內會維持壓縮。若像素大小為 1、2、4 或 8 位元，則 FIFO 通道為未壓縮，且用來索引調色板 RAM 以讀取色彩值。在 16 位元被動模式下，通道會越過調色板而直接進入 TMED dither 邏輯。在 16 位元主動模式下，像素會被直接傳送至腳位。

10.3.2 檢視調色板

內部調色板 RAM 保留最多 256 個 16 位元色彩值。彩色調色板 RAM 通道為 16 位元寬，其中有紅色佔 5 位元、綠色 6 位元、藍色 5 位元。單色通道為 8 位元寬。來自輸入 FIFO 的編碼像素值當成位址來索引與選擇個別的調色板位置。1 位元像素負責前 2 個通道的位址編碼，2 位元像素負責前 4 個通道的位址編碼，4 位元像素負責 16 個位置的位址編碼，而 8 位元像素負責調色板 256 個通道任意選擇的編碼。在 16 位元像素模式下，不會使用調色板 RAM 載入。

10.3.3 時間模組能量分佈 (TMED) Dithering

為了被動模式，從檢視調色板選擇的通道（或直接從記憶體之 16 位元像素）會直接被送至 TMED dithering 演算法。TMED 為時間 dithering 之格式，也就是訊框率控制。演算法決定像素為 on 或 off。

使用應用處理器 LCD 控制器並不需要瞭解 TMED dithering 演算法如何運作。可經由使用 TMEDRGB 種子暫存器 (TRGBR, 表 10-15) 與 TMED 控制暫存器 (TCR, 表 10-16)。若這些暫存器要自預設值來修改，則請參考此章節。圖 10-2 描繪出 TMED 的觀念。




圖 10-2 Temporal Dithering 觀念 — 單色

此 dithering 觀念分別被應用至每個顯示的色彩。每個色彩每 8 個位元會加入 0 來產生資料。若使用單色顯示，則只使用單一矩陣（藍色）。

應用處理器 LCD 控制器實行下列演算法，TMED 使用這些演算法來決定上界與下界：

$$\text{LowerBoundary} = [(\text{PixelValue} * \text{FrameNumber}) \bmod 256] + \text{offset}$$

$$\text{UpperBoundary} = [(\text{PixelVaule} + \text{LowerBoundary}) \bmod 256]$$

16×16 矩陣使用列（線條）、行（像素數目）與訊框數目（從 255 續接回 0）來選擇一個矩陣直。當矩陣值介於演算法的上下界之間，LCD 控制器傳送 1 至 LCD 面板。演算法所製造的邊界為循環的，可從 255 續接回 0，如圖 10-3 所示。




圖 10-3 TMED 之比較範圍

每一個色彩都可能使用兩個矩陣，由 TMED 控制暫存器（TCR，10.6.10 節）之位元 0、1 與 14 來縮進可能被選擇來遮蔽每一個色彩以避免灰色問題。這些差距值依靠面板來決定，其建議數值列於 10.6.9 節「TMED RGB 種子暫存器」，而藍色資料路徑為單色模式所使用。差距值也可能在 TMED 控制暫存器內被選擇來移位列（水平）值，線（垂直）值與訊框數目。

圖 10-4 為 TMED 區塊圖。像素資料（最多 8 位元）進入模組，且經由彩色值（CV）產生器傳送。依靠 TCR[TSCS]區域的值，CV 產生器在 0 與 3 之間捨入最低有效位元（LSB），製造一個新的 CV 值。若原來的像素值為 254 或 255，則最後一個資料輸出會設定為 1。除此之外，會發生下列各點：

1. 新的 CV 經由彩色差距值調整器來傳送，而當成進入 TCR[COAM]選擇的矩

陣之查詢。

2. 所選的矩陣之 8 位元輸出或 00h，如同 TCR[COAE]所選，會被加入至暫存器 TRGBR 內適當的色彩之種子暫存器。
3. 此差距值被加入至訊框數目與 CV 的乘積以形成演算法的下界。
4. 加入 CV 至下界來得到上界。
5. 列（線條）與行（像素）與像素數目調整其與位址產生器內之節拍抑制（差距值）值結合以形成矩陣檢視之另一個位址。
6. 比較選擇矩陣的輸出與資料產生器內之上下邊界。
7. 若矩陣輸出介於這些邊界，或是原本像素值為 254 或 255，則輸出至面板的資料為 1。其他情況下則為 0。




圖 10-4 TMED 區塊圖

10.3.4 輸出 FIFO

LCD 控制器有 2 個輸出 FIFO，在像素資料被傳送到腳位之前，用來佇列像素資料。每個輸出 FIFO 有 16 個位元組，由 8 個位元寬的 16 通道組成。像素值

被堆積在序列移位器，而寫入至 4、8 或 16 位元數目的 FIFO 緩衝區。4 個腳位負責單一面板單色顯示，8 個腳位負責單或雙面板單色螢幕與單一面板彩色顯示，而 16 個腳位則負責雙面板彩色與主動顯色。每次取用 FIFO 底部的數值時，通道會無效化，且在 FIFO 裡的所有資料會往下移動一個位置。

10.3.5 LCD 控制器腳位使用

請參考表 10-1「腳位說明」。

線條 (L_LCLK) 與訊框 (L_FCLK) 時脈之時序可被程式化來支援所有被動顯示和主動顯示模式。程式化選擇包括：在每個線性和訊框的開始和結束時之等待狀態插入一像素時脈 (L_PCLK)、線條時脈、訊框時脈 (L_FCLK)、輸出啟動訊號極性、以及訊框時脈脈衝寬度。

腳位時序圖請參考節「功能時序」。當 LCD 控制器關閉，其所有腳位都可用來做 GPIO。更多內容請參考第 4 章「系統整合單元」。

10.3.5.1 被動顯示時序

在被動顯示模式 (LCCR[PAS] = 0)，只有正當寫入資料至面板時，才會驅動 L_PCLK。當像素的一個完整線條已經被傳送到顯示器時，會觸發 L_LCLK；當像素的一個完整訊框已經被送至顯示器時，會觸發 L_FCLK。

若發生輸出 FIFO underrun (例如：LCD 控制器用盡資料)，L_PCLK 會停止直到有效資料可以使用。這會發生在一個較慢的像素時脈，但送給顯示器的資料都是有效的。

為了避免在被動顯示內建立直流電電荷，其電源供應與接地必須定期交換，目前許多面板都會自動執行此步驟，但若無，LCD 控制器可以驅動 AC 偏差值腳位 (L_BIAS) 來通知顯示器交換極性。藉由程式化每個驅動器之間的線條時脈數目來控制 L_BIAS 驅動器頻率。

10.3.5.2 主動顯示時序

在主動顯示模式 (LCCR0[PAS] = 1)，只要 LC 控制器狀態為啟動，L_PCLK 就會持續驅動。其他腳位的功能如下：

- L_BIAS — 輸出啟動。一旦觸發，LCD 會抓取使用 L_PCLK 的 L_DD 資料。
- L_LCLK — 水平同步訊號 (HSYNC)
- L_FCLK — 垂直同步訊號 (VSYNC)

若發生輸出 FIFO underrun，L_DD 腳位上的資料會重複，L_BIAS 會持續觸發，且 L_PCLK 會繼續執行。有效資料進入輸出 FIFO，會被送到顯示器。在 HSYNC 被觸發之前，附加的像素時脈會被插入線條的末端來移出輸出 FIFO 剩餘的有效像素。此機制只允許 underrun 破壞單一線條，而非整個訊框。

10.3.5 像素資料腳位 (L_DDx)

像素資料從輸出 FIFO 的底部移除，並在像素時脈極性 (LCCR3[PCP]) 所選擇的像素時脈邊緣上之 LCD 資料線上平行驅動。對 4 位元寬的匯流排而言，資料由 LCD 資料線 L_DD[3:0]離開。而對 8 位元寬匯流排，資料由 L_DD[7:4]離開。對 16 位元匯流排，資料由 L_DD[15:0]離開。在單色雙面板模式下，螢幕上半部的像素由 L_DD[3:0]離開，而下半部由 L_DD[7:4]離開。在彩色雙面板模式，上半部面板像素由 L_DD[7:0]離開，下半部由 L_DD[15:8]離開。

10.3.6 DMA

調色板 RAM 通道的值和加密的像素資料都存在 off-chip 記憶體，且被傳送到 LCD 控制器的輸入 FIFO 緩衝區，以需求為基礎來使用 LCD 控制器指示的 DMA 控制器 (DMAC)。運用敘述元的 LCD DMAC 包括兩個通道，用來傳送從外部記憶體至輸入 FIFO 的資料。單面板需要一個通道，而雙面板顯示則需要兩個通道。

LCD 控制器初始化和啟動之後，會對 DMAC 發佈一個服務請求。DMAC 會自執行 8 字組的傳輸來填滿輸入 FIFO 的 4 個通道。從 FIFO 的底部取出值，一次一個通道，每 64 個位元的值會壓縮入單獨像素裡，每個像素皆編碼為 1、2、4、8 或 16 位元從 FIFO 底部取出值後，通道會無效化，且 FIFO 內所有的資料往下移位一個通道。當 4 個通道都為空白，會對 DMAC 發出一個服務請求。若 DMAC 無法持續用足夠的像素資料填滿 FIFO (因為外部記憶體存取速度不足) 且 FIFO 是空的，則適當的 FIFO underrun 狀態位元會被設定 (在 LCSR 暫存器的 IUL 或 IUU 位元)，也會發佈一個中斷請求 (除非他被遮蔽)。

10.4 LCD 外部調色板和訊框緩衝區

LCD 控制器支援各種使用者程式化選擇，包括顯示型態與大小、訊框緩衝區位置、編碼像素大小漢書出資料寬度。雖然所有可程式化的組合都是有可能的，但 market 上可用的顯示會指出那一個組合選擇為實用的。應用處理器外部系統記憶體會限制 LCD 控制器的 DMAC 運輸量，換句話說，就是大小和顯示的型態都會被控制。使用只也必須決定應用處理器外部匯流排的頻寬之最大值，頻寬最大值就是在對應用處理器必須執行的所有其他功能無負面影響下，LCD 控制器被允許使用的頻寬大小。

10.4.1 外部調色板緩衝區

外部調色板緩衝區是一個 off-chip 記憶體的區域，包含最多 256 個 16 位元的通道，可被載入內部調色板 RAM。調色板緩衝區的資料不必位於外部訊框緩衝區的起始位址，也可在一個分割的記憶體位置上。對 1 和 2 位元像素而言，調色板為 4 個通道、8 位元組（最後載入的 2 個通道不被 1 位元像素所使用）；對 4 位元像素而言，為 16 個通道、32 位元組；對 8 位元像素而言，為 256 個通道、512 位元組。當像素為 16 位元時，不能使用調色板 RAM 且不可載入。

啟動 LCD 控制器後，使用只在處理訊框資料前首先必須載入調色板 RAM。初始載入後，調色板可以任意再次載入到 frame-by-frame 基礎。當色彩選擇從訊框改變為訊框，則會執行此動作。調色板 RAM 總是被載入到 DMA 通道 0。

圖 10-5 說明調色板通道在 little endian 內之格式。「Endian」不是指關於記憶體裡的位元組和半字組的 endianness。嚴格來說，它和調色板通道的命令有關，例如：不論調色板通道 0 在 MSB 或 LSB 的字組邊界。對 little endian，16 位元通道內的 RGB 值順序是固定的。圖 10-5 中，「Base」為 FSADR 暫存器內程式化的調色板緩衝區基底。




圖 10-5 調色板緩衝區格式

10.4.2 外部訊框緩衝區

外部訊框緩衝區為一個 off-chip 記憶體區域，用來提供足夠的編碼像素直來填滿全部的螢幕。像素資料值是根據螢幕的大小，例如：800×600 = 48000 編碼像素值。圖 10-6 與圖 10-7 說明在編碼的各種大小像素的訊框緩衝區裡的記憶體組織。

在以下的圖中，「Base」是指在 FSADR 暫存器裡的程式化初始位址，「調色板緩衝區索引」為資料指定調色板緩衝區裡的位置，「原始像素資料」為越過當調色板 RAM 時實際的 16 位元 RGB 資料。




圖 10-6 每個像素之 1 個位元資料記憶體組織




圖 10-7 每個像素之 2 個位元資料記憶體組織



圖 10-8 每個像素之 4 個位元資料記憶體組織



圖 10-9 每個像素之 8 個位元資料記憶體組織



圖 10-10 每個像素之 16 個位元資料記憶體組織 – 被動模式

注意：為了執行被動 16 位元的像素操作，原始資料必須依照上述來組織。



圖 10-11 每個像素之 16 個位元資料記憶體組織 – 主動模式

注意：為了執行主動 16 位元的像素操作，原始資料要直接送到 LCD 面板腳位，且格式要與 LCD 面板所要求的相同。

在雙面板模式下，像素在同一時間由螢幕的 2 個半邊顯示（上半與下半）。DMA 第 2 通道、輸入 FIFO 和輸出 FIFO 是用來支援雙面板操作。調色板緩衝區在 DMA 通道 0 完成，而非通道 1。下半部的訊框來源位址總是指向通道 1 的編碼像素值之頂部。DMA 兩個通道的訊框來源位址組態必須被設定，如此一來，最低的三個有效位元才會全部為 0（位址位元 0 至 2 必須為 0），此需要訊框緩衝區的來源位址在 8 位元邊界啟動。

訊框緩衝區的每個線條必須在字組邊界啟動。因像素大小不同，所需的顯示線條的像素也不同：1 位元的像素需 32 個像素，位元像素需要 16 個像素，4 位元像素需要 8 個像素，位元像素需要個像素，16 位元像素需要 2 個像素。若 LCD 螢幕無法自動調整線條的像素，則使用者必須在先前線條的尾端增加虛設（dummy）像素值，來校正每個線條的起始位址。

注意：有兩種特殊的情況：8 位元/像素單色顯示為雙像素資料模式，而 8 或 16 位元/像素被動彩色顯示每個線條需要 8 個像素的倍數。

舉例來說，若螢幕被驅動為 107 像素寬且使用 4 位元/像素模式，則每個線條為 107 像素或長度的半位元組（53.5bytes）。在同個模式下，下一個最接近的 8 位元邊界的會在 112 像素或半位元組（56 位元）發生。訊框緩衝區內的每個新線條必須在 56 位元組的倍數藉由在 LCCR1[PPL]的每條線增加 5 個虛設的像素來啟動。

若無法插入虛設像素，則面板必須忽略每個線條尾端的額外像素時脈，且必須和虛設像素相符合。

使用以下的式子計算訊框緩衝區的總位元組大小。這是用來做 DMA 敘述元（10.6.5.5.4 節）內之訊框緩衝區長度的編碼。第一個名稱是編碼像素值需要的大小。「Lines」為顯示的線條數目。「Pixels」為每個線條的像素數目。使用真正的線條/像素計算，而非如 LCCR 暫存器內之 minus one。「n」為每個線條所需的額外虛設像素數目，如上所述。雙面板模式下，訊框緩衝區大小跟在 DMA 的 2 個通道分佈一樣。因此在雙面板模式下，式子中的「Lines」會被分為一半。

$$FrameBufferSize = BitsPerPixel \cdot Lines \cdot (Pixels + n) / 8$$

LCD 控制器的頻寬需求可藉由以下的式子得知。「FrameBufferSize」是上一個式子得到的結果。頻寬是任何系統分析最重要的部分。有大面板和高位元的像素之系統比需確認面板不會缺乏資料。

$$BusBandwidth = (FrameBufferSize + PaletteSize) \cdot RefreshRate$$

$$BusBandwidth(DualPanel) = (FrameBufferSize \cdot 2 + PaletteSize) \cdot RefreshRate$$

800×600 面板、每個像素 16 個位元、60Hz 更新率之計算範例：

$$FrameBufferSize = 16 * 800 * 600 / 8 = 960,000 \text{ bytes}$$

$$BusBandwidth = 960,000 * 60 = 57.6 \text{ MB/sec}$$

10.5 功能時序

圖 10-12 至圖 10-14 描繪出被動顯示模式下之 LCD 控制器時序。此範例使用 320×240 面板。圖 10-15 與圖 10-16 描繪出主動顯示模式下之 LCD 控制器時序。關於精確的時序關係請參考 *Intel® PXA250 and PXA210 Application Processors Electrical, Mechanical, and Thermal Specification*。




圖 10-12 被動模式訊框啟動時序

ENB-LCD 啟動

0 – 關閉 LCD

1 – 啟動 LCD

VSP – 垂直同步極性

0 – 訊框時脈為主動高電位，非主動低電位

1 – 訊框時脈為主動低電位，非主動高電位

HSP – 水平同步極性

0 – 線條時脈為主動高電位，非主動低電位

1 – 線條時脈為主動低電位，非主動高電位

PCP – 像素時脈極性

0 – 在時脈上升邊緣從資料腳位測試像素

1 – 在時脈下降邊緣從資料腳位測試像素

若 PCP = 0，則 L_PCLK 波形為相反的，但時序相同。

VSW = 垂直同步脈衝寬度-1

HSW = 水平同步（線條時脈）脈衝寬度-1

BLW = 線條開始之像素時脈等待計算-1

ELW = 線條結束之像素時脈等待計算-1




圖 10-13 被動模式訊框結束之時序

ENB-LCD 啟動

0 – 關閉 LCD

1 – 啟動 LCD

VSP – 垂直同步極性

0 – 訊框時脈為主動高電位，非主動低電位

1 – 訊框時脈為主動低電位，非主動高電位

HSP – 水平同步極性

0 – 線條時脈為主動高電位，非主動低電位

1 – 線條時脈為主動低電位，非主動高電位

PCP – 像素時脈極性

0 – 在時脈上升邊緣從資料腳位測試像素

1 – 在時脈下降邊緣從資料腳位測試像素

若 $PCP = 0$ ，則 L_PCLK 波形為相反的，但時序相同。

VSW = 垂直同步脈衝寬度-1

HSW = 水平同步（線條時脈）脈衝寬度-1

BLW = 線條開始之像素時脈等待計算-1

ELW = 線條結束之像素時脈等待計算-1

PPL = 每一條線之像素-1

LPP = 每一面板之線條-1




圖 10-14 被動模式像素時脈與資料腳位時序

PCP – 像素時脈極性

0 – 在時脈上升邊緣從資料腳位測試像素

1 – 在時脈下降邊緣從資料腳位測試像素

若 $PCP = 0$ ，則 L_PCLK 波形為相反的，但時序相同。




圖 10-15 主動模式時序

ENB-LCD 啟動

0 – 關閉 LCD

1 – 啟動 LCD

VSP – 垂直同步極性

0 – 訊框時脈為主動高電位，非主動低電位

1 – 訊框時脈為主動低電位，非主動高電位

HSP – 水平同步極性

0 – 線條時脈為主動高電位，非主動低電位

1 – 線條時脈為主動低電位，非主動高電位

PCP – 像素時脈極性

0 – 在時脈上升邊緣從資料腳位測試像素

1 – 在時脈下降邊緣從資料腳位測試像素

若 PCP = 0，則 L_PCLK 波形為相反的，但時序相同。

VSW = 垂直同步脈衝寬度-1

HSW = 水平同步（線條時脈）脈衝寬度-1

BFW = 訊框開始之水平同步時脈等待計算

BLW = 線條開始之像素時脈等待計算-1

ELW = 線條結束之像素時脈等待計算-1

PPL = 每一條線之像素-1




圖 10-16 主動模式像素時脈與資料腳位時序

PCP – 像素時脈極性

0 – 在時脈上升邊緣從資料腳位測試像素

1 – 在時脈下降邊緣從資料腳位測試像素

若 PCP = 0，則 L_PCLK 波形為相反的，但時序相同。

10.6 暫存器說明

LCD 控制器包含 4 個控制暫存器，10 個 DMA 暫存器，1 個狀態暫存器以及 1 個 256 通道之調色板 RAM。表 10-17 列出這些暫存器在實體記憶體之位置。所有的 LCD 暫存器必須存取為 32 位元值。讀取與寫入至 LCD 暫存器空間內之未定義的位只會產生無法預期的結果，因此必須避免。

控制器暫存器包含位元區域以執行下列項目：

- 啟動與關閉 LCD 控制器。
- 定義被控制的螢幕之高度與寬度。
- 指示單或雙面板顯示模式。
- 指示彩色或單色模式。
- 指示被動或主動顯示。
- 設定控制腳位之極性。
- 設定線條的脈衝寬度與訊框時脈、像素時脈，以及差距值腳位頻率。
- 設定 AC 差距值腳位驅動每個中斷。
- 設定等待狀態的數目以插入在每個線條前後與每個訊框之後。

- 啟動多個中斷遮蔽。

另有一個附加的控制區域，負責調整 DMAC 的效能，而此效能是以與應用處理器一起使用的記憶體系統的類別為基礎。此區域在調色板載入期間，負責控制每個 LCD DMAC 請求之間最小延遲的安插工作，以保證有足夠的匯流排頻寬給予其他的匯流排主控者來存取。

DMA 敘述元位址起初是由軟體來程式化。之後其他的 DMA 暫存器由硬體來程式化。關於如何程式化 DMA，在 10.6.5 節提供完整的說明。

狀態暫存器包含發出以下訊號之位元：

- 輸入與輸出 FIFO overrun 與 underrun 錯誤
- DMA 匯流排錯誤
- DMAC 何時開始與結束訊框
- 在 LCD 關閉之後最後的主動訊框何時完成
- 每一次 L_BIAS 腳位驅動次數的程式化數目

10.6.1 LCD 控制器控制暫存器 0 (LCCR0)

表 10-2 顯示出 LCD 控制暫存器 0 之位元配置。此暫存器可能被讀取或寫入。其他所有控制暫存器內之控制位元必須在設定 ENB = 1 之前被程式化(在其他所有控制暫存器都被程式化之後，當設定 ENB 時，一個 word 的寫入可用來設定 LCCR0 的組態)。

表 10-2 LCD 控制器控制暫存器 0

實體位址 0x4400_0000										LCD 控制器控制暫存器 0										LCD 控制器												
位元	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	保留										OUM	BM	PDD								QDM	DIS	DPD	保留	PAS	EFM	IUM	SFM	LDM	SDS	CMS	ENB
重置	X	X	X	X	X	X	X	X	X	X	X	X	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
位元	名稱		說明																													
31:22	—		保留																													
21	OUM		輸出 FIFO underrun 遮蔽（10.6.1.1 節）： 0 = FIFO underrun 錯誤產生中斷。 1 = FIFO underrun 錯誤無產生中斷。																													
20	BM		分支遮蔽（10.6.1.2 節）：																													

		0 = 分支給新訊框後，產生中斷。 1 = 分支給新訊框後，無產生中斷。
19:12	PDD	調色板 DMA 請求延遲 (10.6.1.3 節)： 此數值 (0~255) 為在回應另外突發傳輸的調色板資料前等待的內部匯流排計時器數目。當一個字組寫入輸入 FIFO 緩衝區時，計數器開始減少。利用 PDD = 0x00 關閉此功能。
11	QDM	LCD 快速關閉遮蔽 (10.6.1.4 節)： 0 = 快速關閉後，產生中斷。 1 = 快速關閉後 (QD) 狀態無產生中斷。
10	DIS	LCD 關閉 (10.6.1.5 節)： 0 = LCD 控制器未關閉。 1 = LCD 控制器已關閉或在關閉的行程中。
9	DPD	雙像素資料 (DPD) 腳位模式 (10.6.1.6 節)： 在被動單色單一面板模式下 0 = 使用 L_DD[3:0] 腳位在每個像素計時器傳送時送出 4 個像素值。 1 = 使用 L_DD[7:0] 腳位在每個像素計時器傳送時送出 4 個像素值。 在其他模式下，DPD 必須為 0。
8	—	保留
7	PAS	被動/主動顯示選擇 (10.6.1.7 節)： 0 = 啟動被動 (或 STN) 顯示操作。 1 = 啟動主動 (或 TFT) 顯示操作。
6	EFM	訊框尾端遮蔽 (10.6.1.8 節)： 0 = 在訊框尾端產生中斷。 1 = 在訊框尾端 (EOF) 情況無產生中斷。
5	IUM	輸入 FIFO underrun 遮蔽 (10.6.1.9 節)： 0 = FIFO underrun 錯誤產生中斷。 1 = FIFO underrun 錯誤產生中斷。
4	SFM	訊框起始遮蔽 (10.6.1.10 節)： 0 = 啟動一個新訊框 (載入訊框敘述元之後) 會產生中斷。 1 = 訊框起始 (SOF) 情況不會產生中斷。
3	LDM	LCD 關閉完成遮蔽 (10.6.1.11 節)： 0 = LCD 關閉完成會產生 LDD 送給中斷控制器的中斷狀態。 1 = LCD 關閉完成不會產生中斷 (忽略 LDD 狀態位元)。
2	SDS	單/雙面板顯示選擇 (10.6.1.12)： 0 = 啟動單面板顯示。 1 = 啟動雙面板顯示。

1	CMS	彩色/單色選擇 (10.6.1.13): 0 = 啟動彩色操作。 1 = 啟動單色操作。
0	ENB	LCD 控制器啟動 (10.6.1.14): 0 = LCD 控制器已關閉或正在快速關閉的行程中。 1 = LCD 控制器已啟動。

10.6.1.1 LCD 輸出 FIFO Underrun 遮蔽 (OUM)

輸出 FIFO underrun 遮蔽 (OUM) 位元用來遮蔽被觸發的中斷請求，不論輸出 FIFO underrun 錯誤何時發生。當 OUM = 0，會啟動 underrun 中斷，而不論 LCD 狀態暫存器 (LCSR) 內之輸出 FIFO underrun (OU) 狀態為何時被設定，依然會產生一個中斷請求給中斷控制器。當 OUM = 1，underrun 中斷會被遮蔽，而 underrun 狀態位元 (OU) 的狀態會被中斷控制器所忽略。設定 OUM 不會影響狀態位元目前狀態或是 LCD 控制器設定與清除 OUM 的功能，因此輸出 FIFO underrun 比輸入 FIFO underrun 更重要。

10.6.1.2 分支遮蔽 (BM)

LCD 分支中斷遮蔽 (BM) 位元在 LCD 控制器分支為新的訊框敘述元的集合。詳細內容請參考 10.6.6 節。

10.6.1.3 調色板 DMA 請求延遲 (PDD)

8 位元調色板 DMA 請求延遲 (PDD) 區域用來選擇當載入 on-chip 調色板時，在服務每個 DMA 請求之間所等待的內部匯流排時脈週期之最小數目。當訊框開始時可任意載入調色板，最多可能有 512 個位元組被 LCD 之 DMAC 所存取。使用 PDD 允許其他匯流排主控者在調色板 DMA 載入之間存取共用記憶體。PDD 必須小心使用，若使用不恰當，則會嚴重降低 LCD 控制器的效能。建議將 PDD 維持為 0，而在需要時才加入延遲。關於訊框緩衝區的資訊，由於這些 DMA 請求不會緊接著發生，所以 PDD 不會應用至正常輸入 FIFODMA 請求。輸入 FIFO DMA 請求率為像素顯示於螢幕速率的函數。

在調色板資料的 word 寫入至輸入 FIFO 之後，PDD 內含的值會被載入至一個下數計數器，而自發出另一個 DMA 請求來關閉條色板，直到計數器為 0。此

計數器確保 LCD 之 DMAC 不會停止應用處理器系統匯流排全部的頻寬。一但此計數器為 0，任何未定的或以後調色板的 DMA 請求都會引起 DMAC 調停匯流排。一但 DMA 突發傳輸週期，則程序會開始執行，而 PDD 內的值會載入至計數器以產生另一個等待狀態期間，自發生 DMA 請求關閉調色板。在 DMA 請求完成之後至下一個請求，PDD 可與引起 FIFO 等待從 0 至 255 時脈週期的值一起被程式化。當 $PDD = 0x00$ ，則會關閉 FIFO DMA 請求延遲功能。

10.6.1.4 LCD 快速關閉中斷遮蔽 (QDM)

LCD 快速關閉中斷遮蔽 (QDM) 位元在 LCD 啟動位元 (ENB) 被清除與 DMAC 完成目前突發傳輸的傳送之後用來遮蔽被觸發的中斷請求。LCD 控制器立即停止請求新的資料與目前未完成的訊框。這是為了睡眠關閉而關閉的。當 $QDM = 0$ ，會啟動快速關閉中斷，而不論 LCD 狀態暫存器 (LCSR) 內的 LCD 快速關閉 (QD) 狀態位元何時被設定，都會產生一個中斷請求給中斷控制器。當 $QDM = 1$ ，快速關閉中斷會被遮蔽，而 QD 狀態位元的狀態會被中斷控制器所忽略。設定 QDM 不會影響 QD 目前狀態或是 LCD 控制器設定或清除 QD 的功能，只會妨礙中斷請求的產生。

10.6.1.5 LCD 關閉 (DIS)

在 LCD 控制器操作期間，若將 DIS 設定為 1 會造成 LCD 控制器結束抓取來自記憶體在目前訊框，然後馬上關閉。在 DIS 被設定時，若 LCD DMAC 正載入調色板 RAM，則此輸入會由下一個訊框來完成，然後會關閉 LCD 控制器。當目前訊框設定 LCSR 暫存器的 LCD 關閉完成旗標 (LDD) 時，LCD 會送出完成的訊號。因為 LCCR0 的其他位元區域在目前訊框完成之前都一直被使用，所以使用 read-modify-wirte 程序來設定此位元。當完成關閉，LCD 啟動位元 (ENB) 會被消除。更多資料請參考 10.2.2 節「關閉控制器」。

10.6.1.6 雙倍像素資料 (DPD) 腳位模式

雙倍像素資料 (DPD) 腳位模式位元選擇在單面板單色模式使用 4 或 8 個資料腳未來做 LCD 螢幕的像素資料輸出。當 $DPD = 0$ ，則在每個像素時脈傳輸使用 $L_DD[3:0]$ 腳位來傳送 4 個像素值；當 $DPD = 1$ ，則在每個像素時脈使用 $L_DD[7:0]$ 腳位來傳送 8 個像素質。表 10-4 說明在每個顯示模式下使用 LCD 資料腳位的之比較。

注意：DPD 對雙面板單色模式、任何彩色模式或主動模式沒有影響。在這些模式時會清除 DPD。

10.6.1.7 被動/主動顯示選擇 (PAS)

被動/主動顯示選擇位元 (PAS) 選擇 LCD 控制器操作為被動 (STN) 或主動 (TFT) 顯示控制模式。當 $PAS = 0$ ，則選擇被動模式。所有 LCD 資料流正常操作 (包括 LCD 的 Dither 邏輯)，且 LCD 控制器的所有腳位時序如表 10-5 所示來操作。

當 $PAS = 1$ ，則選擇主動模式。主動模式不支援 1 位元和 2 位元的像素模式。在 4 位元和 8 位元的像素模式下，像素資料從 off-chip 記憶體經由 DMA 傳送至輸入 FIFO，再解壓縮，而且用來選擇調色板的通道，就如同被動模式。然而從調色板讀取的值會越過 (bypass) LCD 控制器的 Dither 邏輯，且直接被送到輸出 FIFO 來驅動 LCD 的資料腳位。腳位輸出的 16 位元中，紅色有 5 個位元，綠色有 6 個，而藍色有 5 個。在 16 位元的像素編碼模式下，2 個 16 位元的值會被壓縮至訊框緩衝區的每個 word 內。每個 16 位元值從 off-chip 記憶體經由 DMA 傳送到輸入 FIFO。不同於 4 和 8 位元像素模式，16 位元值會越過調色板和 Dither 邏輯，且直接被置於輸出 FIFO 裡來送出 LCD 的資料腳位。使用 16 位元像素編碼模式，可允許產生總共 64K 的色彩。

來自調色板或腳位的訊框緩衝區內的 16 位元輸出可被組織為 LCD 面板正確介面的任何最新需求。一般來說，輸出會被設定組態為三種使用者指定的 RGB 色彩格式其中之一：6 位元的紅色、5 位元的綠色、5 位元的藍色資料；5 位元的紅色、6 位元的綠色、5 位元的藍色資料；5 位元的紅色、5 位元的綠色、6 位元的藍色資料。一般所使用的 RGB 格式為 5:6:5，因為人類的眼睛對綠色的分辨能力較紅色與藍色敏銳。

選擇主動模式時，LCD 腳位時序會改變。被動和主動模式下每個腳位的時序在之後的位元區域章節有相關說明。

LCD 控制器在主動彩色顯示模式時可設定組態，且可和外部 DAC 與選擇的外部調色板一起使用來驅動影像監視器。只有完成 RGB 資料格式的監視器可以被使用。LCD 控制器不支援 NTSC 標準。然而 2X 像素時脈模式提供 LCD 控制器有 NTSC 編碼器的簡單介面，例如：分析設備 7171 編碼器。

圖 10-3 說明位元被送到訊框緩衝區通道 (16 位元/像素模式) 和選擇調色板通道 (1、2、4、8 位元/像素模式) 的哪個獨立 LCD 資料腳位，也說明使用 RGB 格式 5:6:5 時回應 L_DD 腳位的像素位元。在主動模式也使用 L_DD[15:8]腳位。為了 LCD 操作使用者必須設定正確的 GPIO 腳位組態來啟動 LCD 控制器操作。關於 GPIO 組態資料請參考第 4 章「系統整合單元」。

應用處理器 LCD 控制器可與具有多於 16 個資料腳位的主動面板使用，但面板會被限制總共為 64K 的色彩。有三種選擇：

1. 為了維持面板色彩的完整範圍與增加頻譜的間隔尺寸，將 LCD 控制器的 16 個資料腳位連結至面板最高之有效 R、G、B 像素資料輸入腳位，且連接面板最低之有效 R、G、B 資料腳位為高電位或低電位。
2. 為了維持頻譜的間隔尺寸和限制可能色彩全部的範圍，將 LCD 控制器之 16 個資料腳位連結至面板最低之有效 R、G、B 像素資料輸入腳位和連接面板最高之有效資料腳位為高電位或低電位。
3. 有時可藉由將上面的位元複製到下面的位元來獲得較好的結果。

表 10-3 主動模式 LCD 資料腳位之訊框緩衝區/調色板輸出。

4/8/16 位元/像素模式、訊框緩衝區或調色板通道

像素 位元	R4	R3	R2	R1	R0	G5	G4	G3	G2	G1	G0	B4	B3	B2	B1	B0
L_DD 腳位	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0

10.6.1.8 訊框遮蔽之結束 (EFM)

使用 EFM 位元來遮蔽在每個訊框結束時被觸發之中斷請求（當傳輸計數器的 DMA 減少至 0）。當 EFM = 0 會啟動中斷，且不論 LCD 狀態暫存器 (LCSR) 的 EOF 狀態位元何時被設定為 1，都會對中斷控制器發出中斷請求。當 EFM = 1，則中斷會被遮蔽，且中斷控制器會忽略 EOF 狀態位元的狀態。設定 EFM 不會影響 EOF 目前狀態和 LCD 控制器設定及清除 EOF 的功能，只會妨礙中斷請求的產生。

10.6.1.9 輸入 FIFO underrun 遮蔽 (IUM)

不論 FIFO underrun 錯誤何時發生，都會使用輸入 FIFO underrun 遮蔽 (IUM) 位元來遮蔽被觸發的中斷請求。當 IUM = 0，會啟動 underrun 中斷，且不論 LCD 狀態暫存器 (LCSR) 的輸入 FIFO underrun (IUL、IUU) 狀態位元何時被設定為 1，都會對中斷控制器發出中斷請求。當 IUM = 1，underrun 中斷會被遮蔽，且中斷控制器會忽略 underrun 狀態位元 (IUL、IUU) 狀態。設定 IUM 不會影響這些狀態位元目前狀態與 LCD 控制器設定及清除這些位元的功能，只會影響中斷請求的產生。

10.6.1.10 訊框遮蔽之啟動 (SFM)

當 LCD 之訊框敘述元被載入至內部 DMA 暫存器時，在每個訊框開頭，會使用 SFM 位元來遮蔽被觸發的中斷請求。當 $SFM = 0$ ，會啟動中斷，而不論 LCD 狀態暫存器 (LCSR) 內之訊框啟動 (SOF) 狀態位元何時被設定，都會產生一個中斷請求給中斷控制器。當 $SFM = 1$ ，中斷會被遮蔽，而 SOF 狀態位元之狀態會被中斷控制器所忽略。設定 SFM 不會影響 SOF 目前狀態或 LCD 控制器設定及清除 SOF 之能力，只會妨礙中斷請求之產生。

10.6.1.11 LCD 關閉完成中斷遮蔽 (LDM)

在關閉 LCD 與完成目前傳送至輸出腳位的訊框之後，會使用 LDM 位元來遮蔽被觸發的中斷請求。當 $LDM = 0$ ，則不會遮蔽中斷，而不論 LCD 狀態暫存器 (LCSR) 內之 LCD 關閉完成 (LDD) 狀態位元何時被設定為 1，都會產生中斷請求給中斷控制器。當 $LDM = 1$ ，中斷會被遮蔽，LDD 狀態位元之狀態會被中斷控制器所忽略。設定 LDM 不會影響 LDD 目前狀態或是 LCD 控制器設定與清除 LDD 之能力，只會妨礙中斷請求的產生。在完成被傳送至輸出腳位的訊框之後，當 LCD 必須關閉時，則會使用此中斷。清除 LCD 啟動 (ENB) 為快速關閉，並不會設定 LCD。

注意：此遮蔽位元只適用使用 LCD 關閉 (DIS) 位元之正常關閉。

10.6.1.12 單/雙面板選擇 (SDS)

在被動模式下 ($PAS = 0$)，SDS 位元用來選擇 LCD 螢幕實用之顯示控制的類型。當 $SDS = 0$ ，則選擇單一面板操作 (螢幕呈現之像素為一次一條)。當 $SDS = 1$ ，會選擇雙面板操作 (螢幕呈現之像素為一次二條)。單一面板 LCD 驅動器具有一個線條/列移位器 (shifter) 與像素驅動器及一個線條指標。雙面板 LCD 控制器驅動器具有兩個線條/列移位器 (一個負責螢幕上半部，一個負責下半部) 與兩個線條指標 (一個負責螢幕上半部，一個負責下半部)。

當雙面板模式被程式化，LCD 控制器的 2 個 DMA 通道都會被使用。DMA 通道 0 用來從訊框緩衝區載入調色板 RAM 以驅動上半部顯示，DMA 通道 1 則負責下半部。當抓取螢幕上下半部的資料，及放置像素至 2 個分開的輸入 FIFO 時，這 2 個通道會交替使用。

當啟動雙面板操作，LCD 控制器腳位使用會加倍。以單色螢幕而言，使用 8 個腳位，而彩色螢幕則使用 16 個腳位。

注意：在主動模式下（PAS = 1）SDS 必須設定為 0。

表 10-4 顯示出每種操作模式所使用之 LCD 資料腳位與 GPIO 腳位，以及傳送至螢幕的像素順序。

注意：在被動彩色模式下，資料腳位順序會轉換。圖 10-17 顯示出 LCD 資料腳位像素順序。

表 10-4 LCD 控制器資料腳位之使用

彩色/單色面板	單/雙面板	被動/主動面板	螢幕部分	腳位
單色	單	被動	全部	L_DD[3:0]
單色	單	被動	全部	L_DD[7:0] *
單色	雙	被動	上	L_DD[3:0]
			下	L_DD[7:4]
彩色	單	被動	全部	L_DD[7:0]
彩色	雙	被動	上	L_DD[7:0]
			下	L_DD[15:8]
彩色	單	主動	全部	L_DD[15:0]

* 雙倍像素資料模式（DPD） = 1。

螢幕左上角

	行 0	行 1	行 2	行 3	行 4	行 5	行 6	行 7	行 8
列 0	LDD[0]	LDD[1]	LDD[2]	LDD[3]	LDD[0]	LDD[1]	LDD[2]	LDD[3]	LDD[0]
列 1	LDD[0]	LDD[1]	LDD[2]	LDD[3]	LDD[0]	LDD[1]	LDD[2]	LDD[3]	LDD[0]
列 2	LDD[0]	LDD[1]	LDD[2]	LDD[3]	LDD[0]	LDD[1]	LDD[2]	LDD[3]	LDD[0]
列 3	LDD[0]	LDD[1]	LDD[2]	LDD[3]	LDD[0]	LDD[1]	LDD[2]	LDD[3]	LDD[0]

被動單色單一面板顯示像素順序

螢幕左上角

	行 0	行 1	行 2	行 3	行 4	行 5	行 6	行 7	行 8
列 0	LDD[0]	LDD[1]	LDD[2]	LDD[3]	LDD[4]	LDD[5]	LDD[6]	LDD[7]	LDD[0]
列 1	LDD[0]	LDD[1]	LDD[2]	LDD[3]	LDD[4]	LDD[5]	LDD[6]	LDD[7]	LDD[0]
列 2	LDD[0]	LDD[1]	LDD[2]	LDD[3]	LDD[4]	LDD[5]	LDD[6]	LDD[7]	LDD[0]
列 3	LDD[0]	LDD[1]	LDD[2]	LDD[3]	LDD[4]	LDD[5]	LDD[6]	LDD[7]	LDD[0]

被動單色單一面板雙像素顯示像素順序

螢幕左上角

	行 0	行 1	行 2	行 3	行 4	行 5	行 6	行 7	行 8
列 0	LDD<0>	LDD<1>	LDD<2>	LDD<3>	LDD<0>	LDD<1>	LDD<2>	LDD<3>	LDD<0>
列 1	LDD<0>	LDD<1>	LDD<2>	LDD<3>	LDD<0>	LDD<1>	LDD<2>	LDD<3>	LDD<0>
列 n/2	LDD<4>	LDD<5>	LDD<6>	LDD<7>	LDD<4>	LDD<5>	LDD<6>	LDD<7>	LDD<4>
列 n/2+1	LDD<4>	LDD<5>	LDD<6>	LDD<7>	LDD<4>	LDD<5>	LDD<6>	LDD<7>	LDD<4>

n = 列的號碼

被動單色雙面板顯示像素順序

螢幕左上角

	行 0 紅	行 1 綠	行 2 藍	行 3 紅	行 4 綠	行 5 藍	行 6 紅	行 7 綠	行 8 藍
列 0	LDD<7>	LDD<6>	LDD<5>	LDD<4>	LDD<3>	LDD<2>	LDD<1>	LDD<0>	LDD<7>
列 1	LDD<7>	LDD<6>	LDD<5>	LDD<4>	LDD<3>	LDD<2>	LDD<1>	LDD<0>	LDD<7>
列 2	LDD<7>	LDD<6>	LDD<5>	LDD<4>	LDD<3>	LDD<2>	LDD<1>	LDD<0>	LDD<7>
列 3	LDD<7>	LDD<6>	LDD<5>	LDD<4>	LDD<3>	LDD<2>	LDD<1>	LDD<0>	LDD<7>

被動彩色單一面板顯示像素順序

螢幕左上角

	行 0 紅	行 0 綠	行 2 綠	行 2 藍	行 4 藍	行 5 紅	行 5 綠
列 0	LDD[7]	LDD[6]	LDD[0]	LDD[7]	LDD[1]	LDD[0]	LDD[7]
列 1	LDD[7]	LDD[6]	LDD[0]	LDD[7]	LDD[1]	LDD[0]	LDD[7]
列 n/2	LDD[15]	LDD[14]	LDD[8]	LDD[15]	LDD[9]	LDD[8]	LDD[15]
列 n/2+1	LDD[15]	LDD[14]	LDD[8]	LDD[15]	LDD[9]	LDD[8]	LDD[15]

n = 列的號碼

被動彩色雙面板顯示像素順序

圖 10-17 LCD 資料腳位像素順序

10.6.1.13 彩色/單色選擇 (CMS)

彩色/單色選擇 (CMS) 位元選擇 LCD 控制器在彩色貨單色模式下操作。當 CMS = 0，會選擇彩色模式。調色板通道為 16 位元寬 (5 位元紅色、6 位元綠色、

5、位元藍色)，單一面版模式會啟動 8 個資料腳位，雙面版模式啟動 16 個資料腳位，而全部的 3 個 Dither 區塊都會被使用，為紅色、綠色、藍色所使用。當 CMS = 1，則選擇單色模式，調色板通道為 8 位元寬，單一面版模式啟動 4 或 8 個資料腳位，雙面版模式則啟動 8 個資料腳位，以及使用藍色 Dither 區塊。

10.6.1.14 LCD 啟動 (ENB)

LCD 啟動 (ENB) 位元用來啟動與快速關閉所有的 LCD 控制器操作。當 ENB = 0，LCD 控制器為關閉狀態或是正在快速關閉的程序中，而所有的 LCD 腳位都可為 GPIO 使用。當 ENB = 1，則 LCD 控制器為啟動狀態。

在設定 ENB 之前，其他所有的控制暫存器必須被初始化。LCCR0 可最後程式化，而可在 word 寫入至暫存器的同時程式化所有的位元區域。當 LCD 控制起啟動時，若 ENB 被清除，則 LCD 控制器會立即自 LCD DMAC 請求資料，且不會完成目前的訊框。不可重新啟動 LCD 控制器，直到 QD 狀態旗標在暫存器 LCSR 內被設定，而指示快速關閉已完成。快速關閉是為睡眠關閉而執行。在訊框最後 LCD 控制器的正常關閉可經由 LCD 關閉位元 LCR0[DIS]來完成。具有分開的快速關閉與正式關閉的可遮蔽中斷。請參考 10.2.1 節「啟動控制器」來得到更多的資訊。

10.6.2 LCD 控制器控制暫存器 1 (LCCR1)

LCD 控制器控制暫存器 1 包含 4 個位元區域，當成下數計數器的收集之模數 (modulus) 來使用，每一個都執行不同的功能來控制眾多的 LCD 腳位時序。這些值必須在啟動 LCD 控制器之前程式化。表 10-5 為 LCCR1 位元配置。此暫存器可被讀取或寫入。

表 10-5 LCD 控制器控制暫存器 1

實體位址 0x4400_0004								LCD 控制器控制暫存器 1																LCD 控制器																
位元	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0								
	BLW								ELW								HSW								PPL															
重置	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0								
位元	名稱		說明																																					
31:24	BLW		線條開始像素時脈等待計數（10.6.2.1 節）： 此數值（0 ~ 255）說明在第一個像素集合送至顯示之前加入至線條傳送開始的像素時脈期間之數目。BOL 等待 =（BLW																																					

		+ 1)。
23:16	ELW	<p>線條結束時脈等待計數 (10.6.2.2 節)：</p> <p>此數值 (0 ~ 255) 說明線條時脈被觸發前像素時脈週期增加的線條傳輸之結束的數目。$EOL = (ELW + 1)$。</p> <p>在被動顯示模式下，在線條結束等待週期期間，像素時脈之非主動狀態會被保留。而在主動顯示模式下，則會觸發。</p>
15:10	HSW	<p>水平同步脈衝寬度 (10.6.2.3 節)：</p> <p>此數值 (0 ~ 63) 說明在每個線條結束時像素時脈週期脈衝線條時脈的數目。$HSYNC$ 脈衝寬度 = (HSWH)。</p> <p>在被動顯示模式下，在線條時脈產生期間，像素時脈之非主動狀態會被保留。而在主動顯示模式下，則會觸發。</p>
9:0	PPL	<p>每個線條之像素 (10.6.2.4 節)：</p> <p>說明 LCD 顯示的每個線條包含之像素數目。每個線條實際像素 = (PPL + 1)。</p>

10.6.2.1 線條開始像素時脈等待計數 (BLW)

BLW 說明插入像素的列或線條開始的虛設像素時脈數目。先前線條的線條時脈無效後，在開始輸出像素的第一個集合給下一個線條之前，使用 BLW 的值來計算等待的像素時脈之數目。BLW 產生一個範圍為 1 ~ 256 像素時脈週期的等待期間。BLW 必須以所需的像素時脈數的最小值來做程式化。在被動顯示模式下，像素時脈週期期間，L_PCLK 不能驅動。在主動模式下，則可持續驅動。

10.6.2.2 線條結束像素時脈等待計數 (ELW)

ELW 說明在脈衝線條時脈腳位之前，插入每個線條之結束或像素列的虛設時脈數目。一旦像素的完整線條傳送到 LCD 驅動器，在脈衝線條時脈之前，使用 ELW 的值來計算等待的像素時脈之數目。ELW 產生一個範圍為 1 ~ 256 之像素時脈週期的等待週期。ELW 必須以需要的像素時脈數的最小值來程式化。在被動顯示模式下，像素時脈週期期間，L_PCLK 不能驅動。在主動模式下，則可持續驅動。

10.6.2.3 水平同步脈衝寬度 (HSW)

注意：此節的「脈衝寬度」為觸發 L_LCLK 的時間，而不是發生線條計數週期的時間。

HSW 說明在被动模式或主动模式下的水平同步脈衝，線條時脈的寬度（最小值為 1）。每觸發 L_LCLK 一次，就會傳送給線條顯示，像素時脈等待狀態的可程式化數目會消逝。觸發 L_LCLK 時，HSW 的值會傳送到 6 位元下數計數器，此計數器在程式化像素計時器頻率會減少，當計數器檢少至 0 時，L_LCLK 會無效化。程式化 HSW 可產生範圍為 1~64 的像素時脈期間的線條時脈脈衝寬度。

在被动顯示模式下，線條時脈脈衝期間，像素時脈無法驅動，但是在主动掩飾模式下就可觸發。使用 LCCR3 的水平同步極性（HSP）位元將線條時脈腳位的極性（主动和非主动狀態）程式化。

HSW 必須依所需的像素計數的數目之最小值來程式化。

10.6.2.4 每個線條之像素（PPL）

PPL 位元區域用來指明螢幕（minus one）上每個線條或列之像素數目。PPL 為 10 位元的值，在每個線條上呈現出 1 到 1024 個像素（建議勿設定超過 800 個像素）。它用來計算必須在觸發線條時脈之前發生的像素時脈數目。如 10.4.2 節所述，每個線條之像素必須為以下之倍數：1 位元像素為 32 個像素、2 位元像素為 16 個像素、4 位元像素為 8 個像素、8 位元像素為 4 個像素、16 位元像素為 2 個像素。兩種特殊情況：8 位元/像素單色螢幕與雙被像素資料模式，而 8 或 16 位元/像素被动彩色螢幕每個線條需要 8 個像素的倍數。

若所使用的顯示模式不為上述的倍數，則每個線條必須加上「虛設」像素來保持記憶體內的訊框緩衝區對齊。舉例來說，若被控制的顯示模式為 250 個像素寬與 8 位元的像素大小，則最接近 8 的倍數為 256。每個線條之像素必須設定為 255，且必須加入 6 個「虛設」像素至訊框緩衝區內每個線條之尾端。在每個線條結束時，被控制的顯示必須忽略虛設像素時脈。

10.6.3 LCD 控制器控制暫存器 2（LCCR2）

LCD 控制器控制暫存器 2 包含 4 個位元區域，此區域當成下數計數器之收集的值來使用，每一個都具有不同的功能以控制眾多的 LCD 腳位的時脈。表 10-6 為 LCCR2 之位元配置。此暫存器可被讀取或寫入。

表 10-6 LCD 控制器控制暫存器 2

實體位址 0x4400_0008		LCD 控制器控制暫存器 2																LCD 控制器															
位元		31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
		BFW								EFW								VSW								LPP							
重置		0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
位元	名稱	說明																															
31:24	BFW	訊框開始線條時脈等待計數（10.6.3.1 節）： 主動模式下（LCCR0[PAS] = 1），此數值（0 ~ 255）指示在像素的第一個集合傳送至顯示之前加到訊框開始的線條時脈期間的數目。在插入額外的線條時脈期間，會驅動線條時脈。在被動模式下，BFW 必須清除為 0（關閉）。																															
23:16	EFW	訊框結束線條時脈等待計數（10.6.3.2 節）： 主動模式下（LCCR0[PAS] = 1），此數值（0 ~ 255）指示加到每個訊框結束的線條時脈期間的數目。在額外線條時脈插入期間，不會驅動線條時脈。 在被動模式下，EFW 必須清除為 0（關閉）。																															
15:10	VSW	垂直同步脈衝寬度（10.6.3.3 節）： 主動模式下（LCCR0 = 1），此數值（0 ~ 63）指示在 EFW 期間消逝後，在每個訊框結束產生脈衝的線條時脈期間之數目。在主動模式下，訊框時脈如同 VSYNC 訊號，在 VSYNC 期間線條時脈會驅動。VSYNC 寬度 = (VSW + 1)。 被動模式下（LCCR0[PAS] = 0），此數值（0 ~ 63）指示在訊框結束之後插入的額外線條時脈期間的數目。在被動模式下，VSW 不會影響觸發 L_FCLK 的時間。在額外線條時脈插入期間，不會驅動線條時脈。VSYNC 寬度 = (VSW + 1)。																															
9:0	LPP	每個面版的線條（10.6.3.4 節）： 指示每個面版的線條數目。單一面版模式下，其數目只有整個 LCD 顯示線條數目的一半。每個面版的線條 = (LPP + 1)。																															

10.6.3.1 訊框開始線條時脈等待計數（BFW）

在主動模式（LCCR0[PAS] = 1）使用 BFW 來指定在每個訊框開始時插入的線條時脈數目。當先前訊框的 VSYNC 訊號無效時，BFW 會開始計數。使用 BFW 的值來計算在下個訊框開始前像素輸出之前插入的線條時脈之數目。BFW 會產生一個範圍為 0 ~ 255 的額外 L_LCLK 週期（BFW = 0x00 關閉等待計數）的等待期間。在 BFW 線條時脈等待期間的產生時，會驅動 L_LCLK。

在被动模式下，BFW 必須設定為 0，如此就不會產生訊框開始等待狀態。在被动模式下，只可使用 VSW 來插入線條時脈等待狀態，而允許 LCD 控制器的 DMAC 填滿調色版，並且在下個訊框開始前插入另外的像素。

10.6.2.3 訊框結束線條時脈等待計數 (EFW)

在主動模式下 (LCCR0[PAS] = 1)，使用 EFW 來指示在每個訊框結束時插入的線條時脈之數目。一旦完整的像素訊框傳送到 LCD 顯示，則使用 EFW 的值來計算等待的線條數目。計算結束後會觸發 VSYNC (L_FCLK) 訊號。EFW 會產生一個範圍為 0 ~ 255 的線條時脈週期的等待期間 (EFW = 0x00 關閉 EOF 等待計數)。產生 EFW 線條時脈期間時，不會驅動 L_LCLK。

在被动模式下，必須等待 EFW 設定為 0，如此就不會產生 EOF 等待狀態。在被动模式下只可使用 VSW 來插入線條時脈等待狀態，而允許 LCD 控制器的 DMAC 填滿調色版，且在下一個訊框開始前插入額外的像素。

10.6.3.3 垂直同步觸發寬度 (VSW)

六位元 VSW 區域說明在主動模式下垂直同步觸發的觸發寬度，或是被动模式下在訊框的開始和結束加入額外虛設時脈等待狀態。

主動模式下 (LCCR0[PAS]=1)，使用 L_FCLK 來產生垂直同步訊號，L_FCLK 每觸發一次，訊框像素的最後線條或是列會被送到顯示，如 LCCR1[BLW]指定的線條時脈等待狀態的可程式化數目會消逝。當 L_FCLK 被觸發時，VSW 的值會送到六位元下數計數器，使用線條時脈頻率來減少此計數器。當計數器到達零，會取消 L_FCLK。將 VSW 程式化可以產生範圍為 1 ~ 64 線條時脈時期的垂直同步觸發寬度。VSW 必須依需求的線條時脈數目之最小值來程式化。使用 LCCR3 的垂直同步極性腳位將 L_FCLK 腳位的極性（主動和非主動狀態）程式化。

被动模式下 (LCCR0[PAS]=0)，VSW 無法影響 L_FCLK 腳位的時序，但是可以用來在訊框的結束和下一個訊框開始之間增加額外線條時脈等待狀態。當取消訊框的最後線條時脈，VSW 的值會送到六位元下數計數器，使用線條時脈頻率減少計數器。當計數器到達零，下一個訊框就會開始。在被动模式下，將 VSW 程式化可以在每個訊框產生 1 ~ 64 虛設的線條時脈技術時期。VSW 必須被程式化為允許：

- 每個訊框之間必須有足夠的等待狀態可以發生，如此，LCD 的 DMAC 可

以完整地載入 on-chip 調色板（如果可應用的話）。

- 從訊框緩衝區抓取編碼像素值的有效數目，編碼像素值的有效數目被 dither logic 處理且被放置在輸出 FIFO 準備被送到 LCD 的資料腳位。

需求的等待狀態數目為依靠系統決定，根據以下的因素：

- 調色板緩衝區大小（無；8、32 或 512 位元組）。
- 記憶體系統速度（等待狀態的數目、突發傳輸速度和節拍數目）。f
- 調色板 DMA 需求延遲，LCCR0[PDD]。

在線條時脈等待狀態時期的插入期間，觸發線條時脈腳位。

VSW 在被动模式無法影響訊框時脈訊號的產生。在適當的設定和保留時間下，被動 LCD 顯示需求訊框時脈在每個訊框的第一線條時脈觸發的上邊界可以主動。為了此需求，LCD 控制器的訊框時脈腳位在每個訊框的第一像素時脈的上升邊界被觸發。為了第一線條剩餘的部分如像素一樣被傳送到顯示，訊框脈衝維持觸發。然後，在每個訊框第二線條的第一像素時脈的上升邊界取消它。

10.6.3.4 面板線條 (LPP)

LPP 說明在 LCD 面板上被控制的線條或是列的數目。在單面板模式，它呈現完整 LCD 顯示的線條總數目。使用 LPP 來計算在訊框線條被觸發前線條時脈必須發生的正確數目。雙面板模式，它呈現完整 LCD 顯示的線條數目的一半，完整 LCD 顯示被分離為兩個面板。LPP 為 10 位元的值，它呈現每個螢幕 1~24 線條。它必須依顯示的實際高度之最小值程式化，且不可以超過 600 像素。為了縱向方式面板，可以使用大於 600 像素，只要總像素沒有超過 480,000。例如：可以使用 480×640 縱向方式面板。

10.6.4 LCD 控制器控制暫存器 3 (LCCR3)

表 10-7 說明 LCCR3，包括位元、使用位元區域來控制 LCD 控制器內各種功能。此暫存器也許可以被讀取或寫入。保留位元必須寫入 0，且必須取消對它們的讀取。

表 10-7 LCD 控制器控制暫存器 3

實體位址 0x4400_000C					LCD 控制器控制暫存器 3												LCD 控制器															
位元	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	保留				DPC	BPP				OEP	PCP	HSP	VSP	API				ACB				PCD										
重置	X	X	X	X	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	

位元	名稱	描述
31:28	—	保留-寫入 0
27	DPC	雙倍像素時脈模式（第 10.6.4.1 節）： 0 = L_PCLK 腳位在頻率被驅動，由 PCD 說明。 1 = L_PCLK 腳位在雙倍頻率被驅動，由 PCD 說明。
26:24	BPP	像素的位元（第 10.6.4.2 節）： 000 - 1 位元像素[4 通道，8 位元組調色板緩衝區（只有使用前兩個通道）] 001 - 2 位元像素[4 通道，8 位元組調色板緩衝區] 010 - 4 位元像素[16 通道，32 位元組調色板緩衝區] 011 - 8 位元像素[256 通道，512 位元組調色板緩衝區] 100 - 16 位元像素[無調色板緩衝區] 101、110、111 – 保留
23	OEP	輸出啟動調色板（第 10.6.4.3 節）： 0 = 在主動顯示模式，L_BIAS 腳位主動高電位、非主動低電位。 1 = 在主動顯示模式，L_BIAS 腳位主動低電位、非主動低電位。 在主動顯示模式，當 L_BIAS 腳位為主動，將資料驅動到在程式化像素時脈邊界的 LCD 資料腳位。在被动顯示模式，取消 OEP。
22	PCP	像素時脈調色板（第 10.6.4.4 節）： 0 = 資料在 L_PCLK 的上升邊界上的 LCD 腳位作測試。 1 = 資料在 L_PCLK 的上降邊界上的 LCD 腳位作測試。
21	HSP	水平同步調色板（第 10.6.4.5 節）： 0 = L_LCLK 腳位為主動高電位且非主動低電位。 1 = L_LCLK 腳位為主動低電位且非主動高電位。
20	VSP	垂直同步調色板（第 10.6.4.6 節）： 0 = L_FCLK 腳位為主動高電位且非主動低電位。 1 = L_FCLK 腳位為主動低電位且非主動高電位。
19:16	API	每個中斷的 AC 偏差值腳位傳輸。 此數值（0~15）說明計算的 AC 偏差值腳位傳輸數目，在設

		定線條計數狀態 (ABC) 位元之前，會發出中斷請求的訊號。當 ABC 被設定時，此計數器會停止；當軟體清除 ABC 時，此計數器會重新啟動。當 API = 0x0，此功能會關閉。
15:8	ACB	AC 偏差值腳位頻率（第 10.6.4.8 節）： 被動模式下（LCCR0[PAS] = 0），此數值（0 ~ 255）說明在觸發 AC 偏差值腳位之前用來計算的線條時脈數目。使用此腳位來定期地反轉電源供應的調色板，避免顯示的 D.C. 電荷增大。若正在控制的被動顯示不需要適用 L_BIAS，將 ACB 程式化到它的最大值（0xFF）使電源守恆。可以使用 ACB 和 API 做 AND 運算來計算在主動模式（LCCR0[PAS] = 1）線條時脈/觸發 L_BIAS 腳位的數目 = (ACB+1)。
7:0	PCD	像素時脈除數（第 10.6.4.9 節）： 此數值（0 ~ 255）說明以 LCD/記憶體控制器時脈（LCLK）頻率為基準的像素時脈的頻率。像素時脈頻率的範圍可從 LCLK/2 到 LCLK/512。 像素時脈頻率 = $LCLK / (2 * (PCD + 1))$ 。 若啟動雙倍時脈模式，PCD 必須以 1 或更大值來作程式化。

10.6.4.1 雙倍像素時脈 (DPC)

DPC 將在 L_PCLK 腳位上的像素時脈的速率加倍。如此，就可直接連接到 NTSC 編碼器（例如：分析設備 7171）。所有的 LCD 控制器設定仍然為「原始」像素時脈的，此模式只會影響 L_PCLK 輸出腳位。如果 DPC 設定為 1，像素時脈除數（PCD）必須等於 1 或是大於 1。

10.6.4.2 像素的位元 (BPP)

BPP 說明記憶體的編碼像素值的大小。1、2、4 和 8 位元的像素大小在螢幕顯示像素前，需要載入內部調色板 RAM。關於將 DMAC 程式化以載入調色板 RAM 的細節請參考第 10.6.5 節「LCD 控制器 DMA」。將 BPP 程式化為下列：

0b000 = 1 位元像素
 0b001 = 2 位元像素
 0b010 = 4 位元像素
 0b011 = 8 位元像素
 0b100 = 16 位元像素
 0b101 ~ 0b111 = 保留

10.6.4.3 輸出啟動調色板 (OEP)

在主動顯示模式 ($LCCR0[PAS] = 1$)，OEP 位元選擇輸出啟動訊號 (L_BIAS) 的主動和非主動狀態。在此模式下，當資料主動被驅動使用像素時脈（在主動模式仍繼續被觸發）時，AC 偏差值腳位發出訊號給 off-chip 設備。當 $OEP = 0$ ， L_BIAS 為主動高電位且非主動低電位。當 $OEP = 1$ ， L_BIAS 為主動低電位且非主動高電位。當 L_BIAS 在它的主動狀態，資料驅動至像素時脈之程式化邊界上的 LCD 資料腳位。

在被动顯示模式，OEP 不會影響 L_BIAS 。

10.6.4.4 像素時脈調色板 (PCP)

PCP 腳位選擇像素時脈 (L_PCLK) 邊界以在 LCD 腳位上測試資料。當 $PCP = 0$ ，測試發生在 L_PCLK 的上升邊界；當 $PCP = 1$ ，測試發生在 L_PCLK 的下降邊界。PCP 無法影響資料被驅動的時序，它只可以反轉 L_PCLK 。

10.6.4.5 水平同步調色板 (HSP)

HSP 位元選擇 L_LCLK 腳位的主動狀態和非主動狀態。當 $HSP = 0$ ， L_LCLK 為主動高電位且非主動低電位；當 $HSP = 1$ ， L_LCLK 為主動低電位且非主動高電位。在主動顯示模式， L_LCLK 為水平同步訊號；在被动顯示模式，它為線條時脈。

在主動和被动顯示模式， L_FCLK 腳位被強制為非主動狀態，不論像素什麼時候被傳輸。在發生每個線條的結束和像素時脈的可程式化數目之後（由 $LCCR1[ELW]$ 控制），為了線條時脈的可程式化數目（由 $LCCR1[HSW]$ 控制）， L_FCLK 腳位被強制為主動狀態，然後，它再次被強制為非主動狀態。

10.6.4.6 垂直同步調色板 (VSP)

VSP 位元選擇 L_FCLK 腳位的主動狀態和非主動狀態。當 $VSP = 0$ ， L_FCLK 為主動高電位且非主動低電位；當 $VSP = 1$ ， L_FCLK 為主動低電位且非主動高電位。

在主動顯示模式 ($LCCR0[PAS] = 1$)， L_FCLK 為垂直同步訊號。在訊框之間傳輸像素時， L_FCLK 腳位被強制為非主動狀態。在發生每個訊框的結束和線條時脈的可程式化數目之後（由 $LCCR2[EFW]$ 控制），為了線條時脈的可程式化

數目（由 LCCR2[VSW]控制），它被強制為主動狀態，然後，它再次被強制為非主動狀態。

在被动顯示模式，L_FCLK 為訊框時脈。它被強制為主動狀態在每個訊框的第一像素時脈之上升邊界。訊框像素的完整第一線條傳輸期間，它維持主動狀態，然後，它被強制為非主動狀態在每個訊框的第二像素時脈之上升邊界。它維持此狀態直到訊框的結束。

10.6.4.7 中斷的 AC 偏差值腳位傳輸 (API)

4 位元 API 指定在設定 LCD 控制器狀態暫存器 (LCSR) 的 AC 偏差值計數狀態 (ACS) 位元之前計算的 AC 偏差值腳位傳輸數目，此位元會發出中斷請求的訊號。啟動 LCD 控制器後，API 的值會載入至四位元下數計數器，計數器每減少一次，L_BIAS 會轉化反轉一次。當計數器到達零，它會停止，AC 偏差值計算位元 LCSR[ABC]會被設定。一旦 ABC 被設定，四位元下數計數器會依 API 的值被再載入，直到 ABC 被清除才會關閉。當 CPU 清除 ABC，下數計數器會被啟動，每減少一次 AC 偏差值腳位就會轉化。在每個中斷請求之間的 AC 偏差值腳位傳輸數目範圍為 1 ~ 15。將 API 設定為 0x0 來關閉 API 功能。

在主動顯示模式 (LCCR0[PAS] = 1)，L_BIAS 為輸出啟動訊號。然而，API 中斷訊號也許會持續發生。使用 ACB 區域來計算在主動模式的線條時脈。當發生可程式化數目的線條時脈脈衝，會觸發中斷訊號，中斷訊號可減少 API 中斷邏輯使用的四位元計數器。一旦此中斷訊號觸發可程式化的次數（由 API 所指定），會產生中斷。若在主動模式下不需要 API 中斷功能，使用者必須將 API 程式化為 0。

10.6.4.8 AC 偏差值腳位頻率 (ACB)

在被动模式 (LCCR0[PAS] = 1)，八位元 ACB 區域說明在 AC 偏差值腳位 (L_BIAS) 的每個觸發之間計算的線條時脈數目。啟動 LCD 控制器後，ACB 的值會載入八位元下數計數器，使用線條時脈 (L_LCLK) 減少計數器。當計數器到達零，它會停止，L_BIAS 被觸發，所有的程序會再次啟動。在每個偏差值腳位傳輸之間的線條數目的範圍為 1 ~ 256，回應 ACB 的值為 0 ~ 255。如此，程式化到 ACB 的值為線條時脈所需數目減 1。

被动 LCD 顯示使用 AC 偏差值來定期地倒轉提供給螢幕的電源之調色板，以消除 D.C. 差距值。若正被控制的 LCD 顯示有自己內部轉換電源方法，將 ACB 設定為最大值 (0xFF) 來減少電源消耗。ACB 必須在系統內與導致 LCD 控制器

內的輸出 FIFO underrun 的頻寬問題來謹慎地程式化。在這些情況，像素時脈為了被動顯示被停止，被動顯示會造成線條時脈之間的時間超過所預期的。關於如何處理輸出 FIFO underrun 的更多資料請參考 10.3.5 節「LCD 控制器腳位使用」。

在主動顯示模式，ACB 位元區域對 L_BIAS 腳位沒有影響。因為在主動模式像素時脈會持續地觸發，使用 AC 偏差值腳位來當輸出啟動訊號。它會主動地被在主動模式的 LCD 控制器觸發，不論像素資料什麼時候被驅動出去至資料腳位，當它可能使用像素時脈來保留像素時，發出訊號給顯示。在主動模式可以使用 ACB 來計算線條時脈和產生 API 中斷。

10.6.4.9 像素時脈除數 (PCD)

八位元 PCD 區域選擇像素時脈(L_CLK)的頻率。PCD 值的範圍為 0 ~ 255。它產生一個範圍從 LCLK/2 到 LCLK/512 的像素時脈頻率。LCLK 為 LCD/記憶體控制器時脈的程式化頻率，LCLK 的範圍為 100MHz ~ 166MHz。

像素時脈頻率必須被校準以符合需求的螢幕更新速率，如下：

- 目標顯示的像素數目
- 面板數目（單一或雙重）
- 顯示型態（黑白或彩色）
- 在每個線條的開始和結束作程式化的像素時脈等待狀態數目
- 在每個訊框的開始和結束作插入的線條時脈數目
- 在主動模式的 VSYNC 訊號的寬度或是插入被動模式的 VSW 線條時脈
- 訊框時脈或 HSYNC 訊號的寬度

所有的這些功能改變從一個訊框傳輸到下一個訊框的持續時間。不同的製造商需要不同的更新速率，根據顯示的實體特性。為了迎合需求，使用 PCD 來改變像素時脈頻率。為了 set PCD 值或是產生一個目標像素時脈頻率之需求 PCD 值，使用下面兩個方程式來計算像素時脈頻率。如果啟動雙重像素時脈模式 (DPC)，PCD 必須設定為 1 或是更大值。

$$\text{PixelClock} = \text{LCLK}/2(\text{PCD}+1)$$

$$\text{PCD} = (\text{LCLK}/2(\text{PixelClock}))-1$$

where

$$\text{LCLK} = \text{LCD/記憶體時脈}$$

$$\text{PCD} = \text{LCCR3}[7:0]$$

10.6.5 LCD 控制器 DMA

LCD 控制器有兩個完全獨立的 DMA 頻道，用來將調色板緩衝區和訊框緩衝區從外部記憶體傳送到 LCD 控制器。LCD DMA 控制器 (DMAC) 的運作很像在敘述元抓取模式的應用處理器 DMAC。DMA 頻道 0 用於單面板顯示模式和雙面板模式的上部螢幕。DMA 頻道 1 專門用於雙面板模式的下部螢幕。調色板 RAM 總是經由 DMA 頻道 0 載入。DMA 傳輸的所有資料保持在 LCD DMAC 的暫存器裡。這些暫存器從主記憶體的訊框敘述元被載入。記憶體裡的每一個訊框緩衝區必須使用一個敘述元。當調色板 RAM 被載入時，也會使用一個分隔的敘述元。眾多敘述元可以在一個表列裡被串連在一起，達到此功能需要 DMAC 從實質無限數目的不連接位置傳輸資料。四個 DMA 暫存器型態根據相關的 DMA 頻道編號：

- 第 10.6.5.2 節 「LCD DMA 訊框敘述元位址暫存器 (FDADR_x)」
- 第 10.6.5.3 節 「LCD DMA 訊框來源位址暫存器 (FSADR_x)」
- 第 10.6.5.4 節 「LCD DMA 訊框 ID 暫存器 (FIDR_x)」
- 第 10.6.5.5 節 「LCD DMA 命令暫存器 (LDCMD_x)」

10.6.5.1 訊框敘述元

雖然由軟體載入 FDADR_x，但是其他的 DMA 暫存器只可以直接地由從 DMA 訊框敘述元載入。訊框敘述元為四字組區塊，在記憶體的 16 位元組邊界上排列：

字組[0]包括 FDADR_x 的值

字組[1]包括 FSADR_x 的值

字組[2]包括 FIDR_x 的值

字組[3]包括 LDCMD_x 的值控制器，第一敘述元會被讀取，而且四個暫存器都會被 DMAC 寫入。

在啟動 LCD 控制器之前，軟體必須將第一敘述元的位置寫入 FDADR_x。在所有目前敘述元的資料已經被傳輸之後，將被 FDADR_x 所指的下一個訊框敘述元載入相關的 DMA 頻道之暫存器。

當訊框分支暫存器 (FBR_x) 的 BRA 位元被設定時，不會使用 FDADR_x 的位址。這種情況下，使用訊框分支位址來抓取敘述元給下一個訊框。使用分支可以載入一個新的調色板或是處理一個一般訊框，細節請參考第 10.6.6 節「LCD 訊框分支暫存器 (FBR_x)」。

注意：若只有一個外部記憶體的訊框被使用，FDADR_x 區域（訊框的字組[0]）必須指回它自己。

10.6.5.2 LCD DMA 訊框敘述元位址暫存器 (FDADR_x)

回應 DM 頻道和的讀取/寫入暫存器 FDADR0 和 FDADR1 包含 DMA 頻道的下一個敘述元之記憶體位址。結束目前敘述元之後，DMA 抓取在此位置的敘述元。重置時，此暫存器的位元為未定義。目標位址必須在 16 位元組邊界上排列。位址的位元[3:0]必須為 0。表 10-8 為位元配置。

表 10-8 LCD DMA 訊框敘述元位址暫存器

實體位址 通道 0：0x4400_0200 通道 1：0x4400_0210		LCD DMA 訊框敘述元位址暫存器	LCD 控制器
位元	31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0	敘述元位址	
重置	?	?	?
		名稱	描述
31:0		敘述元位置	下一個敘述元位址。 為了正確記憶體調整，位元[3:0]必須為 0。

10.6.5.3 LCD DMA 訊框來源位址暫存器 (FSADR_x)

回應 DMA 頻道 0 和 1 的暫存器 FSADR0 和 FSADR1 包含 DMA 通道的目前敘述元之來源位址。位址必須在 8 位元組邊界上排列。位元[2:0]必須為 0。若此敘述元為調色板載入，FSADR_x 指向在調色板資料開始的記憶體位置。調色板的大小必須為 1 和 2 位元像素資料的 4 個 16 位元通道、4 位元像素資料的 16 個 16 位元通道以及 8 位元像素資料的 256 個 16 位元通道。若此敘述元為像素資料，FSADR_x 指向訊框 ID 暫存器的訊框緩衝區開始。

結束目前敘述元之後，DMA 抓取在此位置的敘述元。重置時，此暫存器的位元為未定義。目標位址的表 10-8 為位元配置。當 DMAC 從記憶體抓取時，此位址會增加。若有需要，可以使用 DMA 訊框 ID 暫存器來保持初始的訊框來源位址。表 10-9 為位元配置。

這些唯讀暫存器直接經由訊框敘述元被載入，如 10.6.5.1 節「訊框敘述元」

所述。

表 10-9 LCD DMA 訊框來源位址暫存器

		實體位址 通道 0：0x4400_0204 通道 1：0x4400_0214	LCD DMA 訊框來源位址暫存器	LCD 控制器																													
位元	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	
		訊框來源位址																															
重置	? ?																																

位元	名稱	說明
31:0	訊框來源位址	調色板或記憶體內之像素訊框資料位址。 為了適當的記憶體調整，位元[2:0]必須為 0。

10.6.5.4 LCD DMA 訊框 ID 暫存器 (FIDRx)

暫存器 FIDR0 與 FIDR1 對應至 DMA 通道 0 與 1，並包含一個 ID 區域說明目前的訊框。此區域之特殊的使用由使用者來決定。當中斷發生時，此 ID 暫存器會被複製到 LCD 控制器中斷 ID 暫存器。表 10-10 為位元配置。

此唯讀暫存器經由訊框敘述元被直接載入，如 10.6.5.1 節「訊框敘述元」所述。

表 10-10 LCD 訊框 ID 暫存器

		實體位址 通道 0：0x4400_0208 通道 1：0x4400_0218	LCD DMA 訊框 ID 暫存器	LCD 控制器																												
位元	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	訊框 ID																											保留				
重置	?	?	?	?	?	?	?	?	?	?	?	?	?	?	?	?	?	?	?	?	?	?	?	?	?	?	?	?	?	X	X	X

位元	名稱	敘述元
31:3	訊框 ID	訊框 ID。
2:0	—	保留

10.6.5.5 LCD DMA 命令暫存器

暫存器 LDCM0 與 LDCM1 對應至 DMA 通道 0 與 1，包含組態區域與 DMA 通道目前敘述元的長度。重置時，這些暫存器裡的位元會初始化為 0。保留的位元必須寫入 0，且必須忽略讀取保留的位元。表 10-11 為位元配置。

此唯讀暫存器會經由訊框敘述元被直接載入，如 10.6.5.1 節「訊框敘述元」所述。

表 10-11 LCD DMA 命令暫存器

		實體位址		LCD DMA 命令暫存器		LCD 控制器																										
		通道 0：0x4400_020C																														
		通道 1：0x4400_021C																														
位元	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	保留				PAL	保留				SOFINT	EOFINT	LEN																				
重置	X	X	X	X	X	0	X	X	X	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	
位元	名稱		說明																													
31:27	—		保留																													
26	PAL		載入調色板（10.6.5.5.4 節）： 0 = 1 = 在 LDCMD1 內不可設定 PAL。																													
25:23	—		保留																													
22	SOFINT		訊框起始之中斷（10.6.5.5.2 節）： 0 = 當啟動一個新的訊框時，不會設定 LCD 狀態暫存器裡的 SOF 中斷位元。 1 = 當啟動一個新的訊框時，會設定 LCD 狀態暫存器內之訊框啟動（SOF）中斷位元（在載入訊框敘述元之後）。																													
21	EOFINT		訊框結束之中斷（10.6.5.5.3 節）： 0 = 當結束抓取此訊框內之前的 word 時，不會設定 LCD 狀態暫存器內之 EOF 中斷位元。 1 = 當結束抓取此訊框內之前的 word 時，會設定 LCD 狀態暫存器內之訊框結束（EOF）中斷位元。																													
20:0	LEN		傳送之位元組長度（10.6.5.5.4 節）： 最低的兩個位元[1:0]為長度計算的部分，但為了適當的記憶體調整，必須一直為 0。																													

10.6.5.5.1 載入調色板（PAL）

PAL 指示被抓取的資料會載入至調色板 RAM。若 PAL 被設定為 0，則調色板 RAM 會以資料一開始的 8、32 或 512 位元組載入，如下所示：

1 與 2 位元像素為 8 位元組

4 位元像素為 32 位元組

8 位元像素為 512 位元組

在啟動 LCD 之後，軟體必須至少載入調色板一次。否則調色板通道將不會初始化，而訊框資料將不會具有有效的訊框調色板來參考。

若 LCD 以 16 位元像素模式操作，則不可載入調色板。

注意：由於調色板一直以通道 0 載入，因此在 LDCMD1 內不可設定 PAD 位元。

10.6.5.5.2 訊框啟動之中斷 (SOFINT)

若 SOFINT 被設定為 1，則當啟動一個新的訊框時，DMAC 會設定訊框開始位元 (LCSR[SOF])。在一個新的敘述元從記憶體載入之後與抓取調色板/訊框資料之前，SOF 位元會被設定。

在雙面板模式下，只有當兩個通道都達到訊框起始且兩個訊框敘述元都設定 SOFINT 時才可設定 LCSR[SOF]。在雙面板模式下，不可為調色板敘述元來設定 SOFINT，因為只有一個通道可用來載入調色板 RAM。

10.6.5.5.3 訊框結束之中斷 (EOFINT)

若 EOFINT 被設定為 1，則在抓取之前訊框緩衝區內的 word 之後，DMAC 會設定訊框結束位元 (LCSR[EOF])。

在雙面板模式下，只有當兩個通道都達到訊框結束且兩個訊框敘述元都設定 EOFINT 時才可設定 LCSR[EOF]。在雙面板模式下，不可為調色板敘述元來設定 EOFINT，因為只有一個通道可用來載入調色板 RAM。

10.6.5.5.4 傳送長度 (LEN)

LEN 位元區域決定 DMAC 抓取的位元組數目。LEN = 0 為無效的。若 PAL 被設定為 1，LEN 必須以調色板 RAM 的大小來程式化。這對應至：

- 1 與 2 位元像素為 8 位元組 (1 位元像素實際只有使用上面 2 個通道)
4 位元像素為 32 位元組
8 位元像素為 512 位元組

注意：一個分開的敘述元必須用來抓取訊框資料。

訊框資料的 LEN 值為螢幕大小與像素大小的函數，且 LCCR1[PPL]、LCCR2[LPP]與 LCCR3[BPP]所使用的數值必須保持一致。關於計算長度的指令請參考 10.4.2 節「外部訊框緩衝區」。當 LCD DMAC 抓取資料時，會減少 LEN 值以允許使用者讀取目前敘述元所剩的位元組數目。

10.6.6 LCD DMA 訊框分支暫存器 (FBR_x)

兩個訊框分支暫存器，一個負責一個 DMA 通道，如表 10-12 中所示。此暫存器包含分支的敘述元之位址（排列於 4 位元組邊緣）。

當 BRA 設定為 1，訊框敘述元位址暫存器會被忽略。下一個敘述元會從 FBRx[3:4]內的位址抓取，不論是訊框資料或是調色板 RAM 資料正被處理。設定 BINT 為 1 會強制 DMAC 在抓取分支敘述元之後設定 LCD 控制器狀態暫存器內之分支狀態中斷位元 (BS)。當取得分支時，硬體會自動清除 BRA。

注意：在雙面板模式下，為了適當地分支，必須寫入 FBR0 與 FBR1。

表 10-12 LCD DMA 訊框分支暫存器 (FBR_x)

實體位址
通道 0 : 0x4400_0020
通道 1 : 0x4400_0024

LCD DMA 訊框分支暫存器

LCD 控制器

位元	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	訊框分支位址																												保留		BINT	BRA
重置	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	X	X	0	0

位元	名稱	說明
31:4	訊框分支位址	訊框分支位址： 分支訊框之敘述元位址。
3:2	—	保留
1	BINT	分支中斷： 0 = 在載入分支敘述元之後，不會設定暫存器 LCSR 內之 BS 中斷位元。

		1 =在載入分支敘述元之後，會設定暫存器 LCSR 內之 BS 中斷位元。
0	BRA	分支： 0 = 目前訊框完成之後不會分支。 1 = 目前訊框完成之後會分支。下一個敘述元會自訊框分支位址抓取。載入新的敘述元之後會自動清除 BRA。

10.6.7 LCD 控制器狀態暫存器 (LCSR)

表 10-13 中說明可讀取/寫入之 LCD 控制器狀態暫存器，此暫存器包含發出下列訊號的位元：

- 輸入與輸出 FIFO 之 Underrun 錯誤。
- AC 偏差值腳位轉換計數
- LCD 關閉與快速關閉
- DMA 啟動/結束訊框與分支狀態
- DMA 傳輸匯流排錯誤情況

除了被遮蔽的除外，每一個硬體偵測事件都會發出中斷請求的訊號給中斷控制器。BER 與 ABC 這兩個位元可產生不可遮蔽的中斷。

只要位元被設定，LCD 的每一個狀態位元都會繼續發出中斷請求訊號。一但位元被清除，中斷也會清除。狀態位元為固定的（一旦被硬體設定，則必須由軟體來清除）。寫入 1 至固定的狀態位元來清除，而寫入 0 則沒有影響。所有 LCD 中斷都可藉由程式設計中斷控制器遮蔽暫存器 (ICMR) 來遮蔽。請參考 4.2 節「ICMR」。相關細節請參考 4.2 節「中斷控制器」。

必須寫入 0 至保留的位元，且必須忽略讀取自保留位元。

表 10-13 LCD 控制器狀態暫存器

實體位址 0x4400_0038										LCD 控制器狀態暫存器 1										LCD 控制器															
位元	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0			
	保留																				SINT	BS	EOF	QD	OU	IUU	IUL	ABC	BER	SOF	LDD				
重置	X	X	X	X	X	X	X	X	X	X	X	X	X	X	X	X	X	X	X	X	X	0	0	0	0	0	0	0	0	0	0	0			

位元	名稱	說明
31:11	—	保留。寫入為 0。
10	SINT	<p>隨後的中斷狀態，可遮蔽中斷（10.6.7.1 節）：</p> <p>0 = 一個第二非遮蔽分支、訊框開始、訊框結束，或在先前中斷完成之前未發生的匯流排錯誤中斷。</p> <p>1 = 一個第二非遮蔽中斷、訊框開始、訊框結束，或在先前中斷完成之前已發生的匯流排錯誤中斷。中斷訊框 ID 暫存器裡的值不會被第二個中斷的值所取代。</p>
9	BS	<p>分支狀態，可遮蔽中斷（10.6.7.2 節）：</p> <p>0 = DMA 未載入分支敘述元，或 DMA 已載入一個中斷敘述元但分支中斷（BINT）位元在訊框分支暫存器內沒有被設定。</p> <p>1 = DMA 已載入一個分支敘述元，且 BINT 位元被設定。</p>
8	EOF	<p>訊框結束狀態，可遮蔽中斷（10.6.7.3 節）：</p> <p>0 = 一個新的訊框與在敘述元內被設定的 EOFINT 位元未被處理。</p> <p>1 = DMA 完成抓取訊框與在敘述元內被設定的 EOFINT 位元。</p>
7	QD	<p>LCD 快速關閉狀態，可遮蔽中斷（10.6.7.4 節）：</p> <p>0 = LCD 未經由清除 LCCR0[ENB]來快速關閉。</p> <p>1 = LCD 已快速關閉。</p>
6	OU	<p>輸出 FIFO Underrun 狀態，可遮蔽中斷（10.6.7.5 節）：</p> <p>0 = 輸出 FIFO 未發生 underrun。</p> <p>1 = LCD Dither 邏輯以足夠的速率不提供面板資料至輸出 FIFO。輸出 FIFO 完全空白。</p>
5	IUU	<p>輸入 FIFO Underrun 上部面板狀態，可遮蔽中斷（10.6.7.6 節）：</p> <p>0 = 上部（雙面板模式）或整個面板（單面板模式）之輸入 FIFO 未發生 underrun。</p> <p>1 = DMA 以足夠的速率不供應上部或整個面板的輸入 FIFO 資料。FIFO 完全空白，且解壓縮邏輯的像素企圖從 FIFO 取得資料。</p>
4	IUL	<p>輸入 FIFO Underrun 下部面板狀態，可遮蔽中斷（10.6.7.7 節）：</p> <p>0 = 下部面板顯示之輸入 FIFO 未 underrun。</p> <p>1 = DMA 以足夠的速率不提供下部面板資料至輸入</p>

		FIFO。FIFO 完全空白，且解壓縮邏輯的像素企圖從 FIFO 取得資料。
3	ABC	AC 偏差值計算狀態，不可遮蔽中斷（10.6.7.8 節）： 0 = AC 偏差值轉換計數器未減少至 0。 1 = AC 偏差值轉換計數器以減少至 0，並指示 L_BIAS 腳位驅動次數為 LCCR3[API]控制位元區域所指定。計數器與 API 內的值一起重新被載入，但會一直關閉直到使用者清除 ABC。
2	BER	匯流排錯誤狀態，可遮蔽中斷（10.6.7.9 節）： 0 = DMA 未執行保留/非保留記憶體空間之存取。 1 = DMA 已執行外部記憶體內保留/非保留位置之存取。
1	SOF	訊框開始狀態，可遮蔽中斷（10.6.7.10 節）： 0 = 一個新的訊框敘述元與已設定之 SOFINT 位元未被抓取。 1 = DMA 已開始抓取一個新的訊框與已設定之 SOFINT 位元。
0	LDD	LCD 關閉完成狀態，可遮蔽中斷（10.6.7.11 節）： 0 = LCD 未關閉或最後主動訊框已完成。 1 = LCD 已關閉且最後主動訊框已完成。

10.6.7.1 隨後的中斷狀態（SINT）

當有一個為遮蔽的中斷發生時，且已經有一個未決的中斷，則會設定 SINT 狀態。第一個中斷的訊框 ID 被儲存在 LCD 控制器中斷 ID 暫存器（LIIDR）內。SINT 只會為了匯流排錯誤、訊框啟動、訊框結束、以及分支狀態中斷而設定。

注意：若一個分支敘述元具有 SOF 設定，則 SOF 與分支中斷會在同一時間發出訊號，且 SINT 不會被設定。

10.6.7.2 分支狀態（BS）

在 DMA 控制器從訊框分支暫存器的訊框分支位址做分支與載入敘述元後，設定 BS，且訊框分支暫存器的分支中斷（BINT）位元也被設定。當 BS 被設定，若他為未遮罩的（LCCR0[BM]=0），中斷控制器會產生一個中斷請求。

在雙重面板模式 (LCCR0[SDS] = 1) 下，會啟動兩個 DMA 通道，而且兩個頻道訊框都已經被抓取之後，只有 BS 被設定。BS 會維持設定，直到被軟體清除為止。

10.6.7.3 訊框結束之狀態 (EOF)

在 DMA 控制器從記憶體抓取訊框完成，且訊框的敘述元設定訊框結束中斷位元 (LDCMDx[EOFINT] = 1) 之後，會設定 EOF 狀態。當 EOF 被設定，若為未遮蔽 (LCCR0[EFM] = 0)，則會產生一個中斷請求給中斷控制器。

當啟動雙面板模式 (LCCR0[SDS] = 1)，兩個 DMA 通道也會啟動，而且 SOF 只有在兩個通道的訊框都被抓取之後才會設定。EOF 會維持設定直到被軟體清除。

10.6.7.4 LCD 快速關閉狀態 (QD)

當 LCD 啟動 (LCCR0[ENB]) 被清除且 DMA 控制器結束任何目前的資料突發傳輸時，會設定 QD。當 QD 被設定，若為未遮蔽 (LCCR0[QDM] = 0)，則會產生一個中斷請求給中斷控制器。這會強制 LCD 控制器立即停止與終止驅動 LCD 腳位。預計與睡眠關閉一起使用快速關閉。

10.6.7.5 輸出 FIFO Underrun 狀態 (OU)

當輸出 FIFO 完全空白，且 LCD 的資料腳位驅動器邏輯企圖抓取 FIFO 的資料時，會設定 OU。藉由寫入 1 來清除此位元。OU 可為單與雙面板顯示所使用。在雙面板模式下 (LCCR0[SDS] = 1)，兩個 FIFO 會在同時間被填滿與清空，所以兩個面板會同時發生 underrun。當 OU 被設定，若為未遮蔽 (LCCR0[OUM] = 0)，則會產生一個中斷請求給中斷控制器。輸出 FIFO underrun 比輸入 FIFO underrun 更重要，因為它對面板會有影響。

10.6.7.6 輸入 FIFO Underrun 上部面板狀態 (IUU)

當上部面板的輸入 FIFO 完全空白，且 LCD 控制器的像素解壓縮邏輯企圖從 FIFO 抓取資料時，會設定 IUU。藉由寫入 1 來清除此位元。IUU 可用於單面

板模式 (LCCR0[SDS] = 0) 與雙面板模式 (SDS = 1)。當 IUU 被設定，若為未遮蔽 (LCCR0[IUM] = 0)，則會產生一個中斷請求給中斷控制器。

10.6.7.7 輸入 FIFO Underrun 下部面板狀態 (IUL)

IUL 只可在雙面板模式下 (LCCR0[SDS] = 1) 使用。當下部面板之輸入 FIFO 完全空白，且 LCD 控制器的像素解壓縮邏輯企圖從 FIFO 抓取資料時，會設定 IUL 位元。藉由寫入 1 至來清除此位元。當設定 IUL，若為未遮蔽的 (LCCR0[IUM] = 0)，則會產生一個中斷請求給中斷控制器。

10.6.7.8 AC 偏差值計算狀態 (ABC)

每一次 AC 偏差值腳位 (L_BIAS) 驅動 AC 偏差值腳位轉換 LCCR3 內每個中斷 (API) 區域所指定的次數時，都會設定 ABC。若 API 程式化為非零的值，計數器會以 API 內的值來載入，且每一次 L_BIAS 驅動時其值都會減少。當計數器變為 0，會設定 ABC，且會發出一個中斷請求訊號給中斷控制器。計數器使用 API 內的值重新載入，但值不會再次減少直到 ABC 被軟體所清除。

10.6.7.9 匯流排錯誤狀態 (BER)

當 DMA 傳輸引起系統匯流排錯誤時會設定 BER。當 DMA 控制器企圖存取保留或是不存在的記憶體空間時，則會發出錯誤訊號。當此發生時，DMA 控制器會停止且維持停止，直到軟體安裝一個有效的記憶體位置至 FDADR_x 暫存器內。在雙面板模式下，每個通道都會停止。FDADR0 與 FDADR1 必須被寫入來繼續 LCD 操作。BER 維持設定直到被軟體清除。

10.6.7.10 訊框啟動狀態 (SOF)

在 DMA 控制器載入一個新的敘述元且此敘述元設定訊框啟動中斷位元 (LDCMD_x[SOFINT] = 1) 之後會設定 SOF 狀態。當 SOF 被設定，若為未遮蔽的 (LCCR0[SFM] = 0)，則會產生一個中斷請求給中斷控制器。在雙面板模式下 (LCCR0[SDS] = 1)，兩個 DMA 通道都會被啟動，而只有在兩個通道的敘述元都被載入時才會設定 SOF。SOF 會維持設定直到被軟體清除。

10.6.7.11 LCD 關閉完成狀態 (LDD)

在 LCD 關閉且主動訊框被送至 LCD 資料腳位後，LDD 會由硬體來設定。當藉由設定 LCCR0 內的 LCD 關閉位元來關閉 LCD 控制器時，目前訊框會在控制器關閉之前完成。在最後的像素由像素時脈產生時脈至 LCD 資料腳位之後，LCD 控制器會被關閉，而會設定 LDD，且若為未遮蔽的 (LCCR0[LDM] = 0)，則會產生一個中斷請求給中斷控制器。LDD 會維持設定直到被軟體清除。

藉由清除 LCCR0[ENG]來執行快速關閉，並不會設定 LDD。

10.6.8 LCD 控制器中斷 ID 暫存器 (LIIDR)

LIIDR 為唯讀暫存器 (表 10-14)，當發出訊框啟動 (SOF)、訊框結束 (EOF)、分支 (BS)、或匯流排錯誤 (BER) 中斷訊號時，包含來自目前被處理的敘述元訊框之 ID 暫存器 (FIDR) 的拷貝。只有當以上的未遮蔽中斷種類發出訊號時，且 LCD 控制器內沒有其他位遮蔽的訊號時，才會寫入 LIIDR。就其本身而言，此暫存器被認為是固定的，且只有當發出的中斷藉由寫入 LCD 控制器狀態暫存器來清除時才會被覆寫。除了匯流排錯誤之外，在雙面板模式下只有當兩個通道都達到特定的狀態時才會寫入 LIIDR。

LIIDR 使用最後的通道來寫入並達到狀態 (例如：若 SOF 中斷被啟動，最後達到 SOF 的通道的 FIDR 會被寫入)。保留位元必須寫入 0，而讀取必須忽略。

表 10-14 LCD 控制器中斷 ID 暫存器

實體位址 0x4400_003C										LCD 控制器中斷 ID 暫存器										LCD 控制器													
位元	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	
	IFRAMEID																												保留				
重置	?	?	?	?	?	?	?	?	?	?	?	?	?	?	?	?	?	?	?	?	?	?	?	?	?	?	?	?	?	?	X	X	X
位元			名稱																												說明		
31:3			IFRAMEID																												中斷訊框 ID		
2:0			—																												保留		

10.6.9 TMED RGB 種子暫存器

此暫存器 (表 10-15) 包含三個 (紅、綠、藍) 八位元種子值，由 TMED 演

算法使用。此值加到修改的像素資料當作產生演算法較低邊界的一個偏移量。在為了被動（DSTN）顯示 dithering 程序的期間，這些值會被使用。預設的、建議的設定為 0x00AA5500。這些設定在大多數的實例可提供較好的顯示結果。這是一個唯寫的暫存器。保留位元必須寫入 0，且結果必須被忽略。

表 10-15 TMED RGB 種子暫存器

實體位址 0x4400_0040									TMED RGB 種子暫存器																LCD 控制器											
位元	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0				
	保留								TBS								TGS								TRS											
重置	X	X	X	X	X	X	X	X	0xAA								0x55								0x00											
位元	名稱								描述																											
31:24	—								保留																											
23:16	TBS								TME 藍色種子值																											
15:8	TGS								TME 綠色種子值																											
7:0	TRS								TME 紅色種子值																											

10.6.10 TMED 控制暫存器

此讀取/寫入暫存器（表 10-16）選擇 TMED Dither 演算法可用的多種選擇。有兩種時間模組能量分佈演算法可供使用。預設且建議的設定值為 0x0000754F。此設定提供優越的顯示導致大部分的情況。保留的位元必須依表 10-16 所示來寫入。從保留位元所得的讀取必須被忽略。

關於此暫存器內個別區域的影響，請參考 10.3.3 節「時間模組能量分佈（TEMED）Dithering」。

表 10-6 TMED 控制暫存器

實體位址 0x4400_0044										TMED 控制暫存器										LCD 控制器													
位元	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	
	保留																	TED	選擇矩陣	THBS				TVBS				FNAME	COAE	FNAM	COAM		
重置	X	X	X	X	X	X	X	X	X	X	X	X	X	X	X	X	X	1	1	1	0	1	0	1	0	1	0	0	1	1	1	1	
位元	名稱		說明																														
31:15	—		保留，寫入必須為 0。																														
14	TED		TMED 能量分佈矩陣選擇 0 = 選擇矩陣 1																														

		1 = 選擇矩陣 2
13:12	—	保留，寫入必須為 0b11。
11:8	THBS	TMED 水平節拍抑制 指定行移位值。
7:4	TVBS	TMED 垂直節拍抑制 指定時脈移位值。
3	FNAME	TMED 訊框數目調整器啟動 0 = 關閉訊框數目調整器。 1 = 啟動訊框數目調整器。
2	COAE	TMED 色彩差距值調整器啟動 0 = 關閉 TMED 色彩差距值調整器。 1 = 啟動 TMED 色彩差距值調整器。
1	FNAM	TMED 訊框數目調整器矩陣 0 = 選擇矩陣 1 給訊框數目調整器。 1 = 選擇矩陣 2 給訊框數目調整器。
0	COAM	TMED 色彩差距值調整器矩陣 0 = 選擇矩陣 1 給色彩差距值調整器。 1 = 選擇矩陣 2 給色彩差距值調整器。

10.6.10.1 TMED 能源分佈選擇 (TED)

TED 選擇在 TMED 演算法的最後步驟使用哪個矩陣。TMED = 1，選擇 (優先的) TMED2 矩陣。TMED = 0，選擇較舊的 TMED 矩陣。在像素值已經通過演算法來決定一個下界和上界之後，列和行計數器會合併，且耗盡經過一個矩陣來獲得一個數目，此數目將可以比作此兩個邊界，然後資料要此訊框的像素設定為 1，否則設定為 0。

10.6.10.2 TMED 水平節拍抑制 (THBS)

此為列 shift 值，用來當作跟列 (線) 計數器以及像素計時器合併時的一個偏差值，目的是為了產生一個檢視矩陣的位址。此矩陣輸出比作兩邊界，如 10.3.3 節所定義的。

10.6.10.3 TMED 垂直節拍抑制 (TVBS)

此為區塊移位值，用來當作跟像素計時器合併時的一個偏差值。

10.6.10.4 TMED 訊框數目調整器啟動 (FNAME)

訊框數目調整啟動位元允許訊框數目調整器在值送到演算器之前增加一個偏差值給目前訊框數目。設定此位元會啟動目前訊框數目加到由列和行計數器組成的值。此值來自兩個檢視矩陣的其中之一，且矩陣由 TMED[FNAM]選擇。

10.6.10.5 TMED 色彩差距值啟動 (COAE)

COAE 為每一個色彩啟動色彩差距值調整器。色彩差距值調整器製造 TMED 演算法（請參考 10.3.3 節「時間模組能量分佈 (TMED) Dithering」）之下界差距值。藉由為色彩加入檢視矩陣之輸出（輸入為色彩值）或 00 至 TSR 內的種子值來置在差距值。每個色彩的色彩差距值調整器可藉由清除此位元而關閉。當清除時，此位元只允許種子暫存器值經過演算法。

10.6.10.6 TMED 訊框數目調整器矩陣 (FNAM)

當使用訊框數目調整器時，FNAM 選擇使用哪一個矩陣。當為 1 時選擇（建議）TMED2 矩陣，為 0 時則選擇較舊的 TMED 矩陣。

10.6.10.7 TMED 色彩差距值調整器矩陣 (COAM)

當使用色彩差距值調整器時，COAM 選擇使用哪一個矩陣。當為 1 時選擇（建議）TMED2 矩陣，為 0 時則選擇較舊的 TMED 矩陣。

10.6.11 LCD 控制器暫存器摘要

表 10-17 顯示出與 LCD 控制器相關之暫存器與用來存取這些暫存器之時體位址。所有的 LCD 暫存器都必須當成 32 位元值來存取。

表 10-17 LCD 控制器暫存器位置

位址	名稱	說明
0x4400 0000	LCCR0	LCD 控制器控制暫存器 0
0x4400 0004	LCCR1	LCD 控制器控制暫存器 1
0x4400 0008	LCCR2	LCD 控制器控制暫存器 2
0x4400 000C	LCCR3	LCD 控制器控制暫存器 3
0x4400 0020	FBR0	DMA 通道 0 訊框分支暫存器
0x4400 0024	FBR1	DMA 通道 1 訊框分支暫存器

0x4400 0038	LCSR	LCD 控制器狀態暫存器
0x4400 003C	LIIDR	LCD 控制器中斷 ID 暫存器
0x4400 0040	TRGBR	TMED RGB 種子暫存器
0x4400 0044	TCR	TMED 控制暫存器
0x4400 0200	FDADR0	DMA 通道 0 訊框敘述元位址暫存器
0x4400 0204	FSADR0	DMA 通道 0 訊框來源位址暫存器
0x4400 0208	FIDR0	DMA 通道 0 訊框 ID 暫存器
0x4400 020C	LDCMD0	DMA 通道 0 命令暫存器
0x4400 0210	FDADR1	DMA 通道 1 訊框敘述元位址暫存器
0x4400 0214	FSADR1	DMA 通道 1 訊框來源位址暫存器
0x4400 0218	FIDR1	DMA 通道 1 訊框 ID 暫存器
0x4400 021C	LDCMD1	DMA 通道 1 命令暫存器

問題：

1. 試簡述 LCD 控制器的特徵為何？
2. 請簡述 LCD 控制器的腳位？
3. 請描述啟動 LCD 控制器的過程為何？
4. 請分別描述關閉 LCD 控制器的兩種方法為何？
5. 請描述重置 LCD 控制器的過程為何？
6. 請簡述輸入 FIFO 的運作為何？
7. 請分別簡述單色及彩色調色盤所支援的灰階或色彩為何？
8. 請簡述輸出 FIFO 的運作為何？
9. 試簡述外部調色盤緩衝區格式？
10. 請簡述 LCD 控制器的暫存器？