# 第四章 系統晶片架構

嵌入式系統之處理器在設計上可採用通用型的微處理器或是整合型的系統晶片。對通用型的微處理器而言,常需隨不同用途搭配不同的週邊控制晶片,因此在設計上,除了要了解微處理器本身以外,也須了解各種不同週邊控制晶片的特性。需要的學習時間較長,設計上由於使用許多不同的晶片,因此在機版的設計上需要佔據較大的空間。此外,也常伴隨耗電的問題。常見的晶片有 Motorola的 68000 系列處理器,Intel 的 8051 與 x86 微處理器。由於嵌入式系統常需應用在許多不同的特定用途上,因而需提供各種可能的週邊功能,並能夠隨不同用途加以設定。為了使系統設計更加快速,目前嵌入式系統普遍採用整合各種週邊控制器的系統晶片。

系統晶片除了微處理器外,並在晶片中整合各種常用的週邊,如 DMA 控制器,記憶體控制器,UART,顯示介面,讀卡介面等等。此外,為了應用在不同的用途上,各種週邊的腳位功能通常是可以經由設定而加以改變的。在不使用某種特殊的週邊功能時,如 UART,則可以將其腳位設定為通用的 I/O 腳位。常見的系統晶片有 Intel 的 8051, ARM 的 ARM 處理器

#### 4.1 概觀

PXA250和 PXA210應用處理器是為了可攜式的手持、手掌裝置而設計的高效能及低電源的整合型單晶片系統(system-on-a-chip)。它運用 Intel® XScale<sup>TM</sup> 微結構技術、飛快比例頻率技術以及獨特的電源管理技術,提供了領導業界的 MIPs/mW 效能。此顆應用處理器相容於 ARM Version 5TE 指令集(不包含浮點運算指令),並且遵循 ARM 程式設計者模型的規範。

此顆應用處理器記憶體介面支援了多樣式的記憶體類型,讓設計變得更加彈性,也為連接外部裝置相伴隨的晶片提供了無縫隙的介面。其內建的整合型 LCD 顯示控制器解析度最高為 800x600 像素,並且允許顯示 1、2、4、8 位元的灰階像素與 8、16 位元的彩色像素。256 entry / 512 byte 的色盤記憶體(palette RAM)提供了彩色對映的彈性。

整組的序列裝置以及通用系統資源,為多樣式的應用程式提供了運算與連接功能。請參考圖 2-1 的方塊圖,那裡有關於微處理器系統結構的概觀。




圖 4-1 系統方塊圖

## 4.2 包裝類型

PXA250應用處理器以17x17mm的PBGA 封裝供貨;PXA210則以13x13mm的T-PBGA 封裝供貨,並且只支援16位元的資料匯流排。我們通常會透過軟體來讀取應用處理器的暫存器,如此可以偵測出正在使用的處理器是屬於哪一種。這份文件並沒有提供關於PXA210應用處理器的腳位詳細說明,詳細說明請參考表2-11。

# 4.3 Intel® XScale<sup>TM</sup> 微 結 構 的 選 擇 項 目 (Implementation Options)

此應用處理器內含 Intel® XScale<sup>TM</sup>微結構(關於 Intel® XScale<sup>TM</sup>微結構,於 另一份文件內有詳細說明)。此應用處理器的核心也包含了選擇項目,這些選擇項目在以應用導向標準化產品(ASSP)為考量時,選擇項目可以依情況選擇要加入 或是省略。此章節內將逐一說明這些選擇項目。

大部分的選擇項目的位址都被定義在屬於協力處理器的暫存器的位址空間範圍內。Intel® XScale™應用處理器不製作任何不在 Megacell EAS 裡面未定義的協力處理器暫存器。協力處理器暫存器由 ASSP 來指定,這些暫存器在 Intel® XScale™ Microarchitecure for the PXA250 and PXA210 Application Processors User's Manual, order# 278525 會有詳細說明,以下的章節將會有簡單的相關說明。

#### 4.3.1 協力處理器 7 暫存器 4 - PSFS 位元

此暫存器的位元 5 定義為電源來源錯誤狀態位元(Power Source Fault Status, PSFS)。當 nVDD\_FAULT 或 nBATT\_FAULT 腳位被觸發時,電源管理控制暫存器(Power Manager Control Register - PMCR)內的不正確資料放棄致能位元(Imprecise Data Abort Enable - IDAE)會被設定。

表 4-1 CPU 核心錯誤暫存器位元對應與位元定義(唯讀)

			9	CP7	Re	gist	ter 4	4					(	CPU	l Co	re F	aul	lt								C	Р7					
Bit	3	3	9	8	2 7	6	2 5	2	2	2	2	2	9	1 8	1 7	1 6	1 5	1	1	1	1	1	9	8	7	6	5	4	3	2	1	0
													porceood	עפאפועפר													PSFS			Reserved		
Reset	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

位元	名稱	說明
[31:6]		保留。
[31.0]		未定義讀取。
		電源來源錯誤狀態(Power Source Fault Status)
		0 = 自從最後一次重置或清除,nVDD_FAULT 或
		nBATT_FAULT 腳位都沒有被觸發。
5	PSFS	1 = nVDD_FAULT 或 nBATT_FAULT 腳位被觸發,
		PMCR[IDAE]=1 ·
		唯讀,寫入將被忽略。
		由硬體重置、看門狗重置或通用 IO(GPIO)重置來清除。
[4.0]		保留。
[4:0]		未定義讀取。

# 4.3.2 協力處理器 14 暫存器 0-3 — 效能監視(Performance Monitoring)

應用處理器未定義任何超出 Intel® XScale<sup>TM</sup> Microarchitecture for the PXA250 and PXA210 Application Processors User's Manual, order# 278525 文件範圍的效能監視功能。藉由效能監視事件所產生的中斷,在第6章「系統整合單元」中有相關說明。應用導向標準化產品(ASSP)定義效能監視事件(events 0x10-0x17),經由應用處理器所保留的 PMNC 暫存器來定義功能。

# 4.3.3 協力處理器 14 暫存器 6、7 — 時脈與電源管理(Clock and Power Management)

這些暫存器允許軟體在時脈與電源管理模式下使用。關於有效操作的相關說明將於表 5-24「協力處理器 14 時脈與電源管理總結」之中說明。

# 4.3.4 協力處理器 15 暫存器 0 — ID 暫存器定義(ID Register Definition)

軟體可以讀取此暫存器來得知應用處理器的類型與修正版本。關於PXA250 與PXA210應用處理器的該暫存器內容將於下面的表格中說明。將由暫存器將讀 到 0x6905 2X0R這種格式的資料,在這裡R=0b0000,代表第一個步進序號,接 下來的更新將會依序增加R這個序號;而X代表目前Intel® XScale<sup>TM</sup>微結構的修正 版本序號。詳細的說明請參考Intel開發者網頁http://developer.intel.com來取得最新 的訊息。

表 4-2 ID 暫存器位元對應與位元定義(唯讀)

位元	名稱	說明
[31:24]	實作商標	實作商標:

	(Implementation	0x69 = Intel ® Corporation
	Trademark)	
[23:16]	結構版本序號 (Architecture Version)	ARM 核心結構版本序號 0x05 = ARM architecture version 5TE
[15:13]	核心世代序號 (Core Generation)	當新的功能被加入到核心之中,此欄位的序號將會被更新。這個核心世代序號允許軟體依照核心世代序號來搭配相對應的核心。 核心世代序號: 0b001 = Intel® XScale <sup>TM</sup> Core
[12:10]	核心修正版本序 號 (Core Revision)	每一次核心經過修正,此欄位的序號將會被更新。 不同序號之間的差別可能包含刊誤、軟體環境等。 核心修正版本序號: 0b000 = 第一個核心版本序號 0b010 = 第三個核心版本序號
[9:4]	產品序號 (Product Number)	每一個特定的應用導向標準化產品(ASSP)都會有 一組對應的序號。 產品序號: 0b010000 = PXA250 應用處理器 0b010010 = PXA210 應用處理器
[3:0]	產品修正序號 (Product Revision)	此序號將為每一個應用導向標準化產品(ASSP)進行更新的追蹤。 產品修正序號: 0b0000 = A0 步進序號 0b0001 = A1 步進序號 0b0010 = B0 步進序號 0b0011 = B1 步進序號

#### 表 4-3 PXA250 ID 值

步進序號(Stepping)	ARM ID	JTAG ID
A0	0x69052100	0x09264013
A1	0x69052101	0x19264013
В0	0x69052902	0x29264013
B1	0x69052903	0x39264013

#### 表 4-4 PXA210 ID 值

步進序號(Stepping)	ARM ID	JTAG ID
В0	0x69052922	0x2926C013

B1	0x69052923	0x3926C013
----	------------	------------

#### 4.3.5 協力處理器 15 暫存器 1 - P-位元(P-Bit)

此暫存器的位元 1 定義為分頁表記憶體屬性位元(Page Table Memory Attribute bit)或是 P-bit。此位元在應用處理器裡沒有被實作,寫入時必須為 0。同樣地, MMU 裡面的分頁表敘述元(descriptor)中的 P-bit 也沒有被實作,寫入時也必須為 0。

## 4.4 I/O 順序(I/O Ordering)

應用處理器使用佇列(queue)來接收來自三個內部主控者(master)的記憶體請求:核心(core)、DMA 控制器(DMA Controller)、LCD 控制器(LCD Controller)。由主控者所發出的動作將以接收的請求順序來完成。主控者的動作可能被另一個主控者的動作所中斷。應用處理器並沒有提供任何方法來規範來自不同主控者動作的先後順序。

載入(load)與儲存(store)至內部位址的動作,一般來說會比存取外部位址更快完成。不同點在於完成動作的時間,允許一個動作在另一個動作之前先被接收處理,但在第二個動作完之後才完成。

在下列順序中,儲存至 r4 位址的指令會比儲存至 r2 位址的指令更早完成, 因為第一個儲存指令會在佇列中等待外部記憶體,而第二個儲存指令則沒有任何 延遲(內部記憶體)。

str r1, [r2] ;儲存至外部記體位址[r2]。

str r3, [r4] :儲存至內部(on-chip)記憶體位址[r4]。

若兩個儲存指令為控制動作時,則必須依序完成,那麼建議的步驟為,在兩個儲存指令之中插入一個載入指令去讀取一個無緩衝且無快取的記憶體分頁,然後這個載入指令之後再插入另一個指令,而這個指令必須依賴先前載入指令所讀取的資料來動作:

str r1 r1, [r2] ;第一個發佈的儲存指令。

ldr r5, [r6] ;從外部無緩衝、無快取位址載入(若可能,則為[r2])。

mov r5, r5 ;nop stall(暫停),直到載入 r5。

str r3, [r4] ;第二個儲存指令依照程式順序完成。

## 4.5 信號(Semaphores)

Swap(SWP)與 Swap Byte(SWPB)指令,如同 ARM 結構參考資料所描述,可以用來做信號操作。應用處理器內的主控者或程序不可以在 SWP 或 SWPB 指令的載入與儲存時使用相同的位置。

注意:信號連貫性(coherency)可能被中斷,因為在一個鎖定(locked)的順序,外部輔助晶片會使用 MBREQ/MBGNT 交握信號來佔有匯流排的使用權。為了協同外部輔助晶片的信號操作,軟體必須管理其連貫性。

## 4.6 中斷(Interrupts)

中斷控制器(Interrupt Controller)於 6.2 節「中斷控制器」中有詳細說明。應用處理器上所有的中斷都可以被致能、遮蔽,而且都可以被導入至核心的 FIQ 或 IRQ。每個中斷的致能或是不致能都是由中斷遮蔽位元來控制。一般來說,在一個單元內的所有中斷會先經過「OR」布林運算後,產生一個單一信號值給中斷控制器。

每個中斷會先經過中斷控制器之遮蔽暫存器(Interrupt Controller Mask Register),然後中斷控制器等級暫存器(Interrupt Controller Level Register)將中斷導入 IRQ 或是 FIQ。當中斷發生時,軟體將讀取中斷控制器等候暫存器(Interrupt Controller Pending Register)來辨識其來源。軟體在確認中斷來源之後,軟體有責任為中斷提供對應服務,在執行完服務常式之前清除中斷來源。

注意:清除中斷來源時會有一些延遲。為了使狀態位元在離開中斷服務常式之前清除,請讓程式提前清除中斷。

## 4.7 重置(Reset)

應用處理器可用下列三種任一方法來進行重置:硬體、看門狗(watchdog)與GPIO 重置。5.4 節「重置與電源模式」中將有詳細說明。

● 硬體重置(Hardware reset)起因於觸發 nRESET 腳位,並強迫所有的單元進入 重置狀態。

- 看門狗重置(Watchdog reset)起因於 OS 計時器的逾時,可以從執行中失控的 程式碼復原系統。看門狗重置預設值是關閉的,必須藉由軟體來啟動。
- GPIO 重置(GPIO reset)為「軟重置(soft reset)」,與前兩種重置相比較之下, 比較不具破壞性。

每一種類型的重置都會影響應用處理器腳位的狀態。表 4-5 顯示出在每一種 重置之後應用處理器各個腳位的狀態。

離開睡眠模式(Sleep Mode)會引發一個睡眠模式重置(Sleep Mode Reset)。不同於其他類型的重置,睡眠模式重置不會改變腳位的狀態。

重置控制器狀態暫存器(Reset Controller Status Register - RCSR)中紀錄了重置類型的資訊,其中也包括睡眠模式重置。

表 4-5 各種重置對內部暫存器狀態的影響

單元	睡眠模式	GPIO 重置	看門狗重置	硬體重置
核心	重置	除了組態暫存	重置	重置
		器外的所有暫		
		存器(藉由刷新		
		維持其內容)		
記憶體控制	重置	重置	重置	重置
器				
LCD 控制器	重置	重置	重置	重置
DMA 控制	重置	重置	重置	重置
器				
全 功 能	重置	重置	重置	重置
UART				
藍芽 UART	重置	重置	重置	重置
標準 UART	重置	重置	重置	重置
$I^2C$	重置	重置	重置	重置
$I^2S$	重置	重置	重置	重置
AC97	重置	重置	重置	重置
USB	重置	重置	重置	重置
ICP	重置	重置	重置	重置
RTC	保留	保留	重置(RTTR 除	重置
			外)	
OS 計時器	重置	重置	重置	重置
PWM	重置	重置	重置	重置

中斷控制器	重置	重置	重置	重置
GPIO	重置	重置	重置	重置
電源管理員	保留	重置	重置	重置
SSP	重置	重置	重置	重置
MMC	重置	重置	重置	重置
時脈	保留(CP14 除	保留(CP14 除	重置(OSCC 除	重置
	外)	外)	外)	

#### 4.8 內部暫存器

所有內部暫存器都以 32 位元作為位址邊界,與實體記憶體空間直接對應。 使用字組存取(word access)載入和儲存來存取內部暫存器。內部暫存器位址空間 必須對應為不可快取。

對內部暫存器的位元組(Byte)和半字組(halfword)存取是不被允許的,因為會產生不可預期的結果。

沒有被對應到的暫存器位址空間,定義為保留位址空間。對保留位址空間做 讀取與寫入將會造成不可預期的結果。

應用處理器並沒有使用全部的暫存器位元。未使用的位元被標示成保留,供 未來使用。寫入保留位元為 0。忽略這些位元在讀取時的值,因為它們是不可預 期的。

# 4.9 選擇週邊 vs. 通用 I/O (Selecting Peripherials vs. General Purpose I/O)

大部分的週邊透過 GPIO 連接到外部的腳位。為了使用經由 GPIO 連結的週邊,軟體必須先設定 GPIO 的組態,如此一來,想要使用的週邊才會連結到它的腳位。腳位的預設狀態為 GPIO 輸入。

為了配置給週邊腳位,必須關閉該腳位的 GPIO 功能,然後將適當的功能對應至腳位上。有一些 GPIO 同時擁有多種功能。當一個腳位的功能被選擇之後,

其他剩下的功能將會被排除。因為如此,有一些週邊同時對應到多個 GPIO 腳位,詳細內容請參考,4.1.2 節「GPIO 交替功能」。多個對應並不代表週邊擁有多個分身,而是代表可以用多種方式連接到與週邊相連的腳位。

# 4.10 電源開啟重置與開機動作(Power on Reset and Boot Operation)

在裝有應用處理器的設備開啟電源之前,系統必須觸發 nRESET 與 nTRST 腳位。為了使內部時脈穩定,所有的電源供應在觸發 nRESET 與 nTRST 之前,必須在一段特定的時間內保持穩定。當 nRESET 被觸發時,nRESET\_OUT 也會觸發,該腳位可以用來重置系統的其他設備。關於詳細的資料,請參考 PXA250 and PXA210 Application Processors Design Guide, order# 278523 文件。

當系統移除 nRESET 與 nTRST 的觸發時,應用處理器也會移除 nRESET\_OUT 的觸發,在過了一段特定的時間後,裝置將嘗試由實體位址 0x0000 0000 開機。

當重置的觸發移除時,應用處理器會讀取 BOOT\_SEL[2:0]腳位後嘗試開機,該腳位紀錄由使用者所預先指定類型與寬度的記憶體。軟體可讀取的腳位,請參考 8.11.2 節「開機時間預設」。

## 4.11 電源管理(Power Management)

應用處理器提供一些系統電源管理的模式。提供大範圍的電源的節省與功能。支援的模式如下:

- 加速模式(Turbo Mode):可在兩個程式化頻率之間切換提供低延遲 (nanoseconds)。
- 執行模式(Run Mode):正常全功能模式。
- 閒置模式(Idle Mode):停止供應核心時脈,直到發生中斷後回復。
- 睡眠模式(Sleep Mode):低電源模式,不保留處理器的狀態,但持續供應 I/O 的電源。RTC、電源管理與時脈模組停止供應電源,但協力處理器 14 除外。

注意:在低電源模式下,必須確定輸入腳位不為浮接(floating),並且輸出腳位沒有透過應用處理器對外部裝置持續驅動。在另一種情況下,輸出腳位沒有透過外部裝置吸取過量的電流。電流吸取通常是浮接腳位的現象,吸取的情況在睡眠模

式中不同,在不同的零件中也不同。

在 5.4 節「重置與電源模式」中有詳細的說明。

#### 4.12 腳位列表

有一些應用處理器腳位可以連接至多個信號。連接至腳位的信號由 GPIO 交替功能選擇暫存器(GPIO Alternate Function Select Registers - GAFRn\_m)來決定。有一些信號可以經由多個腳位傳送。透過使用 GAFRn\_m 暫存器,信號只能傳送至單一個腳位。基於這些因素,所以在表格中有一些在裝置中腳位會被列出二次。

類型	功能
IC	CMOS 輸入
OC	CMOS 輸出
OCZ	CMOS 輸出,高阻抗
ICOCZ	CMOS 雙向,高阻抗
IA	類比輸入
OA	類比輸出
IAOA	類比雙向
SUP	電源供應腳位(VCC 或 VSS)

表 4-6 應用處理器腳位類型

表 4-7 說明 PXA250 應用處理器的腳位。

77									
腳位名稱	類型	腳位說明	重置狀態	睡眠狀態					
記憶體控制	器腳位								
MA [25.0]	OCZ	記憶體位址匯流排。(輸出)記憶	低電位驅	低電位驅					
MA[25:0]	OCZ	體存取之位址請求信號。	動	動					
MD[15.0]	ICOC	記憶體資料匯流排。(輸入/輸出)	高阻抗	低電位驅					
MD[15:0]	Z	資料匯流排較低的 16 位元。	向阻机	動					
MD[21,16]	ICOC	記憶體資料匯流排。(輸入/輸出)	高阻抗	低電位驅					
MD[31:16]	Z	32 位元記憶體時使用。	同性机	動					
		記憶體輸出致能。(輸出)連接至記	高電位驅						
nOE	OCZ	憶體裝置的輸出致能,用來控制	回 电 似 他 動	Note[4]					
		資料匯流排驅動器。	<b>当</b> 月						

表 4-7 PXA250 應用處理器腳位與信號說明

	1		7	7	
new	OCZ	記憶體寫入致能。(輸出)連接至記 憶體裝置的寫入致能。	高電位驅動	Note[4]	
		SDRAM Bank 3~0 的 CS。(輸出)	<i>3</i> 1		
		連接至 SDRAM 的 CS 腳位。			
nSDCS[3:0	OCZ	OC7	PXA250 應用處理器的 nSDCS0	高電位驅	Note[5]
]		可為高阻抗,但 nSDCS1-3 則不	動	Note[3]	
		可以。			
		SDRAM 資料位元組 3~0 的			
		DQM。(輸出)連接至 SDRAM 的	低電位驅	低電位驅	
DQM[3:0]	OCZ	資料輸出遮罩致能(data output	動	動	
		mask enables – DQM) 腳位。	<i>±1</i> ]	到	
		SDRAM RAS。(輸出)連接至			
nSDRAS	OCZ	SDRAM 所有 bank 的 row address	高電位驅	高電位驅	
	OCZ	strobe (RAS)腳位。	動	動	
		SDRAM CAS。(輸出)連接至			
nSDCAS	OCZ	SDRAM 所有 bank 的 column	高電位驅	高電位驅	
1102 0110	002	address strobe (CAS)腳位。	動	動	
		同步靜態記憶體時脈致能。(輸出)			
		連接至 SMROM 的 CKE 腳位。	低電位驅	低電位驅	
SDCKE[0]	OC	記憶體控制器提供控制暫存器位	動	動	
		元供觸發移除。			
		SDRAM 與/或同步靜態記憶體			
		時脈致能。(輸出)連接至 SDRAM			
ap avera		的時脈致能腳位。在睡眠狀態時	低電位驅	低電位驅	
SDCKE[1]	OC	觸發移除。在重置時 SDCLK[1]	動	動	
		保持觸發移除。記憶體控制器提			
		供觸發移除的控制暫存器位元。			
		同步靜態記憶體時脈。(輸出)連接			
		至 SMROM 之 CLK 腳位。它會			
		藉由內部記憶體控制器時脈或是			
		1/2 內部記憶體控制器時脈來驅			
		動。在重置時,所有時脈腳位都			
SDCLK[0]	OC	以 1/2 時脈速度執行,而且可以			
		經由自由執行控制器位元(free			
		running control register bits)來關			
		閉。記憶體控制器也提供控制暫			
		存器位元來為每個 SDCLK 腳位			
		做時脈分割與觸發移除。若開機			

	1		Т	Т
		時間靜態記憶體(boot-time static		
		memory) bank 0 設定為		
		SMROM,則 SDCLK[0]控制暫存		
		器會預設為啟動。		
apar Mili	0.07	SDRAM 時脈。(輸出)分別連接	低電位驅	低電位驅
SDCLK[1]	OCZ	SDCLK[1] 與 SDCLK[2] 至	動	動
		SDRAM 的 bank pair 0/1 與 bank		
		pair 2/3 的時脈腳位。它會藉由內		
		部記憶體控制器時脈或是 1/2 內		
		部記憶體控制器時脈來驅動。在		
		重置時,所有時脈腳位都以 1/2		動
		· 時脈速度執行,而且可以經由自		
SDCLK[2]	OC	由執行控制器位元(free running	低電位驅	
		control register bits)來關閉。記憶	動	動
		· · 體控制器也提供控制暫存器位元		
		來為每個 SDCLK 腳位做時脈分		
		   割與觸發移除。SDCLK[2:1]控制		
		· 暫存器觸發位元總是在重置時觸		
		發移除。		
nCS[5]/	ICOC			
GPIO[33]	Z			
nCS[4]/	ICOC			
GPIO[80]	Z	静態晶片選擇。(輸出)靜態記憶體		
nCS[3]/	ICOC	装置(如 ROM、Flash)之晶片選	高阻抗 -	
GPIO[79]	Z	擇。在記憶體組態暫存器內個別	Note[1]	Note[4]
nCS[2]/	ICOC	程式化。nCS[5:0]可與可變延遲的		
GPIO[78]	Z	I/O 裝置一同使用。		
nCS[1]/	ICOC			
GPIO[15]	Z			
[ ]		<b>静態晶片選擇 0</b> ∘(輸出)開機記憶	_	
nCS[0]	ICOC	體之晶片選擇。nCS[0]為專用的	高電位驅	Note[4]
	Z	腳位。	動	
		静態介面讀/寫。(輸出)送出目前	低電位驅	
RD/nWR	OCZ	處理的讀取或寫入的信號。	動	Note[5]
		可變延遲 I/O 準備腳位。(輸入)		
RDY/	ICOC	當外部匯流排裝置準備好傳送資	高阻抗 -	Note[3]
GPIO[18]	Z	料時,通知記憶體控制器。	Note[1]	- 1000[0]
L_DD[8]/	ICOC	LCD 顯示資料。(輸出)從 LCD 控	高阻抗 -	Note[3]
2_DD[0]/	1000	MAT (1A) M //C 100 11	1-7 1	11010[3]

CDIO[66]	7	划 哭 使 送 俺 麦 咨 知 云 外 却 I CD	Nota[1]	
GPIO[66]	Z	制器傳送像素資訊至外部 LCD	Note[1]	
		面板。		
		記憶體控制選擇匯流排主控者請		
		求(Memory Controller alternate		
		bus master request)。(輸入)允許		
		外部裝置自記憶體控制器請求系		
		<b>統匯流排。</b>		
		LCD 顯示資料。(輸出)自 LCD 控		
L_DD[15]/	ICOC	制器傳送資料給外部 LCD 面板。	高阻抗 -	Note[3]
GPIO[73]	Z	記憶體控制器允許。(輸出)通知外	Note[1]	11000[3]
		部裝置取得系統匯流排。		
MBGNT/	ICOC	記憶體控制器允許。(輸出)通知外	高阻抗 -	Note[3]
GP[13]	Z	部裝置取得系統匯流排。	Note[1]	Note[3]
MBREQ/	ICOC	記憶體控制器選擇匯流排主控者	高阻抗 -	
		請求。(輸入)允許外部裝置自記憶		Note[3]
GP[14]	Z	體控制器請求系統匯流排。	Note[1]	
PCMCIA/0	CF 控制的	郭位		
DOT!	1000	PCMCIA 輸出致能。(輸出)自	<b>÷ m 1</b>	
nPOE/	ICOC	PCMCIA 記憶體讀取至 PCMCIA	高阻抗 -	Note[5]
GPIO[48]	Z	屬性空間。	Note[1]	
		PCMCIA 寫入致能。(輸出)執行		
nPWE/	ICOC	寫入至 PCMCIA 記憶體與	高阻抗 -	
GPIO[49]	Z	PCMCIA 屬性空間。也可當作可	Note[1]	Note[5]
		變延遲 I/O 寫入致能信號。		
nPIOW/	ICOC	PCMCIA I/O 寫入。(輸出)執行寫	高阻抗 -	
GPIO[51]	Z	入至 PCMCIA I/O 空間。	Note[1]	Note[5]
nPIOR/	ICOC	PCMCIA I/O 讀取。(輸出)從	高阻抗 -	
GPIO[50]	Z	PCMCIA I/O 空間執行讀取。	Note[1]	Note[5]
0110[00]	_	PCMCIA 卡致能 2。(輸出)選擇	1,000[1]	
		一個 PCMCIA 卡。nPCE[2]致能		
nPCE[2]/	ICOC	高位元組通道,而 nPCE[1]致能	高阻抗 -	
GPIO[53]	Z	低位元組通道。	Note[1]	Note[5]
0110[33]		MMC 時脈。(輸出)MMC 控制器	11010[1]	
		時脈信號。		
		PCMCIA 卡致能 1。(輸出)選擇		
nDCE[1]/	ICOC	一個 PCMCIA 卡。nPCE[2]致能	高阻抗 -	
nPCE[1]/		, , , , , , , , , , , , , , , , , , , ,		Note[5]
GPIO[52]	Z	高位元組通道,而 nPCE[1]致能	Note[1]	
		低位元組通道。		

	T			
nIOIS16/	ICOC	IO 選擇 16。(輸入)來自 PCMCIA 卡的通知(acknowledge),表示目	高阻抗 -	Note[5]
GPIO[57]	Z	前的位址為有效的 16 位元寬的 I/O 位址。	Note[1]	11010[3]
		PCMCIA 等待。(輸入)藉由		
nPWAIT/	ICOC	PCMCIA 卡低電位驅動,用以延	高阻抗 -	Note[5]
GPIO[56]	Z	伸傳送或是接收 PXA250 應用處	Note[1]	11000[3]
		理器的距離。		
		PCMCIA 插槽選擇。(輸出)由外		
		部操作邏輯(steering logic) ,將控		
		制、位址與資料信號路由(route)		
PSKTSEL/	ICOC	到兩者之一的 PCMCIA 插槽。當	高阻抗 -	Note[5]
GPIO[54]	Z	PSKTSET 為低電位時,插槽 0 會	Note[1]	1,000[0]
		被選取。當 PSKTSET 為高電位		
		時,插槽1會被選取。與位址匯		
		流排有相同的時序。		
		PCMCIA 暫存器選擇。(輸出)指		
nPREG/	ICOC	出記憶體處理的目標位址是否為	高阻抗 -	Note[5]
GPIO[55]	Z	屬性空間。與位址匯流排有相同	Note[1]	11000[3]
		的時序。		
LCD 控制器	腳位			
L_DD(7:0)/	ICOC	LCD 顯示資料。(輸出)自 LCD 控	高阻抗 -	
GPIO[65:5	Z	制器傳送像素資訊至外部 LCD	Note[1]	Note[3]
8]		面板。	11010[1]	
		LCD 顯示資料。(輸出)自 LCD 控		
		制器傳送像素資訊至外部 LCD		
L_DD[8]/	ICOC	面板。	高阻抗 -	Note[3]
GPIO[66]	Z	記憶體控制器選擇匯流排主控者	Note[1]	11010[3]
		請求。(輸入)允許外部裝置自記憶		
		體控制器請求系統匯流排。		
		LCD 顯示資料。(輸出)自 LCD 控		
L_DD[9]/	ICOC	制器傳送像素資訊至外部 LCD	高阻抗 -	
GPIO[67]	Z	面板。	Note[1]	Note[3]
GI IO[07]		MMC 晶片選擇 0。(輸出)MMC	11010[1]	
		控制器晶片選擇 ()。		
L_DD[10]/	ICOC	LCD 顯示資料。(輸出)自 LCD 控	高阻抗 -	
	Z	制器傳送像素資訊至外部 LCD	Note[1]	Note[3]
GPIO[68]				

		MMC 晶片選擇 1。(輸出)MMC		
		控制器晶片選擇1。		
		LCD 顯示資料。(輸出)自 LCD 控		
L_DD[11]/	ICOC	制器傳送像素資訊至外部 LCD	高阻抗 -	
GPIO[69]	Z	面板。	Note[1]	Note[3]
0110[07]		MMC 時脈。(輸出)MMC 控制器	11000[1]	
		之時脈。		
		LCD 顯示資料。(輸出)自 LCD 控		
L_DD[12]/	ICOC	制器傳送像素資訊至外部 LCD	高阻抗 -	Note[3]
GPIO[70]	Z	面板。	Note[1]	Note[3]
		RTC 時脈。(輸出) 1Hz 即時時脈。		
		LCD 顯示資料。(輸出)自 LCD 控		
I DD[12]/	ICOC	制器傳送像素資訊至外部 LCD	高阻抗 -	
L_DD[13]/		面板。		Note[3]
GPIO[71]	Z	3.6864MHz 時脈。(輸出)自	Note[1]	
		3.6864MHz 振盪器輸出。		
		LCD 顯示資料。(輸出)自 LCD 控		
I DD[1/1]/	ICOC Z	制器傳送像素資訊至外部 LCD	古阳山	
L_DD[14]/		面板。	高阻抗 -	Note[3]
GPIO[72]		<b>32kHz 時脈。(輸出)自 32kHz 振</b>	Note[1]	
		盪器輸出。		
		LCD 顯示資料。(輸出)自 LCD 控		
I DDE151/	ICOC	制器傳送像素資訊至外部 LCD	<b>士加</b> 14	
L_DD[15]/		面板。	高阻抗 -	Note[3]
GPIO[73]	Z	記憶體控制器給予。(輸出)通知外	Note[1]	
		部裝置得到系統匯流排允許。		
	7000	LCD 框架時脈(frame clock)。(輸	علم علم الد المام علم الد	
L_FCLK/	ICOC	出)指出新框架的開始。與 Vsync	高阻抗 -	Note[3]
GPIO[74]	Z	同。	Note[1]	
L_LCLK/	ICOC	LCD 線時脈(line clock)。(輸出)	高阻抗 -	N. 503
GPIO[75]	Z	指出新線的開始。與 Hsync 同。	Note[1]	Note[3]
		LCD 像素時脈(pixel clock)。(輸		
L_PCLK/	ICOC	出)有效的時脈像素資料送入	高阻抗 -	NT / 503
GPIO[76]	Z	LCD 線移位緩衝區(line shift	Note[1]	Note[3]
		buffer) °		
I DIAG	1000	AC 偏差驅動器。(輸出)通知某些	<b>士加</b> 15	
L_BIAS/	ICOC	被動 LCD 面板改變極性。在 TFT	高阻抗 -	Note[3]
GPIO[77]	Z	<b>面板裡,此信號表示有效的像素</b>	Note[1]	
	<u> </u>	1	l	l

		資料。				
入····································	工 脱江谷	貝が <sup>°</sup>				
全功能 UAR		A JUNE TIA TITE IN JUL (46 )		I		
FFRXD/	/ ICOC	全功能 UART 接收。(輸入)	高阻抗 -			
GPIO[34]	Z	MMC 晶片選擇 0。(輸出)MMC	Note[1]	Note[3]		
		控制器晶片選擇 0。				
FFTXD/	ICOC	全功能 UART 傳送。(輸出)	高阻抗 -			
GPIO[39]	Z	MMC 晶片選擇 1。(輸出)MMC	Note[1]	Note[3]		
		控制器晶片選擇 1。				
FFCTS/	ICOC	全功能 UART Clear-to-Send。(輸	高阻抗 -	Note[3]		
GPIO[35]	Z	入)	Note[1]	11010[3]		
FFDCD/	ICOC	全 功 能 UART	高阻抗 -	Note[3]		
GPIO[36]	Z	Data-Carrier-Detect。(輸入)	Note[1]	11010[3]		
FFDSR/	ICOC	全功能 UART Data-Set-Ready。	高阻抗 -	Note[3]		
GPIO[37]	Z	(輸入)	Note[1]	Note[3]		
FFRI/	ICOC	全功能 UART Ring indicator。	高阻抗 -	Note[2]		
GPIO[38]	Z	(輸入)	Note[1]	Note[3]		
FFDTR/	ICOC	全 功 能 UART	高阻抗 -	N-4-[2]		
GPIO[40]	Z	Data-Terminal-Ready。(輸出)	Note[1]	Note[3]		
FFRTS/	ICOC	全 功 能 UART	高阻抗 -	N . [2]		
GPIO[41]	Z	Request-to-Send。(輸出)	Note[1]	Note[3]		
藍芽 UART	腳位					
BTRXD/	ICOC	## ## ## ## ## ## ## ## ## ## ## ## ##	高阻抗 -			
GPIO[42]	Z	藍芽 UART 接收。(輸入)	Note[1]	Note[3]		
BTTXD/	ICOC		高阻抗 -			
GPIO[43]	Z	藍芽 UART 傳送。(輸出)	Note[1]	Note[3]		
BTCTS/	ICOC	藍芽 UART Clear-to-Send。(輸	高阻抗 -			
GPIO[44]	Z	\(\int\)	Note[1]	Note[3]		
BTRTS/	ICOC	藍 芽 UART	高阻抗 -			
GPIO[45]	Z	Data-Terminal-Ready。(輸出)	Note[1]	Note[3]		
	標準 UART 與 ICP 腳位					
P/1 / 27222		IrDA 接收信號。(輸入)FIR 功能				
IRRXD/	ICOC	之接收腳位。	高阻抗 -	Note[3]		
GPIO[46]	Z	標準 UART 接收。(輸入)	Note[1]	11010[5]		
		IrDA 傳送信號。(輸出)標準				
IRTXD/	ICOC	UART、SIR 與 FIR 功能之傳送腳	高阻抗 -			
GPIO[47]	Z	位。	Note[1]	Note[3]		
01 10[4/]		<sup>/    </sup>	Note[1]			
MMC to the	異 昭 位	7年   7年   7年   7年   7年   7年   7年   7年				
MMC 控制器腳位						

MMCMD	ICOC Z	多媒體卡命令。(雙向)	高阻抗	高阻抗
MMDAT	ICOC Z	多媒體卡資料。(雙向)	高阻抗	高阻抗
nPCE[2]/ GPIO[53]	ICOC Z	PCMCIA 卡致能 2。(輸出)選擇 一個 PCMCIA 卡。位元為 1 時致 能高位元組通道,為 0 時致能低 位元組通道。 MMC 時脈。(輸出)MMC 控制器 時脈信號。	高阻抗 – Note[1]	Note[5]
L_DD[9]/ GPIO[67]	ICOC Z	LCD 顯示資料。(輸出)自 LCD 控制器傳送像素資訊至外部 LCD 面板。 MMC 晶片選擇 ①。(輸出)MMC 控制器晶片選擇 ①。	高阻抗 - Note[1]	Note[3]
L_DD[10]/ GPIO[68]	ICOC Z	LCD 顯示資料。(輸出)自 LCD 控制器傳送像素資訊至外部 LCD 面板。 MMC 晶片選擇 1。(輸出)MMC 控制器晶片選擇 1。	高阻抗 - Note[1]	Note[3]
LDD[11]/ GPIO[69]	ICOC Z	LCD 顯示資料。(輸出)自 LCD 控制器傳送像素資訊至外部 LCD 面板。 MMC 時脈。(輸出)MMC 控制器時脈。	高阻抗 - Note[1]	Note[3]
FFRXD/ GPIO[34]	ICOC Z	<b>全功能 UART 接收。</b> (輸入) <b>MMC 晶片選擇 0</b> 。(輸出)MMC  控制器晶片選擇 0。	高阻抗 - Note[1]	Note[3]
FFTXD/ GPIO[39]	ICOC Z	<b>全功能 UART 傳送。</b> (輸出) <b>MMC 晶片選擇 1。</b> (輸出)MMC  控制器晶片選擇 1。	高阻抗 - Note[1]	Note[3]
MMCCLK/ GP[6]	ICOC Z	MMC 時脈。(輸出)MMC 控制器 時脈信號。	高阻抗 - Note[1]	Note[3]
MMCCS0/ GP[8]	ICOC Z	<b>MMC 晶片選擇 0</b> 。(輸出)MMC 控制器晶片選擇 0。	高阻抗 - Note[1]	Note[3]
MMCCS1/ GP[9]	ICOC Z	MMC 晶片選擇 1。(輸出)MMC 控制器晶片選擇 1。	高阻抗 - Note[1]	Note[3]
SSP 腳位	-			

SSPSCLK/	ICOC	   同步序列埠時脈。(輸出)	高阻抗 -	Note[3]
GPIO[23]	Z		Note[1]	Note[3]
SSPSFRM/	ICOC	   同步序列埠框架。(輸出)	高阻抗 -	Note[3]
GPIO[24]	Z	1797171471E水 (初日)	Note[1]	Note[3]
SSPTXD/	ICOC	   同步序列埠傳送。(輸出)	高阻抗 -	Note[3]
GPIO[25]	Z		Note[1]	Note[3]
SSPRXD/	ICOC	   同步序列埠接收。(輸入)	高阻抗 -	Note[3]
GPIO[26]	Z		Note[1]	Note[3]
SSPEXTC	ICOC		高阻抗 -	
LK/	Z	同步序列埠外部時脈。(輸入)	Note[1]	Note[3]
GPIO[27]			TOTE[1]	
USB 客戶端	腳位			
USB_P	IAOA Z	USB 客戶端正向。(雙向)	高阻抗	高阻抗
USB_N	IAOA Z	USB 客戶端負向腳位。(雙向)	高阻抗	高阻抗
AC97 控制器	器與I <sup>2</sup> S控	制器腳位		
BITCLK/ GPIO[28]	ICOC Z	AC97 聲音埠位元時脈。(輸入)AC97 時脈由編解碼器 0 產生,而送進入 PXA250 與編解碼器 1。 AC97 聲音埠位元時脈。(輸出)AC97 時脈由 PXA250 應用處理器產生。 I²S位元時脈。(輸入) I²S時脈由外部產生,而送進入PXA250 應用處理器。 I²S位元時脈。(輸出) I²S時脈由PXA250 應用處理器產生。	高阻抗 - Note[1]	Note[3]
SDATA_IN 0/ GPIO[29]	ICOC Z	AC97 聲音埠資料輸入。(輸入)         編解碼器 0 之輸入。         I²S資料輸入。(輸入) I²S控制器之輸入。	高阻抗 - Note[1]	Note[3]
SDATA_IN 1/ GPIO[32]	ICOC Z	AC97 聲音埠資料輸入。(輸入)編解碼器 1 之輸入。 $I^2S系統時脈。(輸出) I^2S控制器之系統時脈。$	高阻抗 - Note[1]	Note[3]
SDATA_O	ICOC	AC97 聲音埠資料輸出。(輸出)	高阻抗 -	Note[3]

		T				
UT/	Z	自 PXA250 輸出至編解碼器 0 與	Note[1]			
GPIO[30]		1 •				
		$I^2S$ 資料輸出。(輸出) $I^2S$ 控制器輸				
		出				
		AC97 聲音埠同步信號。(輸				
CVNC	ICOC	出)AC97 控制器之框架同步信	古阳上			
SYNC/	ICOC	號。	高阻抗-	Note[3]		
GPIO[31]	Z	<b>I<sup>2</sup>S同步</b> 。(輸出) I <sup>2</sup> S控制器之框架	Note[1]			
		同步信號。				
nACRESE	0.0	ACOT 部中均全型企品(th.j.)	低電位驅	低電位驅		
T	OC	AC97 聲音埠重置信號。(輸出)	動	動		
I <sup>2</sup> C控制器腳	位					
SCL	ICOC	   <b>I</b> <sup>2</sup> C時脈。(雙向)	高阻抗	高阻抗		
SCL	Z	1 (受回)	同性机	同阻机		
CDA	ICOC	<b>I<sup>2</sup>C資料。(雙向)</b>	古阳上	高阻抗		
SDA	Z	10貝秆。(受回)	高阻抗	向阻机		
PWM 腳位						
PWM[1:0]/	ICOC		古阳七			
GPIO[17:1		脈衝寬度調變通道0與1。(輸出)	高阻抗-	Note[3]		
6]	Z		Note[1]			
DMA 腳位						
DREQ[1:0]		DMA 請求。(輸入)通知 DMA 控				
/	ICOC	制器有外部裝置請求 DMA 處	高阻抗-	N. 4 [2]		
GPIO[19:2	Z	理。 DREQ[1] 為 GPIO[19] ,	Note[1]	Note[3]		
0]		DREQ[0]為 GPIO[20]。				
GPIO 腳位						
CDIO[1:0]	ICOC	通用 I/O。在 nRESET 腳位,正	高阻抗 -	No40[2]		
GPIO[1:0]	Z	緣與負緣之喚醒。	Note[1]	Note[3]		
CDIO[14 O]	ICOC	<b>温用 I/O</b> ,并叩战上上左四	高阻抗 -	No4s [2]		
GPIO[14:2]	Z	通用 I/O。睡眠模式之喚醒。	Note[1]	Note[3]		
GPIO[22:2	ICOC	2 1 1/0 . 101 1 1/2 11 1/0 11/0 11/0 11/0 11/0 11	高阻抗 -	NI 4 503		
1]	Z	通用 I/O。附加的通用 I/O 腳位。	Note[1]	Note[3]		
振盪晶體(Ci	振盪晶體(Crystal)與時脈腳位					
PXTAL	0.4	3.6864MHz 振盪晶體輸出。不需	N-4 [0]	N-4, [0]		
	OA	要外部線圈。	Note[2]	Note[2]		
DEVELL	T.A.	3.6864MHz 振盪晶體輸入。不需	N	NI . [0]		
PEXTAL	IA	要外部線圈。	Note[2]	Note[2]		
TXTAL	OA	32.768KHz 振盪晶體輸出。不需	Note[2]	Note[2]		
i	1		t	ì		

		要外部線圈。		
TEXTAL	IA	32.768KHz 振盪晶體輸入。不需要外部線圈。	Note[2]	Note[2]
L_DD[12]/ GPIO[70]	ICOC Z	LCD 顯示資料。(輸出)自 LCD 控制器傳送像素資訊至外部 LCD 面板。 RTC 時脈。(輸出) 1Hz 即時時脈。	高阻抗 - Note[1]	Note[3]
L_DD[13]/ GPIO[71]	ICOC Z	LCD 顯示資料。(輸出)自 LCD 控制器傳送像素資訊至外部 LCD 面板。3.6864MHz 時脈。(輸出)自3.6864MHz 振盪器輸出。	高阻抗 - Note[1]	Note[3]
L_DD[14]/ GPIO[72]	ICOC Z	LCD 顯示資料。(輸出)自 LCD 控制器傳送像素資訊至外部 LCD面板。32kHz 時脈。(輸出)自 32kHz 振盪器輸出。	高阻抗 – Note[1]	Note[3]
48MHz/ GP[7]	ICOC Z	48MHz 時脈。(輸出)由 PLL 產生 得到之週邊時脈輸出。 注意:當 USB 單元時脈致能被設 定時才會輸出時脈。	高阻抗 - Note[1]	Note[3]
RTCCLK/ GP[10]	ICOC Z	RTC 時脈。(輸出)自 32kHz 或 3.6864MHz 產生得到 1Hz 時脈輸出。	高阻抗 - Note[1]	Note[3]
3.6MHz/ GP[11]	ICOC Z	3.6864MHz 時脈。(輸出)自 3.6864MHz 振盪器輸出。	高阻抗 - Note[1]	Note[3]
32kHz/ GP[12]	ICOC Z	<b>32kHz 時脈</b> 。(輸出)自 32kHz 振 盪器輸出。	高阻抗 - Note[1]	Note[3]
其它腳位				
BOOT_SE L [2:0]	IC	開機選擇腳位。(輸入)指示開機裝置的類型。	輸入	輸入
PWR_EN	ОС	電源供應之電源致能。(輸出)當無效時,會發出信號給電源供應器,用來移除核心的電源,因為系統將進入睡眠模式。	低電位驅動	進模位驅 供式: 做 開 開 開 開 開 開 開 開 明 明 明 明 明 明 明 明 明 明 明

nTRST	IC	JTAG 測試介面重置。重置	輸入	輸入	
JTAG 與測試腳位					
			動。		
UT		看門狗重置或 GPIO 重置。	電位驅		
		會觸發「軟」重置事件:如睡眠、	取之前高		
	OC	前會移除觸發。nRESET_OUT 也	指令被抓	動	
nRESET_O	000	移除之後與第一個指令被抓取之	在第一個	低電位驅	
		觸發時會觸發,在 nRESET 觸發	位驅動。		
		重置輸出。(輸出)當 nRESET 被	間為低電		
			在重置期		
		3.6864MHz 振盪器穩定為止。			
		直到電源供應穩定,與		模式。	
		nRESET 必須一直維持低電位,		離開睡眠	
		理器會從位址 0 開始執行。		程序以及	
nRESET	IC	nRESET 驅動為高電位,應用處	輸入	正常重置	
		常地停止,且會引發重置。當		動,會引發	
		時會讓目前正在執行的指令不正		電位驅	
		的位址啟動處理器。觸發該腳位		模式時低	
		(level sensitive input)用來從已知		輸入。睡眠	
		<b>硬重置。</b> (輸入)層級感應輸入			
		之最小觸發時間為 1ms。			
		■ 単(大約為 10ms)。nVDD_FAULT			
		略,直到電源供應計時器計時完			
ULT		發生之後,nVDD_FAULT 會被忽	TAN	TAN	
nVDD_FA	IC	理,且無法被遮蔽。在喚醒事件	輸入	輸入	
		一			
		不穩足時發出信號。FAA250 應 用處理器會進入睡眠模式或強制			
		不穩定時發出信號。PXA250 應			
		<b>VDD 錯誤</b> 。(輸入)當主電源來源			
		nBATT_FAULT 之最小觸發時間 為 1ms。			
		有辦法同時辨識喚醒事件。			
		誤信號正在觸發時,PXA250 沒			
ULT	IC	理,且無法被遮蔽。當主電池錯	輸入	輸入	
nBATT_FA	IC	制產生一個不正確的資料例外處	払	払	
		應用處理器會進入睡眠模式或強			
		不足或移除時發出信號。PXA250			
		主電池錯誤。(輸入)當主電池電源			

		T	1	1
		JTAG/Debug 埠。若 JTAG/Debug		
		重置後有被使用,則隨著nRESET		
		或是在 nRESET 之前由低電位變		
		為高電位驅動。若 JTAG/Debug		
		重置後沒有被使用,則在隨著		
		nRESET 或是在 nRESET 之前變		
		為低電位。		
		JTAG 測試資料輸入。(輸入) 使		
		用此腳位自 JTAG 控制器傳送資		
TDI	IC	料至 PXA250。此腳位具有內部	輸入	輸入
		提升電阻 (internal pull-up		
		resistor) °		
		JTAG 測試資料輸出。(輸		
TDO	OCZ	出)PXA250 控制器使用此腳位將	高阻抗	高阻抗
		資料傳回 JTAG 控制器。		
		JTAG 測試模式選擇。(輸入)選擇		
TD 40		JTAG 控制器所需的測試模式。此	<b>+</b> A -	+4 -
TMS	IC	腳位具有內部提升電阻(internal	輸入	輸入
		pull-up resistor) •		
TO V	10	JTAG 測試時脈。(輸入)JTAG 測	<b>1</b>	<b>.</b>
TCK	IC	試介面上所有的傳送時脈。	輸入	輸入
		測試模式。(輸入)保留。必須接	L.A.	<b>.</b>
TEST	IC	地。	輸入	輸入
	10	測試時脈。(輸入)保留。必須接	±A \	±A >
TESTCLK	IC	地。	輸入	輸入
電源與接地	腳位			
		內部邏輯之正供應 (positive		
VCC	SUP	supply)。必須連接至 PCB 上的低	供電	Note[6]
		電壓供應(.85 – 1.3v)。		
		內部邏輯之接地供應(ground		
VSS	SUP	supply)。必須連接至 PCB 上的共	接地	接地
		同接地面。		
		PLL 與振盪器之正供應(positive		
PLL_VCC	SUP	supply)。必須連接至 PCB 上的低	供電	Note[6]
		電壓供應。		
		PLL 之接地供應 (ground		
PLL_VSS	SUP	supply)。必須連接至 PCB 上的共	接地	接地
_		同接地面。		
	1		<u> </u>	<u> </u>

VCCQ	SUP	記憶體匯流排與 PCMCIA 腳位 除外的所有 CMOS I/O 正供應 (positive supply)。必須連接至 PCB上之 3.3v 供應。	供電	Note[7]
VSSQ	SUP	記憶體匯流排與 PCMCIA 腳位 除外的所有 CMOS I/O 接地供應 (ground supply)。必須連接至 PCB 上的共同接地面。	接地	接地
VCCN	SUP	記憶體匯流排與 PCMCIA 腳位 之正供應(positive supply)。必須 連接至 PCB 上之 3.3v 或 2.5v 供 應。	供電	Note[7]
VSSN	SUP	記憶體匯流排與 PCMCIA 腳位 之接地供應(ground supply)。必 須連接至 PCB 上的共同接地面。	接地	接地

表 4-8 腳位說明注意事項

<b>N</b> T 4	מח געב
Note	說明
	GPIO 重置操作:在任何重置之後,由預設值設定組態為 GPIO 輸入。
[1]	這些腳位的輸入緩衝區為關閉的,以避免電流吸取。且在使用這些腳位
[1]	之前必須先清除 RDH(Read Disable Hold)位元,再將這些腳位的輸入緩
	衝區致能。詳細說明於 5.5.7 節「電源管理睡眠狀態暫存器」。
	振盪晶體(Crystal)腳位:這些腳位用來連接外部振盪晶體與 on-chip 振盪
[2]	器。關於睡眠模式詳細的操作請參考 5.3.1 節「32.768kHz 振盪器」與
	5.3.2 節「3.6864MHz 振盪器」。
	GPIO 睡眠操作:在轉換至睡眠模式期間,這些腳位的狀態由對應的
	PGSRn 來決定。請參考 5.5.9 節「電源管理 GPIO 睡眠狀態暫存器」與
	6.1.3.2 節「GPIO 腳位方向暫存器(GPDR)」。若選擇為輸入,此腳位在
[3]	睡眠模式期間不會驅動。若選擇為輸出,則當 PXA250 在睡眠模式時,
	腳位的狀態會依照睡眠狀態暫存器內的值輸出,並且保持。
	若設定為輸入的 GPIO 腳位,在離開睡眠模式時不能使用,一直到
	PSSR[RDH]被清除為止。
	靜態記憶體控制腳位:在睡眠模式期間,這些腳位可依照睡眠狀態暫存
	器(Sleep State Register)的值驅動,或是設定為高阻抗。若要設定為高阻
F 4 1	抗狀態,軟體必須設定電源管理一般組態暫存器(Power Manager General
[4]	Configuration Register)內的 FS 位元。若 PCFR[FS]未設定,則在轉換為
	睡眠模式的期間,這些腳位運作如上面的[3]所示。對nWE、nOE與nCS[0]
	而言,若 PCFR[FS]未設定,則在進入睡眠模式之前,它們會被記憶體

	控制器驅動為高電位。若 PCFR[FS]已設定,這些腳位會被設定為高阻
	抗。
	PCMCIA 控制腳位:在睡眠模式期間:可以程式化來驅動睡眠狀態暫存
[5]	器內的值,或置於高阻抗,而軟體必須設定 PCFR[FP]。若未設定,在
	轉換到睡眠模式期間,這些腳位的功能與[3]所敘述的相同。
[6]	在睡眠期間,此供應為低電位驅動。
[7]	在睡眠模式下繼續供電。

表 4-9 說明 PXA210 腳位。

表 4-9 PXA210 應用處理器腳位與信號說明

腳位名稱	類型	腳位說明	重置狀態	睡眠狀態		
記憶體控制器腳位						
MA [25.0]	007	記憶體位址匯流排。(輸出) 記憶	低電位驅	低電位驅		
MA[25:0]	OCZ	體存取之位址請求信號。	動	動		
MD[15:0]	ICOC	記憶體資料匯流排。(輸入/輸出)	高阻抗	低電位驅		
MD[13.0]	Z	資料匯流排較低的 16 位元。	向压机	動		
		記憶體輸出致能。(輸出)連接至記	高電位驅			
nOE	OCZ	憶體裝置的輸出致能,用來控制	動	Note[4]		
		資料匯流排驅動器。	到			
nWE	OCZ	記憶體寫入致能。(輸出)連接至記	高電位驅	Note[4]		
II W L	OCZ	憶體裝置的寫入致能。	動	Note[4]		
		SDRAM Bank 1~0 的 CS。(輸出)				
nSDCS[1:0	OCZ	連接至 SDRAM 的 CS 腳位。	高電位驅動	Note[5]		
		PXA210 應用處理器的 nSDCS0				
		可為高阻抗,但 nSDCS1 則不可				
		以。				
		SDRAM 資料位元組 1~0 的				
DQM[1:0]	OCZ	DQM。(輸出)連接至 SDRAM 的	低電位驅	低電位驅		
DQM[1.0]	OCZ	資料輸出遮罩致能(data output	動	動		
		mask enables – DQM)腳位。				
		SDRAM RAS。(輸出)連接至	高電位驅	高電位驅		
nSDRAS	OCZ	SDRAM 所有 bank 的 row address	動	動		
		strobe (RAS)腳位。	到	到		
		SDRAM CAS。(輸出)連接至	高電位驅	高電位驅		
nSDCAS	OCZ	SDRAM 所有 bank 的 column	同电征 <sup>施</sup>	動		
		address strobe (CAS)腳位。	却	<i>キ</i> リ		
SDCKE[0]	OC	SDRAM 與/或同步靜態記憶體	低電位驅	低電位驅		

		nt no x4 At . (the distribution of CD (DO)	台	£ı
		時脈致能。(輸出)連接至 SMROM	動	動
		以及 SDRAM-timing 同步快閃記		
		憶體的 CKE 腳位。記憶體控制器		
		提供控制暫存器位元供觸發移		
		除。		
		SDRAM 與/或同步靜態記憶體		
		時脈致能。(輸出)連接至 SDRAM		
ap averti	0.0	的時脈致能腳位。在睡眠狀態時	低電位驅	低電位驅
SDCKE[1]	OC	觸發移除。在重置時 SDCLK[1]	動	動
		保持觸發移除。記憶體控制器提		
		供觸發移除的控制暫存器位元。		
		同步靜態記憶體時脈。(輸出)連接		
		至 SMROM 之 CLK 腳位。它會		
		藉由內部記憶體控制器時脈或是		
		1/2 內部記憶體控制器時脈來驅		
		動。在重置時,所有時脈腳位都		
		以 1/2 時脈速度執行,而且可以		
		經由自由執行控制器位元(free		
SDCLK[0]	OC	running control register bits)來關	低電位驅	低電位驅
SDCLK[0]		閉。記憶體控制器也提供控制暫	動	動
		存器位元來為每個 SDCLK 腳位		
		做時脈分割與觸發移除。若開機		
		時間靜態記憶體(boot-time static		
		memory) bank 0 設定為		
		SMROM,則 SDCLK[0]控制暫存		
		器會預設為啟動。		

			I	T 1
SDCLK[1]	OCZ	SDRAM 時脈。(輸出)連接 SDCLK[1]至SDRAM的bank pair 0/1的時脈腳位。它會藉由內部記 憶體控制器時脈或是 1/2 內部記 憶體控制器時脈或是 1/2 內部記 憶體控制器時脈來驅動。在重置 時,所有時脈腳位都以 1/2 時脈 速度執行,而且可以經由自由執 行控制器位元 (free running control register bits)來關閉。記憶 體控制器也提供控制暫存器位元 來為每個 SDCLK 腳位做時脈分 割與觸發移除。SDCLK[1]控制暫 存器觸發位元總是在重置時觸發 移除。	低電位驅動	低電位驅動
nCS[5]/	ICOC			
GPIO[33]	Z			Note[4]
nCS[4]/	ICOC	   <b>静態晶片選擇</b> 。(輸出)靜態記憶體	高阻抗 - Note[1]	
GPIO[80]	Z	· 裝置(如 ROM、Flash)之晶片選		
nCS[3]/	ICOC	接直(如 KOM · Flash)之明月選   擇。在記憶體組態暫存器內個別		
GPIO[79]	Z	程式化。nCS[5:0]可與可變延遲的		
nCS[2]/	ICOC	I/O 裝置一同使用。		
GPIO[78]	Z	1900		
nCS[1]/	ICOC			
GPIO[15]	Z			
nPWE/	ICOC	VLIO 寫入致能(輸出)。可變延遲	高阻抗 -	Note[5]
GPIO[49]	Z	I/O 的寫入致能信號。	Note[1]	
nCS[0]	ICOC Z	静態晶片選擇 0。(輸出)開機記憶體之晶片選擇。nCS[0]為專用的腳位。	高電位驅動	Note[4]
RD/nWR	OCZ	靜態介面讀/寫。(輸出)送出目前 處理的讀取或寫入的信號。	低電位驅 動	
RDY/ GPIO[18]	ICOC Z	可變延遲 I/O 準備腳位。(輸入) 當外部匯流排裝置準備好傳送資 料時,通知記憶體控制器。	高阻抗 - Note[1]	Note[3]
L_DD[8]/ GPIO[66]	ICOC Z	LCD 顯示資料。(輸出)從 LCD 控制器傳送像素資訊至外部 LCD面板。 記憶體控制選擇匯流排主控者請	高阻抗 - Note[1]	Note[3]

		<b>♯(Memory Controller alternate</b>		
		bus master request)。(輸入)允許		
		外部裝置自記憶體控制器請求系		
		統匯流排。		
		LCD 顯示資料。(輸出)自 LCD 控		
L_DD[15]/	ICOC	制器傳送資料給外部 LCD 面板。	高阻抗 -	Nota[2]
GPIO[73]	Z	記憶體控制器允許。(輸出)通知外	Note[1]	Note[3]
		部裝置取得系統匯流排。		
LCD 控制器	腳位			
L_DD(7:0)/	ICOC	LCD 顯示資料。(輸出)自 LCD 控	高阻抗 -	
GPIO[65:5	Z	制器傳送像素資訊至外部 LCD	Note[1]	Note[3]
8]	L	面板。	Note[1]	
		LCD 顯示資料。(輸出)自 LCD 控		
		制器傳送像素資訊至外部 LCD		
L_DD[8]/	ICOC	面板。	高阻抗 -	Note[3]
GPIO[66]	Z	記憶體控制器選擇匯流排主控者	Note[1]	Note[3]
		請求。(輸入)允許外部裝置自記憶		
		體控制器請求系統匯流排。		
		LCD 顯示資料。(輸出)自 LCD 控		
I DDI01/	ICOC	制器傳送像素資訊至外部 LCD	高阻抗 -	
L_DD[9]/		面板。		Note[3]
GPIO[67]	Z	MMC 晶片選擇 0。(輸出)MMC	Note[1]	
		控制器晶片選擇 0。		
		LCD 顯示資料。(輸出)自 LCD 控		
L_DD[10]/	ICOC	制器傳送像素資訊至外部 LCD	高阻抗 -	
	Z	面板。		Note[3]
GPIO[68]	L	MMC 晶片選擇 1。(輸出)MMC	Note[1]	
		控制器晶片選擇 1。		
		LCD 顯示資料。(輸出)自 LCD 控		
I DD[11]/	ICOC	制器傳送像素資訊至外部 LCD	高阻抗 -	
L_DD[11]/	Z	面板。		Note[3]
GPIO[69]	L	MMC 時脈。(輸出)MMC 控制器	Note[1]	
		之時脈。		
		LCD 顯示資料。(輸出)自 LCD 控		
L_DD[12]/	ICOC	制器傳送像素資訊至外部 LCD	高阻抗 -	Note[3]
GPIO[70]	Z	面板。	Note[1]	11016[3]
		RTC 時脈。(輸出) 1Hz 即時時脈。		
L_DD[13]/	ICOC	LCD 顯示資料。(輸出)自 LCD 控	高阻抗 -	Note[3]

		<u></u>		T
GPIO[71]	Z	制器傳送像素資訊至外部 LCD	Note[1]	
		面板。		
		3.6864MHz 時脈。(輸出)自		
		3.6864MHz 振盪器輸出。		
		LCD 顯示資料。(輸出)自 LCD 控		
L_DD[14]/	ICOC	制器傳送像素資訊至外部 LCD	高阻抗 -	
GPIO[72]	Z	面板。	Note[1]	Note[3]
0110[72]	L	<b>32kHz 時脈。</b> (輸出)自 32kHz 振	Note[1]	
		盪器輸出。		
		LCD 顯示資料。(輸出)自 LCD 控		
I DD[15]/	ICOC	制器傳送像素資訊至外部 LCD	古加山	
L_DD[15]/	ICOC	面板。	高阻抗 -	Note[3]
GPIO[73]	Z	記憶體控制器給予。(輸出)通知外	Note[1]	
		部裝置得到系統匯流排允許。		
I DOLL	ICOC	LCD 框架時脈(frame clock)。(輸	古四山	
L_FCLK/	ICOC	出)指出新框架的開始。與 Vsync	高阻抗 -	Note[3]
GPIO[74]	Z	同。	Note[1]	
L_LCLK/	ICOC	LCD 線時脈(line clock)。(輸出)	高阻抗 -	N. 501
GPIO[75]	Z	指出新線的開始。與 Hsync 同。	Note[1]	Note[3]
		LCD 像素時脈(pixel clock)。(輸		
L_PCLK/	ICOC	出)有效的時脈像素資料送入	高阻抗 -	N. 507
GPIO[76]	Z	LCD 線移位緩衝區(line shift	Note[1]	Note[3]
		buffer) °		
		AC 偏差驅動器。(輸出)通知某些		
L_BIAS/	ICOC	被動 LCD 面板改變極性。在 TFT	高阻抗 -	
GPIO[77]	Z	面板裡,此信號表示有效的像素	Note[1]	Note[3]
		資料。		
全功能 UAR	RT 腳位			
EDDA'D	ICOC	全功能 UART 接收。(輸入)	古加 D.	
FFRXD/	ICOC	MMC 晶片選擇 0。(輸出)MMC	高阻抗 -	Note[3]
GPIO[34]	Z	控制器晶片選擇 ()。	Note[1]	
	1600	全功能 UART 傳送。(輸出)	<b>士加</b> 1):	
FFTXD/	ICOC	MMC 晶片選擇 1。(輸出)MMC	高阻抗 -	Note[3]
GPIO[39]	Z	控制器晶片選擇1。	Note[1]	
藍芽 UART 腳位				
BTRXD/	ICOC	## ## #TA TOTAL 12 (24 )	高阻抗 -	N. 503
GPIO[42]	Z	藍芽 UART 接收。(輸入)	Note[1]	Note[3]
BTTXD/	ICOC	藍芽 UART 傳送。(輸出)	高阻抗 -	Note[3]
<u> </u>	1	1	I	1

		I		
GPIO[43]	Z		Note[1]	
BTCTS/	ICOC	藍芽 UART Clear-to-Send。(輸	高阻抗 -	Note[3]
GPIO[44]	Z	入)	Note[1]	11010[5]
BTRTS/	ICOC	藍 芽 UART	高阻抗 -	Noto[2]
GPIO[45]	Z	Data-Terminal-Ready。(輸出)	Note[1]	Note[3]
標準 UART	與 ICP 腦	P位		
IDDIID /	TGO G	IrDA 接收信號。(輸入)FIR 功能	÷ m 1.	
IRRXD/	ICOC	之接收腳位。	高阻抗 -	Note[3]
GPIO[46]	Z	標準 UART 接收。(輸入)	Note[1]	
		IrDA 傳送信號。(輸出)標準		
IRTXD/	ICOC	UART、SIR 與 FIR 功能之傳送腳	高阻抗 -	
GPIO[47]	Z	位。	Note[1]	Note[3]
[ -]		   標準 UART 傳送。(輸出)		
MMC 控制 a	L 器腳位	1, 0 (1, 2, 2)		
47 44 1	ICOC			
MMCMD	Z	多媒體卡命令。(雙向)	高阻抗	高阻抗
	ICOC			
MMDAT	Z	多媒體卡資料。(雙向)	高阻抗	高阻抗
	ICOC	MMC 時脈。(輸出)MMC 控制器	高阻抗 -	
GPIO[53]	Z	時脈信號。		Note[5]
	L		Note[1]	
		LCD 顯示資料。(輸出)自 LCD 控		
L_DD[9]/	ICOC	制器傳送像素資訊至外部 LCD	高阻抗 -	
GPIO[67]	Z	面板。	Note[1]	Note[3]
		MMC 晶片選擇 0。(輸出)MMC		
		控制器晶片選擇 0。		
		LCD 顯示資料。(輸出)自 LCD 控		
L_DD[10]/	ICOC	制器傳送像素資訊至外部 LCD	高阻抗 -	
GPIO[68]	Z	面板。	Note[1]	Note[3]
0110[00]		MMC 晶片選擇 1。(輸出)MMC	11000[1]	
		控制器晶片選擇1。		
		LCD 顯示資料。(輸出)自 LCD 控		
LDD[11]/	ICOC	制器傳送像素資訊至外部 LCD	高阻抗 -	
GPIO[69]	Z	面板。	同性机 — Note[1]	Note[3]
[לטןטו זט		MMC 時脈。(輸出)MMC 控制器	11016[1]	
		時脈。		
EEDVD /	ICCC	全功能 UART 接收。(輸入)	古加山	
FFRXD/	ICOC	MMC 晶片選擇 0。(輸出)MMC	高阻抗 -	Note[3]
GPIO[34]	Z	控制器晶片選擇 ()。	Note[1]	
	<u> </u>	1	I .	

FFTXD/ GPIO[39]	ICOC Z	全功能 UART 傳送。(輸出) MMC 晶片選擇 1。(輸出)MMC	高阻抗 - Note[1]	Note[3]
		控制器晶片選擇 1。	[-]	
SSP 腳位	T			
SSPSCLK/ GPIO[23]	ICOC Z	同步序列埠時脈。(輸出)	高阻抗 - Note[1]	Note[3]
SSPSFRM/ GPIO[24]	ICOC Z	同步序列埠框架。(輸出)	高阻抗 - Note[1]	Note[3]
SSPTXD/ GPIO[25]	ICOC Z	同步序列埠傳送。(輸出)	高阻抗 - Note[1]	Note[3]
SSPRXD/	ICOC Z	同步序列埠接收。(輸入)	高阻抗 -	Note[3]
GPIO[26] SSPEXTC LK/ GPIO[27]	ICOC Z	同步序列埠外部時脈。(輸入)	Note[1] 高阻抗 - Note[1]	Note[3]
USB 客戶端	腳位			
USB_P	IAOA Z	USB 客戶端正向。(雙向)	高阻抗	高阻抗
USB_N	IAOA Z	USB 客戶端負向腳位。(雙向)	高阻抗	高阻抗
AC97 控制器	器與I <sup>2</sup> S控	制器腳位		
BITCLK/ GPIO[28]	ICOC Z	AC97 聲音埠位元時脈。(輸入)AC97 時脈由編解碼器 0 產生,而送進入 PXA250 與編解碼器 1。 AC97 聲音埠位元時脈。(輸出)AC97 時脈由 PXA250 應用處理器產生。 I²S位元時脈。(輸入)I²S時脈由外部產生,再送進入PXA250 應用處理器。 I²S位元時脈。(輸出)I²S時脈由PXA250 應用處理器。	高阻抗 – Note[1]	Note[3]
SDATA_IN 0/ GPIO[29]	ICOC Z	AC97 聲音埠資料輸入。(輸入)         編解碼器 0 之輸入。         I²S資料輸入。(輸入) I²S控制器之輸入。	高阻抗 - Note[1]	Note[3]
SDATA_IN	ICOC	AC97 聲音埠資料輸入。(輸入)	高阻抗 -	Note[3]

	1		I	I
1/	Z	編解碼器 1 之輸入。	Note[1]	
GPIO[32]		I <sup>2</sup> S系統時脈。(輸出)I <sup>2</sup> S控制器之		
		系統時脈。		
		AC97 聲音埠資料輸出。(輸出)		
SDATA_O	ICOC	自 PXA250 輸出至編解碼器 0 與	高阻抗 -	
UT/	Z	1 °	Note[1]	Note[3]
GPIO[30]		$I^2S$ 資料輸出。(輸出) $I^2S$ 控制器輸	rocc[1]	
		出		
		AC97 聲音埠同步信號。(輸		
SYNC/	ICOC	出)AC97 控制器之框架同步信	高阻抗-	
GPIO[31]	Z	號。	Note[1]	Note[3]
0110[31]		$I^2S$ 同步。(輸出) $I^2S$ 控制器之框架	rocc[1]	
		同步信號。		
nACRESE	OC	   <b>AC97 聲音埠重置信號。</b> (輸出)	低電位驅	低電位驅
T			動	動
I <sup>2</sup> C控制器腳	1			
SCL	ICOC	I <sup>2</sup> C時脈。(雙向)	高阻抗	高阻抗
	Z			
SDA	ICOC	<b>I<sup>2</sup>C資料。(雙向)</b>	高阻抗	高阻抗
DW/M Ban /-	Z			
PWM 腳位	1			
PWM[1:0]/	ICOC		高阻抗-	
GPIO[17:1	Z	脈衝寬度調變通道 0 與 1 。(輸出)	Note[1]	Note[3]
6]				
GPIO 腳位	T			
GPIO[1:0]	ICOC	通用 I/O。在 nRESET 腳位,正	高阻抗 -	Note[3]
0110[110]	Z	緣與負緣之喚醒。	Note[1]	1,000[5]
GPIO[57:4	ICOC	   <b>通用 I/O</b> 。附加的通用 I/O 腳位。	高阻抗 -	Note[3]
8]	Z		Note[1]	11000[3]
晶體與時脈	腳位			
PXTAL	IA	3.6864MHz 振盪晶體輸入。	Note[2]	Note[2]
PEXTAL	OA	3.6864MHz 振盪晶體輸出。	Note[2]	Note[2]
TXTAL	IA	32.768KHz 振盪晶體輸入。	Note[2]	Note[2]
TEXTAL	OA	32.768KHz 振盪晶體輸出。	Note[2]	Note[2]
		LCD 顯示資料。(輸出)自 LCD 控		
L_DD[12]/	ICOC	制器傳送像素資訊至外部 LCD	高阻抗 -	Note[3]
GPIO[70]	Z	面板。	Note[1]	11000[3]
		RTC 時脈。(輸出) 1Hz 即時時脈。		

L_DD[13]/ GPIO[71]	ICOC Z	LCD 顯示資料。(輸出)自 LCD 控制器傳送像素資訊至外部 LCD面板。3.6864MHz 時脈。(輸出)自3.6864MHz 振盪器輸出。	高阻抗 - Note[1]	Note[3]
L_DD[14]/ GPIO[72]	ICOC Z	LCD 顯示資料。(輸出)自 LCD 控制器傳送像素資訊至外部 LCD面板。 32kHz 時脈。(輸出)自 32kHz 振盪器輸出。	高阻抗 - Note[1]	Note[3]
其它腳位				
BOOT_SE L [2:0]	IC	開機選擇腳位。(輸入)指示開機裝置的類型。	輸入	輸入
PWR_EN	OC	電源供應之電源致能。(輸出)當無效時,會發出信號給電源供應器,用來移除核心的電源,因為系統將進入睡眠模式。	高電位驅動	進 模式: 模式驅動。 離 開 軽 式 種式 動 動 順 動 動 動 の の の の の の の の の の の の の の
nBATT_FA ULT	IC	主電池錯誤。(輸入)當主電池電源不足或移除時發出信號。PXA210應用處理器會進入睡眠模式或強制產生一個不正確的資料例外處理,且無法被遮蔽。當主電池錯誤信號正在觸發時,PXA210沒有辦法同時辨識喚醒事件。nBATT_FAULT之最小觸發時間為1ms。	輸入	輸入
nVDD_FA ULT	IC	VDD 錯誤。(輸入)當主電源來源不穩定時發出信號。PXA210應用處理器會進入睡眠模式或強制產生一個不正確的資料例外處理,且無法被遮蔽。在喚醒事件發生之後,nVDD_FAULT會被忽略,直到電源供應計時器計時完畢(大約為10ms)。nVDD_FAULT之最小觸發時間為1ms。	輸入	輸入

	1		T	
nRESET	IC	硬重置。(輸入)層級感應輸入 (level sensitive input)用來從已知的位址啟動處理器。觸發該腳位時會讓目前正在執行的指令不正常地停止,且會引發重置。當 nRESET 驅動為高電位,應用處理器會從位址 0 開始執行。 nRESET 必須一直維持低電位,	輸入	輸模電動正程離入式 位會重以睡眠低驅發置及眠
		直到電源供應穩定,與 3.6864MHz振盪器穩定為止。		模式。
nRESET_O UT	OC	重置輸出。(輸出)當 nRESET 被 觸發時會觸發,在 nRESET 觸發 移除之後與第一個指令被抓取之 前會移除觸發。nRESET_OUT 也 會觸發「軟」重置事件:如睡眠、 看門狗重置或 GPIO 重置。	在間位在指取電動重為驅第令之位。置低動一被前向期電。個抓高驅	低電位驅動
JTAG 與測記	<b>式腳位</b>			
nTRST	IC	JTAG 測試介面重置。重置 JTAG/Debug 埠。若 JTAG/Debug 重置後有被使用,則隨著 nRESET 或是在 nRESET 之前由低電位變 為高電位驅動。若 JTAG/Debug 重置後沒有被使用,則在隨著 nRESET 或是在 nRESET 之前變 為低電位。	輸入	輸入
TDI	IC	JTAG 測試資料輸入。(輸入) 使用此腳位自 JTAG 控制器傳送資料至 PXA210。此腳位具有內部提升電阻 (internal pull-up resistor)。	輸入	輸入
TDO	OCZ	JTAG 測試資料輸出。(輸出)PXA210 控制器使用此腳位將 資料傳回 JTAG 控制器。	高阻抗	高阻抗
TMS	IC	JTAG 測試模式選擇。(輸入)選擇 JTAG 控制器所需的測試模式。此 腳位具有內部提升電阻(internal	輸入	輸入

		pull-up resistor) •			
тск	IC	JTAG 測試時脈。(輸入)JTAG 測	+A >	±A >	
		試介面上所有的傳送時脈。	輸入	輸入	
TEST	IC	測試模式。(輸入)保留。必須接	払	敖、	
		地。	輸入	輸入	
TESTCLK	IC	測試時脈。(輸入)保留。必須接	輸入	輸入	
TESTCER	IC	地。	刊ノて	十別ノて	
電源與接地腳位					
VCC		內部邏輯之正供應(positive			
	SUP	supply)。必須連接至 PCB 上的低	供電	Note[5]	
		電壓供應(.85 – 1.3v)。			
VSS		內部邏輯之接地供應(ground			
	SUP	supply)。必須連接至 PCB 上的共	接地	接地	
		同接地面。			
		PLL 與振盪器之正供應(positive			
PLL_VCC	SUP	supply)。必須連接至 PCB 上的低	供電	Note[5]	
		電壓供應。			
	SUP	PLL 之接地供應 (ground			
PLL_VSS		supply)。必須連接至 PCB 上的共	接地	接地	
		同接地面。			
VCCQ		記憶體匯流排除外的所有CMOS			
	SUP	I/O 正供應(positive supply)。必	供電	Note[6]	
		須連接至 PCB 上之 3.3v 供應。			
VSSQ		記憶體匯流排除外的所有CMOS	,		
	SUP	I/O 接地供應(ground supply)。必	接地	接地	
		須連接至 PCB 上的共同接地面。			
		記憶體匯流排之正供應(positive	n) T		
VCCN	SUP	supply)。必須連接至 PCB 上之	供電	Note[6]	
		3.3v 或 2.5v 供應。			
VSSN	a	記憶體匯流排與某些 GPIO 腳位	12.1	12.1	
	SUP	<b>之接地供應(ground supply)</b> 。必	接地	接地	
		須連接至 PCB 上的共同接地面。			

表 4-10 腳位說明注意事項

Note	說明				
	GPIO 重置操作:在任何重置之後,由預設值設定組態為 GPIO 輸入。				
[1]	這些腳位的輸入緩衝區也是關閉,以避免電流吸取。且在使用這些腳位				
	之前必須先清除 RDH(Read Disable Hold)位元,再將這些腳位的輸入緩				

	衝區致能。詳細說明於 5.5.7 節「電源管理睡眠狀態暫存器」。
[2]	振盪晶體(Crystal)腳位:這些腳位用來連接外部振盪晶體與 on-chip 振盪
	器。關於睡眠模式詳細的操作請參考 5.3.1 節「32.768kHz 振盪器」與
	5.3.2 節「3.6864MHz 振盪器」。
[3]	GPIO 睡眠操作:在轉換至睡眠模式期間,這些腳位的狀態由對應的
	PGSRn 來決定。請參考 5.5.9 節「電源管理 GPIO 睡眠狀態暫存器」與
	6.1.3.2 節「GPIO 腳位方向暫存器(GPDR)」。若選擇為輸入,此腳位在
	睡眠模式期間不會驅動。若選擇為輸出,則當 PXA250 在睡眠模式時,
	腳位的狀態會依照睡眠狀態暫存器內的值輸出,並且保持。
	若設定為輸入的 GPIO 腳位,在離開睡眠模式時不能使用,一直到
	PSSR[RDH]被清除為止。
[4]	<i>靜態記憶體控制腳位:</i> 在睡眠模式期間,這些腳位可依照睡眠狀態暫存
	器(Sleep State Register)的值驅動,或是設定為高阻抗。若要設定為高阻
	抗狀態,軟體必須設定電源管理一般組態暫存器(Power Manager General
	Configuration Register)內的 FS 位元。若 PCFR[FS]未設定,則在轉換為
	睡眠模式的期間,這些腳位運作如上面的[3]所示。對nWE、nOE與nCS[0]
	而言,若 PCFR[FS]未設定,則在進入睡眠模式之前,它們會被記憶體
	控制器驅動為高電位。若 PCFR[FS]已設定,這些腳位會被設定為高阻
	抗。
[5]	在睡眠期間,此供應為低電位驅動。
[6]	在睡眠模式下繼續供電。

## 4.13 處理器選項

PXA250 應用處理器的包裝為 17x17mm PBGA。PXA210 應用處理器的包裝為 13x13mm T-PBGA。

PXA250 應用處理器包含所有信號。PXA210 應用處理器不支援的信號列於表 4-11 中。我們可由軟體來讀取應用處理器的類型。

 腳位名稱
 腳位功能
 可否存取

 MD[31:16]
 高位元的資料匯流排
 無法存取

 DQM[3:2]
 SDRAM 位元組的選擇
 無法存取

 nSDCS[3:2]
 SDRAM bank 的晶片選擇
 無法存取

 nSDCLK[2]
 SDRAM 時脈
 無法存取

表 4-11 PXA210 應用處理器不支援的信號

DREQ[1:0]/ GPIO[20:19]	DMA 請求	無法存取
FFCTS/GPIO[35]	數據機流量控制 – Clear to Send	讀取傳回 0,寫入忽 略。
FFDCD/GPIO[36]	數據機流量控制 – Carrier Detect	讀取傳回 0,寫入忽 略。
FFDSR/GPIO[37]	數據機流量控制 – Data Set Ready	讀取傳回 0,寫入忽 略。
FFRI/GPIO[38]	數據機流量控制 – Ring Indicate	讀取傳回 0,寫入忽 略。
FFDTR/GPIO[40]	數據機流量控制 – Data Terminal Ready	讀取傳回 0,寫入忽 略。
FFRTS/GPIO[41]	數據機流量控制 – Ready to Send	讀取傳回 0,寫入忽 略。
GPIO[14:2][22:21]	通用 I/O 腳位	讀取傳回 0,寫入忽 略。

注意:PXA210 應用處理器不支援 PCMCIA,但它支援 PXA250 應用處理器所使用的 PCMCIA 腳位的 GPIO 功能。

## 4.14 記憶體地圖

圖 4-2 與圖 4-3 顯示完整的應用處理器記憶體地圖。

位址從  $0x4000\ 0000$  至  $0x4BFF\ FFFF$  之中,任何未使用的暫存器空間為視為保留的。

注意:存取記憶體地圖中保留的位址將會產生不可預期的結果。

PCMCIA 介面區分為 Socket 0 分割區與 Socket 1 分割區。這兩個分割區又分別細分為 I/O 空間、記憶體空間與屬性空間。每一個空間都分配 128MB 的記憶體位址空間。

0xFFFF FFFF	保留(64MB)
0xFC00 0000	保留(64MB)
0xF800 0000	保留(64MB)
0xF400 0000	保留(64MB)
0xF000 0000	保留(64MB)

0xEC00 0000	保留(64MB)
0xE800 0000	保留(64MB)
0xE400 0000	保留(64MB)
0XE000 0000	保留(64MB)
0xDC00 0000	保留(64MB)
0xD800 0000	保留(64MB)
0xD400 0000	保留(64MB)
0xD000 0000	保留(64MB)
0xCC00 0000	保留(64MB)
0xC800 0000	保留(64MB)
0xC400 0000	保留(64MB)
0xC000 0000	保留(64MB)
0xBC00 0000	保留(64MB)
0xB800 0000	保留(64MB)
0xB400 0000	保留(64MB)
0xB000 0000	SDRAM Bank 3
	(64MB)
0xAC00 0000	SDRAM Bank 2
	(64MB)
0xA800 0000	SDRAM Bank 1
	(64MB)
0xA400 0000	SDRAM Bank 0
	(64MB)
0xA000 0000	保留(64MB)
0x9C00 0000	保留(64MB)
0x9800 0000	保留(64MB)
0x9400 0000	保留(64MB)
0x9000 0000	保留(64MB)
0x8C00 0000	保留(64MB)
0x8800 0000	保留(64MB)
0x8400 0000	保留(64MB)
0x8000 0000	保留(64MB)
<u> </u>	hk

圖 4-2 記憶體地圖(第一部份)-從 0x8000 0000 到 0xFFFF FFFF

0x7FFF FFFF	保留(64MB)

0x7C00 0000	保留(64MB)
0x7800 0000	保留(64MB)
0x7400 0000	保留(64MB)
0x7000 0000	保留(64MB)
0x6C00 0000	保留(64MB)
0x6800 0000	保留(64MB)
0x6400 0000	保留(64MB)
0x6000 0000	保留(64MB)
0x5C00 0000	保留(64MB)
0x5800 0000	保留(64MB)
0x5400 0000	保留(64MB)
0x5000 0000	保留(64MB)
0x4C00 0000	Memory Mapped registers
	(Memory Ctl)
0x4800 0000	Memory Mapped registers
	(LCD)
0x4400 0000	Memory Mapped registers
	(Peripherals)
0x4000 0000	
0x3C00 0000	
	PCMCIA/CF-Slot 1
0x3800 0000	(256MB)
0x3400 0000	
0x3000 0000	
0x2C00 0000	
	PCMCIA/CF-Slot 0
0x2800 0000	(256MB)
0. 2400 0000	
0x2400 0000	
	N. A. C. 15 :
0x2000 0000	保留(64MB)
0x1C00 0000	保留(64MB)
0x1800 0000	Static Chip Select 5 (64MB)

0x1400 0000	Static Chip Select 4 (64MB)
0x1000 0000	Static Chip Select 3 (64MB)
0x0C00 0000	Static Chip Select 2 (64MB)
0x0800 0000	Static Chip Select 1 (64MB)
0x0400 0000	Static Chip Select 0 (64MB)
0x0000 0000	

## 圖 4-3 記憶體地圖(第二部分)-從 0x0000 0000 到 0x7FFF FFFF

## 4.15 暫存器位址摘要

表 4-12 暫存器位址摘要

單元	位址	暫存器符	暫存器描述
		號	
DMA 控制	0x4000 0000		
器			
(DMA			
Controller)			
	0x4000 0000	DCSR0	通道 0 DMA 控制/狀態暫存器
			(Channel 0 Control / Status Register)
	0x4000 0004	DCSR1	通道 1 DMA 控制/狀態暫存器
			(Channel 1 Control / Status Register)
	0x4000 0008	DCSR2	通道2DMA控制/狀態暫存器
			(Channel 2 Control / Status Register)
	0x4000	DCSR3	通道3DMA控制/狀態暫存器
	000C		(Channel 3 Control / Status Register)
	0x4000 0010	DCSR4	通道 4 DMA 控制/狀態暫存器
			(Channel 4 Control / Status Register)
	0x4000 0014	DCSR5	通道 5 DMA 控制/狀態暫存器
			(Channel 5 Control / Status Register)
	0x4000 0018	DCSR6	通道 6 DMA 控制/狀態暫存器
			(Channel 6 Control / Status Register)
	0x4000	DCSR7	通道7DMA控制/狀態暫存器
	001C		(Channel 7 Control / Status Register)
	0x4000 0020	DCSR8	通道8DMA控制/狀態暫存器

		(Channel 8 Control / Status Register)
0x4000 0024	DCSR9	通道9DMA控制/狀態暫存器
		(Channel 9 Control / Status Register)
0x4000 0028	DCSR10	通道 10 DMA 控制/狀態暫存器
		(Channel 10 Control / Status Register)
0x4000	DCSR11	通道 11 DMA 控制/狀態暫存器
002C		(Channel 11 Control / Status Register)
0x4000 0030	DCSR12	通道 12 DMA 控制/狀態暫存器
		(Channel 12 Control / Status Register)
0x4000 0034	DCSR13	通道 13 DMA 控制/狀態暫存器
		(Channel 13 Control / Status Register)
0x4000 0038	DCSR14	通道 14 DMA 控制/狀態暫存器
		(Channel 14 Control / Status Register)
0x4000	DCSR15	通道 15 DMA 控制/狀態暫存器
003C		(Channel 15 Control / Status Register)
0x4000 00f0	DINT	DMA 中斷暫存器
		(Interrupt Register)
0x4000 0100	DRCMR0	DREQ 0 請求之通道地圖暫存器
		(Request to Channel Map Register for
		DREQ 0)
0x4000 0104	DRCMR1	DREQ 1 請求之通道地圖暫存器
		(Request to Channel Map Register for
0 1000 0100		DREQ 1)
0x4000 0108	DRCMR2	I <sup>2</sup> S接收請求之通道地圖暫存器
		(Request to Channel Map Register for I <sup>2</sup> S
0 4000	DDCMD2	receive Request)
0x4000	DRCMR3	I <sup>2</sup> S傳送請求之通道地圖暫存器
010C		(Request to Channel Map Register for I <sup>2</sup> S
0x4000 0110	DRCMR4	transmit Request) BTUART接收請求之通道地圖暫存器
0X4000 0110	DKCNIK4	(Request to Channel Map Register for
		BTUART receive Request)
0x4000 0114	DRCMR5	BTUART 傳送請求之通道地圖暫存器
07-000 0114	DICINING	(Request to Channel Map Register for
		BTUART transmit Request)
0x4000 0118	DRCMR6	FFUART 接收請求之通道地圖暫存器
311.000 0110		(Request to Channel Map Register for
		FFUART receive Request)
1	I	

Τ	T	
0x4000	DRCMR7	FFUART 傳送請求之通道地圖暫存器
011C		(Request to Channel Map Register for
		FFUART transmit Request)
0x4000 0120	DRCMR8	AC97 麥克風請求之通道地圖暫存器
		(Request to Channel Map Register for
		AC97 microphone Request)
0x4000 0124	DRCMR9	AC97 數據機接收請求之通道地圖暫存器
		(Request to Channel Map Register for
		AC97 modem receive Request)
0x4000 0128	DRCMR1	AC97 數據機傳送請求之通道地圖暫存器
	0	(Request to Channel Map Register for
		AC97 modem transmit Request)
0x4000	DRCMR1	AC97 聲音接收請求之通道地圖暫存器
012C	1	(Request to Channel Map Register for
		AC97 audio receive Request)
0x4000 0130	DRCMR1	AC97 聲音傳送請求之通道地圖暫存器
	2	(Request to Channel Map Register for
		AC97 audio transmit Request)
0x4000 0134	DRCMR1	SSP 接收請求之通道地圖暫存器
	3	(Request to Channel Map Register for SSP
		receive Request)
0x4000 0138	DRCMR1	SSP 傳送請求之通道地圖暫存器
	4	(Request to Channel Map Register for SSP
		transmit Request)
0x4000	DRCMR1	保留
013C	5	
0x4000 0140	DRCMR1	保留
	6	
0x4000 0144	DRCMR1	ICP 接收請求之通道地圖暫存器
	7	(Request to Channel Map Register for ICP
		receive Request)
0x4000 0148	DRCMR1	ICP 傳送請求之通道地圖暫存器
	8	(Request to Channel Map Register for ICP
		transmit Request)
0x4000	DRCMR1	STUART 接收請求之通道地圖暫存器
014C	9	(Request to Channel Map Register for
		STUART receive Request)
0x4000 0150	DRCMR2	STUART 傳送請求之通道地圖暫存器
 1 0.1.000 0120		14 0 14 14 0 0 0 0 0 14 14 10

	0	(Request to Channel Map Register for
	· ·	STUART transmit Request)
0x4000 0154	DRCMR2	MMC 接收請求之通道地圖暫存器
0.00000131	1	(Request to Channel Map Register for
	1	MMC receive Request)
0x4000 0158	DRCMR2	MMC 傳送請求之通道地圖暫存器
	2	(Request to Channel Map Register for
	_	MMC transmit Request)
0x4000	DRCMR2	保留
015C	3	
0x4000 0160	DRCMR2	保留
	4	
0x4000 0164	DRCMR2	USB 端點 1 請求之通道地圖暫存器
	5	(Request to Channel Map Register for USB
		endpoint 1 Request)
0x4000 0168	DRCMR2	USB 端點 2 請求之通道地圖暫存器
	6	(Request to Channel Map Register for USB
		endpoint 2 Request)
0x4000	DRCMR2	USB 端點 3 請求之通道地圖暫存器
016C	7	(Request to Channel Map Register for USB
		endpoint 3 Request)
0x4000 0170	DRCMR2	USB 端點 4 請求之通道地圖暫存器
	8	(Request to Channel Map Register for USB
		endpoint 4 Request)
0x4000 0174	DRCMR2	保留
	9	
0x4000 0178	DRCMR3	USB 端點 6 請求之通道地圖暫存器
	0	(Request to Channel Map Register for USB
		endpoint 6 Request)
0x4000	DRCMR3	USB 端點 7 請求之通道地圖暫存器
017C	1	(Request to Channel Map Register for USB
		endpoint 7 Request)
0x4000 0180	DRCMR3	USB 端點 8 請求之通道地圖暫存器
	2	(Request to Channel Map Register for USB
		endpoint 8 Request)
0x4000 0184	DRCMR3	USB 端點 9 請求之通道地圖暫存器
	3	(Request to Channel Map Register for USB
		endpoint 9 Request)

0x4000 0188	DRCMR3	保留
0x4000 0188	4	(水·田
0x4000	DRCMR3	USB 端點 11 請求之通道地圖暫存器
018C	5	(Request to Channel Map Register for USB
018C	3	
0x4000 0190	DRCMR3	endpoint 11 Request) USB 端點 12 請求之通道地圖暫存器
0x4000 0190		
	6	(Request to Channel Map Register for USB
0-4000 0104	DDCMD2	endpoint 12 Request)
0x4000 0194	DRCMR3	USB 端點 13 請求之通道地圖暫存器
	7	(Request to Channel Map Register for USB
0. 4000 0100	DDCMD2	endpoint 13 Request)
0x4000 0198	DRCMR3	USB 端點 14 請求之通道地圖暫存器
	8	(Request to Channel Map Register for USB
0.4000	DD GI (DA	endpoint 14 Request)
0x4000	DRCMR3	保留
019C	9	DATA NANCO A SECTION OF THE PROPERTY OF THE PR
0x4000 0200	DDADR0	DMA 敘述元位址暫存器通道 0
0 1000 000	561550	(Descriptor Address Register Channel 0)
0x4000 0204	DSADR0	DMA 來源位址暫存器通道 0
0 1000 000	551550	(Source Address Register Channel 0)
0x4000 0208	DTADR0	DMA 目標位址暫存器通道 0
0 1000	- G1 (F) 0	(Target Address Register Channel 0)
0x4000	DCMD0	DMA 命令位址暫存器通道 0
020C		(Command Address Register Channel 0)
0x4000 0210	DDADR1	DMA 敘述元位址暫存器通道 1
		(Descriptor Address Register Channel 1)
0x4000 0214	DSADR1	DMA 來源位址暫存器通道 1
0.4655		(Source Address Register Channel 1)
0x4000 0218	DTADR1	DMA 目標位址暫存器通道 1
		(Target Address Register Channel 1)
0x4000	DCMD1	DMA 命令位址暫存器通道 1
021C		(Command Address Register Channel 1)
0x4000 0220	DDADR2	DMA 敘述元位址暫存器通道 2
		(Descriptor Address Register Channel 2)
0x4000 0224	DSADR2	DMA 來源位址暫存器通道 2
		(Source Address Register Channel 2)
0x4000 0228	DTADR2	DMA 目標位址暫存器通道 2
		(Target Address Register Channel 2)

0x4000	DCMD2	DMA 命令位址暫存器通道 2
022C	2 01/12 2	(Command Address Register Channel 2)
0x4000 0230	DDADR3	DMA 敘述元位址暫存器通道 3
		(Descriptor Address Register Channel 3)
0x4000 0234	DSADR3	DMA 來源位址暫存器通道 3
		(Source Address Register Channel 3)
0x4000 0238	DTADR3	DMA 目標位址暫存器通道3
		(Target Address Register Channel 3)
0x4000	DCMD3	DMA 命令位址暫存器通道 3
023C		(Command Address Register Channel 3)
0x4000 0240	DDADR4	DMA 敘述元位址暫存器通道 4
		(Descriptor Address Register Channel 4)
0x4000 0244	DSADR4	DMA 來源位址暫存器通道 4
		(Source Address Register Channel 4)
0x4000 0248	DTADR4	DMA 目標位址暫存器通道 4
		(Target Address Register Channel 4)
0x4000	DCMD4	DMA 命令位址暫存器通道 4
024C		(Command Address Register Channel 4)
0x4000 0250	DDADR5	DMA 敘述元位址暫存器通道 5
		(Descriptor Address Register Channel 5)
0x4000 0254	DSADR5	DMA 來源位址暫存器通道 5
		(Source Address Register Channel 5)
0x4000 0258	DTADR5	DMA 目標位址暫存器通道 5
		(Target Address Register Channel 5)
0x4000	DCMD5	DMA 命令位址暫存器通道 5
025C		(Command Address Register Channel 5)
0x4000 0260	DDADR6	DMA 敘述元位址暫存器通道 6
		(Descriptor Address Register Channel 6)
0x4000 0264	DSADR6	DMA 來源位址暫存器通道 6
		(Source Address Register Channel 6)
0x4000 0268	DTADR6	DMA 目標位址暫存器通道 6
		(Target Address Register Channel 6)
0x4000	DCMD6	DMA 命令位址暫存器通道 6
026C		(Command Address Register Channel 6)
0x4000 0270	DDADR7	DMA 敘述元位址暫存器通道 7
		(Descriptor Address Register Channel 7)
0x4000 0274	DSADR7	DMA 來源位址暫存器通道 7
		(Source Address Register Channel 7)

T	T	
0x4000 0278	DTADR7	DMA 目標位址暫存器通道 7
		(Target Address Register Channel 7)
0x4000	DCMD7	DMA 命令位址暫存器通道7
027C		(Command Address Register Channel 7)
0x4000 0280	DDADR8	DMA 敘述元位址暫存器通道 8
		(Descriptor Address Register Channel 8)
0x4000 0284	DSADR8	DMA 來源位址暫存器通道 8
		(Source Address Register Channel 8)
0x4000 0288	DTADR8	DMA 目標位址暫存器通道 8
		(Target Address Register Channel 8)
0x4000	DCMD8	DMA 命令位址暫存器通道 8
028C		(Command Address Register Channel 8)
0x4000 0290	DDADR9	DMA 敘述元位址暫存器通道 9
		(Descriptor Address Register Channel 9)
 0x4000 0294	DSADR9	DMA 來源位址暫存器通道 9
		(Source Address Register Channel 9)
0x4000 0298	DTADR9	DMA 目標位址暫存器通道 9
		(Target Address Register Channel 9)
 0x4000	DCMD9	DMA 命令位址暫存器通道 9
029C		(Command Address Register Channel 9)
 0x4000	DDADR1	DMA 敘述元位址暫存器通道 10
02A0	0	(Descriptor Address Register Channel 10)
 0x4000	DSADR1	DMA 來源位址暫存器通道 10
02A4	0	(Source Address Register Channel 10)
0x4000	DTADR1	DMA 目標位址暫存器通道 10
02A8	0	(Target Address Register Channel 10)
0x4000	DCMD10	DMA 命令位址暫存器通道 10
02AC		(Command Address Register Channel 10)
0x4000	DDADR1	DMA 敘述元位址暫存器通道 11
02B0	1	(Descriptor Address Register Channel 11)
0x4000	DSADR1	DMA 來源位址暫存器通道 11
02B4	1	(Source Addr ess Register Channel 11)
0x4000	DTADR11	DMA 目標位址暫存器通道 11
02B8		(Target Address Register Channel 11)
0x4000	DCMD11	DMA 命令位址暫存器通道 11
02BC		(Command Address Register Channel 11)
0x4000	DDADR1	DMA 敘述元位址暫存器通道 12
02C0	2	(Descriptor Address Register Channel 12)
	1	

	0x4000	DSADR1	DMA 來源位址暫存器通道 12
	02C4	2	(Source Address Register Channel 12)
	0x4000	DTADR1	DMA 目標位址暫存器通道 12
	02C8	2	(Target Address Register Channel 12)
	0x4000	DCMD12	DMA 命令位址暫存器通道 12
	02CC		(Command Address Register Channel 12)
	0x4000	DDADR1	DMA 敘述元位址暫存器通道 13
	02D0	3	(Descriptor Address Register Channel 13)
	0x4000	DSADR1	DMA 來源位址暫存器通道 13
	02D4	3	(Source Address Register Channel 13)
	0x4000	DTADR1	DMA 目標位址暫存器通道 13
	02D8	3	(Target Address Register Channel 13)
	0x4000	DCMD13	DMA 命令位址暫存器通道 13
	02DC		(Command Address Register Channel 13)
	0x4000	DDADR1	DMA 敘述元位址暫存器通道 14
	02E0	4	(Descriptor Address Register Channel 14)
	0x4000	DSADR1	DMA 來源位址暫存器通道 14
	02E4	4	(Source Address Register Channel 14)
	0x4000	DTADR1	DMA 目標位址暫存器通道 14
	02E8	4	(Target Address Register Channel 14)
	0x4000	DCMD14	DMA 命令位址暫存器通道 14
	02EC		(Command Address Register Channel 14)
	0x4000 02F0	DDADR1	DMA 敘述元位址暫存器通道 15
		5	(Descriptor Address Register Channel 15)
	0x4000 02F4	DSADR1	DMA 來源位址暫存器通道 15
		5	(Source Address Register Channel 15)
	0x4000 02F8	DTADR1	DMA 目標位址暫存器通道 15
		5	(Target Address Register Channel 15)
	0x4000	DCMD15	DMA 命令位址暫存器通道 15
	02FC	_	(Command Address Register Channel 15)
全功能	0x4010 0000		
UART			
(Full			
Function			
UART)			
	0x4010 0000	FFRBR	接收緩衝區暫存器(唯讀)
	311010 0000		(Receive Buffer Register)
	0x4010 0000	FFTHR	傳送保持暫存器(唯寫)
	074010 0000	111111/	内心内的 田口 四(下河)

			(Tronomit Holding Designary)
	0.4040.000:	FELTER	(Transmit Holding Register)
	0x4010 0004	FFIER	中斷致能暫存器(讀取/寫入)
			(Interrupt Enable Register)
	0x4010 0008	FFIIR	中斷 ID 暫存器(唯讀)
			(Interrupt ID Register)
	0x4010 0008	FFFCR	FIFO 控制暫存器(唯寫)
			(FIFO Control Register)
	0x4010	FFLCR	線路控制暫存器(讀取/寫入)
	000C		(Line Control Register)
	0x4010 0010	FFMCR	數據機控制暫存器(讀取/寫入)
			(Modem Control Register)
	0x4010 0014	FFLSR	線路狀態暫存器(唯讀)
			(Line Status Register)
	0x4010 0018	FFMSR	數據機狀態暫存器(唯讀)
			(Modem Status Register)
	0x4010	FFSPR	便條暫存器(讀取/寫入)
	001C		(Scratch Pad Register)
	0x4010 0020	FFISR	紅外線選擇暫存器(讀取/寫入)
			(Infrared Selection Register)
	0x4010 0000	FFDLL	除數栓鎖低位暫存器(DLAB=1)(讀取/
			寫入)
			(Divisor Latch Low Register)
	0x4010 0004	FFDLH	除數栓鎖高位暫存器(DLAB=1)(讀取/
			寫入)
			(Divisor Latch High Register)
藍芽	0x4020 0000		
UART			
(Bluetooth			
UART)			
	0x4020 0000	BTRBR	接收緩衝區暫存器(唯讀)
			(Receive Buffer Register)
	0x4020 0000	BTTHR	傳送保持暫存器(唯寫)
			(Transmit Holding Register)
	0x4020 0004	BTIER	中斷致能暫存器(讀取/寫入)
			(Interrupt Enable Register)
	0x4020 0008	BTIIR	中斷 ID 暫存器(唯讀)
			(Interrupt ID Register)
	0x4020 0008	BTFCR	FIFO 控制暫存器(唯寫)
	1	l	1

			(FIFO Control Register)
	0.4020	DEL CD	9
	0x4020	BTLCR	線路控制暫存器(讀取/寫入)
	000C		(Line Control Register)
	0x4020 0010	BTMCR	數據機控制暫存器(讀取/寫入)
			(Modem Control Register)
	0x4020 0014	BTLSR	線路狀態暫存器(唯讀)
			(Line Status Register)
	0x4020 0018	BTMSR	數據機狀態暫存器(唯讀)
			(Modem Status Register)
	0x4020	BTSPR	便條暫存器 (讀取/寫入)
	001C		(Scratch Pad Register)
	0x4020 0020	BTISR	紅外線選擇暫存器(讀取/寫入)
			(Infrared Selection Register)
	0x4020 0000	BTDLL	除數栓鎖低位暫存器(DLAB=1)(讀取/
			寫入)
			(Divisor Latch Low Register)
	0x4020 0004	BTDLH	除數栓鎖高位暫存器(DLAB=1)(讀取/
			寫入)
			(Divisor Latch Low Register)
I <sup>2</sup> C	0x4030 0000		
	0x4030 1680	IBMR	I <sup>2</sup> C匯流排監視暫存器-IBMR
			(Bus Monitor Register)
	0x4030 1688	IDBR	I <sup>2</sup> C資料緩衝暫存器-IDBR
			(Data Buffer Register)
	0x4030 1690	ICR	I <sup>2</sup> C控制暫存器-ICR
			(Control Register)
	0x4030 1698	ISR	I <sup>2</sup> C狀態暫存器-ISR
			(Status Register)
	0x4030	ISAR	I <sup>2</sup> C僕人位址暫存器-ISAR
	16A0		(Slave Address Register)
$I^2S$	0x4040 0000		
	0x4040 0000	SACR0	全域控制暫存器
			(Global Control Register)
	0x4040 0004	SACR1	序列聲音I <sup>2</sup> S/MSB-驗證控制暫存器
			(Serial Audio I <sup>2</sup> S /MSB-Justified Control
			Register)
	0x4040 0008	_	保留
	0x4040	SASR0	序列聲音I <sup>2</sup> S/MSB-驗證介面與FIFO狀
i	UATUTU	DUDING	/ 1 / 1 年 日 I D / M DD / M DD / I 田 元 I II O / M

	000C		態暫存器
	0000		(Serial Audio I <sup>2</sup> S /MSB-Justified Interface
	04040 0010		and FIFO Status Register)
	0x4040 0010	-	保留
	0x4040 0014	SAIMR	序列聲音中斷遮罩暫存器
			(Serial Audio Interrupt Mask Register)
	0x4040 0018	SAICR	序列聲音中斷清除暫存器
			(Serial Audio Interrupt Clear Register)
	0x4040		
	001C		
	至	-	保留
	0x4040		
	005C		
	0x4040 0060	SADIV	聲音時脈分配暫存器
			(Audio Clock Divider Register)
	0x4040 0064		
	至		la 6n
	0x4040	_	保留
	007C		
	0x4040 0080	SADR	序列聲音資料暫存器(TX和RXFIFO存
			取暫存器)
			(Serial Audio Data Register, TX and RX
			access Register)
AC97	0x4050 0000		
	0x4050 0000	POCR	PCM 輸出控制暫存器
			(PCM Out Control Register)
	0x4050 0004	PICR	PCM 輸入控制暫存器
			(PCM In Control Register)
	0x4050 0008	MCCR	麥克風輸入控制暫存器
			(Mic In Control Register)
	0x4050	GCR	全域控制暫存器
	000C		(Global Control Register)
	0x4050 0010	POSR	PCM 輸出狀態暫存器
			(PCM Out Status Register)
	0x4050 0014	PISR	PCM 輸入狀態暫存器
			(PCM In Status Register)
	0x4050 0018	MCSR	麥克風輸入狀態暫存器
			(Mic In Status Register)
			(17110 III Didicio Register)

0x4050	GSR	全域狀態暫存器
001C	SSIC	(Global Status Register)
0x4050 0020		編解碼器存取暫存器
0X 1030 0020	CAR	(CODEC Access Register)
0x4050		(CODDC Recess register)
00024		
至	_	保留
0x4050		<i>I</i> Г
003C		
0x4050 0040		PCM FIFO 資料暫存器
0X 1050 00 10	PCDR	(PCM FIFO Data Register)
0x4050		(1 CIVI II O Butta Registor)
00044		
至		保留
0x4050		N. E
005C		
0x4050 0060	MCDR	麥克風輸入 FIFO 資料暫存器
0.11020 0000	WEDK	(Mic-in FIFO Data Register)
0x4050 0064		(The mili of Butta Hegister)
至		
0x4050	-	保留
00FC		
0x4050 0100	MOCR	數據機輸出控制暫存器
		(Modem Out Control Register)
0x4050 0104	-	保留
0x4050 0108	MICR	數據機輸入控制暫存器
		(Modem In Control Register)
0x4050	-	保留
010C		
0x4050 0110	MOSR	數據機輸出狀態暫存器
		(Modem Out Status Register)
0x4050 0114	-	保留
0x4050 0118	MISR	數據機輸入狀態暫存器
		(Modem In Status Register)
0x4050		
011C		157 69
至	-	保留
0x4050		
i	i.	

	013C		
	0x4050 0140	MODD	數據機 FIFO 資料暫存器
		MODR	(Modem FIFO Data Register)
	0x4050 0144		
	至		保留
	0x4050	-	休 笛
	01FC		
	0x4050 0200		
	至	_	主要編解碼暫存器
	0x4050	_	(Primary Audio codec Register)
	02FC		
	0x4050 0300		
	至	_	次要聲音編解碼暫存器
	0x4050		(Secondary Audio codec Register)
	03FC		
	0x4050 0400		
	至	-	主要數據機編解碼暫存器
	0x4050		(Primary Modem codec Register)
	04FC		
	0x4050 0500		1 T h) 15 1/4 14 th of the off the deli
	至 4050	-	次要數據機編解碼暫存器
	0x4050		(Secondary Modem codec Register)
LIDG	05FC		
UDC	0x4060 0000	LIDGGD	IIDO lastitut po
	0x4060 0000	UDCCR	UDC 控制暫存器
	0.4060.0010	TIDGGGO	(UDC Control Register)
	0x4060 0010	UDCCS0	UDC 端點 0 控制/狀態暫存器
	04060 0014	LIDCC01	(UDC Endpoint 0 Control/Status Register)
	0x4060 0014	UDCCS1	UDC 端點 1(輸入)控制/狀態暫存器
			(UDC Endpoint 1 (IN) Control/Status
	0x4060 0018	UDCCS2	Register) UDC 端點 2(輸出)控制/狀態暫存器
	034000 0018	UDCCS2	
			(UDC Endpoint 2 (OUT) Control/Status Register)
	0x4060	UDCCS3	UDC 端點 3(輸入)控制/狀態暫存器
	001C	ODCC33	(UDC Endpoint 3 (IN) Control/Status
			Register)
	0x4060 0020	UDCCS4	UDC 端點 4(輸出)控制/狀態暫存器
	0.7000 0020	ODCCST	ことし、川川 八四川エリノ 八の日7日日

		(UDC Endpoint 4 (OUT) Control/Status
		Register)
0x4060 0024	UDCCS5	UDC 端點 5(中斷)控制/狀態暫存器
		(UDC Endpoint 5 (Interrupt) Control/Status
		Register)
0x4060 0028	UDCCS6	UDC 端點 6(輸入)控制/狀態暫存器
		(UDC Endpoint 6 (IN) Control/Status
		Register)
0x4060	UDCCS7	UDC 端點 7(輸出)控制/狀態暫存器
002C		(UDC Endpoint 7 (OUT) Control/Status
		Register)
0x4060 0030	UDCCS8	UDC 端點 8(輸入)控制/狀態暫存器
		(UDC Endpoint 8 (IN) Control/Status
		Register)
0x4060 0034	UDCCS9	UDC 端點 9(輸出)控制/狀態暫存器
		(UDC Endpoint 9 (OUT) Control/Status
		Register)
0x4060 0038	UDCCS10	UDC 端點 10(中斷)控制/狀態暫存器
		(UDC Endpoint 10 (Interrupt)
		Control/Status Register)
0x4060	UDCCS11	UDC 端點 11(輸入)控制/狀態暫存器
003C		(UDC Endpoint 11 (IN) Control/Status
		Register)
0x4060 0040	UDCCS12	UDC 端點 12(輸出)控制/狀態暫存器
		(UDC Endpoint 12 (OUT) Control/Status
		Register)
0x4060 0044	UDCCS13	UDC 端點 13(輸入)控制/狀態暫存器
		(UDC Endpoint 13 (IN) Control/Status
0. 40.50.00.40	TIP GGG1.1	Register)
0x4060 0048	UDCCS14	UDC 端點 14(輸出)控制/狀態暫存器
		(UDC Endpoint 14 (OUT) Control/Status
0.4060	LIDGGG15	Register)
0x4060	UDCCS15	UDC 端點 15(中斷)控制/狀態暫存器
004C		(UDC Endpoint 15 (Interrupt)
0v4060 0060	UFNRH	Control/Status Register) 高位址 UDC 訊框號碼暫存器
0x4060 0060	UFINKH	
0v4060 0064	TIENIDI	(UDC Frame Number Register High)  (以及 D 标题
0x4060 0064	UFNRL	低位址 UDC 訊框號碼暫存器

		(UDC Frame Number Register Low)
0x4060 0068	UBCR2	UDC 位元組計數暫存器 2
0.4000 0000	ODCK2	(UDC Byte Count Register 2)
0x4060	UBCR4	UDC do 元組計數暫存器 4
	UDCK4	, , , , , ,
006C	LIDCD7	(UDC Byte Count Register 4)
0x4060 0070	UBCR7	UDC 位元組計數暫存器 7
0.4060.0074	LIDGDO	(UDC Byte Count Register 7)
0x4060 0074	UBCR9	UDC 位元組計數暫存器 9
		(UDC Byte Count Register 9)
0x4060 0078	UBCR12	UDC 位元組計數暫存器 12
		(UDC Byte Count Register 12)
0x4060	UBCR14	UDC 位元組計數暫存器 14
007C		(UDC Byte Count Register 14)
0x4060 0080	UDDR0	UDC 端點 0 資料暫存器
		(UDC Endpoint Data Register)
0x4060 0100	UDDR1	UDC 端點 1 資料暫存器
		(UDC Endpoint 1 Data Register)
0x4060 0180	UDDR2	UDC 端點 2 資料暫存器
		(UDC Endpoint 2 Data Register)
0x4060 0200	UDDR3	UDC 端點 3 資料暫存器
		(UDC Endpoint 3 Data Register)
0x4060 0400	UDDR4	UDC 端點 4 資料暫存器
		(UDC Endpoint 4 Data Register)
0x4060	UDDR5	UDC 端點 5 資料暫存器
00A0		(UDC Endpoint 5 Data Register)
0x4060 0600	UDDR6	UDC 端點 6 資料暫存器
		(UDC Endpoint 6 Data Register)
0x4060 0680	UDDR7	UDC 端點 7 資料暫存器
		(UDC Endpoint 7 Data Register)
0x4060 0700	UDDR8	UDC 端點 8 資料暫存器
		(UDC Endpoint 8 Data Register)
0x4060 0900	UDDR9	UDC 端點 9 資料暫存器
		(UDC Endpoint 9 Data Register)
0x4060	UDDR10	UDC 端點 10 資料暫存器
00C0		(UDC Endpoint 10 Data Register)
0x4060	UDDR11	UDC 端點 11 資料暫存器
0B00		(UDC Endpoint 11 Data Register)
0x4060	UDDR12	UDC 端點 12 資料暫存器
1		

	0B80		(UDC Endpoint 12 Data Register)
	0x4060	UDDR13	UDC 端點 13 資料暫存器
	0C00	ODDRIS	(UDC Endpoint 13 Data Register)
	0x4060	UDDR14	UDC 端點 14 資料暫存器
	0E00	UDDK14	(UDC Endpoint 14 Data Register)
	0x4060	UDDR15	UDC 端點 15 資料暫存器
	00E0	ODDKIS	(UDC Endpoint 15 Data Register)
	0x4060 0050	UICR0	UDC 中斷控制暫存器 0
	024000 0030	OICKO	(UDC Interrupt Control Register 0)
	0x4060 0054	UICR1	UDC 中斷控制暫存器 1
	0.4000 0034	OICKI	(UDC Interrupt Control Register 1)
	0x4060 0058	USIR0	UDC 狀態中斷暫存器 0
	0.4000 0038	USIKU	(UDC Status Interrupt Register 0)
	0x4060	USIR1	UDC 狀態中斷暫存器
	005C	USIKI	(UDC Status Interrupt Register 1)
標準	0x4070 0000		(ODC Status Interrupt Register 1)
UART	0x4070 0000		
(Standard			
UART)			
O/IRT)	0x4070 0000	STRBR	接收緩衝區暫存器(唯讀)
	0X 1070 0000	STRBR	(Receive Buffer Register)
	0x4070 0000	STTHR	傳送保持暫存器(唯寫)
			(Transmit Holding Register)
	0x4070 0004	STIER	中斷致能暫存器(讀取/寫入)
		STER	(Interrupt Enable Register)
	0x4070 0008	STIIR	中斷 ID 暫存器(唯讀)
			(Interrupt ID Register)
	0x4070 0008	STFCR	FIFO 控制暫存器(唯寫)
			(FIFO Control Register)
	0x4070	STLCR	線路控制暫存器(讀取/寫入)
	000C		(Line Control Register)
	0x4070 0010	STMCR	數據機控制暫存器(讀取/寫入)
			(Modem Control Register)
	0x4070 0014	STLSR	線路狀態暫存器(唯讀)
			(Line Status Register)
	0x4070 0018	STMSR	保留
	0x4070	STSPR	便條暫存器(讀取/寫入)
	001C		(Scratch Pad Register)
	•		

0x4070 0020   STISR   紅外線選擇暫存器(請取/寫入) (Infrared Selection Register)     0x4070 0000   STDLL   除敷栓鎖低位暫存器(DLAB=1)(請取/寫入) (Divisor Latch Low Register)     0x4070 0004   STDLH   除敷栓鎖高位暫存器(DLAB=1)(請取/寫入) (Divisor Latch High Register)     1CP		1	I	
0x4070 0000   STDLL   除數栓鎖低位暫存器(DLAB=1)(讀取/ 寫入)	İ	0x4070 0020	STISR	紅外線選擇暫存器(讀取/寫入)
SAA   (Divisor Latch Low Register)				(Infrared Selection Register)
(Divisor Latch Low Register)	1	0x4070 0000	STDLL	除數栓鎖低位暫存器(DLAB=1)(讀取/
Ox4070 0004   STDLH   除數栓鎖高位暫存器(DLAB=1)(讀取/ 寫入)	İ			寫入)
SA   (Divisor Latch High Register)	<u> </u>			(Divisor Latch Low Register)
(Divisor Latch High Register)	İ	0x4070 0004	STDLH	除數栓鎖高位暫存器(DLAB=1)(讀取/
ICP	1			寫入)
Ox4080 0000   ICCR0   ICP 控制暫存器 0 (ICP Control Register 0)	i .			(Divisor Latch High Register)
(ICP Control Register 0)	ICP	0x4080 0000		
Ox4080 0004   ICCR1   ICP 控制暫存器 1 (ICP Control Register 1)		0x4080 0000	ICCR0	ICP 控制暫存器 0
(ICP Control Register 1)	İ			(ICP Control Register 0)
Ox4080 0008   ICCR2   ICP 控制暫存器 2		0x4080 0004	ICCR1	ICP 控制暫存器 1
CICP Control Register 2)	İ			(ICP Control Register 1)
Ox4080		0x4080 0008	ICCR2	ICP 控制暫存器 2
O00C	İ			(ICP Control Register 2)
Ox4080 0010 -		0x4080	ICDR	ICP 資料暫存器
Ox4080 0014   ICSR0   ICP 狀態暫存器 0 (ICP Status Register 0)	İ	000C		(ICP Data Register)
(ICP Status Register 0)  0x4080 0018		0x4080 0010	-	保留
Ox4080 0018   ICSR1   ICP 狀態暫存器 1 (ICP Status Register 1)     RTC		0x4080 0014	ICSR0	ICP 狀態暫存器 0
(ICP Status Register 1)  RTC	<u> </u>			(ICP Status Register 0)
RTC       0x4090 0000       RCNR       RTC 計數暫存器 (RTC Count Register)         0x4090 0004       RTAR       RTC 警報暫存器 (RTC Alarm Register)         0x4090 0008       RTSR       RTC 狀態暫存器 (RTC Status Register)         0x4090       RTTR       RTC 計時修整暫存器		0x4080 0018	ICSR1	ICP 狀態暫存器 1
0x4090 0000       RCNR       RTC 計數暫存器	<u> </u>			(ICP Status Register 1)
(RTC Count Register)	RTC	0x4090 0000		
0x4090 0004       RTAR       RTC 警報暫存器		0x4090 0000	RCNR	RTC 計數暫存器
(RTC Alarm Register)  0x4090 0008 RTSR RTC 狀態暫存器 (RTC Status Register)  0x4090 RTTR RTC 計時修整暫存器	<u> </u>			(RTC Count Register)
0x4090 0008       RTSR       RTC 狀態暫存器 (RTC Status Register)         0x4090       RTTR       RTC 計時修整暫存器		0x4090 0004	RTAR	RTC 警報暫存器
(RTC Status Register) 0x4090 RTTR RTC 計時修整暫存器	<u> </u>			(RTC Alarm Register)
0x4090 RTTR RTC 計時修整暫存器	İ	0x4090 0008	RTSR	RTC 狀態暫存器
	i .			(RTC Status Register)
		0x4090	RTTR	RTC 計時修整暫存器
000C (RTC Timer Trim Register)	<u> </u>	000C		(RTC Timer Trim Register)
OS 計時器 0x40A0	OS 計時器	0x40A0		
(OS 0000	(OS	0000		
Timer)	Timer)			
0x40A0 OSMR<0 OS 計時器符合暫存器<3:0>		0x40A0	OSMR<0	OS 計時器符合暫存器<3:0>
0000 > (OS Timer Match Registers <3:0>)	<u> </u>	0000	>	(OS Timer Match Registers <3:0>)
0x40A0 OSMR<1		0x40A0	OSMR<1	
0004 >	i	0004	>	

	0x40A0	OSMR<2	
	0008	>	
	0x40A0	OSMR<3	
	000C	OSIVIK<5   >	
	0x40A0	OSCR	OS 計時器計數暫存器
	0010	OSCK	(OS Timer Conuter Register)
	0x40A0	OSSR	
	0014	OSSK	OS 計時器狀態暫存器
		OWED	(OS Timer Status Register)
	0x40A0	OWER	OS 計時器看門狗致能暫存器
	0018	OVED	(OS Watchdog Enable Register)
	0x40A0	OIER	OS 計時器中斷致能暫存器
DVIII ( O	001C		(OS Timer Interrupt Enable Register)
PWM 0	0x40B0		
	0000	DILIL COT	DVD ( O last) # L PP
	0x40B0	PWM_CT	PWM 0 控制暫存器
	0000	RL0	(PWM 0 Control Register)
	0x40B0	PWM_P	PWM 0 工作循環暫存器
	0004	WDUTY0	(PWM 0 Duty Cycle Register)
	0x40B0	PWM_PE	PWM 0 週期控制暫存器
	0008	RVAL0	(PWM 0 Period Control Register)
PWM 1	0x40C0		
	0000		
	0x40C0	PWM_CT	PWM 1 控制暫存器
	0000	RL1	(PWM 1 Control Register)
	0x40C0	PWM_P	PWM1 工作循環暫存器
	0004	WDUTY1	(PWM 1 Duty Cycle Register)
	0x40C0	PWM_PE	PWM 1 週期控制暫存器
	0008	RVAL1	(PWM 1 Period Control Register)
中斷控制	0x40D0		
(Interrupt	0000		
Control)			
	0x40D0	ICIP	中斷控制器之 IRQ 等候暫存器
	0000		(Interrupt Controller IRQ Pending Register)
	0x40D0	ICMR	中斷控制器之遮罩暫存器
	0004		(Interrupt Controller Mask Register)
	0x40D0	ICLR	中斷控制器之層級暫存器
	0008		(Interrupt Controller Level Register)
	0x40D0	ICFP	中斷控制器之 FIQ 等候暫存器

	000C		(Interrupt Controller FIQ Pending Register)
	0x40D0	ICPR	中斷控制器之等候暫存器
	0010		(Interrupt Controller Pending Register)
	0x40D0	ICCR	中斷控制器之控制暫存器
	0014		(Interrupt Controller Control Register)
GPIO	0x40E0		
	0000		
	0x40E0	GPLR0	GPIO 腳位層級暫存器 GPIO<31:0>
	0000		(GPIO Pin-Level Register GPIO <31:0>)
	0x40E0	GPLR1	GPIO 腳位層級暫存器 GPIO<63:32>
	0004		(GPIO Pin-Level Register GPIO <63:32>)
	0x40E0	GPLR2	GPIO 腳位層級暫存器 GPIO<80:64>
	0008		(GPIO Pin-Level Register GPIO <80:64>)
	0x40E0	GPDR0	GPIO 腳位方向暫存器 GPIO<31:0>
	000C		(GPIO Pin Direction Register
			GPIO<31:0>)
	0x40E0	GPDR1	GPIO 腳位方向暫存器 GPIO<63:32>
	0010		(GPIO Pin Direction Register
			GPIO<63:32>)
	0x40E0	GPDR2	GPIO 腳位方向暫存器 GPIO<80:64>
	0014		(GPIO Pin Direction Register
			GPIO<80:64>)
	0x40E0	GPSR0	GPIO 腳位輸出設定暫存器 GPIO<31:0>
	0018		(GPIO Pin Output Set Register
			GPIO<31:0>)
	0x40E0	GPSR1	GPIO 腳位輸出設定暫存器
	001C		GPIO<63:32>
			(GPIO Pin Output Set Register
			GPIO<63:32>)
	0x40E0	GPSR2	GPIO 腳位輸出設定暫存器
	0020		GPIO<80:64>
			(GPIO Pin Output Set Register
	0.4050	CDCD 0	GPIO<80:64>)
	0x40E0	GPCR0	GPIO 腳位輸出清除暫存器 GPIO<31:0>
	0024		(GPIO Pin Output Clear Register
	04050	CDCD 1	GPIO<31:0>)
	0x40E0	GPCR1	GPIO 腳位輸出清除暫存器
	0028		GPIO<63:32>

			(CDIO Din Output Class Desister
			(GPIO Pin Output Clear Register
	0w40E0	CDCD2	GPIO<63:32>) GDIO 网络龄山连瓜鲂方翠
	0x40E0	GPCR2	GPIO 腳位輸出清除暫存器
	002C		GPIO<80:64>
			(GPIO Pin Output Clear Register
	0.10=0	an == :	GPIO<80:64>)
	0x40E0	GRER0	GPIO 正緣偵測暫存器 GPIO<31:0>
	0030		(GPIO Rising-Edge Detect Register
			GPIO<31:0>)
	0x40E0	GRER1	GPIO 正緣偵測暫存器 GPIO<63:32>
	0034		(GPIO Rising-Edge Detect Register
			GPIO<63:32>)
	0x40E0	GRER2	GPIO 正緣偵測暫存器 GPIO<80:64>
	0038		(GPIO Rising-Edge Detect Register
			GPIO<80:64>)
	0x40E0	GFER0	GPIO 負緣偵測暫存器 GPIO<31:0>
	003C		(GPIO Falling-Edge Detect Register
			GPIO<31:0>)
	0x40E0	GFER1	GPIO 負緣偵測暫存器 GPIO<63:32>
	0040		(GPIO Falling-Edge Detect Register
			GPIO<63:32>)
	0x40E0	GFER2	GPIO 負緣偵測暫存器 GPIO<80:64>
	0044		(GPIO Falling-Edge Detect Register
			GPIO<80:64>)
	0x40E0	GEDR0	GPIO 邊緣偵測狀態暫存器 GPIO<31:0>
	0048		(GPIO Edge Detect Status Register
			GPIO<31:0>)
	0x40E0	GEDR1	GPIO 邊緣偵測狀態暫存器
	004C		GPIO<63:32>
			(GPIO Edge Detect Status Register
			GPIO<63:32>)
	0x40E0	GEDR2	GPIO 邊緣偵測狀態暫存器
	0050		GPIO<80:64>
			(GPIO Edge Detect Status Register
			GPIO<80:64>)
	0x40E0	GAFR0_L	GPIO 交替功能選擇暫存器 GPIO<15:0>
	0054		(GPIO Alternate Function Select Register
			GPIO<15:0>)
L	I.	1	<u>.</u>

	0x40E0	GAFR0_	GPIO 交替功能選擇暫存器
	0058	U	GPIO<31:16>
			(GPIO Alternate Function Select Register
			GPIO<31:16>)
	0x40E0	GAFR1_L	GPIO 交替功能選擇暫存器
	005C	0111111	GPIO<47:32>
			(GPIO Alternate Function Select Register
			GPIO<47:32>)
	0x40E0	GAFR1_	GPIO 交替功能選擇暫存器
	0060	U	GPIO<63:48>
			(GPIO Alternate Function Select Register
			GPIO<63:48>)
	0x40E0	GAFR2_L	GPIO 交替功能選擇暫存器
	0064		GPIO<79:64>
			(GPIO Alternate Function Select Register
			GPIO<79:64>)
	0x40E0	GAFR2_	GPIO 交替功能選擇暫存器 GPIO 80
	0068	U	(GPIO Alternate Function Select Register
			GPIO 80)
電源管理	0x40F0 0000		
與重置控			
制			
(Power			
Manger			
and Reset			
Control)			
	0x40F0 0000	PMCR	電源管理控制暫存器
			(Power Manager Control Register)
	0x40F0 0004	PSSR	電源管理睡眠狀態暫存器
			(Power Manager Sleep Status Register)
	0x40F0 0008	PSPR	電源管理便條暫存器
			(Power Manager Scratch Pad Register)
	0x40F0	PWER	電源管理喚醒致能暫存器
	000C		(Power Manager Wake-up Enable Register)
	0x40F0 0010	PRER	電源管理 GPIO 正緣偵測暫存器
			(Power Manager Rasing-Edge Detect
			Register)
	0x40F0 0014	PFER	電源管理 GPIO 負緣偵測暫存器

			(Power Manager Falling-Edge Detect
			Register)
	0x40F0 0018	PEDR	電源管理 GPIO 邊緣偵測暫存器
			(Power Manager Edge Detect Register)
	0x40F0	PCFR	電源管理一般組態暫存器
	001C		(Power Manager General Configuration
			Register)
	0x40F0 0020	PGSR0	GP[31-0]電源管理GPIO睡眠狀態暫存器
			(Power Manager GPIO Sleep State Register
			for GP[31-0])
	0x40F0 0024	PGSR1	GP[63-32]電源管理GPIO睡眠狀態暫存器
			(Power Manager GPIO Sleep State Register
			for GP[63-32])
	0x40F0 0028	PGSR2	GP[84-64]電源管理GPIO睡眠狀態暫存器
			(Power Manager GPIO Sleep State Register
			for GP[84-64])
	0x40F0	-	保留
	002C		
	0x40F0 0030	RCSR	重置控制狀態暫存器
			(Reset Controller Status Register)
SSP	0x4100 0000		
	0x4100 0000	SSCR0	SSP 控制暫存器 0
			(SSP Control Register 0)
	0x4100 0004	SSCR1	SSP 控制暫存器 1
			(SSP Control Register 1)
	0x4100 0008	SSSR	SSP 狀態暫存器
			(SSP Status Register)
	0x4100	SSITR	SSP 中斷測試暫存器
	000C		(SSP Interrupt Test Register)
	0x4100 0010	SSDR	SSP 資料寫入暫存器/SSP 資料讀取暫存
		(讀/寫)	器
			(SSP Data Write Register/SSP Data Read
			Register)
MMC控制	0x4110 0000		
器			
(MMC			
Controller)	0.44.0.5		Light 1 D for what are in a light
	0x4110 0000	MMC_ST	控制 MMC 時脈開始和停止

		DDGI	(0 - 1 - 1 - 1 - 10 - 10 - 11)
		RPCL	(Control to start and stop MMC clock)
	0x4110 0004	MMC_ST	MMC 狀態暫存器(唯讀)
		AT	(MMC Status Register)
	0x4110 0008	MMC_CL	MMC 時脈比率
		KRT	(MMC clock rate)
	0x4110	MMC_SP	SPI 模式控制位元
	000C	I	(SPI mode control bit)
	0x4110 0010	MMC_C	命令/回應/資料順序控制
		MDAT	(Command/response/data sequence control)
	0x4110 0014	MMC_RE	期望的回應逾時
		STO	(Expected response time out)
	0x4110 0018	MMC_RD	期望的資料讀取逾時
		TO	(Expected data read time out)
	0x4110	MMC_BL	資料交易的區塊長度
	001C	KLEN	(Block length of data transaction)
	0x4110 0020	MMC_N	區塊模式的區塊數
		OB	(Number of blocks, for block mode)
	0x4110 0024	MMC_PR	部分的 MMC_TXFIFO FIFO 寫入
		TBUF	(Partial MMC_TXFIFO FIFO written)
	0x4110 0028	MMC_I_	中斷遮罩
		MASK	(Interrupt Mask)
	0x4110	MMC_I_	中斷暫存器(唯讀)
	002C	REG	(Interrupt Register)
	0x4110 0030	MMC_C	目前的命令索引
		MD	(Index of current command)
	0x4110 0034	MMC_AR	屬於 MSW 部分的目前命令參數
		GH	(MSW part of the current command
			argument)
	0x4110 0038	MMC_AR	屬於 LSW 部分的目前命令參數
		GL	(LSW part of the current command
			argument)
	0x4110	MMC_RE	回應 FIFO(唯讀)
	003C	S	(Response FIFO)
	0x4110 0040	MMC_RX	接收 FIFO(唯讀)
		FIFO	(Receive FIFO)
	0x4110 0044	MMC_TX	傳送 FIFO(唯寫)
		FIFO	(Transmit FIFO)
時脈管理	0x4130 0000		

器			
(Clocks			
Manager)			
	0x4130 0000	CCCR	核心時脈組態暫存器
			(Core Clock Configuration Register)
	0x4130 0004	CKEN	時脈致能暫存器
			(Clock Enable Register)
	0x4130 0008	OSCC	振盪器組態暫存器
			(Oscillator Configuration Register)
LCD 控制 器 (LCD	0x4400 0000		
Controller)			
	0x4400 0000	LCCR0	LCD 控制器控制暫存器 0
			(LCD Controller Control Register 0)
	0x4400 0004	LCCR1	LCD 控制器控制暫存器 1
			(LCD Controller Control Register 1)
	0x4400 0008	LCCR2	LCD 控制器控制暫存器 2
			(LCD Controller Control Register 2)
	0x4400	LCCR3	LCD 控制器控制暫存器 3
	000C		(LCD Controller Control Register 3)
	0x4400 0200	FDADR0	DMA 通道 0 框架描述位址暫存器
			(DMA Channel 0 Frame Descriptor
			Address Register)
	0x4400 0204	FSADR0	DMA 通道 0 框架來源位址暫存器
			(DMA Channel 0 Frame Source Address
			Register)
	0x4400 0208	FIDR0	DMA 通道 0 框架 ID 暫存器
			(DMA Channel 0 Frame ID Register)
	0x4400	LDCMD0	DMA 通道 () 命令暫存器
	020C		(DMA Channel 0 Command Register)
	0x4400 0210	FDADR1	DMA 通道 1 框架描述位址暫存器
			(DMA Channel 0 Frame Descriptor
			Address Register)
	0x4400 0214	FSADR1	DMA 通道 1 框架來源位址暫存器
			(DMA Channel 0 Frame Source Address
			Register)
	0x4400 0218	FIDR1	DMA 通道 1 框架 ID 暫存器

			(DMA Channel 0 Frame ID Register)
	0x4400	LDCMD1	DMA 通道 1 命令暫存器
		LDCMD1	
	021C	EDD0	(DMA Channel 0 Command Register)
	0x4400 0020	FBR0	DMA 通道 0 框架分支暫存器
			(DMA Channel 0 Frame Branch Register)
	0x4400 0024	FBR1	DMA 通道 1 框架分支暫存器
			(DMA Channel 1 Frame Branch Register)
	0x4400 0038	LCSR	LCD 控制器狀態暫存器
			(LCD Controller Status Register)
	0x4400	LIIDR	LCD 控制器中斷 ID 暫存器
	003C		(LCD Controller Interrupt ID Register)
	0x4400 0040	TRGBR	TMED RGB 種子暫存器
			(TMED RGB Seed Register)
	0x4400 0044	TCR	TMED 控制暫存器
			(TMED Control Register)
記憶體控	0x4800 0000		
制器			
(Memory			
Controller)			
	0x4800 0000	MDCNFG	SDRAM 組態暫存器 0
			(SDRAM Configuration Register 0)
	0x4800 0004	MDREFR	SDRAM 刷新控制暫存器
			(SDRAM Refresh Control Register)
	0x4800 0008	MSC0	静態記憶體控制暫存器 0
			(Static Memory Control Register 0)
	0x4800	MSC1	靜態記憶體控制暫存器 1
	000C		(Static Memory Control Register 1)
	0x4800 0010	MSC2	靜態記憶體控制暫存器 2
			(Static Memory Control Register 2)
	0x4800 0014	MECR	擴充記憶體(PCMCIA/CF)匯流排組態
			暫存器
			(Expansion Memory (PCMCIA/Compact
			Flash) Bus Configuration Register)
	0x4800	SXCNFG	同步靜態記憶體控制暫存器
	001C		(Synchronous Static Memory Control
			Register)
	0x4800 0024	SXMRS	將 MRS 的值寫入 SMROM
			(MRS value to be written to SMROM)
	L	ı	ı ·

0 4000 0000	14014514	上人工人人和拉姆的四八红地八二十六
0x4800 0028	MCMEM	卡介面命令記憶體空間的插槽 0 之時序
	0	組態
		(Card Interface Common Memory Space
		Socket 0 Timing Configuration)
0x4800	MCMEM	卡介面命令記憶體空間的插槽 1 之時序
002C	1	組態
		(Card Interface Common Memory Space
		Socket 1 Timing Configuration)
0x4800 0030	MCATT0	卡介面屬性空間的插槽 0 之時序組態
		(Card Interface Attribute Space Socket 0
		Timing Configuration)
0x4800 0034	MCATT1	卡介面屬性空間的插槽1之時序組態
		(Card Interface Attribute Space Socket 1
		Timing Configuration)
0x4800 0038	MCIO0	卡介面 I/O 空間的插槽 0 之時序組態
		(Card Interface I/O Space Socket 0 Timing
		Configuration)
0x4800	MCIO1	卡介面 I/O 空間的插槽 1 之時序組態
003C		(Card Interface I/O Space Socket 1 Timing
		Configuration)
0x4800 0040	MDMRS	將 MRS 的值寫入 SDRAM
		(MRS value to be written to SDRAM)
0x4800 0044	BOOT_D	唯讀開機時間暫存器。包括 BOOT_SEL
	EF	和 PKG_SEL 值。
		(Read-Only Boot-time Register. Contain
		BOOT_SEL and PKG_SEL values.)
•	•	

## 問題:

- 1. 請說明何為系統晶片。
- 2. 請比較在嵌入式系統中使用系統晶片與使用通用型微處理器,各有何優缺點?
- 3. 請問 Intel XScale 應用處理器與 ARM 有何關聯,具有哪些特性?
- 4. 請問 Intel XScale 應用處理器包含哪些種類的週邊裝置?
- 5. 目前有許多公司以 ARM 系列微處理器為基礎,開發出新一代的整合型微處理器。如 Motorola 的 Dragonball MX1 / MXL 以及 TI 的 DSC21 等。請調查並比較這些 ARM 系列延伸的微處理器有何優缺點,並且說明各有哪些應用範圍。

- 6. Intel XScale 的協力處理器 15 暫存器 0 為 Intel 的 ID 暫存器,請說明該暫存器的功能。若從該暫存器取得 0x69052903,請問其意義為何?
- 7. 下列為相鄰兩行組合語言,請討論在何種條件下可依序完成,在何種條件下 其完成順序會相反?str r1 r1, [r2];第一個發佈的儲存指令。str r3, [r4];第二個 儲存指令依照程式順序完成。
- 8. 在XScale 應用處理器中那個命令可用來做同步的應用(如信號機 Semephor)?
- 9. 請問在XScale 應用處理器中的中斷可分為哪兩種?請討論其特點以及應用為何?
- 10. 請問 Intel XScale 應用處理器可用哪些方法來重置?
- 11. 請問 Intel XScale 應用處理器提供哪些系統電源管理的模式?