


大作业：八相位环形振荡器的设计

提交大作业报告(PDF 格式)，截图保存设计图和结果图嵌入报告中。

一、设计任务

采用华大九天Aether全定制IC设计平台及其自带的0.18um PDK，设计一款8相位输出的环形振荡器电路，完成电路图设计与电路前仿真，考虑以下架构(图中Bandgap Reference可以用理想电压电流源替代，到GND的MOSFET不必需)：



二、设计任务要求

1. 采用0.18um工艺，该设计全部采用PDK库中提供的器件完成设计。完成Power Noise Cancelling block，振荡Core以及Output Buffer的电路图，并将各层次电路图嵌入报告。

2. 振荡功能仿真：给出完整、正确的仿真电路图，保留仿真state，保留iwave的输出波形结果，验证三种PVT Corner：

- a) 工艺角为TT, vdd=1.8V, temperature=27℃；
- b) 工艺角为SS, vdd=1.6V, temperature=80℃；
- c) 工艺角为FF, vdd=2.0V, temperature=-40℃；

要求各Corner下，输出Out<8:0>为占空比50%的方波，且各相邻输出相位差为45°，随着VTune在[0.4V,Vdd-0.4V]范围内变化时(Vdd=1.8V)，输出频率范围能覆盖[100MHz,300MHz]。

3.抗电源抖动仿真：给出完整、正确的仿真电路图， 保留仿真state，保留iwave的输出波形结果，需要验证2中给出的三种PVT Corner。

要求各Corner下，取合适VTune使输出频率稳定于200MHz左右时，VDD以100ps边沿向下跳动50mV，求Out<0>瞬态变化最大差值 $\leq \pm 200\text{kHz}$ 。

4. 噪声仿真：给出完整、正确的仿真电路图，保留仿真state，保留iwave的噪声频谱结果，并且保留震荡频率和功耗仿真结果，计算FoM。

在工艺角为TT，vdd=1.8V，temperature=27°C的corner下，在大约200MHz震荡频率达到以下指标，

相位噪声 @ 1MHz offset < -112dBc/Hz, @ 100MHz offset < -162dBc/Hz;

FoM @ 1MHz offset > 150dBc/Hz, @ 100MHz offset > 160dBc/Hz。

5. 给出电路版图，要求：

- a) 功能完整、使用器件正确;
- b) 结构简洁美观;
- c) 需要匹配的器件（如电流镜等）摆放合理;
- d) 走线符合电气常识规则;
- e) 有合理的外部Guardring;

6. 高阶目标：物理验证（DRC&LVS）clean的结果汇报。要求：

- a) DRC结果clean，除了pattern density外没有其他错误，
- b) LVS结果clean，没有LVS错误。

7. 更高阶目标：post-layout extraction + post-layout simulation结果呈现，可以不完全满足2-4指标。