UNIVERSITÀ DI TRIESTE				
Corso: Architetture dei Sistemi Digitali	Professore: Martino Trevisan			
Data:	Fila: A			
Nome e Cognome:				
Matricola:				
Esame di esempio				

Istruzioni:

Per ogni domanda aperta, nel caso si ritenga che manchino delle informazioni o ipotesi necessarie, le si esplicitino nello svolgimento. Si scriva nel riquadro, usando una calligrafia e una dimensione del testo che permettano una lettura agevole.

- 1. Si consideri un sistema con memoria cache non associativa di 1024 blocchi da 32 Byte per una memoria principale di 16 GB.
 - Si determinino, mostrando sinteticamente i passaggi per arrivare al risultato:
 - (a) La dimensione dei tag in bit.
 - (b) L'incremento percentuale della dimensione del tag in bit conseguente al dimezzamento della dimensione del blocco a parità di numero di linee.

(d) La variazione percentuale della dimensione complessiva della memoria cache conseguente al dimez-

(c) La dimensione complessiva, in bit, della memoria cache.

zamento della din			

tura. eterminino, mostrando sinteticamente i passaggi per arrivare al risultato: Il valore effettivo del CPI medio per un miss rate del 15% complessivo.
La variazione percentuale del CPI effettivo medio conseguente ad un hit rate che passa dal 95% 85% .
ppi di 2 blocchi ciascuno), inizialmente vuota, e una memoria principale da 512 byte. Si determinando sinteticamente i passaggi per arrivare al risultato, miss rate per la sequenza di letture 0x0, 0x05, 0x0C, 0x09, 0x01, 0x04, 0x02, 0x05, 0x05 (indirizzi esadecimali).

4.	Si consideri un elaboratore con memoria virtuale su 40bit e una memoria fisica da 8GB. Il sistema usa pagine da 2kB. (a) Si calcoli la dimensione totale in Mega Byte della Memory Address Table	
	(b) Si calcoli il tempo medio effettivo di accesso alla memoria in nanosecondi, se la memoria principale ha un tempo di accesso di 60ns, la memoria secondaria un tempo di accesso di 2ms e l'hit rate della Memory Management Unit è 0.9999. Si trascuri il ruolo della cache.	