2º curso / 2º cuatr. Grado en Ing. Informática

## Arquitectura de Computadores Tema 1

## Arquitecturas Paralelas: Clasificación y Prestaciones

Material elaborado por los profesores responsables de la asignatura:

Mancia Anguita — Julio Ortega

Licencia Creative Commons









### Lecciones

#### AC A PIC

- Lección 1. Clasificación del paralelismo implícito en una aplicación
- Lección 2. Clasificación de arquitecturas paralelas
- Lección 3. Evaluación de prestaciones

## Objetivos Lección 1

### AC A PIC

- Conocer las clasificaciones usuales del paralelismo implícito en una aplicación. Distinguir entre paralelismo de tareas y paralelismo de datos
- Distinguir entre dependencia RAW, WAW, WAR
- Distinguir entre thread y proceso
- Relacionar el paralelismo implícito en una aplicación con el nivel en el que se hace explícito para que se pueda utilizar (instrucción, hebra, proceso) y con las arquitecturas paralelas que lo aprovechan.

## Bibliografía

### AC A PIC

### > Fundamental

- Capítulo 1. M. Anguita, J. Ortega. Fundamentos y Problemas de Arquitectura de Computadores, Ed. Avicam-Fleming, 2016 (2ª Edición 2021)
- Secciones 7.1. J. Ortega, M. Anguita, A. Prieto. Arquitectura de Computadores, Thomson, 2005. ESIIT/C.1 ORT arq

### Complementaria

Secciones 3.7.1, 3.7.2. T. Rauber, G. Ründer. *Parallel Programming: for Multicore and Cluster Systems*. Springer 2010. Disponible en línea (biblioteca UGR): <a href="http://dx.doi.org/10.1007/978-3-642-04818-0">http://dx.doi.org/10.1007/978-3-642-04818-0</a>

# Criterios de clasificaciones del paralelismo implícito en una aplicación




Niveles de paralelismo implícito en un código que resuelve la aplicación

Clasificación del paralelismo implícito

Paralelismo de tareas – paralelismo de datos

Granularidad

# Niveles de paralelismo implícito en una aplicación




## Dependencias de datos

### AC A PIC

- Condiciones que se deben cumplir para que el bloque de código B<sub>2</sub> presente dependencia de datos con respecto a B<sub>1</sub>:
  - Deben hacer referencia a una misma posición de memoria M (variable).
  - > B<sub>1</sub> aparece en la secuencia de código antes que B<sub>2</sub>

- $B_2^1$
- > Tipos de dependencias de datos (de B<sub>2</sub> respecto a B<sub>1</sub>):
  - > RAW (Read After Write) o dependencia verdadera
  - > WAW (Write After Write) o dependencia de salida
  - > WAR (Write After Read) o antidependencia




## Paralelismo implícito en una aplicación


### AC MATC

- Paralelismo de tareas (task parallelism o TLP -Task Level Par.)
  - > Se encuentra extrayendo la estructura lógica de funciones de una aplicación.
  - > Está relacionado con el paralelismo a *nivel de función*
- Paralelismo de datos (data parallelism o DLP-Data Level Par.)
  - Se encuentra implícito en las operaciones con estructuras de datos (vectores y matrices)
    - Por ejemplo, la operación vectorial V1=V2+V3 engloba múltiples sumas de escalares.
  - Se puede extraer de la representación matemática de la aplicación.
  - Está relacionado principalmente con el paralelismo a *nivel de* bucle


# Estructura de funciones lógica de una aplicación. Ej.: decodificador JPEG



# Paralelismo de datos y paralelismo de tareas en OpenMP (Prácticas 1, 2 y 3)



# Paralelismo implícito (nivel de detección), explícito y arquitecturas paralelas




## Nivel de paralelismo explícito. Unidades en ejecución en un computador

AC A PTC

### Instrucciones

- > La unidad de control de un core o procesador gestiona la ejecución de instrucciones por la unidad de procesamiento
- Thread o light process (concepto del SO)
  - > Es la menor unidad de ejecución que gestiona el SO
  - Menor secuencia de instrucciones que se pueden ejecutar en paralelo o concurrentemente
- Proceso o process (concepto del SO)
  - > Mayor unidad de ejecución que gestiona el SO
  - > Un proceso consta de uno o varios thread

## Nivel de paralelismo explícito. Threads versus procesos I



- Proceso: comprende el código del programa y todo lo que hace falta para su ejecución:
  - Datos en pila, segmentos (variables globales y estáticas) y en heap
  - Contenido de los registros
  - > Tabla de páginas
  - > Tabla de ficheros abiertos
- Para comunicar procesos hay que usar llamadas al SO


Un proceso puede constar de múltiples flujos de control, llamados threads o procesos ligeros. Cada thread tiene:

- Su propia pila
- Contenido de los registros, en particular el contador de programa o instruction pointer y el puntero de pila o stack pointer
- Para comunicar threads de un proceso se usa la memoria que comparten

## Nivel de paralelismo explícito. Threads versus procesos II



# Detección, utilización, implementación y extracción del paralelismo



## Para ampliar ......

### AC MATC

- Páginas Web:
  - http://en.wikipedia.org/wiki/Instruction-level\_parallelism
  - http://en.wikipedia.org/wiki/Task\_parallelism
  - http://en.wikipedia.org/wiki/Data\_parallelism

2º curso / 2º cuatr. Grado en Ing. Informática

## Arquitectura de Computadores Tema 1

## Arquitecturas Paralelas: Clasificación y **Prestaciones**

Material elaborado por los profesores responsables de la asignatura: Mancia Anguita – Julio Ortega

Licencia Creative Commons @060









### Lecciones

### AC A PIC

- Lección 1. Clasificación del paralelismo implícito en una aplicación
- > Lección 2. Clasificación de arquitecturas paralelas
  - > Computación paralela y computación distribuida
  - > Clasificaciones de arquitecturas y sistemas paralelos
  - Nota histórica
- Lección 3. Evaluación de prestaciones

## Objetivos Lección 2

#### AC MATC

- Clasificar los computadores según segmento del mercado.
- Distinguir entre procesamiento o computación paralela y distribuida
- Distinguir entre las diferentes clases de arquitecturas de la clasificación de Flynn
- Diferenciar un multiprocesador de un multicomputador.
- Distinguir entre NUMA y SMP
- Distinguir entre arquitecturas DLP, ILP y TLP
- Distinguir entre arquitecturas TLP con una instancia de SO y
   TLP con varias instancias de SO

## Bibliografía

### AC N PTC

### > Fundamental

Secciones 1.3, 7.3 y 7.2.2. J. Ortega, M. Anguita, A. Prieto.
 Arquitectura de Computadores, Thomson, 2005. ESIIT/C.1
 ORT arq

### Complementaria

➤ T. Rauber, G. Ründer. *Parallel Programming: for Multicore and Cluster Systems*. Springer 2010. Disponible en línea (biblioteca UGR): <a href="http://dx.doi.org/10.1007/978-3-642-04818-0">http://dx.doi.org/10.1007/978-3-642-04818-0</a>

### Contenidos

### AC MATC

- > Computación paralela y computación distribuida
- Clasificaciones de arquitecturas y sistemas paralelos
- Nota histórica


# Computación paralela – Computación distribuida

### AC M PTC

- Computación paralela (se estudia en AC)
  - Estudia los aspectos hardware y software relacionados con el desarrollo y ejecución de aplicaciones en un sistema de cómputo compuesto por múltiples cores/procesadores/ computadores que es visto externamente como una unidad autónoma (multicores, multiprocesadores, multicomputadores, cluster)

### Computación distribuida

Estudia los aspectos hardware y software relacionados con el desarrollo y ejecución de aplicaciones en un sistema distribuido; es decir, en una colección de recursos autónomos (PC, servidores -de datos, aplicaciones, ...-, supercomputadores ...) situados en distintas localizaciones físicas



### Contenidos

### AC MATC


- > Computación paralela y computación distribuida
- > Clasificaciones de arquitecturas y sistemas paralelos
- Nota histórica

## Criterios de clasificación de computadores

### AC N PTC

- Comercial
  - Segmento del mercado
    - embebidos, servidores gama baja ...
- Educación, investigación (también usados por fabricantes y vendedores)
  - > Flujos de control y flujos de datos: clasificación de Flynn (1972)
  - > Sistema de memoria
  - > Flujos de control (propuesta de clasificación de arquitecturas con múltiples flujos de control)
  - Nivel del paralelismo aprovechado (propuesta de clasif.)

## Segmento del mercado



# Clasificación de Computadores según segmento



Externo (desktop, laptop, server, cluster ...) - R.EAC, IC.SCAP

## Para todo tipo de aplicaciones:

- Oficina, entretenimiento, ...
- Procesamiento de transacciones o OLTP, sistemas de soporte de decisiones o DSS, e-comercio, ...
- Científicas (medicina, biología, predicción del tiempo, etc.) y animación (películas animadas, efectos especiales, etc.), ...

## Empotrados (oculto) - IC.SCAE


## Aplicaciones de propósito específico

• Videojuegos, teléfonos, coches, electrodomésticos, ...

### Restricciones típicas:

- Consumo de potencia, precio, tamaño reducidos
- Tiempo real

# Clasificación de Comp. (externos) según segmento del mercado




## Criterios de clasificación de computadores

### AC N PTC

- Comercial
  - Segmento del mercado
    - embebidos, servidores gama baja ...
- Educación, investigación (también usados por fabricantes y vendedores)
  - > Flujos de control y flujos de datos (clasificación de Flynn 1972)
  - > Sistema de memoria
  - > Flujos de control (propuesta de clasificación de arquitecturas con múltiples flujos de control)
  - Nivel del paralelismo aprovechado (propuesta de clasif.)


# Clasificación de Flynn de arquitecturas, 1972 (Flujo instr./flujo de datos)



## Arquitecturas SISD




### Descripción Estructural



Corresponde a los computadores uni-procesador (un núcleo o core procesador)

```
for i:=1 to 4 do
begin
C[i]:=A[i]+B[i];
F[i]:=D[i]-E[i];
G[i]:=K[i]*H[i];
end;
```


### Descripción Funcional




## Arquitecturas SIMD



### Descripción Estructural



### Descripción Funcional



### Aprovechan paralelismo de datos


for all EPi(i:=1 to 4) do begin C[i]:=A[i]+B[i]; F[i]:=D[i]-E[i]; G[i]:=K[i]\*H[i]; end; Procesadores Matriciales

> Procesadores Vectoriales


ADDV C,A,B SUBV F,D,E MULV G,K,H

## Arquitecturas SIMD: Ejemplo






### **Procesador Vectorial**



## Arquitecturas MIMD





Corresponde con Multinúcleos, Multiprocesadores y Multicomputadores: Puede aprovechar, además, **paralelismo funcional** 

```
      for i:=1 to 4 do
      for i:=1 to 4 do
      for i:=1 to 4 do


      begin
      begin
      G[i]:=K[i]*H[i];

      end;
      end;
      end;

      Proc 1
      Proc 2
      Proc 3
```

## Arquitecturas MISD





- No existen computadores que funcionen según este modelo
- Se puede simular en un código este modelo para aplicaciones que procesan una secuencia o flujo de datos


## Criterios de clasificación de computadores

### AC N PTC

- Comercial
  - Segmento del mercado
    - embebidos, servidores gama baja ...
- Educación, investigación: también usados por fabricantes y vendedores
  - Flujos de control y flujos de datos (clasificación de Flynn 1972)
- Sistema de memoria
  - > Flujos de control (propuesta de clasificación de arquitecturas con múltiples flujos de control)
  - Nivel del paralelismo aprovechado (propuesta de clasif.)

# Clasificación de Computadores Paralelos MIMD según el sistema de memoria






## Multiprocesadores

Todos los procesadores comparten el **mismo espacio de direcciones**.

El programador NO necesita conocer dónde están almacenados los datos.




## Multicomputadores

Cada procesador tiene su espacio de direcciones propio.

El programador necesita conocer dónde están almacenados los datos.


# Comparativa SMP (*Symmetric Multi-Processor*) y multicomputadores I



Multiprocesador con memoria centralizada (SMP)

Mayor latencia - Poco escalable


<u>Comunicación</u> implícita mediante variables compartidas. Datos no duplicados en memoria principal



Menor <u>latencia</u> – Más <u>escalable</u>

<u>Comunicación</u> explicita mediante software para paso de mensajes (send/receive). Datos duplicados en memoria principal, copia datos

# Comparativa SMP (Symmetric Multi-Processor) y multicomputadores II




Multiprocesador con memoria centralizada (SMP)

Necesita implementar primitivas de sincronización

<u>Distribución código y datos</u> entre procesadores: no necesaria

<u>Programación,</u> generalmente, más sencilla




<u>Sincronización</u> mediante software de comunicación

<u>Distribución código y datos</u> entre procesadores: necesaria=> herramientas program. más sofisticadas

Programación generalmente más difícil

# Comunicación uno-a-uno en un multiprocesador



# Comunicación uno-a-uno en un multiprocesador



Secuencial	Paralelo		
•••	<u>F1</u>	<u>F2</u>	
<b>A</b> =valor;		•••	
	A=valor;	copia= <mark>A</mark> ;	
copia= <b>A</b> ;		•••	
•••			


F1 es el flujo de control *productor* del dato (*envía* el dato)
F2 es el flujo de control *consumidor* del dato (*recibe* el dato)

 Se debe garantizar que el flujo de control <u>consumidor</u> del dato lea la variable compartida (A) cuando el <u>productor</u> haya escrito en la variable el dato

# Paralelo multiproc. (K=0) F1 F2 ... ... A=valor; while (K=0) { }; K=1; copia=A; ... ...

NOTA: La programación paralela de multiprocesadores se estudia en AC

# Comunicación uno-a-uno en multicomputador (*receive* bloqueante)



# Comunicación uno-a-uno en un multicomputador



Secuencial	Paralelo		
•••	<u>F1</u>	<u>F2</u>	
<b>A</b> =valor;	<b></b>	•••	
	A=valor;	copia= <b>A</b> ;	
copia= <b>A</b> ;		•••	
•••			


F1 es el flujo de control *productor* del dato (*envía* el dato)
F2 es el flujo de control *consumidor* del dato (*recibe* el dato)

Paralelo multicomputador (size = 4 byte)		
<u>F1</u>	<u>F2</u>	
 send(F2, valor, 4);	 receive(F1,copia,4);	
•••	•••	


NOTA: La programación paralela de multicomputadores se estudia en la asignatura: **A**rquitecturas y **C**omputación de **A**ltas **P**restaciones (IC.SCAP.ACAP – Especialidad (IC), Materia (SCAP), Asignatura (ACAP))

# Incremento de escalabilidad en multiprocesadores y red de interconexión

AC MATC



- Incremento escalabilidad multiprocesadores:
  - Aumentar cache del procesador
  - Usar redes de menor latencia y mayor ancho de banda que un bus (jerarquía de buses, barras cruzadas, multietapa)
  - Distribuir físicamente los módulos de memoria entre los procesadores (pero se sigue compartiendo espacio de direcciones)




# Clasificación completa de computadores según el sistema de memoria



Multi- computadores	NORMA No	ej. cluster, red de	Memoria físicamente distribuida	+	+
Memoria no compartida	Remote Memory Access	computadores	PPP	Nivel de	
	NUMA Non-	NUMA	Red de interconexión		
Multi-	Uniform Memory Access	CC-NUMA	E/S/H E/S/H b	empaquetamiento	Escalabilidac
<b>procesadores</b> Memoria		COMA		nient	ilida
compartida Un único espacio de			Memoria físicamente centralizada	<	Δ.
direcciones	<b>UMA</b> Uniform Memory Access	· · · · · · · · · · · · · · · · · · ·	P P P P P P Red de interconexión	conexión	
			M M M E/S	_	_

### Ejemplo: Placa CC-NUMA con red estática







NOTA: Detalles de redes para multicomputadores y multiprocesadores se estudian en la asignatura: **A**rquitecturas y **C**omputación de **A**ltas **P**restaciones (IC.SCAP.ACAP – Especialidad (IC), Materia (SCAP), Asignatura (ACAP))

Networking

PCIe\* (multiple possible)

# Ejemplo: placa UMA con bus (Intel Xeon 7300)






### Criterios de clasificación de computadores

#### AC M PTC

- Comercial
  - Segmento del mercado
    - embebidos, servidores gama baja ...
- Educación, investigación: también usados por fabricantes y vendedores
  - Flujos de control y flujos de datos (clasificación de Flynn 1972)
  - > Sistema de memoria
- Flujos de control (propuesta de clasificación de arquitecturas con múltiples flujos de control)
  - > Nivel del paralelismo aprovechado (propuesta de clasif.)

# Propuesta clasificación arquitecturas con múltiples flujos de control o threads



### Criterios de clasificación de computadores

#### AC N PTC

- Comercial
  - > Segmento del mercado
    - embebidos, servidores gama baja ...
- Educación, investigación: también usados por fabricantes y vendedores
  - Flujos de control y flujos de datos (clasificación de Flynn 1972)
  - > Sistema de memoria
  - > Flujos de control (propuesta de clasificación de arquitecturas con múltiples flujos de control)
- Nivel del paralelismo aprovechado (propuesta de clasif.)

# Arquitecturas con DLP, ILP y TLP (thread=flujo de control)

AC MATC

Arq. con **DLP** (*Data Level Parallelism*)

Tema 5

Ejecutan las operaciones de una instrucción concurr. o en paralelo

Unidades funcionales vectoriales o SIMD Arq. con **ILP** (*Instruction* Level Parallelism)

Tema 4
Ejecutan
múltiples
instrucciones
concurr. o en
paralelo

Cores escalares segmentados, superescalares o VLIW/EPIC

Arq. con **TLP** (*Thread Level Parallelism*) explícito y **una** instancia de SO

Temas 3, 5

Ejecutan múltiples flujos de control concurr. o en paralelo

modifican la arquit. escalar segmentada, superescalar o VLIW/EPIC para ejecutar threads

concurr. o en

paralelo

Cores que

Multiprocesadores:
 ejecutan
 threads en
paralelo en un
computador
con múltiples
cores (incluye
multicores)

Arq. con **TLP**explícito y
múltiples
instancias SO

IC.SCAP

Ejec. múltiples flujos de control en paralelo

Multicomputadores:

ejecutan threads en paralelo en un sistema con múltiples computadores

### Contenidos

#### AC MATC

- > Computación paralela y computación distribuida
- Clasificaciones de arquitecturas y sistemas paralelos
- Nota histórica

# Nota histórica. DLP y ILP



DLP (Data Level Parallelism)

TEMA 5

- Unidades funcionales (o de ejecución) SIMD (o multimedia)
  - 1989 (Intel i860). 1991 (motorola M88110). 1993 (repertorio MAX en HP PA: PA7100LC). 1995 (repertorio VIS en Sun Sparc: Ultra I). 1997 (repertorio MMX en Intel x86: Pentium MMX). 1999 (repertorio SSE en Intel x86: Pentium III; repertorio Altivec en IBM Power: PowerPC 8000)

#### ILP (Instruction Level Parallelism):

TEMA 4

- Procesadores/cores segmentados
  - 1961 (IBM 7030). 1982 (chip Intel i286, Motorola 68020). 1986 (chip MIPS R2000). 1987 (chip AMD Am29000). 1988 (chip Sun Sparc)...
- > Procesadores con múltiples unidades funcionales
  - **1967** (IBM 360/91) ...
- Procesadores/cores superescalares
  - **1989** (chip Intel 960CA (3)). **1990**: (chip IBM Power1 (4)). **1992**: (chips DEC α21064 (2/4), HP PA 7100 (2/2), Sun SuperSparc (3/5)) ...
- Procesadores/cores VLIW
  - 1990 (chip DSP Intel i860 (2)).1997 (chip DSP TMS320C6x (8)). 2001 (chip Intel Itanium)...

NOTA: Destacado en cursiva las primeras implementaciones y en color más claro los chip de propósito específico

# Nota histórica. TLP (*Thread Level Parallelism*)

#### AC MATC

TLP explícito con una instancia de SO:

TEMA 3

- Multithread grano fino (FGMT)
  - 1975 (Denelcor HEP). 2005 (chip Sun UltraSPARC T1) ...
- Multithread grano grueso (CGMT)
  - 1990 (MIT Alewife). 2000 (chip IBM PowerPC RS64 IV (2)). 2006 (chip Intel Itanium Montecito (2)) ...
- Multithread simultánea (SMT)
  - 2002 (chip Intel Pentium 4/Xeon Hyper-Threading). 2004 (chip IBM Power5) ...
- > Multiprocesadores en un chip (CMP) o multicores
  - 2001 (chip IBM Power4). 2004 (chip Sun UltraSPARC IV). 2006 (chip Intel Core Duo. 2008 (chip Intel Celeron Dual-core) ...
- > Multiprocesadores
  - 1962 (Burroughs D825 red barras cruzadas). 1966 (UNIVAC 1108 red bus). 1985 (IBM RP3 red multietapa). 1996 (SGI Origin 2000 -CC-NUMA, red estática+multietapa). 2006 (SGI Altix 4000) ...
- TLP explícito con múltiples instancias del SO (multicomputadores) IC.SCAP
  - 1985 (Intel iPSC1 i286+red estática con Ethernet) ... cualquier cluster

### Para ampliar ......

#### AC N PTC

#### Páginas Web:

"Embedded Processors. 2010-14 Global Market Demand Analysis." VDC Research Group. <a href="http://www.vdcresearch.com/">http://www.vdcresearch.com/</a> Documents/proposal/proattachment-2637.pdf

#### Artículos de Revistas:

Ranakrishna Rau, B.; Schlansker, M.S.: "Embedded Computer Architecture and Automation". IEEE Computer, pp.75-82. Abril, 2001. 2º curso / 2º cuatr. Grado en Ing. Informática

### Arquitectura de Computadores Tema 1

# Arquitecturas Paralelas: Clasificación y **Prestaciones**

Material elaborado por los profesores responsables de la asignatura: Mancia Anguita – Julio Ortega









# Objetivos Lección 3

#### AC MATC

- Distinguir entre tiempo de CPU (del sistema y usuario) de unix y tiempo de respuesta.
- > Distinguir entre productividad y tiempo de respuesta
- Obtener de forma aproximada mediante cálculos el tiempo de CPU, GFLOPS y los MIPS del código ejecutado en un núcleo de procesamiento
- > Explicar el concepto de ganancia en prestaciones
- Aplicar la ley de Amdahl

### Lecciones

#### AC N PIC

- Lección 1. Clasificación del paralelismo implícito en una aplicación
- Lección 2. Clasificación de arquitecturas paralelas
- Lección 3. Evaluación de prestaciones de una arquitectura
  - Medidas usuales para evaluar prestaciones
    - Tiempo de respuesta
    - Productividad: MIPS y MFLOPS
  - Conjunto de programas de prueba (Benchmark)
  - > Ganancia en prestaciones

### Bibliografía

#### AC N PTC

#### Fundamental

Secciones 1.2,1.4, 7.5.1. J. Ortega, M. Anguita, A. Prieto.
 Arquitectura de Computadores, Thomson, 2005. ESIIT/C.1
 ORT arq

#### Complementaria


➤ T. Rauber, G. Ründer. *Parallel Programming: for Multicore and Cluster Systems*. Springer 2010. Disponible en línea (biblioteca UGR): <a href="http://dx.doi.org/10.1007/978-3-642-04818-0">http://dx.doi.org/10.1007/978-3-642-04818-0</a>

# Evaluación de prestaciones de una arquitectura

#### AC A PIC

- Medidas usuales para evaluar prestaciones
- Tiempo de respuesta
  - > Productividad: MIPS u MFLOPS
  - Conjunto de programas de prueba (Benchmark)
  - Ganancia en prestaciones

# Tiempo de respuesta de un programa en una arquitectura



### Algunas alternativas para obtener tiempos



Función	Fuente	Tipo	Resolución aprox. (microsegundos)
time	SO (/usr/bin/time)	elapsed, user, system	10000
clock()	SO (time.h)	CPU	10000
gettimeofday()	SO (sys/time.h)	elapsed	1
clock_gettime()/clock_getres()	SO (time.h)	elapsed	0.001
omp_get_wtime()/ omp_get_wtick()	OpenMP (omp.h)	elapsed	0.001
SYSTEM_CLOCK()	Fortran	elapsed	1

La resolución depende de la plataforma

### Tiempo de CPU I



Tiempo de CPU (
$$T_{CPU}$$
) = Ciclos\_del\_Programa ×  $T_{CICLO}$  =  $\frac{Ciclos\_del\_Programa}{Frecuencia\_de\_Reloj}$ 

Ciclos por Instrucción (CPI) =  $\frac{Ciclos\_del\_Programa}{Numero\_de\_Instrucciones(NI)}$ 
 $T_{CPU}$  = NI x CPI x  $T_{CICLO}$ 

Ciclos\_del\_Programa = 
$$\sum_{i=1}^{n} CPl_i x l_i$$
  

$$CPI = \frac{\sum_{i=1}^{n} CPl_i x l_i}{NI}$$

En el programa hay I<sub>i</sub> instrucciones del tipo i (i=1,...n)

Cada instrucción del tipo i consume CPI<sub>i</sub> ciclos

Hay n tipos de instrucciones distintos.

# Tiempo de CPU II




Hay procesadores que pueden lanzar para que empiecen a ejecutarse (emitir) varias instrucciones al mismo tiempo.

**CPE:** Número mínimo de ciclos transcurridos entre los instantes en que el procesador puede emitir instrucciones

IPE: Instrucciones que pueden emitirse (para empezar su ejecución) cada vez que se produce dicha emisión.

### Tiempo de CPU III



### Tiempo de CPU IV



$$T_{CPU} = (Noper/Op_instr) \times CPI \times T_{ciclo}$$


Hay procesadores que pueden codificar varias operaciones en una instrucción.

Noper: Número de operaciones que realiza el programa

**Op\_instr:** Número de operaciones que puede codificar una instrucción.


### Tiempo de CPU V





### Tiempo de CPU VI





# Evaluación de prestaciones de una arquitectura

#### AC A PIC

- Medidas usuales para evaluar prestaciones
  - > Tiempo de respuesta
- Productividad: MIPS u MFLOPS
  - Conjunto de programas de prueba (Benchmark)
  - Ganancia en prestaciones

#### **MIPS**



### MIPS: Millones de Instrucciones por segundo

MIPS = 
$$\frac{NI}{T_{CPU}x10^6} = \frac{F(frecuencia)}{CPIx10^6}$$

- Depende del repertorio de instrucciones (difícil la comparación de máquinas con repertorios distintos)
- Puede variar con el programa (no sirve para caracterizar la máquina)
- Puede variar inversamente con las prestaciones (mayor valor de MIPS corresponde a peores prestaciones)

MIPS (Meaningless Indication of Processor Speed)

#### **MFLOPS**



**MFLOPS:** Millones de operaciones en coma flotante por segundo

$$MFLOPS = \frac{Operaciones\_en\_Coma\_Flotante}{T_{CPU}x10^6}$$

- No es una medida adecuada para todos los programas (sólo tiene en cuenta las operaciones en coma flotante del programa)
- El conjunto de operaciones en coma flotante no es constante en máquinas diferentes y la potencia de las operaciones en coma flotante no es igual para todas las operaciones (por ejemplo, con diferente precisión, no es igual una suma que una multiplicación..):

Es necesaria una normalización de las instrucciones en coma flotante

# Evaluación de prestaciones de una arquitectura

#### AC MATC

- Medidas usuales para evaluar prestaciones
  - > Tiempo de respuesta
  - > Productividad: MIPS u MFLOPS
- Conjunto de programas de prueba (Benchmark)
- Ganancia en prestaciones

#### **Benchmarks**

#### AC M PTC

- Propiedades exigidas a medidas de prestaciones:
  - Fiabilidad => Representativas, evaluar diferentes componentes del sistema y reproducibles
  - Permitir comparar diferentes realizaciones de un sistema o diferentes sistemas=> Aceptadas por todos los interesados (usuarios, fabricantes, vendedores)

#### > Interesados:

- > Vendedores y fabricantes de hardware o software.
- > Investigadores de hardware o software.
- > Compradores de hardware o software.

## Tipos de *Benchmarks*

#### AC N PTC

- Tipos de Benchmark:
  - De bajo nivel o microbenchmark
    - test ping-pong, evaluación de las operaciones con enteros o con flotantes
  - > Kernels
    - resolución de sistemas de ecuaciones, multiplicación de matrices,
       FFT, descomposición LU
  - > Sintéticos
    - Dhrystone, Whetstone
  - Programas reales
    - SPEC CPU2006: enteros (gcc, gzip, perlbmk)
  - > Aplicaciones diseñadas
    - Predicción de tiempo, simulación de terremotos.

## Benchmark suites I

#### AC M PTC

- Benchmark: SPEC CPU2006
  - Dirección: <a href="http://www.spec.org/cpu2006/">http://www.spec.org/cpu2006/</a>
  - > Aplicación: evaluación de operaciones con enteros (CINT2006) y con punto flotante (CFP2006) en un core
  - > **Tipo**: aplicaciones reales
    - CINT2006: compilador gcc, compresor bzip2, planificación de vehículos de transporte, inteligencia artificial, análisis de secuencia de proteínas, compresión de vídeo, ...
    - CFP2006: dinámica de fluidos, dinámica molecular, Image Raytracing, progamación lineal, reconocimiento de voz, modelado y predicción del tiempo atmosférico, ...
  - > Herramientas: C, C++ y Fortran

## Benchmark suites II

#### AC MATC

- Benchmark paralelo: SPEC OMP 2001 (SPEC OpenMP)
  - Dirección: www.spec.org/hpg/omp2001
  - > Aplicación: Científico
  - > Estilo: variables compartidas.
  - > **Tipo**: Aplicaciones diseñadas. Basado en SPEC CPU2000. Evalúa procesador, memoria, SO y herr. de programación
  - > Herramientas: OpenMP

## Benchmark suites III

#### AC N PTC

- Benchmark paralelo: SPEC HPC2002
  - Dirección: www.specbench.org/hpc2002/
  - > Aplicación: Científico.
  - Estilo: Variables compartidas, paso de mensajes, y combinación de ambos.
  - > **Tipo**: Basado en aplicaciones HPC diseñadas reales. Evalúa procesador, comunicación, E/S, compilador y bibliotecas
  - Herramientas: Serie, OpenMP, MPI, combinación MPI-OpenMP.

## Benchmark suites VI

#### AC A PIC

- Benchmark: TPC (Transaction Processing Performance Council)
  - > Dirección: www.tpc.org
  - Aplicación: Procesamiento de transacciones o OLTP (TPC-C); sistemas de soporte de decisiones o DSS (TPC-R, TPC-H); comercio electrónico o e-commerce (TPC-W) o servidores web y de aplicaciones (TPC-App).
  - Tipo: entradas software comercial (bases de datos, servidores de información de Internet) y carga de trabajo diseñada

## Benchmark suites VII

#### AC A PTC

- Benchmark paralelo : NPB2, NPB3 (NAS Parallel Benchmark)
  - Dirección:
    <a href="http://www.nas.nasa.gov/Resources/Software/npb.html">http://www.nas.nasa.gov/Resources/Software/npb.html</a>
  - > Aplicación: Científico.
  - > **Estilo**: paso de mensajes, variables compartidas.
  - > **Tipo**: núcleos y aplicaciones diseñadas.
  - > Herramientas: NPB2 (MPI). NPB3 (OpenMP, java, HPF)

## Benchmark suites VIII


#### AC A PIC

- Implementaciones de la biblioteca BLAS (Basic Linear Algebra Subprograms)
  - > Tipo: núcleos con operaciones del álgebra lineal:
    - operaciones con vectores, como producto escalar o AXPY (Alpha X Plus Y),
    - vector-matriz, como producto matriz por vector
    - matriz-matriz, producto de matrices (GEMM-GEneral Matrix Multiply)
  - ➤ Herramientas: hay implementaciones con diferentes herramientas de programación (Fortran, C, C++, OpenCL, CUDA, ...) y optimizadas para diferentes arquitecturas (Intel x86, AMD, GPU, ...)

### LINPACK



El núcleo de este programa es una rutina denominada DAXPY (**Double** precision- real **A**lpha **X P**lus **Y**) que multiplica un vector por una constante y los suma a otro vector. Las prestaciones obtenidas se escalan con el valor de **N** (tamaño del vector):



#### **TOP500**

R<sub>max</sub>: Número máximo de Gflops alcanzados R<sub>peak</sub>: Límite teórico del sistema (en Gflops)

Rank	Site Country/Year	Computer / Processors Manufacturer	R <sub>max</sub> R <sub>peak</sub>
1	DOE/NNSA/LLNL United States/2005	BlueGene/L <u>eServer Blue Gene Solution</u> / 65536 IBM	136800 183500
2	IBM Thomas J. Watson Research Center United States/2005	BGW  eServer Blue Gene Solution / 40960  IBM	91290 114688
3	NASA/Ames Research Center/NAS United States/2004	Columbia SGI Altix 1.5 GHz, Voltaire Infiniband / 10160 SGI	51870 60960
4	The Earth Simulator Center Japan/2002	Earth-Simulator / 5120 NEC	35860 40960
5	Barcelona Supercomputer Center Spain/2005	MareNostrum JS20 Cluster, PPC 970, 2.2 GHz, Myrinet / 4800 IBM	27910 42144
6	ASTRON/University Groningen Netherlands/2005	eServer Blue Gene Solution / 12288 IBM	27450 34406.4

# Evaluación de prestaciones de una arquitectura

#### AC MATC

- Medidas usuales para evaluar prestaciones
  - > Tiempo de respuesta
  - > Productividad: MIPS u MFLOPS
- Conjunto de programas de prueba (Benchmark)
- Ganancia en prestaciones

# Mejora o Ganancia de Prestaciones (*Speed-up* o ganancia en velocidad)

AC N PTC

Si en un computador se incrementan las prestaciones de un recurso haciendo que su velocidad sea p veces mayor (ejemplos: se utilizan p procesadores en lugar de uno, la ALU realiza las operaciones en un tiempo p veces menor,..):

El incremento de velocidad que se consigue en la nueva situación con respecto a la previa (**máquina base**) se expresa mediante la ganancia de velocidad o *speed-up*,  $S_p$ 

$$S_{p} = \frac{V_{p}}{V_{1}} = \frac{T_{1}}{T_{p}}$$

- V₁ Velocidad de la máquina base
- V<sub>p</sub> Velocidad de la máquina mejorada (un factor p en uno de sus componentes)
- T<sub>1</sub> Tiempo de ejecución en la máquina base
- T<sub>p</sub> Tiempo de ejecución en la máquina mejorada

## Ley de Amdahl

#### AC MATC

La mejora de velocidad, **S**, que se puede obtener cuando se mejora un recurso de una máquina en un factor **p** está limitada por:

$$S \leq \frac{p}{1 + f(p-1)}$$

donde **f** es la fracción del tiempo de ejecución en la máquina sin la mejora durante el que no se puede aplicar esa mejora.

**Ejemplo:** Si un programa pasa un 25% de su tiempo de ejecución en una máquina realizando instrucciones de coma flotante, y se mejora la máquina haciendo que estas instrucciones se ejecuten en la mitad de tiempo, entonces p=2; f=0.75; y  $S\leq 2/(1+0.75)=1.14$ 

#### Hay que mejorar el caso más frecuente (lo que más se usa)

Ley enunciada por Amdahl en relación con la eficacia de los computadores paralelos: dado que en un programa hay código secuencial que no puede paralelizarse, los procesadores no se podrían utilizar eficazmente. (Tema 2)

## Para ampliar ......

#### AC MATC

- Páginas Web:
  - http://www.top500.org
  - http://en.wikipedia.org/wiki/LINPACK
- Artículos de Revistas:
  - ➤ Henning, J.L.: "SPEC CPU2000: Measuring CPU Performance in the New Millenium". IEEE Computer. Julio, 2000.
  - > O'Neal, D.: "On Microprocessors, Memory Hierarchies, and Amdahl's Law".