

Borrador_soluciones_junio2017.pdf



Bigbounze



Arquitectura de Computadores



2º Grado en Ingeniería Informática



Escuela Técnica Superior de Ingenierías Informática y de Telecomunicación Universidad de Granada







ASIGNATURAS
DE UNIVERSIDAD:
HACEMOS GRUPOS
PARA CLASES DE APOYO

ESCANEA Y PARTICIPA EN EL SORTEO DE UN ALIENWARE

A TOTAL



LA PRIMERA RESIDENCIA GAMING EN EL MUNDO ABRE EN MADRID



GR

GAMING RESIDENCES

gamingresidences.com

info@gamingresidences.com



Apple, un diez en todas las materias.

2º curso / 2º cuatr. Grupos C y D Grado en Ing. Informática

| | 0 | (2) | (3) | 4 |
|--|---------------------|---------------------|----------------------------|-----------------------------|
| Arquitectura de Computadores Examen Final Puntuación: 2 puntos Grupo: Nombre: | 0.1 0.15 0.05 | 0.2 0.15 0.05 | 0.4 0.1 0.05 0.05 | 0.05 0.05 0.05 0.4 |

Ejercicio 1. (0.4 puntos) Un núcleo de procesamiento (core) sin segmentación de cauce tiene una arquitectura de tipo LOAD/STORE en la que las instrucciones que no son de carga (LOAD) y almacenamiento (STORE) sólo utilizan como operandos registros de la microarquitectura. Las aplicaciones que ejecuta tienen, en promedio, un 40% de instrucciones de operaciones con la ALU (4 CPI), el 20% LOADs (4 CPI), el 20% STOREs (3 CPI) y el 20% BRANCHs (4 CPI). Se ha diseñado un nuevo compilador que permite reducir un 20% el número de instrucciones que usan la ALU y otro 20% el de instrucciones LOAD. Si el núcleo funciona a una frecuencia de reloj de 1 GHz, indique: (a) ¿Cuál es el número de MIPS que se tienen con el compilador antiguo y con el nuevo?; (b) ¿Cuál es la ganancia de velocidad que se consigue al utilizar el nuevo compilador?; (c) ¿Qué pasaría si el nuevo compilador solo fuese capaz de reducir un 40% las instrucciones de operación con la ALU y no afectara a las demás instrucciones? (d) El tiempo de CPU depende del número de instrucciones del código que ejecuta el núcleo de procesamiento, ¿de qué otros dos valores depende este tiempo? ¿De cuál de los tres valores de los que depende el tiempo de CPU no dependen

0.05 Eiercicio 2. (0.4 puntos) Un programa secuencial se ha paralelizado distribuyendo el trabajo entre 8 hebras que se ejecutan en 8 núcleos iguales. En cada uno de los núcleos se ejecuta una hebra en paralelo. Los tiempos de cómputo de las hebras son los siguientes: 2 de las hebras consumen T segundos, otras dos de ellas necesitan T/2 segundos, y las otras 4 hebras necesitan T/3 segundos. Por otro lado, el tiempo de sobrecarga total del programa paralelo (no incluido ni solapado con los tiempos de cómputo indicados anteriormente) es de T/4 segundos. Conteste a las siguientes preguntas: (a) ¿Cuál es la ganancia en prestaciones que se consigue? ¿y la eficiencia? (b) ¿Cuál sería la ganancia y la eficiencia si se pudiera repartir el trabajo total se puede deber el tiempo de sobrecarga en un programa paralelo? entre los otros 8 procesos (en trozos iguales que tarden el mismo tiempo) con la misma sobrecarga de T/4 segundos? (c) ¿A qué

Ejercicio 3. (0.6 puntos) Se quiere ejecutar la secuencia de instrucciones de las tablas de abajo en un procesador superescalar. (a) Indicar en la tabla la evolución temporal de las instrucciones teniendo en cuenta que:

-El cauce del procesador dispone de las siguientes 5 etapas: IF, ID, (SS) EX, WB. Cada ciclo de reloj puede captar, decodificar, emitir (de forma ordenada) a estaciones de reserva y retirar del ROB tres instrucciones. En el ROB se puede almacenar simultáneamente resultados de todas las unidades funcionales (por lo que no hace falta una etapa adicional para escribir en el ROB).

-Hay una estación de reserva de dos entradas para cada unidad funcional (o de ejecución) con envío desordenado y un buffer de re-orden (ROB) con 20 entradas.

-El procesador tiene una unidad funcional (o de ejecución) de carga de memoria, una unidad de almacenamiento, una unidad de suma/resta y una de multiplicación. La multiplicación consume 3 ciclos, la suma/resta 1 ciclo, la carga de memoria 2 ciclos, y el almacenamiento 1 ciclo.

-Los operandos se captan en la emisión, no en el envío a unidades funcionales.

(b) ¿Cuál es el valor promedio de CPI (ciclos por instrucción) para este código? (c) Indique en qué etapas del cauce se lee del ROB y en qué etapas se escribe en el ROB. Indique en qué etapas del cauce se accede a los registros de la arquitectura para leer y en cuáles para escribir. Indiqué en qué etapas del cauce se accede a las estaciones de reserva para escribir y en cuáles para leer. (d) Indique cuál sería el contenido de todas las estaciones de reserva en el ciclo 5 (el contenido de todos los campos) suponiendo que estaban vacías antes de la piccuaión. Esca que estaban vacías antes de la piccuaión. que estaban vacías antes de la ejecución. ¿Para qué se usan las estaciones de reserva?

| Instrucción | Significado | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 11 | 12 | 13 | 14 | 15 | 16 | 17 |
|----------------|----------------|---|---|---|---|---|---|---|---|---|----|----|----|----|----|----|----|----|
| lw r3,0(r2) | r3←m(r2+0) | | | | | | | | | | | | | | | | | |
| lw r4,0x40(r2) | r4←m(r2+0x40) | | | | | | | | | | | | | | | | | |
| add r5,r4,r3 | r5←r4+r3 | | | | | | | | | | | | | | | | | |
| mult r6,r4,r3 | r6←r4×r3 | | | | | | | | | | | | | | | | | |
| sw 0x20(r2),r6 | m(r2+0x20) ←r6 | | | | | | | | | | | | | | | | | |
| sw 0xFF(r2),r5 | m(r2+0xFF) ←r5 | | | | | | | | | | | | | | | | | |
| addi r2,r2,0x4 | r2←r2+0x4 | | | | | | | | | | | | | | | | | |

Ejercicio 4. (0.6 puntos) Se dispone de un multiprocesador CC-NUMA con 16 procesadores o nodos (N1-N16) y una memoria de 64 GBytes por nodo. Para mantener la coherencia de cache el multiprocesador implementa el protocolo MSI basado en directorios distribuidos sin difusión. Cada procesador dispone de una cache de datos de último nivel de 8 MBytes con marcos de bloque (también llamados líneas) de 64 Bytes (por tanto, los bloques de memoria de 64 Bytes). En el multiprocesador se están ejecutando en paralelo tres threads que acceden a los elementos de dos vectores X [0:7] e Y [0:7], con 8 elementos de 64 bits cada uno almacenados en la memoria principal del nodo N3. Los vectores se encuentran almacenados a partir de una



| | 1 | 1 | | |
|------------|----------|-----|----------|-------------|
| OP ALU | O.4 NI, | 4 | | 0.8.0.4 NT, |
| LOAD | 0.2 N.I. | 4 | <i>→</i> | 0.8 0.2 NI |
| (7)02 | DOALT | 1 2 | | 1 A O NIT |

BRANCH

(0.8.05+0.4) NI, = = 0.88 NI, trich = 1 ns.

MIPS, =
$$\frac{N\Gamma_1}{T_{epu}} = \frac{N\Gamma_1}{10^6} = \frac{NP_1}{NP_1*CP\Gamma_1*+\frac{1}{c_1d_0}*10^6} = \frac{1000}{3.8*+10^6} = \frac{1000}{3.8}$$

CPI = 0.4.4 + 0.2 - 4 + 0.2 - 3 + 0.2 - 4 = 0.4 - 4 + 0.2 - 11 = 1.6 + 2.2 = = 3.8

$$CPF_2 = \frac{0.32}{0.88} * 4 + \frac{0.16 + 220.1}{0.88} * 4 + \frac{0.2}{0.88} * 3 + \frac{0.2}{0.88} * 4 =$$

$$S = \frac{T_{CPU}}{T_{CPU}} = \frac{NI_1 * CPI_1 * T_{carely}}{NI_2 * CPI_2 * T_{carely}} = \frac{NI_1 * 3.8}{0.88 NI_1 * 3.47} = \frac{3.8}{3.47.0.88}$$

$$T_{Carely} = t_{Carely} = 1.145$$

| | , | |
|--------|------------------|---|
| Op. AW | 0.6 * 0.4 NF | 4 |
| LOAD | 0.2 NS, | 4 |
| STORE | 0.2 NI | 3 |
| BRANCA | 0.2 NI | 4 |
| | (0.24+0.6) NI, = | |
| | = 0.84 NI, | |

$$CPI_{m} = \frac{0.24}{0.84} * 4 + \frac{0.2}{0.84} \left(\frac{4+3+4}{11} \right) = \frac{0.96 + 22}{0.84} = \frac{3.16}{0.84}$$

$$S_2 = \frac{\text{NA}_1 * 3.8 * \text{Tark}_1}{\text{G.8Y NI}_1 * 3.76 * \text{Tark}_1} = \frac{3.8}{0.84 * 3.76} = 1.203$$

Aumanten lyerande le MIPS y la genant de velocidad $\left(\frac{10^3}{3.77} < \frac{10^3}{3.76} \right)$ (Sz = 1.203 7 1.145)





Apple, un diez en todas las materias.

5% Ma

Premium Reseller

ossellimac

(T/3) (T/2) T/4 (Overhead) T

$$T_{p} = T + \frac{T}{4} = \frac{5T}{4}$$

$$T_{s} = \frac{13}{4} \left(\frac{4T}{3} + 2\frac{T}{2} + 2T \right) = \frac{13*4}{5*3} = \frac{13}{15}$$

$$= + \left(\frac{4}{3} + 1 + 2 \right) = T \left(\frac{4+3+6}{3} \right) = \frac{13}{3}T$$

$$\bar{E} = \frac{S'}{8} = \frac{52}{15*8} = \frac{52}{120}$$

$$T_{S} = \frac{13}{3} T$$

$$T_{P} = \frac{13}{3*8} T + T_{4} = \left(\frac{13}{24} + \frac{6}{24}\right) T = \left(\frac{19}{24}\right) T$$

$$F = \frac{13/3}{19/24} = \frac{13*8}{19*} = \frac{104}{19}$$

$$F = \frac{104}{19*8} = \frac{104}{152}$$

C) Creaci, firelital de hebres, comuzación y rinorsonzación... WUOLA-


| 3 | | | | | | عد | Pued | quike | | | | |
|---------------------------------|----|----|----|-----|-----|-----|------|-------|-----|-----|--------|----|
| | ١ | 2 | 3 | 4 1 | 5/ | 6, | 1 | 8 | 9 | 10 | , I(_, | 10 |
| 13,0(12) 13 ←m (12+0) | IF | ID | EX | EX | ROB | WB | | | | | 1 | 12 |
| bu ry oxin (4-m (12+0x40) | IF | ID | | 1 | £X | EX | ROB | WB | | | | |
| add 15,140 15 4 14+13 | TF | ID | | | | | Ex | ROB | WB | | + | - |
| mythrildis Le LAX13 | | If | _ | | | | EX | EX | £χ | ROB | WB | |
| M DXSOLIJA W (LS+0450) = LQ | | 2F | - | | | | | | | ΕX | ROB | WB |
| SWOXFF(12)(5) m (+2+ DXFF) - 15 | | IF | ID | | | | | EX | ROB | | | WB |
| uddi 12,12,0× 12 = 12+0×4 | | | IF | ID | EX | ROS | | | | | - | |
| | 1 | 1 | 1 | | 1 | 1 | + | +- | - | | | We |

CPI- 6 = 4 cich/inst. (puede combier dejuin se inchuye ISI y

ROB)

C) | Se leve en l'atape de emisión y en li WB
[1] Se esvibe en l'etaper ROB (o al final de l'ejecuri EX)
ROB

En les estré d reson: Al final de ID y de l'EX se estible Al concenso de EX (envis) de lee



WUOLAH

X[0:7] - 8 x 8 Byts = 64 Byts. => 2 mzrcs d. Bloque Y[0:7] - 8 x 8 Byts = 64 Byts => 2 mzrz d Bloque

a) N'entrade director =
$$\frac{2^{36} \text{ Byts/hads}}{2^{6} \text{ Byts/MBloque}} = 2^{30} \text{ MBloque/hods} => 2^{30} \text{ Intrade}$$

D'Inferni del chelo y ubical de capes de cad merco de bloque en las distints coaches pere gestioner el pustocal de coherens. de menons

- b) Oarpen 3 Merces de Bleque, une mustre de figure.

WUOLAH

Reservados todos los derechos. explotación económica ni la transformación de esta obra. Queda permitida la impre:



≰Mac

Apple, un diez en todas las materias.

5% Mac

Premium Reseller

| d) | O R(P1, X[4]) -> R, (MB2) |
|----|---|
| | @ W(P1, Y[4]) -> W1 (MB3) |
| | |
| | (F3, YL5]) - 2 VII |
| | $(W(P2, \times [6]) \longrightarrow W_2(MB3) $ |

No hey access at MB1

| Siti | Cout. Directorio | I Esteat caches. | Evento |
|---------------------|---|---|----------------------|
| | 10101010111 MB3 | エーエー | R, (MB2) |
| R(MB2) | 1001011 MB2 | I- S(C1)(MB2) I- | W, (MB3) |
| M' (WB3) | 110010101 MB3 | MBC) S(C1) /M (C1) (M83) | R ₂ (MB2) |
| R2(MB2) | 11010 11 MB2 | (MB2) SCCI) S(C2) (M83) M(CI) | R3 (MB2) |
| Ro(MB2) | 111110 O[] MB2 | (MB2) <u>S(C1)</u> <u>S(C2)</u> <u>S(C</u> (MB3) <u>M(C1)</u> | 3) W3 (MB3) |
| M3 (WB3) | 1010110 0101 MB3 | (MB3) I(CI) M(C3) | W2(MB2) |
| W2 (MB2) e) Gher | LOTTO MB2 LOTTO MB3 cur de refrien al mono deto y consi | (MB2) I(C) M(C2) I(C) (MB3) I(C) M(C3) he a dzh gue pueder ser chife | WUOLA |

Reservados todos los derechos. No se permite la explotación económica ni la transformación de esta obra. Queda permitida la impresión en su totalidad.