

#### Tema 4. Problema 1

```
1. lw r1,0x1ac; r1 ← M(0x1ac)
2. lw r2,0xc1f; r2 ← M(0xc1f)
3. addr3,r0,r0; r3 ← r0+r0
4. mulr4,r2,r1; r4 ← r2*r1
5. add r3,r3,r4; r3 ← r3+r4
6. addr5,r0,0x1ac; r5 ← r0+0x1ac
7. addr6,r0,0xc1f; r6 ← r0+0xc1f
8. subr5,r5,#4; r5 ← r5 - 4
9. subr6,r6,#4; r6 ← r6 - 4
10. sw (r5),r3; M(r5) ← r3
11. sw(r6),r4; M(r6) ← r4
```

#### Ventana centralizada con emisión ordenada





Estación de reserva con tres líneas para cada unidad funcional y envío ordenado

Aunque el envío sea ordenado la ejecución puede ser Una sola unidad de Load desordenada porque hay varias estaciones de reserva ESTACIÓN DE 12 14 15 5 13 INSTRUCCIÓN 1 2 RESERVA LDrt, Out ac IF ID ΕX LDr2, 0xctf IF ID EΧ ADD(1)13, 10, 10 EΧ ΙF ID MULT(1) 14, 12, 11 ID EΧ ADD(2) 13, 13, 14 ΙF ID EΧ ADD(3)75, 70, 0x1 ac ΙF ID EΧ ADD(1)16, 10, 0xc1f ΕX ΙF ID ADD(3)15, 15, #4 ΙF ID ADD(1)76, 76, #4 ΙF ID ΕX ST (15), 13 ΙF EΧ ID ST (r6), r4 ID EΧ ΙF


Entre paréntesis, la estación de reserva de la unidad funcional en la que se ejecuta la instrucción El orden en el que se asignan depende de la política que utilice la unidad de ID (también denominada ID/ISS)

Solo hay una unidad de almacenamiento y el envío es ordenado

## Problema 2

| 1.  | lw   | r3,0x10a   | ; r3 ← M(0x10a) |
|-----|------|------------|-----------------|
| 2.  | addi | r2,r0,#128 | ; r2 ← r0+128   |
| 3.  | add  | r1,r0,0x0a | ; r1 ← r0+0x0a  |
| 4.  | lw   | r4,0(r1)   | ; r4 ← M(r1)    |
| 5.  | lw   | r5,-8(r1)  | ; r5 ← M(r1-8)  |
| 6.  | mult | r6,r5,r3   | ; r6 ← r5*r3    |
| 7   | add  | r5,r6,r3   | ; r5 ← r6+r3    |
| 8   | add  | r6,r4,r3   | ; r6 ← r4+r3    |
| 9   | SW   | 0(r1),r6   | ; M(r1) ← r5    |
| 10. | SW   | -8(r1),r5  | ; M(r1-8) ← r5  |
| 11. | sub  | r2,r2,#16  | ; r2 ← r2-16    |
|     |      |            |                 |

#### Emisión Ordenada



Tiene que comprobarse que no se decodifican, emiten, ni escriben en el ROB más de dos instrucciones por ciclo, ni se retiran más de tres instrucciones por ciclo.

Se podría prescindir de la etapa ROB (la etapa EX finaliza con la escritura en el ROB además de en la ventana de instrucciones) y en las instrucciones SW se podría prescindir de la etapa ROB

| Emi         | sión Deso    | rde | nada | a        |     | Una | sol | a un    | idad       | de  | carg | a  |    |    |    |     |     |     |    |
|-------------|--------------|-----|------|----------|-----|-----|-----|---------|------------|-----|------|----|----|----|----|-----|-----|-----|----|
|             |              |     |      |          | _   |     |     |         |            |     |      |    |    |    |    |     |     |     |    |
| INS'T'I     | RUCCIÓN      | 1   | 2    | 3        | 4   | 5   | 6   | 7 /     | 8          | 9   | 10   | 11 | 12 | 13 | 14 | 15  | 16  | 17  | 18 |
| le.         | r3, 0u10a    | IF  | ID   | <u> </u> | ΞX  | ROB | WB  |         |            |     |      |    |    |    |    |     |     |     |    |
| addi        | r2, r0, #128 | IF  | ID   | EX       | ROB |     | WB  |         |            |     |      |    |    |    |    |     |     |     |    |
| gdd.        | r1, r0, 0×0a | IF  |      | םו       | EX  | ROB | WB  | <i></i> |            |     |      |    |    |    |    |     |     |     |    |
| lw.         | r4, 0(r1)    | IF  |      | מו       |     | E   | ×   | ROB     | WB         |     |      |    |    |    |    |     |     |     |    |
| lw.         | r5, =8(r1)   |     | IF   |          | ID  | ,   | \ ' | E       | <b>9</b> X | ROB | wB   |    |    |    |    |     |     |     |    |
| ozolt.      | r6, r5, r3   |     | IF   |          | ID  |     |     |         | ×          |     |      | E  | 9X |    |    | ROB | WB  |     |    |
| gdd.        | r5, r6, r3   |     | IF   |          |     | םו  |     |         |            |     |      |    |    |    | ×  | ΕX  | ROB | WB  |    |
| add.        | r6, r4, r3   |     | IF   |          |     | ID  | *   | ΕX      | ROB        |     |      |    |    |    |    |     |     | WB  |    |
| \$ <b>%</b> | 0(r1), r6    |     |      | IF       |     |     | Ð   |         | ΕX         | ROB |      |    |    |    |    |     |     | WB  |    |
| ₹₩.         | –8(r1), r5   |     |      | IF       |     |     | D   |         |            |     |      |    |    |    |    |     | ΕX  | ROB | WB |
| sub         | r2, r2, #16  |     |      | IF       |     |     |     | ID      | EX         |     | ROB  |    |    |    |    |     |     |     | WB |

También en este caso hay que tener en cuenta que no se pueden decodificar, emitir, ni escribir en el ROB, más de dos instrucciones por ciclo (obsérvese que la instrucción sub r2,r2,#16 debe esperar un ciclo para su etapa ROB por esta razón), ni se pueden retirar más de tres instrucciones por ciclo.

Se podría prescindir de ROB, y de WB en las instrucciones de almacenamiento SW

3. a)

| INST            | SUCCIÓN      | 1  | 2  | 3  | 4   | 5   | 6   | 7   | 8   | 9 | 10 | 11 | 12  | 13  | 14  | 15 |
|-----------------|--------------|----|----|----|-----|-----|-----|-----|-----|---|----|----|-----|-----|-----|----|
| łж              | r3, 0u10a    | IF | ID | E  | X   | ROB | WB  |     |     |   |    |    |     |     |     |    |
| gddi            | r2, r0, #128 | IF | ID | EX | ROB |     | wB  |     |     |   |    |    |     |     |     |    |
| gdd.            | r1, r0, 0±0a | IF | ID | ĒΧ | ROB |     | WB  |     |     |   |    |    |     |     |     |    |
| ζ <sub>K</sub>  | r4, 0(rt)    | IF | ID |    | E   | ×   | ROB | wв  |     |   |    |    |     |     |     |    |
| <mark>дж</mark> | r5, -8(r1)   |    | IF | ID | E   | ×.  | ROB | wв  |     |   |    |    |     |     |     |    |
| osodt.          | r6, r5, r5   |    | IF | ID |     |     |     |     | E   | X |    |    | ROB | WB  |     |    |
| gdd             | 15, 16, 15   |    | IF | ID |     |     |     |     |     |   |    |    | ΕX  | ROB | wв  |    |
| gdd             | r6, r4, r3   |    | IF | ID |     | 3   | ĐΧ  | ROB |     |   |    |    |     |     | wв  |    |
| <del>58</del>   | 0(r1), r6    |    |    | IF | ID  |     |     | ΕX  | ROB |   |    |    |     |     | wв  |    |
| <del>58</del> % | -8(r1), r5   |    |    | IF | ID  |     |     |     |     |   |    |    | 1   | ΕX  | ROB | WB |

Se decodifican el mismo número de instrucciones que se captan.

No existen limitaciones para el número de instrucciones por ciclo que se emiten, escriben el ROB, y se retiran.

Están disponibles todas las unidades funcionales que se necesiten para que no haya colisiones (riesgos estructurales).

Se podría prescindir de WB en las instrucciones de almacenamiento SW, y también de ROB si se supone que la escritura finaliza con la escritua en el ROB al mismo tiempo que en la ventana de instrucciones

## Se reduce el tiempo del multiplicador

| INSTE      | UCCIÓN        | 1  | 2  | 3  | 4   | 5   | 6   | 7   | 8   | 9   | 10  | 11  | 12 |
|------------|---------------|----|----|----|-----|-----|-----|-----|-----|-----|-----|-----|----|
| le.        | r3, 0x10a     | IF | ID | E  | х   | ROB | WB  |     |     |     |     |     |    |
| gddi       | 12, 10, #128  | IF | ID | Ď  | ROB |     | WB  |     |     |     |     |     |    |
| gdd        | r1, r0, 0u0a  | IF | ID | EX | ROB |     | WB  |     |     |     |     |     |    |
| <u>(m</u>  | r4, 0(r1)     | IF | ID | /  | E   | X   | ROB | WB  |     |     |     |     |    |
| <u>(m</u>  | r5, –8(r1)    |    | IF | ID | Е   | X   | ROB | WB  |     |     |     |     |    |
| સ્ટર્પર    | r6, r5, rš    |    | IF | O  |     | 17  |     | ĐΧ  |     | ROB | WB  |     |    |
| gdd        | าว์, าช์, าชั |    | IF | ID |     |     |     | •   |     | ĐΧ  | ROB | WB  |    |
| <u>add</u> | r6, r4, rš    |    | IF | םו |     | 1   | ΕX  | ROB |     |     |     | WB  |    |
| ₹ <b>₩</b> | 0(11), 16     |    |    | IF | סו  |     | 1   | ĐΧ  | ROB |     |     | WB  |    |
| ₹₩         | -8(r1), r5    |    |    | IF | ID  |     |     |     |     | 1   | EΧ  | ROB | WB |
| છત્કે      | r2, r2, #16   |    |    | IF | ID  | ĐΧ  | ROB |     |     |     |     |     | WB |

$$T(n) = 12 = TLI + (n-1) \times CPI = 6 + (11-1) \times CPI$$

**CPI=0.6** 

En un programa, una instrucción de salto condicional (a una dirección de salto anterior) dada tiene el siguiente comportamiento en una ejecución de dicho programa:

#### SSNNN SSNSN SNSSS SSN

donde S indica que se produce el salto y N que no. Indique la penalización efectiva que se introduce si se utiliza:

- a) Predicción fija (siempre se considera que se no se va a producir el salto)
- b) Predicción estática (si el desplazamiento es negativo se toma y si es positivo no)
- c) Predicción dinámica con dos bits, inicialmente en el estado (11).
- d) Predicción dinámica con tres bits, inicialmente en el estado (111).

Nota: La penalización por saltos incorrectamente predichos es de 5 ciclos y para los saltos correctamente predichos es 0 ciclos.

#### Solución:

En el caso de usar predicción fija, se produciría un fallo del predictor cada vez que se tome el salto, tal y como muestra la Tabla siguiente. Por tanto, la penalización total sería de:

$$P_{\rm fijo} = F_{\rm fijo} \times P = 11 \times 5 = 55 \text{ ciclos}$$


| PREDICCIÓN<br>FIJA | N | N | N | N | N | N | N | N | N | N | N | N | N | N | N | N | N | N |
|--------------------|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| EJECUCIÓN          | S | S | N | N | N | S | S | N | S | N | S | N | S | S | S | S | S | N |
| PENALIZACIÓ<br>N   | Р | Р |   |   |   | Р | Р |   | Р |   | Р |   | Р | Р | Р | Р | Р |   |

$$P_{\rm estático} = N_{\rm estático} \times P = 7 \times 5 = 35 \ {
m ciclos}$$

| PREDICCIÓN<br>ESTÁTICA | S | S | S | S | S | S | S | s | S | S | S | S | S | S | s | S | S | S |
|------------------------|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| EJECUCIÓN              | S | S | N | N | N | S | S | N | S | N | S | N | S | S | S | S | S | N |
| PENALIZACIÓ<br>N       |   |   | Р | Р | Р |   |   | Р |   | Р |   | Р |   |   |   |   |   | Р |

$$P_{2 \text{ bits}} = F_{2 \text{ bits}} \times P = 11 \times 5 = 55 \text{ ciclos}$$

| ESTADO               | 11 | 11 | 11 | 10 | 01 | 00 | 01 | 10 | 01 | 10 | 01 | 10 | 01 | 10 | 11 | 11 | 11 | 11 |
|----------------------|----|----|----|----|----|----|----|----|----|----|----|----|----|----|----|----|----|----|
| PREDICCIÓN           |    |    |    |    |    |    |    |    |    |    |    |    |    |    |    |    |    |    |
| DINÁMICA<br>(2 BITS) | S  | S  | S  | S  | N  | N  | N  | S  | N  | S  | N  | S  | N  | S  | S  | S  | S  | S  |
| EJECUCIÓN            | S  | S  | N  | N  | N  | S  | S  | N  | S  | N  | S  | N  | S  | S  | S  | S  | S  | Ν  |
| PENALIZACIÓN         |    |    | Р  | Р  |    | Р  | Р  | Р  | Р  | Р  | Р  | Р  | Р  |    |    |    |    | Р  |




$$P_{\rm 3\,bits} = F_{\rm 3\,bits} \times P = 10 \times 5 = 50\,\rm ciclos$$

| ESTADO                             | 111 | 111 | 111 | 011 | 001 | 000 | 100 | 110 | 011 | 101 | 010 | 101 | 010 | 101 | 110 | 111 | 111 | 111 |
|------------------------------------|-----|-----|-----|-----|-----|-----|-----|-----|-----|-----|-----|-----|-----|-----|-----|-----|-----|-----|
| PREDICCIÓN<br>DINÁMICA<br>(3 BITS) | S   | S   | S   | S   | N   | N   | N   | S   | S   | S   | N   | S   | N   | S   | S   | S   | S   | S   |
| EJECUCIÓN                          | S   | S   | N   | N   | N   | S   | S   | N   | S   | N   | S   | N   | S   | S   | S   | S   | S   | N   |
| PENALIZACIÓN                       |     |     | Р   | Р   |     | Р   | Р   | Р   |     | Р   | Р   | Р   | Р   |     |     |     |     | Р   |

```
r1, a ; r1 = A
             ₩.
             lw  r2, b ; r2 = B
     p1, p2 \ cmp, gt \ r1, r2 ; SiA > B \ p1 = 1 \ y \ p2 = 0 \ (sino, p1 = 0 \ y \ p2 = 1)
(p1)
             addi r5, r0, #1
            cmp.ne r0, r0 ; Inicializamos p3 a 0
     р3.
             cmp.ne r0, r0 ; Inicializamos p4 a 0
     р4
            lw  r3, c ; r3 = C
(p2)
             \frac{1}{2}
                r4, d ; r4 = D
(p2).
                    r3, r4; Sólo si p2 = 1 p3 o p4 pueden ser 1
(p2) p3, p4 cmp.lt |
            addi r5, r0, #2 ; Se ejecuta si p3 = 1 (y p2 = 1)
(p3).
            addi r5, r0, #3 ; Se ejecuta si p4 = 1 (y p2 = 1)
(p4).
                  (x),r5 ; Almacenamos el resultado
             SW
```


# **TEMA 4** Ejercicio 9



r5, O(r4); (5)


lw

```
lw r1, x(r2); (1)
nop; (2)
beqz r3, direc; (3)
(1) lw r4, O(r3); (4)
(2) lw r5, O(r4); (5)
```



```
addi
        r6, r0, #1000
                            ; Fijamos r6 a una dirección segura
lw
         r1, x(r2)
         r7, r4
                            ; Guardamos el contenido original de r4 en r7
mov
        r6, r3, r3
                            ; Movemos r3 a r6 si r3 es distinto de cero
cmovnz
         r4, 0(r6)
lw
                            ; Carga especulativa
                            ; Si r3 es 0, hay que hacer que r4 recupere su valor
        r4, r7, r3
cmovz
begz
        r3, direc
lw
         r5, O(r4); Si r3 no es cero, hay que cargar r5
```

```
(0) addi
                            ; Fijamos r6 a una dirección segura
            r6, r0, #1000
   lw
             r1, x(r2)
(1) mov
            r7, r4
                            ; Guardamos el contenido original de r4 en r7
                            ; Movemos r3 a r6 si r3 es distinto de cero
            r6, r3, r3
    cmovnz
(3) /w
             r4, 0(r6)
                            ; Carga especulativa
(4) cmovz
                            ; Si r3 es 0, hay que hacer que r4 recupere su valor
           r4, r7, r3
            r3, direc
    beaz
             r5, 0(r4)
   lw
                            ; Si r3 no es cero, hay que cargar r5
```



Si r6 no se carga con r3 en **cmovnz** como luego se hace lw hay que asegurarse que esa dirección no genera excepción

lw r1, x(r2)

*mov r7, r4* 

*mov r8, r5* 

*cmovnz r6, r3, r3* 

lw r4, 0(r6)

lw r5, 0(r4)

*cmovz r4, r7, r3* 

*cmovz r5, r8, r3* 

### ; Fijamos r6 a una dirección segura

; Guardamos el contenido original de r4 en r7

; Guardamos r5 en otro registro temporal r8

; Movemos r3 a r6 si r3 es distinto de cero

; Carga especulativa

; Esta carga también es especulativa

; Si r3 es 0, hay que hacer que r4 recupere su valor

; Si r3 es 0 hay que hacer que r5 recupere su valor

| lw   | r1, x(r2) ; (1) |
|------|-----------------|
| пор  | ; (2)           |
| beqz | r3, direc ; (3) |
| lw   | r4, 0(r3) ; (4) |
| lw   | r5, 0(r4) ; (5) |

| # | OP1              | OP2               |
|---|------------------|-------------------|
| 1 | addi r6,r0,#1000 | add r10, r11, r12 |
| 2 | lw r1,x(r2)      | add r13, r10, r14 |
| 3 | cmovnz r6,r3,r3  | mov r7,r4         |
| 4 | lw r4, 0(r3)     | mov r8,r5         |
| 5 | lw r5, 0(r4)     |                   |
| 6 | cmovz r4,r7,r3   | cmovz r5,r8,r3    |

Un procesador de 32 bits es capaz de captar y decodificar CUATRO instrucciones por ciclo. Tras ser decodificadas, las instrucciones pasan a una ventana de instrucciones centralizada, desde las que se pueden emitir, de forma DESORDENADA, hasta CUATRO instrucciones por ciclo a las unidades funcionales. Además implementa **adelantamiento (NO ESPECULATIVO)** de Loads a Stores.

El procesador dispone de un buffer de reordenamiento (ROB) que permite implementar la finalización ordenada y el renombramiento y del que se pueden retirar hasta DOS instrucciones por ciclo. Además, contiene DOS unidades de suma (1 ciclo de retardo), UN multiplicador (3 ciclos de retardo), y UNA unidad de CARGA/ALMACENAMIENTO de memoria (2 ciclos de retardo).

El procesador tiene, cuatro etapas: IF, ID, EX, WB (no tiene etapa explícita de escritura en el ROB porque se considera que tras el último ciclo de ejecución de una operación. el resultado queda almacenado va en el ROB Adelantamiento Load a Stores (No hace falta que sea Especulativo)

|     |                     | 1  | 2  | 3  | 4  | 5  | 6  | 7  | 8  |
|-----|---------------------|----|----|----|----|----|----|----|----|
| (1) | add r4,r2,r1        | IF | ID | EX | WB |    |    |    |    |
| (2) | <u>sw</u> 0(r3), r4 | IF | ID |    |    | EX | EX | WB |    |
| (3) | <u>ld</u> r1,16(r3) | IF | ID | EX | EX |    |    |    | WB |
| (4) | mul r4,r2,r1        | IF | ID |    |    | EX | EX | EX | WB |

Un procesador de 32 bits es capaz de captar y decodificar CUATRO instrucciones por ciclo. Tras ser decodificadas, las instrucciones pasan a una ventana de instrucciones centralizada, desde las que se pueden emitir, de forma DESORDENADA, hasta CUATRO instrucciones por ciclo a las unidades funcionales.

El procesador dispone de un buffer de reordenamiento (ROB) que permite implementar la finalización ordenada y el renombramiento y del que se pueden retirar hasta DOS instrucciones por ciclo. Además, contiene DOS unidades de suma (1 ciclo de retardo), UN multiplicador (3 ciclos de retardo), y UNA unidad de CARGA/ALMACENAMIENTO de memoria (2 ciclos de retardo).

El procesador tiene, cuatro etapas: IF, ID, EX, WB (no tiene etapa explícita de escritura en el ROB porque se considera que tras el último ciclo de ejecución de una operación, el resultado queda almacenado ya en el ROB

#### Sin adelantamiento Load a Stores

|     |                     | 1  | 2  | 3  | 4  | 5  | 6  | 7  | 8  | 9  | 10 | 11 |
|-----|---------------------|----|----|----|----|----|----|----|----|----|----|----|
| (1) | add r4,r2,r1        | IF | ID | EX | WB |    |    |    |    |    |    |    |
| (2) | <u>sw</u> 0(r3), r4 | IF | ID |    | EX | EX | WB |    |    |    |    |    |
| (3) | <u>ld</u> r1,16(r3) | IF | ID |    |    |    | EX | EX | WB |    |    |    |
| (4) | mul r4,r2,r1        | IF | ID |    |    |    |    |    | EX | EX | EX | WB |