Aviso

AC A PIC

"Con motivo de la suspensión temporal de la actividad docente presencial en la UGR, se informa de las condiciones de uso de la aplicación de videoconferencia que a continuación se va a utilizar:

- 1. La sesión va a ser grabada con el objeto de facilitar al estudiantado, con posterioridad, el contenido de la sesión docente.
- 2. Se recomienda a los asistentes que desactiven e inhabiliten la cámara de su dispositivo si no desean ser visualizados por el resto de participantes.
- 3. Queda prohibida la captación y/o grabación de la sesión, así como su reproducción o difusión, en todo o en parte, sea cual sea el medio o dispositivo utilizado. Cualquier actuación indebida comportará una vulneración de la normativa vigente, pudiendo derivarse las pertinentes responsabilidades legales."

2º curso / 2º cuatr. Grado en Ing. Informática

Arquitectura de Computadores Tema 3

Arquitecturas con paralelismo a nivel de thread (TLP)

Material elaborado por los profesores responsables de la asignatura: Mancia Anguita - Julio Ortega

Licencia Creative Commons © 080









Bibliografía Tema 3

AC M PTC

Fundamental

- M. Anguita, J. Ortega, "Fundamentos y Problemas de Arquitectura de Computadores", Avicam, 2016. (Cap. 3)
- > J. Ortega, M. Anguita, A. Prieto, "Arquitectura de Computadores", Thomson, 2005. (Cap.10)

Lecciones

AC M PTC

- Lección 7. Arquitecturas TLP
 - Clasificación y estructura de arquitecturas con TLP explícito y una instancia del SO
 - Multiprocesadores
 - > Multicores
- Lección 8. Coherencia del sistema de memoria
- Lección 9. Consistencia del sistema de memoria
- Lección 10. Sincronización

Clasificación de arquitecturas con TLP explícito y una instancia de SO

AC MATC

- Multiprocesador
 - > Ejecutan varios threads en paralelo en un **computador** con varios cores/procesadores.
 - Diversos niveles de empaquetamiento: dado, encapsulado, placa, chasis y sistema.
- Multicore o multiprocesador en un chip o CMP (Chip MultiProcessor)
 - Ejecutan varios threads en paralelo en un chip de procesamiento multicore (cada thread en un core distinto)
- Core multithread
 - Core que modifican su arquitectura ILP para ejecutar threads concurrentemente o en paralelo

Multiprocesadores. Criterio de clasificación: nivel de empaquet./conexión



Sistema

Armario (cabinet)

Placa (board)

chip




SGI Altix 4700

http://www.sgi.com/products/remarketed/servers/altix4700.html



Multicore



Multiprocesadores. Criterio clasificación: sistema de memoria (Lección 1)




Multiprocesador con memoria centralizada (UMA)


Mayor <u>latencia</u> - Poco escalable

Multiprocesador con memoria distribuida (NUMA)

 Menor <u>latencia</u> - <u>escalable</u> pero requiere para ello distribución de datos/código




Multiprocesador en una placa: evolución de UMA a NUMA




- Controlador de memoria en chipset (Northbrigde chip)
- Red: bus (medio compartido)
- Controlador de memoria en chipset (Northbrigde 🌣 Controlador de memoria en chip del procesador
 - Red: enlaces (conexiones punto a punto) y conmutadores (en el chip del procesador)
 - Ejemplos en servidores:
 - AMD Opteron (2003): enlaces HyperTransport (2001)
 - Intel (Nehalem) Xeon 7500 (2010): enlaces QPI (Quick Path Interconnect, 2008)

http://www.intel.com/content/www/us/en/performance/performance-quickpath-architecture-demo.html


Multiprocesador en una placa: UMA con bus (Intel Xeon 7300)






nttp://www.intel.com/technology/quickpath/demo/demo.htm http://ark.intel.com/products/chi

Multiprocesador en una placa: CC-NUMA con red estática (Intel Xeon 7500)





Placa para Intel Xeon 7500


http://www.supermicro.es/?opcion=contenido&pIt=xeon7500

Contenido Lección 7


AC MATC

- Clasificación y estructura de arquitecturas con TLP explícito y una instancia del SO
- Multiprocesadores
- Multicores
 - Ejecutan varios threads en paralelo en un chip de procesamiento multicore (cada thread en un core distinto)

Multiprocesador en un chip o Multicore o CMP (*Chip MultiProcessor*)



Multicore: otras posibles estructuras



Para ampliar ...

AC A PIC

Webs

- An Introduction to the Intel® QuickPath Interconnect, http://www.intel.com/content/www/us/en/io/quickpathtechnology/quick-path-interconnect-introductionpaper.html
- Intel® QuickPath Technology Animated Demo [119 K] http://www.intel.com/content/www/us/en/performance/p erformance-quickpath-architecture-demo.html

2º curso / 2º cuatr. Grado en Ing. Informática

Arquitectura de Computadores Tema 3

Arquitecturas con paralelismo a nivel de thread (TLP)

Material elaborado por los profesores responsables de la asignatura: Mancia Anguita - Julio Ortega

Licencia Creative Commons © 080









Lecciones

AC MATC

- Lección 7. Arquitecturas TLP
- Lección 8. Coherencia del sistema de memoria
 - > Sistema de memoria en multiprocesadores
 - > Concepto de coherencia en el sistema de memoria: situaciones de incoherencia y requisitos para evitar problemas en estos casos
 - Protocolos de mantenimiento de coherencia: clasificación y diseño
 - Protocolo MSI de espionaje
 - Protocolo MESI de espionaje
 - Protocolo MSI basado en directorios con o sin difusión
- Lección 9. Consistencia del sistema de memoria
- Lección 10. Sincronización

Objetivos Lección 8

AC A PIC

- Comparar los métodos de actualización de memoria principal implementados en cache.
- Comparar las alternativas para propagar un escritura en protocolos de coherencia de cache.
- Explicar qué debe garantizar el sistema de memoria para evitar problemas por incoherencias.
- Describir las partes en las que se puede dividir el análisis o el diseño de protocolos de coherencia.
- Distinguir entre protocolos basados en directorios y protocolos de espionaje (snoopy).
- Explicar el protocolo de mantenimiento de coherencia de espionaje MSI.
- > Explicar el protocolo de mantenimiento de coherencia de espionaje MESI.
- Explicar el protocolo de mantenimiento de coherencia MSI basado en directorios con difusión y sin difusión.

Bibliografía Lección 8

AC M PTC

Fundamental

- > Cap.3. M. Anguita, J. Ortega. Fundamentos y Problemas de Arquitectura de Computadores. Ed. Avicam, 2016.
- > Secc. 10.1. J. Ortega, M. Anguita, A. Prieto. *Arquitectura de Computadores*. Thomson, 2005. ESII/C.1 ORT arq

Complementaria

➤ T. Rauber, G. Ründer. *Parallel Programming: for Multicore and Cluster Systems*. Springer 2010. Disponible en línea (biblioteca UGR): http://dx.doi.org/10.1007/978-3-642-04818-0

Computadores que implementan en hardware mantenimiento de coherencia

AC M PTC

_	MIC					
	Multi-	NORMA No	nivel de sistema (<i>Cluster</i>),	Memoria físicamente distribuida		
	computadores Memoria no compartida	Remote Memory Access	armario, chasis (blade server)	PPP	+	
p N Cd U	Multi- procesadores Memoria compartida Un único espacio de direcciones	NUMA Non- Uniform Memory Access	NUMA (nivel de sistema,n. armario/chasis, n. placa) CC-NUMA (nivel de armario: SGI Altix; nivel de placa) COMA	Red de interconexión W + S/3 d d	Escalabilidad	
		UMA Uniform Memory Access	Coherencia por SMP Synardware MultiProcessor (nivel de placa; nivel de chip: multicores como Intel Core i7, i5, i3)	Memoria físicamente centralizada P P P P P P P P P P P P P P P P P P P		

Contenido Lección 8

AC MATC


- > Sistema de memoria en multiprocesadores
- Concepto de coherencia en el sistema de memoria: situaciones de incoherencia y requisitos para evitar problemas en estos casos
- Protocolos de mantenimiento de coherencia: clasificación y diseño
- Protocolo MSI de espionaje
- Protocolo MESI de espionaje
- Protocolo MSI basado en directorios con o sin difusión

Sistema de memoria en multiprocesadores

AC MATC

- > ¿Qué incluye?
 - > Caches de todos los nodos
 - Memoria principal
 - > Controladores
 - > Buffers:
 - Buffer de escritura/almacenamiento
 - Buffer que combinan escrituras/almacenamientos, etc.
 - Medio de comunicación de todos estos componentes (red de interconexión)
- La comunicación de datos entre procesadores la realiza el sistema de memoria
 - La lectura de una dirección debe devolver lo último que se ha escrito (desde el punto de vista de todos los componentes del sistema)

Sistema de memoria



Input/Output


(optional)

Networking

DMI

PCIe* (multiple possible)

ICH I/O Controller




Contenido Lección 8


AC M PTC

- Sistema de memoria en multiprocesadores
- Concepto de coherencia en el sistema de memoria: situaciones de incoherencia y requisitos para evitar problemas en estos casos
- Protocolos de mantenimiento de coherencia: clasificación y diseño
- Protocolo MSI de espionaje
- Protocolo MESI de espionaje
- Protocolo MSI basado en directorios con o sin difusión

Incoherencia en el sistema de memoria








Métodos de actualización de memoria principal implementados en caches

AC M PTC


1. Escritura inmediata (write-through):



Cada vez que un procesador escribe en su cache escribe también en memoria principal

Por los principios de localidad temporal y espacial sería más rentable si se escribe todo el bloque una vez realizadas múltiples escrituras

2. Posescritura (write-back):




Se actualiza memoria principal escribiendo todo el bloque cuando se desaloja de la cache


Alternativas para propagar una escritura en protocolos de coherencia de cache

AC A PTC

1. Escritura con actualización (write-update):



2. Escritura con invalidación (write-invalidate):




Cada vez que un procesador escribe en una dirección en su cache se escribe en las copias de esa dirección en otras caches

Para reducir tráfico, sobre todo si los datos están compartidos por pocos procesadores

Antes que un procesador modifique una dirección en su cache se invalidan las copias del bloque de la dirección en otras caches

Situación de incoherencia aunque se propagan las escrituras (usa difusión)



- Contenido inicial de las copias de la dirección A en calabaza. PO escribe en A un 1 y, después, P1 escribe en A un 2.
- > Se utiliza actualización para propagar las escrituras (las propagación se nota con flechas)
- Llegan en distingo orden las escrituras debido al distinto tiempo de propagación (se está suponiendo que los Proc. están ubicados en la placa tal y como aparecen en el dibujo). En cursiva se puede ver el contenido de las copias de la dirección A tras las dos escrituras.
 - > Se da una situación de incoherencia aunque se propagan las escrituras: PO y P3 acaban con 2 en A y P1 y P2 con 1.

Requisitos del sistema de memoria para evitar problemas por incoherencia l

AC M PTC


- Propagar las escrituras en una dirección
 - La escritura en una dirección debe hacerse visible en un tiempo finito a otros procesadores
 - > Componentes conectados con un bus:
 - Los paquetes de actualización/invalidación son visibles a todos los nodos conectados al bus (controladores de cache)
- Serializar las escrituras en una dirección
 - Las escrituras en una dirección deben verse en el mismo orden por todos los procesadores (el sistema de memoria debe parecer que realiza en serie las operaciones de escritura en la misma dirección)
 - > Componentes conectados con un bus:
 - El orden en que los paquetes aparecen en el bus determina el orden en que se ven por todos los nodos.

Requisitos del SM para evitar problemas por incoherencia II: la red no es un bus

AC MATC

- Propagar escrituras en una dirección
 - > Usando difusión:
 - Los paquetes de actualización/invalidación se envían a todas las caches
 - > Para conseguir mayor escalabilidad:
 - Se debería enviar paquetes de actualización/invalidación sólo a caches (nodos) con copia del bloque
 - Mantener en un directorio, para cada bloque, los nodos con copia del mismo
- Serializar escrituras en una dirección
 - ➤ El orden en el que las peticiones de escritura llegan a su *home* (nodo que tiene en MP la dirección) o al directorio centralizado sirve para serializar en sistemas de comunicación que garantizan el orden en las trasferencias entre dos puntos

Directorio de memoria principal



Alternativas para implementar el directorio





Centralizado

- Compartido por todos los nodos
- Contiene información de los bloques de todos los módulos de memoria

Distribuido


- Las filas se distribuyen entre los nodos
- Típicamente el directorio de un nodo contiene información de los bloques de sus módulos de memoria






Directorios distribuidos

Serialización de las escrituras por el home. Usando difusión l




- Contenido inicial de las copias de la dirección A en calabaza. PO escribe en A un 1 y, después, P1 escribe en A un 2.
- Se utiliza actualización para propagar las escrituras (las propagación se nota con flechas)
- El orden de llegada al home es el orden real para todos

Serialización de las escrituras por el home. Usando difusión II




- Contenido inicial de las copias de la dirección A en calabaza
- Se utiliza actualización para propagar las escrituras (las propagación se nota con flechas)

Serialización de las escrituras por el home. Usando difusión III




Se utiliza actualización para propagar las escrituras (las propagación se nota con flechas)

Serialización de las escrituras por el home. Sin difusión y con directorio distribuido l




- Contenido inicial de las copias de la dirección A en calabaza. PO escribe en A un 1 y, después, P1 escribe en A un 2.
- Se utiliza actualización para propagar las escrituras (las propagación se nota con flechas)
- El orden de llegada al home es el orden real para todos

Serialización de las escrituras por el home. Sin difusión y con directorio distribuido II



- Contenido inicial de las copias de la dirección A en calabaza
- Se utiliza actualización para propagar las escrituras (las propagación se nota con flechas)

Serialización de las escrituras por el home. Sin difusión y con directorio distribuido III



Se utiliza actualización para propagar las escrituras (las propagación se nota con flechas)

Contenido Lección 8

- Sistema de memoria en multiprocesadores
- Concepto de coherencia en el sistema de memoria: situaciones de incoherencia y requisitos para evitar problemas en estos casos
- Protocolos de mantenimiento de coherencia: clasificación y diseño
- Protocolo MSI de espionaje
- Protocolo MESI de espionaje
- Protocolo MSI basado en directorios con o sin difusión

Clasificación de protocolos para mantener coherencia en el sistema de memoria

AC A PTC

- Protocolos de espionaje (snoopy)
 - > Para buses, y en general sistemas con una difusión eficiente (bien porque el número de nodos es pequeño o porque la red implementa difusión).
- Protocolos basados en directorios.
 - > Para redes sin difusión o escalables (multietapa y estáticas).
- > Esquemas jerárquicos.
 - > Para redes jerárquicas: jerarquía de buses, jerarquía de redes escalables, redes escalables-buses.

Facetas de diseño lógico en protocolos para coherencia

- Política de actualización de MP:
 - > escritura inmediata, posescritura, mixta
- > Política de coherencia entre caches:
 - > escritura con invalidación, escritura con actualización, mixta
- Describir comportamiento:
 - > Definir posibles estados de los bloques en cache, y en memoria
 - > Definir transferencias (indicando nodos que intervienen y orden entre ellas) a generar ante eventos:
 - lecturas/escrituras del procesador del nodo
 - como consecuencia de la llegada de paquetes de otros nodos.
 - Definir transiciones de estados para un bloque en cache, y en memoria

Contenido Lección 8

- Sistema de memoria en multiprocesadores
- Concepto de coherencia en el sistema de memoria: situaciones de incoherencia y requisitos para evitar problemas en estos casos
- Protocolos de mantenimiento de coherencia: clasificación y diseño
- Protocolo MSI de espionaje
- Protocolo MESI de espionaje
- Protocolo MSI basado en directorios con o sin difusión

Protocolo de espionaje de tres estados (MSI) – posescritura e invalidación

- AC M PTC
- > Estados de un bloque en cache:
 - Modificado (M): es la única copia del bloque válida en todo el sistema
 - Compartido (C,S): está válido, también válido en memoria y puede que haya copia válida en otras caches
 - > Inválido (I): se ha invalidado o no está físicamente
- > Estados de un bloque en memoria (en realidad se evita almacenar esta información):
 - > Válido: puede haber copia válida en una o varias caches
 - > Inválido: habrá copia valida en una cache

Protocolo de espionaje de tres estados (MSI) – posescritura e invalidación

- AC M PTC
- Transferencias generadas por un nodo con cache (tipos de paquetes):
 - Petición de lectura de un bloque (PtLec): por lectura con fallo de cache del procesador del nodo (PrLec)
 - Petición de acceso exclusivo (PtLecEx): por escritura del procesador (PrEsc) en bloque compartido o inválido
 - Petición de posescritura (PtPEsc): por el reemplazo del bloque modificado (el procesador del nodo no espera respuesta)
 - Respuesta con bloque (RpBloque): al tener en estado modificado el bloque solicitado por una PtLec o PtLecEx recibida





Diagrama MSI de transiciones de estados









Tabla de descripción de MSI

C A PIC			
EST. ACT.	EVENTO	ACCIÓN	SIGUIENTE
N.A. 11.C. 1	PrLec/PrEsc		Modificado
	PtLec	Genera paquete respuesta (RpBloque)	Compartido
Modificado (M)	PtLecEx	Genera paquete respuesta (RpBloque) Invalida copia local	Inválido
	Reemplazo	Genera paquete posescritura (PtPEsc)	Inválido
Cananant (C)	PrLec		Compartido
	PrEsc	Genera paquete PtLecEx	Modificado
Compart. (S)	PtLec		Compartido
	PtLecEx	Invalida copia local	Inválido
Inválido (l)	PrLec	Genera paquete PtLec	Compartido
	PrEsc	Genera paquete PtLecEx	Modificado
	PtLec/PtLecEx		Inválido


Ejemplo MSI I






Ejemplo MSI II






Ejemplo MSI III





Ejemplo MSI IV





Contenido Lección 8

AC M PTC

- Sistema de memoria en multiprocesadores
- Concepto de coherencia en el sistema de memoria: situaciones de incoherencia y requisitos para evitar problemas en estos casos
- Protocolos de mantenimiento de coherencia: clasificación y diseño
- Protocolo MSI de espionaje
- Protocolo MESI de espionaje
- Protocolo MSI basado en directorios con o sin difusión

Protocolo de espionaje de cuatro estados (MESI) – posescritura e invalidación

AC M PTC

- Estados de un bloque en cache:
 - Modificado (M):es la única copia del bloque válida en todo el sistema
 - > Exclusivo (E): es la única copia de bloque válida en caches, la memoria también está actualizada
 - Compartido (C,Shared): es válido, también válido en memoria y en al menos otra cache
 - > Inválido (I): se ha invalidado o no está físicamente
- > Estados de un bloque en memoria(en realidad se evita almacenar esta información):
 - > Válido: puede haber copia válida en una o varias caches
 - > Inválido: habrá copia valida en una cache

Diagrama MESI de transiciones de estados




Tabla de descripción de MESI

c			
NA - 4151 4 - 7NA	PrLec/PrEsc		Modificado
	PtLec	Genera RpBloque	Compartido
Modificado (M)	PtLecEx	Genera RpBloque. Invalida copia local	Inválido
	Reemplazo	Genera PtPEsc	Inválido
	PrLec		Exclusivo
Evolucive (E)	PrEsc		Modificado
Exclusivo (E)	PtLec		Compartido
	PtLecEx	Invalida copia local	Inválido
	PrLec/PtLec		Compartido
Compartido (S)	PrEsc	Genera PtLecEx	Modificado
	PtLecEx	Invalida copia local	Inválido
Inválido (I)	PrLec (C=1)	Genera PtLec	Compartido
	PrLec (C-0)	Genera PtLec	Exclusivo
	PrEsc	Genera PtLecEx	Modificado
	PtLec/PtLecEx		Inválido


Contenido Lección 8

- Sistema de memoria en multiprocesadores
- Concepto de coherencia en el sistema de memoria: situaciones de incoherencia y requisitos para evitar problemas en estos casos
- Protocolos de mantenimiento de coherencia: clasificación y diseño
- Protocolo MSI de espionaje
- Protocolo MESI de espionaje
- Protocolo MSI basado en directorios con o sin difusión

MSI con directorios (sin difusión) I

AC M PTC

- Estados de un bloque en cache:
 - Modificado (M), Compartido (C), Inválido (I)
- Estados de un bloque en MP:
 - Válido e inválido
- Transferencias (tipos de paquetes) :
 - Tipos de nodos: solicitante (S), origen (O), modificado (M), propietario (P) y compartidor (C)
 - > Petición de
 - nodo S a O: lectura de un bloque (PtLec), lectura con acceso exclusivo (PtLecEx), petición de acceso exclusivo sin lectura (PtEx), posescritura (PtPEsc)
 - > Reenvío de petición de
 - nodo O a nodos con copia (P, M, C): invalidación (RvInv), lectura (RvLec, RvLecEx).
 - > Respuesta de
 - nodo P a O: respuesta con bloque (RpBloque), resp. con o sin bloque confirmando fin inv. (RpInv, RpBloqueInv)
 - nodo O a S: resp. con bloque (RpBloque), resp. con o sin bloque confirmando fin inv. (RpInv, RpBloqueInv)





MSI con directorios (sin difusión) II

AC A PTC

Estado inicial	Evento	Estado final
D) Inválido	Fallo de lectura	D) Válido
S) Inválido		S) Compartido
P) Modificado		P) Compartido
Acceso remoto		

Ejemplo con 4 nodos:







MSI con directorios (sin difusión) III

AC A PIC

Estado inicial	Evento	Estado final
D) Válido	Fallo de lectura	D) Válido
S) Inválido		S) Compartido
P) Compartido		P) Compartido
Acceso remoto		











MSI con directorios (sin difusión) IV

AC A PTC

Estado inicial	Evento	Estado final
D) Válido	Fallo de escritura	D) Inválido
S) Inválido		S) Modificado
P) Compartido		P) Inválido
Acceso remoto		







MSI con directorios (sin difusión) V

AC A PIC

Estado inicial	Evento	Estado final
D) Válido	Fallo de escritura	D) Inválido
S) Compartido		S) Modificado
P) Compartido		P) Inválido
Acceso remoto		







MSI con directorios (sin difusión) VI

AC A PIC


Estado inicial	Evento	Estado final
D) Inválido S) Inválido	Fallo de escritura	D) Inválido S) Modificado
P) Modificado		P) Inválido
Acceso remoto		





MSI con directorios (con difusión) I


- Estados de un bloque en cache:
 - Modificado (M), Compartido (C), Inválido (I)
- Estados de un bloque en MP:
 - Válido e inválido
- Transferencias (tipos de paquetes) :
 - Tipos de nodos: solicitante (S), origen (O), modificado (M), propietario (P) y compartidor (C)
 - > Difusión de **petición** del nodo **S** a
 - O y P: lectura de un bloque (PtLec), lectura con acceso exclusivo (PtLecEx), petición de acceso exclusivo sin lectura (PtEx)
 - O: posescritura (PtPEsc)
 - Respuesta de
 - nodo P a O: respuesta con bloque (RpBloque), respuesta confirmando invalidación (RpInv)
 - nodo O a S: resp. con bloque (RpBloque), resp. con o sin bloque confirmando fin inv. (RpInv, RpBloqueInv)




MSI con directorios (con difusión) II

AC A PIC

Estado inicial	Evento	Estado final
D) Inválido	Fallo de lectura	D) Válido
S) Inválido		S) Compartido
P) Modificado		P) Compartido
Acceso remoto		




Ejemplo con 4 nodos:




MSI con directorios (con difusión) III

AC A PIC

Estado inicial	Evento	Estado final
D) Válido	Fallo de escritura	D) Inválido
S) Inválido		S) Modificado
P) Compartido		P) Inválido
Acceso remoto		





Para ampliar ...

AC N PTC

Webs

- An Introduction to the Intel® QuickPath Interconnect, http://www.intel.com/content/www/us/en/io/quickpathtechnology/quick-path-interconnect-introductionpaper.html
- Demo Intel® QuickPath Interconnect http://www.intel.com/content/www/us/en/performance/p erformance-quickpath-architecture-demo.html
- Animaciones de protocolos de coherencia de cachés http://lorca.act.uji.es/projects/ccp/

2º curso / 2º cuatr. Grado en Ing. Informática

Arquitectura de Computadores Tema 3

Lección 9. Consistencia del sistema de memoria

Material elaborado por los profesores responsables de la asignatura: Mancia Anguita – Julio Ortega

Licencia Creative Commons © 080









Lecciones

- Lección 7. Arquitecturas TLP
- Lección 8. Coherencia del sistema de memoria
- Lección 9. Consistencia del sistema de memoria
 - Concepto de consistencia de memoria
 - > Consistencia secuencial
 - Modelos de consistencia relajados
- Lección 10. Sincronización

Objetivos Lección 9

AC M PTC

- Explicar el concepto de consistencia.
- Distinguir entre coherencia y consistencia.
- Distinguir entre el modelo de consistencia secuencial y los modelos relajados.
- Distinguir entre los diferentes modelos de consistencia relajados.

Bibliografía Lección 9

AC N PTC


Fundamental

- M. Anguita; J. Ortega. "Fundamentos y Problemas de Arquitectura de Computadores". Ed. Avicam, 2016.
- > Secc. 10.2. J. Ortega, M. Anguita, A. Prieto. "Arquitectura de Computadores". ESII/C.1 ORT arq

Contenido Lección 9

- Concepto de consistencia de memoria
- Consistencia secuencial
- Modelos de consistencia relajados

Consistencia de memoria



- Especifica (las restricciones en) el orden en el cual las operaciones de memoria (lectura, escritura) deben parecer haberse realizado (operaciones a las mismas o distintas direcciones y emitidas por el mismo o distinto proceso/procesador)
- La coherencia sólo abarca operaciones realizadas por múltiples componentes (proceso/procesador) en una misma dirección

Contenido Lección 9

- Concepto de consistencia de memoria
- Consistencia secuencial
- Modelos de consistencia relajados


Consistencia secuencial (SC)

AC M PTC

- SC es el modelo de consistencia que espera el programador de las herramientas de alto nivel
- > SC requiere que:
 - Todas las operaciones de un único procesador (thread) parezcan ejecutarse en el orden descrito por el programa de entrada al procesador (orden del programa)
 - > Todas las operaciones de memoria parezcan ser ejecutadas una cada vez (ejecución atómica) -> serialización global

Consistencia Secuencial





SC presenta el sistema de memoria a los programadores como una memoria global conectada a todos los procesadores a través un conmutador central

Consistencia Secuencial

AC M PTC

Inicialmente k1=k2=0 P1 k1=1; if (k2=0) { Sección crítica };		P2 k2=1; if (k1=0) { Sección crítica };	¿Qué espera el programador?
<u>P1</u> A=1;	Inicialmente P2 if (A=1) B=1;	A=B=0 P3 if (B=1) reg1=A;	¿Qué espera el 2 programador que se almacene en reg1 si llega a ejecutarse reg1=A?
Inicialmente A= 0 P1 A=1; k=1;		P2 while (k=0) {}; copia=A;	¿Qué espera el programador que se almacene en copia?

Ejemplo de Consistencia Secuencial

AC A PIC

- (1) Escribir K1=1
- (2) Leer K2 (¿K2==0?)
 - (a) Escribir K2=1
- (b) Leer K1 (¿K1==0?)




- Orden con Consistencia Secuencial:
 - (1)(2)(a)(b)
- (a)(b)(1)(2)
- (1)(a)(2)(b)
- (a)(1)(b)(2)
- (1)(a)(b)(2)
- (a)(1)(2)(b)

- (1) Escribir A=1
- (2) Escribir K=1
- (a) Leer K (while k==0 {})
 - (b) Leer A



Orden con Consistencia Secuencial:

¿Qué puede ocurrir en el computador?



No se garantiza el orden W→W

Contenido Lección 9

AC MATC

- Concepto de consistencia de memoria
- Consistencia secuencial
- Modelos de consistencia relajados

Modelos de consistencia relajados

AC MATC

- Difieren en cuanto a los requisitos para garantizar SC que relajan (los relajan para incrementar prestaciones):
 - > Orden del programa:
 - Hay modelos que permiten que se relaje en el código ejecutado en un procesador el orden entre dos acceso a distintas direcciones (W→R, W→W, R→RW)
 - > Atomicidad:
 - Hay modelos que permiten que un procesador pueda ver el valor escrito por otro antes de que este valor sea visible al resto de los procesadores del sistema
- Los modelos relajados comprenden:
 - Los órdenes de acceso a memoria que no garantiza el sistema de memoria (tanto órdenes de un mismo procesador como atomicidad en las escrituras).
 - Mecanismos que ofrece el hardware para garantizar un orden cuando sea necesario.

Ejemplos de modelos de consistencia hardware relajados

AC N PIC						
Modelo	progi		del elajado R→RW	Lec. an	global ticipada de otro	Instrucciones para garantizar los órdenes relajados por el modelo
Sparc-TSO, x86-TSO	Si			Si		I-m-e (instruc. lectura-modificación-escritura atómica)
Sparc-PSO	Si	Si		Si		I-m-e, STBAR (instrucción <i>STore BARrier</i>)
Sparc-RMO	Si	Si	Si	Si		MEMBAR (instrucción MEMory BARrier)
PowerPC	Si	Si	Si	Si	Si	SYNC, ISYNC (instrucciones SYNChronization)
Itanium	Si	Si	Si	Si		LD.ACQ, ST.REL, MF (ACQuisition LoaD, RELease STore, Memory Fence), y cmpxchg8.acq y otras I-m-e
ARMv7	Si	Si	Si	Si	Si	рмв (Data Memory Barrier)
ARMv8	Si	Si	Si	Si	Si	LDA LDAR, STL STLR (LoaD-Acquire, STore-reLease 32b 64b), LDAEX LDAXR, STLEX STLXR (LoaD-Acquire eXclusive, Store-reLease eXclusive 32b 64b), DMB

Sigue la tabla de Adve y Gharachorloo en (biblioteca ugr) http://ieeexplore.ieee.org/stamp/stamp.jsp?tp=&arnumber=546611&isnumber=11956

Consistencia secuencial

AC MATC

```
Inicialmente k1=k2=0
                                                 NO se comporta
                            <u>P2</u>
k1 = 1;
                            k2 = 1;
                                                 como SC los que
                                                 relajan el orden
                            if (k1=0) {
if (k2=0) {
                                                 W \rightarrow R
  Sección crítica
                              Sección crítica
<u>P1</u>
          Inicialmente
                            A=B=0
                                                 NO se comporta
A=1;
          <u>P2</u>
                                                 como SC los que no
          if (A=1)
                            <u>P3</u>
                                                 garantizan
                           if (B=1)
           B=1;
                                                 atomicidad
                             reg1=A;
Inicialmente A= 0
                                                 NO se comporta
                                                                        (3)
                            <u>P2</u>
                                                 como SC los que
<u>P1</u>
A=1;
                            while (k=0) \{\};
                                                 relajan el orden W→
k=1;
                            copia=A;
                                                 W \circ R \rightarrow R
```

Para ampliar ...

AC MATC

- Artículos en revistas
 - Adve, S.V.; Gharachorloo, K.; , "Shared memory consistency models: a tutorial," *Computer* , vol.29, no.12, pp.66-76, Dec 1996. Disponible en (biblioteca ugr): http://ieeexplore.ieee.org/stamp/stamp.jsp?tp=&arnumber=546611&isnumber=11956

2º curso / 2º cuatr. Grado en Ing. Informática

Arquitectura de Computadores Tema 3

Lección 10. Sincronización

Material elaborado por los profesores responsables de la asignatura: Mancia Anguita – Julio Ortega

Licencia Creative Commons © ① © ②









Lecciones

AC MATC

- Lección 7. Arquitecturas TLP
- Lección 8. Coherencia del sistema de memoria
- Lección 9. Consistencia del sistema de memoria
- Lección 10. Sincronización
 - Comunicación en multiprocesadores y necesidad de usar código de sincronización
 - > Soporte software y hardware para sincronización
 - Cerrojos
 - Cerrojos simples
 - Cerrojos con etiqueta
 - Barreras
 - > Apoyo hardware a primitivas software

Objetivos Lección 10

AC M PTC

- Explicar por qué es necesaria la sincronización en multiprocesadores.
- Describir las primitivas para sincronización que ofrece el hardware.
- Implementar cerrojos simples, cerrojos con etiqueta y barreras a partir de instrucciones máquina de sincronización y ordenación de accesos a memoria.

Bibliografía Lección 10

AC M PTC

Fundamental


- M. Anguita, J. Ortega: "Fundamentos y Problemas de Arquitectura de Computadores". Ed. Avicam, 2016.
- > Secc. 10.3. J. Ortega, M. Anguita, A. Prieto. "Arquitectura de Computadores". ESII/C.1 ORT arq

Contenido Lección 10

AC MATC

- Comunicación en multiprocesadores y necesidad de usar código de sincronización
- > Soporte software y hardware para sincronización
- Cerrojos
- Barreras
- > Apoyo hardware a primitivas software

Comunicación en un multiprocesador



Comunicación uno-a-uno



Secuencial	Paralela	
•••	<u>P1</u>	<u>P2</u>
A =valor;		
	A=valor;	copia= A ;
copia= A ;		
•••		
•••	<u>P1</u>	<u>P2</u>
mov A ,rax		
•••	mov A,rax	mov rbx,A
mov rbx, A		
•••		

Comunicación uno-a-uno. Necesidad de sincronización

AC MATC

- Se debe garantizar que el proceso que recibe lea la variable compartida cuando el proceso que envía haya escrito en la variable el dato a enviar
- Si se reutiliza la variable para comunicación, se debe garantizar que no se envía un nuevo dato en la variable hasta que no se haya leído el anterior

Paralela (K=0)		
<u>P1</u>	<u>P2</u>	
 A=1; K=1;	while (K=0) { }; copia= A ;	
• • •	•••	

Comunicación colectiva

AC N PTC

```
        Secuencial
        Paralela (sum=0)

        for (i=0; i<n; i++) {</td>
        for (i=ithread; i<n; i=i+nthread) {</td>


        sum = sum + a[i];
        sump = sump + a[i];

        }
        sum = sum + sump; /* SC, sum compart. */
if (ithread==0) printf(sum);
```

- Ejemplo de comunicación colectiva: suma de n números:
 - > La lectura-modificación-escritura de sum se debería hacer en exclusión mutua (es una sección crítica) => cerrojos
 - Sección crítica: Secuencia de instrucciones con una o varias direcciones compartidas (variables) que se deben acceder en exclusión mutua
 - > El proceso 0 no debería imprimir hasta que no hayan acumulado sump en sum todos los procesos => barreras

Comunicación colectiva en multiprocesadores (carrera)





Thread 0 Orden.resultado Thread 1

- Ej. para n=4, el compilador no optimiza
- \rightarrow a={1,2,3,4}
- R_i (suma): Lectura de suma en la iteración i

sin exclusión mutua en el acceso a suma


```
#include <stdio.h>
#include <stdlib.h>
#include <omp.h>
main(int argc, char **argv) {
 int i, n=20, a[n], suma=0;
 if(argc < 2) {
    fprintf(stderr,"\nFalta iteraciones\n"); exit(-1);
 n = atoi(argv[1]);
 if (n>20) n=20;
 for (i=0; i<n; i++)
    a[i] = i+1;
#pragma omp parallel for
 for (i=0; i<n; i++)
   suma = suma + a[i];
 printf("Fuera de 'parallel' suma=%d\n",suma);
 return(0);
```

Contenido Lección 10

AC M PTC

- Comunicación en multiprocesadores y necesidad de usar código de sincronización
- > Soporte software y hardware para sincronización
- Cerrojos
- Barreras
- > Apoyo hardware a primitivas software

Soporte software y hardware de sincronización




Contenido Lección 10

AC MATC

- Comunicación en multiprocesadores y necesidad de usar código de sincronización
- > Soporte software y hardware para sincronización
- Cerrojos
 - > Cerrojos simples
 - > Cerrojos con etiqueta
- Barreras
- > Apoyo hardware a primitivas software

Soporte software y hardware de sincronización



Cerrojos

AC A PIC

- > Permiten sincronizar mediante dos operaciones:
 - > Cierre del cerrojo o lock(k): intenta *adquirir* el derecho a acceder a una sección crítica (cerrando o adquiriendo el cerrojo k).
 - Si varios procesos intentan la adquisición (cierre) a la vez, sólo uno de ellos lo debe conseguir, el resto debe pasar a una etapa de espera.
 - Todos los procesos que ejecuten lock() con el cerrojo cerrado deben quedar *esperando*.
 - > Apertura del cerrojo o unlock(k): *libera* a uno de los threads que esperan el acceso a una sección crítica (éste adquiere el cerrojo).
 - Si no hay threads en *espera*, permitirá que el siguiente thread que ejecute la función lock() adquiera el cerrojo k sin espera.

Cerrojos en ejemplo suma

AC M PTC

Secuencial	Paralela
for (i=0; i <n; i++)="" td="" {<=""><td>for (i=ithread ; i<n ;="" i="i+nthread)" td="" {<=""></n></td></n;>	for (i=ithread ; i <n ;="" i="i+nthread)" td="" {<=""></n>
sum = sum + a[i];	sump = sump + a[i];
}	}
	lock(k);
	<pre>sum = sum + sump; /* SC, sum compart. */ unlock(k);</pre>

- > Alternativas para implementar la espera:
 - > Espera ocupada.
 - > Suspensión del proceso o thread, éste queda esperando en una cola, el procesador conmuta a otro proceso-thread.

Componentes en un código para sincronización

AC MATC

Método de adquisición

- Método por el que un thread trata de adquirir el derecho a pasar a utilizar unas direcciones compartidas. Ej.:
 - Utilizando lectura-modificación-escritura atómicas: x86, Intel Itanium,
 Sun Sparc
 - Utilizando LL/SC (Load Linked / Store Conditional): IBM Power/PowerPC

> Método de espera

- Método por el que un thread espera a adquirir el derecho a pasar a utilizar unas direcciones compartidas:
 - Espera ocupada (busy-waiting)
 - Bloqueo

Método de liberación

Método utilizado por un thread para liberar a uno (cerrojo) o varios (barrera) threads en espera

Cerrojo Simple I

AC A PIC

- Se implementa con una variable compartida k que toma dos valores: abierto (0), cerrado (1)
- Apertura del cerrojo, unlock(k): abre el cerrojo escribiendo un 0 (operación indivisible)
- ➤ Cierre del cerrojo, lock(k): Lee el cerrojo y lo cierra escribiendo un 1.
 - > Resultado de la lectura:
 - si el cerrojo **estaba cerrado** el thread espera hasta que otro thread ejecute unlock(k),
 - si estaba abierto adquiere el derecho a pasar a la sección crítica.
 - > leer-asignar_1-escribir en el cerrojo debe ser
 indivisible (atómica)

Cerrojo Simple II

AC MATC

Se debe añadir lo necesario para garantizar el acceso en exclusión mutua a k y el orden imprescindible en los accesos a memoria

```
lock (k)
lock(k) {
  while (leer-asignar_1-escribir(k) == 1) {};
} /* k compartida */
```

```
unlock (k)

unlock(k) {
    k = 0;
} /* k compartida */
```

Cerrojos en OpenMP

AC M PTC

Descripción	Función de la biblioteca OpenMP
Iniciar (estado unlock)	omp_init_lock(&k)
Destruir un cerrojo	omp_destroy_lock(&k)
Cerrar el cerrojo lock(k)	omp_set_lock(&k)
Abrir el cerrojo unlock(k)	omp_unset_lock(&k)
Cierre del cerrojo pero sin bloqueo (devuelve 1 si estaba cerrado y 0 si está abierto)	omp_test_lock(&k)

Cerrojos con etiqueta

AC A PTC

Fijan un orden FIFO en la adquisición del cerrojo (se debe añadir lo necesario para garantizar el acceso en exclusión mutua a contadores y el orden imprescindible en los accesos a memoria):

```
lock (contadores)
```

```
contador_local_adq = contadores.adq;
contadores.adq = (contadores.adq + 1) mod max_flujos_control;
while (contador_local_adq <> contadores.lib) {};
```

```
unlock (contadores)
```


contadores.lib = (contadores.lib + 1) mod max_flujos_control;

Contenido Lección 10

AC M PTC

- Comunicación en multiprocesadores y necesidad de usar código de sincronización
- > Soporte software y hardware para sincronización
- Cerrojos
- > Barreras
- > Apoyo hardware a primitivas software

Soporte software y hardware de sincronización



Barreras

```
AC MATC
```

```
main (){
    ...
    Barrera(g,4)
    ...
}
```

```
main (){
...
Barrera(g,4)
...
}
```

```
main (){
    ...
    Barrera(g,4)
    ...
}
```

```
main (){
...
Barrera(g,4)
...
}
```

```
Barrera(id, num_procesos) {
   if (bar[id].cont==0) bar[id].bandera=0;
   cont_local = ++bar[id].cont;
   if (cont_local ==num_procesos) {
      bar[id].cont=0;
      bar[id].bandera=1;
   }
   else espera mientras bar[id].bandera=0;
}
```

-Acceso Ex. Mutua.

- Implementar **espera**. Si *espera* ocupada:
- while (bar[id].bandera==0) {};

Barreras sin problema de reutilización



Barrera sense-reversing


```
Barrera(id, num procesos) {
 bandera local = !(bandera local) //se complementa bandera local
 lock(bar[id].cerrojo);
    cont local = ++bar[id].cont
                                   //cont_local es privada
 unlock(bar[id].cerrojo);
 if (cont local == num procesos) {
                                    //se hace 0 el cont. de la barrera
   bar[id].cont = 0;
   bar[id].bandera = bandera local; //para liberar thread en espera
 else while (bar[id].bandera != bandera_local) {}; //espera ocupada
```

Contenido Lección 10

AC M PTC

- Comunicación en multiprocesadores y necesidad de usar código de sincronización
- > Soporte software y hardware para sincronización
- Cerrojos
- Barreras
- Apoyo hardware a primitivas software
 - > Instrucciones de lectura-modificación-escritura atómicas
 - Instrucciones LL/SC (Load Linked / Store Conditional)

Soporte software y hardware de sincronización



Instrucciones de lectura-modificaciónescritura atómicas



Test&Set (x)

```
Test&Set (x) {
    temp = x;
    x = 1;
    return (temp);
}
/* x compartida */
```

x86

mov reg,1
xchg reg,mem
reg ↔ mem

Fetch&Oper(x,a)

```
Fetch&Add(x,a) {
    temp = x;
    x = x + a;
    return (temp)
}/* x compartida,
a local */
```

x86

```
lock xadd reg,mem
reg ← mem |
mem ← reg+mem
```

Compare&Swap(a,b,x)

```
Compare&Swap(a,b,x){
   if (a==x) {
     temp=x;
     x=b; b=temp; }
}/* x compartida,
   a y b locales */
```

,x86

```
lock cmpxchg mem,reg
if eax=mem
then mem ← reg
else eax ← mem
```

Cerrojos simples con Test&Set y Fetch&Or



```
Test&Set (x)

lock(k) {
  while (test&set(k)==1) {};
}
/* k compartida */
x86

lock: mov eax,1
repetir: xchg eax,k
cmp eax,1
jz repetir
```

Fetch&Oper(x,a)

```
lock(k) {
  while (fetch&or (k,1)==1) {};
}
/* k compartida */
true (1, cerrado)
false (0, abierto)
```

Cerrojos simples con Compare&Swap



```
Compare&Swap(a,b,x)

lock(k) {
    b=1
    do
        compare&swap(0,b,k){
        if (0==k) { b=k | k=b; }
    }

/* k compartida, b local */
```

Cerrojo simple en Itanium (consistencia de liberación) con Compare&Swap

```
AC M PTC
                                 //lock(M[lock])
  lock:
                                 // cmpxchg compara con ar.ccv
    mov ar.ccv = 0
                                 // que es un registro de propósito específico
    mov r2 = 1
                                 // cmpxchg utilizará r2 para poner el cerrojo a 1
                                 // se implementa espera ocupada
  spin:
    ld8 r1 = [lock] ;;
                        // carga el valor actual del cerrojo en r1
    cmp.eq p1,p0 = r1, r2; // si r1=r2 entonces cerrojo está a 1 y se hace p1=1
    (p1) br.cond.spnt spin ;; // si p1=1 se repite el ciclo; spnt, indica que se
                           // usa una predicción estática para el salto de "no tomar"
    cmpxchg8.acq r1 = [lock], r2;; //intento de adquisición escribiendo 1
                           // IF [lock]=ar.ccv THEN [lock]\leftarrowr2; siempre r1\leftarrow[lock]
    cmp.eq p1, p0 = r1, r2 // \sin r1! = r2 (r1=0) = > cer. era 0 y se hace p1=0
    (p1) br.cond.spnt spin ;; // si p1=1 se ejecuta el salto
```

```
unlock: //unlock(M[lock])

st8.rel [lock] = r0 ;; //liberar asignando un 0, en Itanium r0 siempre es 0
```

Cerrojo simple en Itanium (consistencia de liberación) con Compare&Swap

```
AC N PTC
```

```
lock: //lock(M[lock])
                                                   Si
  mov ar.ccv = 0
                                                   [lock]!=ar.ccv(=0)
                                                   r1=1 y p1=1 (r2=1)
  mov r2 = 1
spin:
                                      Si [lock]==1
  ld8 r1 = [lock] ;;
  cmp.eq p1,p0 = r1, r2;
                                      (si ya es 1 no hay que utilizar
  (p1) br.cond.spnt spin;;
                                      instrucción atómica)
  cmpxchg8.acq r1 = [lock], r2;;
                                        [lock] = ar.ccv(=0)
                                        r1=0 y p1=0 (r2=1)
  cmp.eq p1, p0 = r1, r2
  (p1) br.cond.spnt spin;;
```

Cerrojo simple en PowerPC(consistencia débil) con LL/SC implementando Test&Set

AC N PTC

```
lock:
                          #lock(M[r3])
                          #para cerrar el cerrojo
                  r4,1
                  r5,0,r3 #carga y reserva: r5\leftarrowM[r3] (instrucción LL)
bucle:
          cmpwi r5,0
                          #si está cerrado (a 1)
          bne-
                  bucle
                          #esperar en el bucle (r5==1), en caso contrario (r5=0)
          stwcx. r4,0,r3 #poner a 1 (recordar: r4=1): M[r3] \leftarrow r4 (inst. SC)
          bne-
                  bucle
                          #el thread repite si ha perdido la reserva (marca de r3 es 0)
          isync
                          #accede a datos compartidos cuando sale del bucle
```

```
unlock: # unlock(M[r3])

sync #espera hasta que terminen los accesos anteriores
li r1,0

stw r1,0(r3) #abre el cerrojo
```

Algoritmos eficientes con primitivas hardware

AC M PTC

Suma con fetch&add

```
for (i=ithread; i<n; i=i+pthread)
fetch&add(spxi,a[i]);
```

/* sum variable compartida */

Suma con fetch&add

```
for (i=ithread; i<\mathbf{n}; i=i+nthread)

sump = sump + a[i];
```

```
fetch&add(sum,sump);
```

/* sum variable compartida */

Suma con compare&swap

```
for (i=ithread; i<n; i=i+nthread)
       sump = sump + a[i];
do
    a = sum;
    b = a + sump;
    compare&swap(a,b,sum);
 while (a!=b);
/* sum variable compartida */
```

Para ampliar ...

AC M PTC

Webs

Implementación en el kernel de linux de cerrojos con etiqueta http://lxr.free- electrons.com/source/arch/x86/include/asm/spinlock.h

Artículos en revistas

Graunke, G.; Thakkar, S.; , "Synchronization algorithms for shared-memory multiprocessors," *Computer* , vol.23, no.6, pp.60-69, Jun 1990. Disponible en (biblioteca ugr): http://ieeexplore.ieee.org/stamp/stamp.jsp?tp=&arnumber=55501&isnumber=2005