28 de octubre de 2020

## Tarea #9

(Entrega 5 de noviembre de 2020) Sumador con pipeline

Al igual que en la **Tarea #1** tome el tiempo que demora en hacer cada una de las cosas solicitadas: búsqueda de información, diseño, elaboración de las pruebas, ejecución de las simulaciones, etc.

## Evaluación

1. Funcionamiento del diseño:

	a.	Descripción conductual	35%
	b.	Descripción estructural	35%
	C.	Pruebas y verificador	15%
	d.	Makefile	5%
2.	Docun	10%	

## Trabajo a realizar

Cuando se desean realizar operaciones matemáticas entre dos buses muy grandes, muchas veces el cálculo no se puede realizar en un único ciclo de reloj y se necesita la implementación de un pipeline para poder realizar la operación.

Se va a diseñar un sumador que inicialmente sume las partes menos significativas de ambos buses y los almacene en un flop. Luego, sume las partes más significativas más el acarreo de la suma anterior y los almacene en otro flop. Este bloque deberá colocarse dentro de un módulo independiente de verilog, sum\_pipe.v

En paralelo con esta lógica, se tendrá un identificador que se deberá retrasar la misma cantidad de ciclos que tarda la suma.

Entradas: clk, reset\_L, idx[3:0], dataA[3:0], dataB[3:0]. Salidas: idx\_dd[3:0] y sum30\_dd[3:0]

idx[3:0]		idx_d [3:0]		idx_dd[3:0]
dataA[3:2]		data_A_d[3:2]		
dataB[3:2]	Е	data_B_d[3:2]	Е	
sum10=dataA[1:0]	t	sum10_d	t	
+dataB[1:0]	a		а	
acarreo[0]	р а	acarreo_d[0]	р а	
	а	sum30_d[3:2] = data_A_d[3:2]+	-	sum30 dd
	1	_	2	_
		acarreo_d[0]		
sum_pipe.v		sum30_d[1:0] = sum10_d		
sumador.v		Figura 1. Sumador con pipeline		