
QoS / TCs / VCs y arbitraje en la capa de transacción PCIE

Adaptación de la arquitectura para el proyecto de diseño #2

Prof. Jorge Soto
IE-0523 Circuitos Digitales II

Diagrama de capas PCIE

Figure 14-1: Link Training and Status State Machine Location





- Calidad de Servicio (QoS)
 opera en la capa de
 transacción
- Por lo general, cada Canal Virtual (VC) tiene una Clase de Tráfico (TC) asociada


^{*} PCI Express® System Architecture; Budruk, Anderson y Shanley; MindShare, Inc.; 2008

Arbitraje en los canales virtuales (VC)

Figure 6-7: Conceptual VC Arbitration Example







^{*} PCI Express® System Architecture; Budruk, Anderson y Shanley; MindShare, Inc.; 2008

Arbitraje en los canales virtuales

Figure 6-8: Strict Arbitration Priority





Figure 6-11: VC Arbitration with Low- and High-Priority Implementations



^{*} PCI Express® System Architecture; Budruk, Anderson y Shanley; MindShare, Inc.; 2008

"Flow control" en los canales virtuales

Buffer space available Transmit Receive TLP Transaction Layer Packet (TLP) Transaction Layer Packet (TLP) VC Buffer ECRC Data Payload Data Payload Flow Control **Transmitter** Receiver Management Flow Control DLLP (FCx)

Figure 2-21: Flow Control Process

^{*} PCI Express® System Architecture; Budruk, Anderson y Shanley; MindShare, Inc.; 2008

Switches en PCIE

Link TC[2:0] to VC0 TC[7:3] to VC1 Link VC0 Port Port Link TC[2:0] to VC0 TC[7:3] to VC1


Figure 2-24: Switch Implements Port Arbitration and VC Arbitration Logic

Endpoint devices and a root complex with only one port do not support port arbitration. They only support VC arbitration in the Transaction Layer.

Adaptación de la capa de transacción para el proyecto de diseño #2, IE-0523.


Módulos misceláneos para el proyecto de diseño #2

Buffer/FIFO




Tomado de: http://surf-vhdl.com/what-is-a-fifo/

Buffer/FIFO




Tomado de: http://surf-vhdl.com/what-is-a-fifo/

Buffer/FIFO




Tomado de: http://surf-vhdl.com/what-is-a-fifo/

Round Robin



Todos los queues tienen la misma prioridad


Weighted Round Robin



Los pesos de cada clase de tráfico son entradas al "round robin". En el caso del Queue 1, se le asigna un valor de peso o prioridad de 3. Lo mismo para los pesos 2 y 1.

Tomado de: http://www.rstut.com/ccie-written/qos-questions-2

Arquitectura proyecto #2



FSM de control

- RESET: Estado de reset, cambia a INIT.
- INIT: Forzado mediante señal "init", permite la modificación de registros "Umbrales". Precedencia sobre IDLE, cambia a IDLE.
- IDLE: Todos los FIFOs están vacíos. Salida "idle" en 1 sólo en este estado.
 Cambia a ACTIVE al tener un FIFO no vacío.
- ACTIVE: Modo de transmisión de datos por defecto.
- ERROR: Escritura y no lectura en uno o más FIFOs cuando están llenos (señal de error). Indicar el ID en "error_full". Sale hacia RESET únicamente al aplicar reset.