گزارش پروژه 4 مدار منطقی:

البرز محموديان


كد دانشجويي: 810101514

سوال a (1)


طبق شکل زیر ابتدا یک latch طراحی می کنیم که هر دو گیت هایش دو ورودی هستند که اسم module ان را latch22 می گزاریم و سپس latch دیگری طراحی میکنیم که هر دو گیت هایش سه ورودی هستند و دو ورودی اضافه را a1 و a2 می نامیم که اسم module ان را latch33 می گزاریم و اگر جایی نیاز داشتیم که هر کدام از گیت ها به جای 3 ورودی 2 ورودی داشته باشند با توجه به نیاز مان هر یک از a2 را مساوی یک می گزاریم تا تاثیری در nand نداشته باشند.

سوال c (1)


1) در حالتی که s=0 و s=1 می شود مشاهده می کنیم که set رخ داده است و مقدار s=0 به s=0 تغییر پیدا می کند :




2) در حالتی که s = 1 و s = 1 می شود مشاهده می کنیم که Q مقدار قبلی خود را حفظ کرده و تغییری در خروجی های مدار ایجاد نشده است:



3) در حالتی که s=0 و s=0 می شود مشاهده می کنیم که حافظه مدار از بین رفته است و هر دو مقدار Q و Q برابر یک شده اند که در این حالت memory loss رخ داده است :




4) در حالتی که s=1 و s=0 می شود مشاهده می کنیم که reset رخ داده است و لذا مقدار s=0 به s=0 تغییر بیدا می کند و در جلوتر که s=0 و s=0 می شود s=0




سوال 2) عدر این سوال باید از latch های 2 ورودی و 3 ورودی که در سوال قبل طراحی کردم استفاده کنیم که همانطور که در شکل معلوم است دو تا از latch ها دو ورودی و latch دیگر یکی از گیت هایش 2 ورودی و گیت دیگرش 3 ورودی است برای همین برای hatch سوم از یک latch سه ورودی استفاده می کنیم با این تفاوت که ورودی سوم گیتی که دو ورودی است را 1 می دهیم تا تاثیری در nand نداشته باشد

سوال 2) از wave ها می توانیم بفهمیم که clock ما rising edge است یعنی مداری که طراحی که طراحی که طراحی کردیم یک rising edge D flip flop است. یعنی در واقع هنگامی که clock ما از 0 به 1 تغییر می کند 0 مقدار 0 را می گیرد و پس از ان حتی اگر clock یک باشد و 0 تغییر کند 0 ما ثابت خواهد بود:


مشاهده می کنیم که هنگامی که clock می زند مقدار D یک است پس با یک تاخییری مقدار Q به یک تبدیل می شود




مشاهده می کنیم که هنگامی که clock می زند مقدار D صفر است پس با یک تاخییری مقدار Q به صفر تبدیل می شود




یا مثلا در شکل زیر مشاهده می کنیم که با اینکه clock یک است و D از صفر به یک تغییر می کند اما مقدار Q ثابت است زیرا همانطور که گفتیم مدار ما rising edge D flip flop است و خروجی فقط در هنگامی که clock از صفر به یک تبدیل می شود مقدار D را می گیرد.





همانطور که در شکل زیر مشاهده می کنیم هنگامی که clock زده می شود (400 ns) و مقدار D صفر است پس از 28 ns یعنی در 428 ns مقدار Q از یک به صفر تغییر پیدا می کند یعنی to 0 برابر delay Q است.






همانطور که در دو شکل زیر مشاهده می کنیم در clock , 560 ns زده می شود و از انجایی که مقدار Q با یک تاخیری که مقدار ان Q است پس در واقع Q برابر Q با یک تاخیری که مقدار ان Q برابر Q برابر Q است.






سوال f(3) از انجایی که clr و low input, pre هستند. پس فقط هنگامی کار می کنند که مقدار انها صفر باشند یعنی در شکل زیر که مقدار انها f(3) هست تأثیری در مدار ندارد و مدار مانند سوال قبل هنگامی که clock می زند f(3) مقدار f(3) مقدار f(3)




و در قسمت بعدی درباره ی صفر بودن clr و pre صحبت کردیم و با مثال انهار ا کامل توضیح دادیم.

سوال 3) g در دو شکل زیر می توانیم مشاهده کنیم که در مواقعی که preset و clear صفر هستند و فعال هستند حتی اگر clock هم زده شود باز تاثیری در خروجی ندارد یعنی هنگامی که preset صفر هست با صرف نظر از هست با صرف نظر از clock خروجی یک است و هنگامی که clear صفر است با صرف نظر از clockخروجی صفر است.


مثلاً در شکل زیر هنگامی که preset صفر می شود با اینکه clock زده می شود و مقدار D صفر است و لی و می می و است و مقدار D را نمی گیرد.



یا در شکل زیر هنگامی که clear صفر می شود با اینکه clock زده می شود و مقدار D یک است ولی Q همچنان بخاطر clear صفر مانده است و مقدار D را نمی گیرد.



سوال A) در شکل اول ابتدا clr صفر است پس مقدار A به صفر تغییر پیدا می کند و A یک می شود و پس از مدتی که pre هم صفر می شود هم A و هم A یک می شوند



در شکل دوم pre ابتدا صفر است پس Q یک و Qb صفر است اما پس از مدتی که clr هم صفر می شود هر دو فعال می شوند و هم Q و هم Qb مانند شکل قبل هر دو یک می شوند یعنی اگر pre و clr هر دو صفر باشند Q و Q هر دو یک می شوند.

