Alceu Bernardes Castanheira de Farias¹

¹Semana Universitária Universidade de Brasília, campus Gama - FGA Códigos e slides do curso disponíveis aqui:

https://github.com/alceu-castanheira/Curso-VHDL-Eletronjun-2020

24 de setembro de 2019





1 Circuitos aritméticos

- 2 Processos
- 3 Circuitos sequenciais
- 4 Contadores
- 5 Exercício Final
- 6 Dicas e Atalhos



Sumário

- 1 Circuitos aritméticos
- 2 Processos
- 3 Circuitos sequenciais
- 4 Contadores
- 5 Exercício Final
- 6 Dicas e Atalhos

 Circuitos aritméticos são responsáveis por realizar operações artiméticas em sistemas digitais;



- Circuitos aritméticos são responsáveis por realizar operações artiméticas em sistemas digitais;
- São circuitos muito utilizados;



Circuitos aritméticos

- Circuitos aritméticos são responsáveis por realizar operações artiméticas em sistemas digitais;
- São circuitos muito utilizados:
- Alguns sistemas possuem Unidades Lógico-Aritméticas (ULAs) responsáveis por implementar as operações artiméticas necessárias para o funcionamento correto do sistema;

Circuitos aritméticos

- Circuitos aritméticos são responsáveis por realizar operações artiméticas em sistemas digitais;
- São circuitos muito utilizados:
- Alguns sistemas possuem Unidades Lógico-Aritméticas (ULAs) responsáveis por implementar as operações artiméticas necessárias para o funcionamento correto do sistema;
- Em VHDL, circuitos aritméticos podem ser implementados de maneiras simples por meio de bibliotecas apropriadas.



• Utilizando IEEE NUMERIC STD:


```
library IEEE;
use IEEE.STD LOGIC 1164.ALL;
use IEEE.NUMERIC STD.ALL;
-- Uncomment the following library declaration if instantiating
-- any Xilinx leaf cells in this code.
--library UNISIM;
--use UNISIM. VComponents.all;
entity somador is
    Port ( a : in STD_LOGIC_VECTOR (3 downto 0);
           b : in STD_LOGIC_VECTOR (3 downto 0);
           output : out STD LOGIC VECTOR (3 downto 0));
end somador;
architecture Behavioral of somador is
begin
    output <= std logic vector(unsigned(a) + unsigned(b));
end Behavioral:
```

Circuitos aritméticos em VHDL: somadores



Resource	Estimation	Available	Utilization %
LUT	4	20800	0.02
IO	12	106	11.32

Circuitos aritméticos em VHDL: somadores




Circuitos aritméticos

Circuitos aritméticos

• Utilizando IEEE NUMERIC STD:


5 / 50

Circuitos aritméticos em VHDL: subtratores





Graph Table



Circuitos aritméticos

Sumário

- 1 Circuitos aritméticos
- 2 Processos
- 3 Circuitos sequenciais
- 4 Contadores
- 5 Exercício Final
- 6 Dicas e Atalhos

Processos

```
optional label: process (optional sensitivity list)
        declarations
begin
        sequential statements
end process optional_label;
```

Implementam instruções seguenciais;



```
optional label: process (optional sensitivity list)
        declarations
begin
        sequential statements
end process optional label;
```

- Implementam instruções seguenciais;
- Declarados dentro da arquitetura de um sistema;



```
optional label: process (optional sensitivity list)
        declarations
begin
        sequential statements
end process optional label;
```

- Implementam instruções seguenciais;
- Declarados dentro da arquitetura de um sistema;
- Possuem uma lista de sensibilidade: sempre que um dado na lista de sensibilidade muda de valor, o processo é executado novamente.



```
process (ALARM_TIME, CURRENT_TIME)
begin
  if (ALARM_TIME = CURRENT_TIME) then
    SOUND_ALARM <= '1';
  else
    SOUND_ALARM <= '0';
  end if;
end process;</pre>
```

MUITO IMPORTANTE:

Processos ocorrem em paralelo em relação a outros processos.

```
process (ALARM TIME, CURRENT TIME)
begin
  if (ALARM TIME = CURRENT TIME) then
    SOUND ALARM <= '1';
  else
    SOUND ALARM <= '0';
  end if;
end process;
```

MUITO IMPORTANTE:

- Processos ocorrem em paralelo em relação a outros processos.
- Processos são atualizados somente ao final de todas as instruções, com exceção de variáveis.

```
process (ALARM TIME, CURRENT TIME)
begin
  if (ALARM TIME = CURRENT TIME) then
    SOUND ALARM <= '1';
  else
    SOUND ALARM <= '0';
  end if;
end process;
```

MUITO IMPORTANTE:

- Processos ocorrem em paralelo em relação a outros processos.
- Processos são atualizados somente ao final de todas as instruções, com exceção de variáveis.
- Os processos ocorrem em paralelo, mas as instrucões do processo ocorrem sequencialmente.



Processos





Mandamentos de processos

- Não escreverás nos mesmos sinais, variáveis e saídas em processos diferentes.
- Não esquecerás da lista de sensibilidade.
- Não esquecerás do begin.
- Não nomearás dois processos com o mesmo nome.



```
case expression is
  when choice =>
    sequential statements
  when choice =>
    sequential statements
end case;
```


- Dado valor de uma entrada ou sinal, realiza a instrução correspondente ao valor lido;
- Declarados dentro de um processo;
- Todas as opções devem ser declaradas, a não ser quando utilizada a opção when others.
- As opções não podem conflitar entre si.



```
case SEL is
  when "01" \Rightarrow Z \leq A;
  when "10" => Z <= B;
  when others => Z <= 'X';
end case;
```


```
if condition_1 then
        sequential statements
elsif condition2 then
        sequential statements
else
        sequential statements
end if;
```

- Dentre um determinado números de condições, executa a que for verdadeira:
- Declarados dentro de um processo;
- O uso de elsif é opcional.
- Se existirem condições que não forem especificadas, um latch pode ser criado e problemas de temporização do circuito podem acontecer.



```
if (X = 5) and (Y = 9) then
        Z \leq A;
elsif (X >= 5) then
        Z \leq B;
else
        Z < C;
end if;
```

- Projetar em VHDL um decodificador para display de 7 segmentos;
- O sistema recebe uma entrada pelas chaves e exibe o valor correspondente em um display;
- Cada segmento do display corresponde é ativo em nível lógico baixo;
- Cada display é acionado por um ânodo ativo em nível lógico baixo.





HEX	dp	Α	В	С	D	Е	F	G
0	1	0	0	0	0	0	0	1
1	1	1	0	0	1	1	1	1
2	1	0	0	1	0	0	1	0
3	1	0	0	0	0	1	1	0
4	1	1	0	0	1	1	0	0
5	1	0	1	0	0	1	0	0
6	1	0	1	0	0	0	0	0
7	1	0	0	0	1	1	1	1
8	1	0	0	0	0	0	0	0
9	1	0	0	0	0	1	0	0
А	1	0	0	0	1	0	0	0
В	1	1	1	0	0	0	0	0



Processos Circuitos sequenciais Contadores Exercício Final Dicas e Atalhos

Exercício 2 - Processos e estrututas condicionais

HEX	dp	Α	В	С	D	Е	F	G
С	1	0	1	1	0	0	0	1
D	1	1	0	0	0	0	1	0
Е	1	0	1	1	0	0	0	0
F	1	1	1	1	0	0	0	0



E para testar no laboratório remoto?




- E para testar no laboratório remoto?
- Precisamos combinar o nosso circuito com um IP da Xilinx: o VIO IP Core

- E para testar no laboratório remoto?
- Precisamos combinar o nosso circuito com um IP da Xilinx: o VIO IP Core
- O VIO irá gerar entradas controladas virtualmente por nós e enviá-las para o FPGA para que possamos testar o circuito no FPGA.

20 / 50

• O VIO pode ser gerado em IP Catalog -> VIO.




 Temos que definir o número de entradas e saídas do VIO: não teremos entradas e o número de saídas do VIO será igual ao número de entradas do circuito a ser testado no laboratório remoto.





 Temos que definir o número de entradas e saídas do VIO: não teremos entradas e o número de saídas do VIO será igual ao número de entradas do circuito a ser testado no laboratório remoto.





 Uma estratégia muito útil quando se trabalha com sistemas grandes e complexos é dividir o mesmo em módulos menores, que, quando combinados, resultam no sistema desejado.

Modularização de um sistema

- Uma estratégia muito útil quando se trabalha com sistemas grandes e complexos é dividir o mesmo em módulos menores, que, quando combinados, resultam no sistema desejado.
- Cada módulo pode ser desenvolvido e testado isoladamente, para posteriormente serem integrados.

Modularização de um sistema

- Uma estratégia muito útil quando se trabalha com sistemas grandes e complexos é dividir o mesmo em módulos menores, que, quando combinados, resultam no sistema desejado.
- Cada módulo pode ser desenvolvido e testado isoladamente, para posteriormente serem integrados.
- Metodologia bottom-up.



 Em VHDL, é possível utilizar essa metodologia para implementar circuitos maiores.



- Em VHDL, é possível utilizar essa metodologia para implementar circuitos maiores.
- Os módulos VHDL podem ser desenvolvidos individualmente e unidos em um arquivo, denominado top module.

- Em VHDL, é possível utilizar essa metodologia para implementar circuitos maiores.
- Os módulos VHDL podem ser desenvolvidos individualmente e unidos em um arquivo, denominado top module.
- Nível hierárquico mais alto.



- Em VHDL, é possível utilizar essa metodologia para implementar circuitos maiores.
- Os módulos VHDL podem ser desenvolvidos individualmente e unidos em um arquivo, denominado top module.
- Nível hierárquico mais alto.
- Conecta entradas e saídas dos componentes internos entre si, além de conectar as entradas e saídas do sistema final às entradas e saídas adequadas dos módulos que o compõem.



Composto por três partes:

```
top.vhd (Top-level file)
LIBRARY ieee;
USE ieee.std_logic_1164.ALL;
ENTITY top IS
     PORT(w in, x in, y in :IN std logic;
              clock : IN std logic;
              z_out :OUT std_logic);
END top;
ARCHITECTURE a OF top IS
COMPONENT logic
       PORT(a,b,c :IN std logic;
                 :OUT std_logic);
END COMPONENT;
SIGNAL w reg, x reg, y reg, z reg :std logic;
BEGIN
low logic : logic PORT MAP (a => w reg, b => x reg, c => y reg, x => z reg);
```

25 / 50

Instanciação de componentes

```
top.vhd (Top-level file)
LIBRARY ieee;
USE ieee.std_logic_1164.ALL;
ENTITY top IS
     PORT(w in, x in, y in :IN std logic;
              clock : IN std logic;
              z_out :OUT std_logic);
END top;
ARCHITECTURE a OF top IS
COMPONENT logic
       PORT(a,b,c :IN std logic;
                     :OUT std_logic);
END COMPONENT:
SIGNAL w reg, x reg, y reg, z reg
                                   :std logic;
BEGIN
low logic
              : logic PORT MAP (a => w reg, b => x reg, c => y reg, x => z reg);
```

Sinais de conexão

```
top.vhd (Top-level file)
LIBRARY ieee;
USE ieee.std logic 1164.ALL;
ENTITY top IS
     PORT(w in, x in, y in :IN std logic;
               clock : IN std_logic;
               z out :OUT std logic);
END top;
ARCHITECTURE a OF top IS
COMPONENT logic
        PORT(a,b,c :IN std logic;
                     :OUT std logic);
END COMPONENT;
SIGNAL w_reg, x_reg, y_reg, z_reg
                                   :std logic;
BEGIN
low logic
               : logic PORT MAP (a => w_reg, b => x_reg, c => y_reg, x => z_reg);
```

Mapeamento de entradas e saídas do componente

```
top.vhd (Top-level file)
LIBRARY ieee;
USE ieee.std_logic_1164.ALL;
ENTITY top IS
     PORT(w in, x in, y in :IN std logic;
              clock : IN std logic;
              z_out :OUT std_logic);
END top;
ARCHITECTURE a OF top IS
COMPONENT logic
        PORT(a,b,c :IN std logic;
                  :OUT std logic);
END COMPONENT;
SIGNAL w reg, x reg, y reg, z reg :std logic;
BEGIN
low logic
               : logic PORT MAP (a => w reg, b => x reg, c => y reg, x => z reg);
```



- Criamos um arquivo que conecta nosso circuito ao VIO (top module);
- OBS: O VIO precisa de um sinal de clk, que dita a frequência de funcionamento do mesmo.





- Criamos um arquivo que conecta nosso circuito ao VIO (top module);
- OBS: O VIO precisa de um sinal de clk, que dita a frequência de funcionamento do mesmo.

```
architecture Behavioral of top module display 7seg is
    -- Instanciação do componente display 7seq
    component display_7seg is
       Port (
                data in : in STD LOGIC VECTOR (3 DOWNTO 0);
                an : out STD LOGIC VECTOR (3 DOWNTO 0);
                seg : out STD LOGIC VECTOR(6 DOWNTO 0));
    end component;
    -- Instanciação do componente vio 0
    component vio_0 is
       Port (
               clk : in STD LOGIC;
               probe_out0 : out STD_LOGIC_VECTOR(3 DOWNTO 0));
    end component;
    -- Sinal de conexão entre a saida 'probe out0' do VIO core e
    -- a entrada 'data in' do módulo display 7seg.
    signal s data in : std logic vector(3 downto 0) := (others => '0');
```



- Criamos um arquivo que conecta nosso circuito ao VIO (top module);
- OBS: O VIO precisa de um sinal de clk, que dita a frequência de funcionamento do mesmo.

- Por fim, precisamos do arquivo de constraints, que realiza o mapeamento das entradas e saídas do circuito para os recursos disponíveis no kit da Basys 3.
- Há um arquivo .xdc da Basys3 disponível na internet que facilita esse processo: descomentamos os recursos que serão utilizados e colocamos o nome das nossas entradas e saídas.

```
## This file is a general .xdc for the Basys3 rev B board

## To use it in a project:
## - uncomment the lines corresponding to used pins
## - rename the used ports (in each line, after get_ports) according to the top level signal names in the project

## Clock signal
set_property PACKAGE_PIN W5 [get_ports clk]
set_property IOSIANDARD LVCNOS33 [get_ports clk]
create_clock -add -name sys_clk_pin -period 10.00 -waveform {0 5} [get_ports clk]
```



- Por fim, precisamos do arquivo de constraints, que realiza o mapeamento das entradas e saídas do circuito para os recursos disponíveis no kit da Basys 3.
- Há um arquivo .xdc da Basys3 disponível na internet que facilita esse processo: descomentamos os recursos que serão utilizados e colocamos o nome das nossas entradas e saídas.

```
#7 segment display
set property PACKAGE_PIN W7 [get ports {seg[0]}]
    set property IOSTANDARD LVCMOS33 [get ports {seg[0]}]
set property PACKAGE_PIN W6 [get ports {seg[1]}]
    set property IOSTANDARD LVCMOS33 [get ports {seg[1]}]
set property PACKAGE_PIN U8 [get ports {seg[2]}]
    set property IOSTANDARD LVCMOS33 [get ports {seg[2]}]
set property PACKAGE_PIN V8 [get ports {seg[3]}]
    set property IOSTANDARD LVCMOS33 [get ports {seg[3]}]
set property PACKAGE_PIN U5 [get ports {seg[4]}]
    set property IOSTANDARD LVCMOS33 [get ports {seg[4]}]
set property PACKAGE_PIN V5 [get ports {seg[5]}]
    set property IOSTANDARD LVCMOS33 [get ports {seg[5]}]
set property PACKAGE_PIN U7 [get ports {seg[6]}]
    set property IOSTANDARD LVCMOS33 [get ports {seg[6]}]
```

- Por fim, precisamos do arquivo de constraints, que realiza o mapeamento das entradas e saídas do circuito para os recursos disponíveis no kit da Basys 3.
- Há um arquivo .xdc da Basys3 disponível na internet que facilita esse processo: descomentamos os recursos que serão utilizados e colocamos o nome das nossas entradas e saídas.

```
set property PACKAGE_PIN U2 [get ports {an[0]}]
    set property IOSTANDARD LVCMOS33 [get ports {an[0]}]
set property PACKAGE_PIN U4 [get ports {an[1]}]
    set property IOSTANDARD LVCMOS33 [get ports {an[1]}]
set property PACKAGE_PIN V4 [get ports {an[2]}]
    set property IOSTANDARD LVCMOS33 [get ports {an[2]}]
set property PACKAGE_PIN W4 [get ports {an[3]}]
    set property IOSTANDARD LVCMOS33 [get ports {an[3]}]
```



Sumário


- 1 Circuitos aritméticos
- 2 Processos
- 3 Circuitos sequenciais
- 4 Contadores
- 5 Exercício Final
- 6 Dicas e Atalhos


Circuitos sequenciais

Definicão

Circuitos sequenciais são circuitos digitais cuja(s) saída(s) depende(m) não somente das entradas atuais do circuito, mas também da sequência passada de entradas.

 Esse tipo de circuito, diferentemente dos circuitos combinacionais, necessita armazenar informações referentes aos estados do sistema em alguma espécie de memória.





Lógica sequencial

- Os elementos de memória mais básicos em eletrônica digital são representados por dois tipos de componentes:
 - » Latches.
 - » Flip-flops

Latch SR

Flip-flop D

 Latches atualizam a saída quando a combinação das entradas S e R muda (latch SR) ou quando a entrada Enable é ativada (latch D).

- Latches atualizam a saída quando a combinação das entradas
 S e R muda (latch SR) ou quando a entrada Enable é ativada (latch D).
- Latches são componentes assíncronos, não possuem um sinal que sincroniza a sua operação.

- Latches atualizam a saída quando a combinação das entradas S e R muda (latch SR) ou quando a entrada Enable é ativada (latch D).
- Latches são componentes assíncronos, não possuem um sinal que sincroniza a sua operação.
- Flip-flops atualizam as saídas na borda de subida (rising edge) ou descida (falling edge) do sinal de clock.

- Latches atualizam a saída quando a combinação das entradas S e R muda (latch SR) ou guando a entrada Enable é ativada (latch D).
- Latches são componentes assíncronos, não possuem um sinal que sincroniza a sua operação.
- Flip-flops atualizam as saídas na borda de subida (rising edge) ou descida (falling edge) do sinal de clock.
- Flip-flops são componentes síncronos.



• Tanto *latches* quanto *flip-flops* são inferidos quando nem todas as condições de uma estrutura condicional são explícitas;



- Tanto latches quanto flip-flops são inferidos quando nem todas as condições de uma estrutura condicional são explícitas:
- Se isso ocorre na borda de subida ou descida de um sinal de clock, um flip-flop é inferido;

- Tanto latches quanto flip-flops são inferidos quando nem todas as condições de uma estrutura condicional são explícitas:
- Se isso ocorre na borda de subida ou descida de um sinal de clock, um flip-flop é inferido;
- Quando deseja-se armazenar mais de um bit por meio de flipflops, formam-se os registradores (conjuntos de flip-flops);

- Tanto latches quanto flip-flops são inferidos quando nem todas as condições de uma estrutura condicional são explícitas:
- Se isso ocorre na borda de subida ou descida de um sinal de clock, um flip-flop é inferido;
- Quando deseja-se armazenar mais de um bit por meio de flipflops, formam-se os registradores (conjuntos de flip-flops);
- Caso contrário, infere-se um latch;




- Tanto latches quanto flip-flops são inferidos quando nem todas as condições de uma estrutura condicional são explícitas:
- Se isso ocorre na borda de subida ou descida de um sinal de clock, um flip-flop é inferido;
- Quando deseja-se armazenar mais de um bit por meio de flipflops, formam-se os registradores (conjuntos de flip-flops);
- Caso contrário, infere-se um latch;
- Latches devem ser evitados pelo projetista, a não ser que o mesmo tenha domínio total da lógica do circuito;



- Tanto latches quanto flip-flops são inferidos quando nem todas as condições de uma estrutura condicional são explícitas:
- Se isso ocorre na borda de subida ou descida de um sinal de clock, um flip-flop é inferido;
- Quando deseja-se armazenar mais de um bit por meio de flipflops, formam-se os registradores (conjuntos de flip-flops);
- Caso contrário, infere-se um latch;
- Latches devem ser evitados pelo projetista, a não ser que o mesmo tenha domínio total da lógica do circuito;
 - Podem ser introduzidos problemas de temporização no sistema.



```
process (SEL, A)
begin
                                               latch
  if (SEL = '1') then Y <= A;
  end if ;
                                        SEL
end process;
```



Para evitar latches, defina a saída para as outras condições, por exemplo, when others \Rightarrow Y \iff '0';



```
architecture BEHAVE of DF is
begin
  INFER: process (CLK) begin
    if (CLK'event and CLK = '1') then
         Q \leq D;
    end if ;
  end process INFER;
end BEHAVE;
```

Sumário

- 1 Circuitos aritméticos
- 2 Processos
- 3 Circuitos sequenciais
- 4 Contadores
- 5 Exercício Final
- 6 Dicas e Atalhos

• Circuitos que realizam modificam a saída de acordo com alguma sequência numérica.

- Circuitos que realizam modificam a saída de acordo com alguma sequência numérica.
- A ordem da sequência não importa.



- Circuitos que realizam modificam a saída de acordo com alguma sequência numérica.
- A ordem da sequência não importa.
- O número de estados do contador define o seu módulo.



- Circuitos que realizam modificam a saída de acordo com alguma sequência numérica.
- A ordem da sequência não importa.
- O número de estados do contador define o seu módulo.
- Um contador pode ser visto como uma máquina de estados.



 Circuitos fundamentais em aplicações que envolvem temporização de eventos;



- Circuitos fundamentais em aplicações que envolvem temporização de eventos;
- Existem diversos tipos de contadores:



- Circuitos fundamentais em aplicações que envolvem temporização de eventos;
- Existem diversos tipos de contadores:
 - » Free-Running: contagem crescente seguindo ordem numérica;

- Circuitos fundamentais em aplicações que envolvem temporização de eventos;
- Existem diversos tipos de contadores:
 - » Free-Running: contagem crescente seguindo ordem numérica;
 - » Up-down: contagem crescente ou decrescente seguindo ordem numérica:



- Circuitos fundamentais em aplicações que envolvem temporização de eventos;
- Existem diversos tipos de contadores:
 - » Free-Running: contagem crescente seguindo ordem numérica;
 - » Up-down: contagem crescente ou decrescente seguindo ordem numérica;
 - » Contador Johnson (anel);



- Circuitos fundamentais em aplicações que envolvem temporizacão de eventos:
- Existem diversos tipos de contadores:
 - Free-Running: contagem crescente seguindo ordem numérica;
 - Up-down: contagem crescente ou decrescente seguindo ordem numérica:
 - » Contador Johnson (anel);
 - Sequência especial.



- Circuitos fundamentais em aplicações que envolvem temporização de eventos;
- Existem diversos tipos de contadores:
 - » Free-Running: contagem crescente seguindo ordem numérica;
 - » Up-down: contagem crescente ou decrescente seguindo ordem numérica;
 - » Contador Johnson (anel);
 - » Sequência especial.
- Um contador é geralmente associado a seu módulo: quantidade de valores diferentes assumidos durante a sequência de contagem.



- Circuitos fundamentais em aplicações que envolvem temporização de eventos;
- Existem diversos tipos de contadores:
 - » Free-Running: contagem crescente seguindo ordem numérica;
 - » Up-down: contagem crescente ou decrescente seguindo ordem numérica;
 - » Contador Johnson (anel);
 - » Sequência especial.
- Um contador é geralmente associado a seu módulo: quantidade de valores diferentes assumidos durante a sequência de contagem.




Aplicações de contadores

- Algumas das principais aplicações de contadores incluem:
 - » Divisores de frequência;
 - » Circuitos de multiplexação;
 - » Temporizador.


Sumário

- 1 Circuitos aritméticos
- 2 Processos
- 3 Circuitos sequenciais
- 4 Contadores
- 5 Exercício Final
- 6 Dicas e Atalhos

Exercício Final




- Divisão de frequência 100Hz.
- Descrição: Com base no sinal de clk original da Basys 3 (100 MHz) gera um sinal de clk de 100 Hz para contagem dos centésimos de segundo.




Exercício Final: Cronômetro Digital


- Contador de módulo 10.
- Descrição: Realiza a contagem de 0 a 9. É utilizado como displays dos centésimos e décimos de segundo, além da unidade dos segundos.



- Contador de módulo 6.
- Descrição: Realiza a contagem de 0 a 5. É utilizado como display da dezena dos segundos.




- Divisão de frequência 390Hz.
- Descrição: Com base no sinal de clk original da Basys 3 (100 MHz) gera um sinal de clk de 390 Hz para multiplexação dos displays de 7 segmentos da Basys 3.



Exercício Final: Cronômetro Digital

- Controle dos displays.
- Descrição: Indica qual número deve ser exibido em cada display e realiza a multiplexação de displays.





RTL Analysis -> Open Elaborated Design -> Schematic



Sumário

- 1 Circuitos aritméticos
- 2 Processos
- 3 Circuitos sequenciais
- 4 Contadores
- 5 Exercício Final
- 6 Dicas e Atalhos

- Você pode desassociar janelas do Vivado e maximizá-las em uma janela separada, com a opção Float no canto superior direito;
- Para voltar a janela destacada ao layout original, use a opção **Dock** no canto superior direito;
- Acessar esquemático RTL : RTL Analysis -> Open Elaborated Design -> Schematic:
- Acessar esquemático pós-síntese : Synthesis -> Open Synthesized -> Schematic:
- Acessar relatório de utilização de recursos de cada módulo pósimplementação: Implementation -> Open Implemented Design -> Report Utilization.



- Realizar simulação comportamental : Simulation -> Run Simulation
- Reiniciar a simulação e rodar por um período específico : Restart, Run For:
- Se você perceber que há um erro no seu circuito ao realizar a simulação, você pode modificar o código sem fechar a aba de simulação e usar a opção Relaunch Simulation para simular o código atualizado.

- Em caso de erro em gualquer etapa (simulação, síntese, implementação, geração de bitstream), as mensagens de erro aparecem no console do Vivado, na opção Messages.
- Além disso, o pop up de erro vai dizer onde foi gerado um arquivo log, que contem todas as mensagens geradas, incluindo as de erro:
- Se o erro for na síntese ou na implementação, o arquivo log estará na pasta do seu projeto, no subdiretório nome do projeto.runs, em synth ou impl;
- Se o erro for na simulação, o log estará no subdiretório nome do projeto.sim -> sim -> behav -> xsim, em elaborate.log ou simulate.log.



- Atalhos úteis para codificação em VHDL no Vivado:
 - » Ctrl + D: Copia a linha atual logo abaixo da mesma;
 - » Ctrl + Barra: Comenta ou descomenta um trecho selecionado de código (pode ser feito também com o botão Toggle Line Comment na barra de ferramentas);
 - » Ctrl + A: Adicionar um novo arquivo ao projeto.



Códigos e apresentação disponíveis aqui: https://github.com/ alceu-castanheira/Curso-VHDL-Eletronjun-2020

