Curso de Modelagem de Circuitos Digitais em VHDL - Aula 1

Alceu Bernardes Castanheira de Farias¹

¹Semana Universitária Universidade de Brasília, campus Gama - FGA Códigos e slides do curso disponíveis aqui:

https://github.com/alceu-castanheira/Curso-VHDL-Eletronjun-2020

22 de setembro de 2020



Sumário

- 1 Introdução
- 2 Fundamentos básicos de VHDL

3 Portas Lógicas e Circuitos Combinacionais

Sumário

1 Introdução

2 Fundamentos básicos de VHDL

3 Portas Lógicas e Circuitos Combinacionais

O que é VHDL?

• VHDL é uma sigla derivada de *Very High Speed Integrated Circuits* (VHSIC) *Hardware Description Language*;

O que é VHDL?

- VHDL é uma sigla derivada de Very High Speed Integrated Circuits (VHSIC) Hardware Description Language;
- Linguagem de descrição de hardware.

O que é VHDL?

- VHDL é uma sigla derivada de Very High Speed Integrated Circuits (VHSIC) Hardware Description Language;
- Linguagem de descrição de hardware.

Definição de linguagem de descrição de hardware

È uma linguagem que permite descrever o comportamento de um circuito/sistema eletrônico, de forma que seja possível implementar o circuito posteriormente.

VHDL

 VHDL permite descrever o comportamento de um circuito eletrônico e pode ser utilizado tanto para síntese como para simulação;

VHDL

- VHDL permite descrever o comportamento de um circuito eletrônico e pode ser utilizado tanto para síntese como para simulação;
- É uma dentre várias linguagens de descrição de hardware existentes, como:

VHDL

- VHDL permite descrever o comportamento de um circuito eletrônico e pode ser utilizado tanto para síntese como para simulação;
- É uma dentre várias linguagens de descrição de hardware existentes, como:
 - » Verilog;
 - » Handel-C;
 - » SystemVerilog;
 - » SystemC;
 - » AHDL;
 - » Verilog-AMS.

• Facilidade para descrever funcionalidades complexas de hardware;

Fundamentos básicos de VHDL

- Facilidade para descrever funcionalidades complexas de hardware;
- Funções que implementam portas lógicas e circuitos combinacionais de maneira muito simples;

- Facilidade para descrever funcionalidades complexas de hardware;
- Funções que implementam portas lógicas e circuitos combinacionais de maneira muito simples;
- O detalhamento da lógica de controle de sistemas sequenciais é feito de forma automática;

- Facilidade para descrever funcionalidades complexas de hardware;
- Funções que implementam portas lógicas e circuitos combinacionais de maneira muito simples;
- O detalhamento da lógica de controle de sistemas sequenciais é feito de forma automática;
- Portabilidade:

- Facilidade para descrever funcionalidades complexas de hardware;
- Funções que implementam portas lógicas e circuitos combinacionais de maneira muito simples;
- O detalhamento da lógica de controle de sistemas sequenciais é feito de forma automática;
- Portabilidade:
 - » É comum, na indústria, o uso de FPGAs para protótipos iniciais em projetos que posteriormente possam ser implementados em ASICs (Application Specific Integrated Circuits).

Linguagem de descrição de hardware:

 Descreve um circuito eletrônico;

Linguagem de descrição de hardware:

 Descreve um circuito eletrônico;

Linguagem de programação:

Descreve um software;

Fundamentos básicos de VHDL

Linguagem de descrição de hardware:

- Descreve um circuito eletrônico;
- Instruções naturalmente paralelas;

Linguagem de programação:

Descreve um software;

Linguagem de descrição de hardware:

- Descreve um circuito eletrônico;
- Instruções naturalmente paralelas;

- Descreve um software;
- Instruções naturalmente sequenciais;

Linguagem de descrição de hardware:

- Descreve um circuito eletrônico;
- Instruções naturalmente paralelas;
- Passa pelas etapas de síntese e implementação;

- Descreve um software;
- Instruções naturalmente sequenciais;

Fundamentos básicos de VHDL

Linguagem de descrição de hardware:

- Descreve um circuito eletrônico;
- Instruções naturalmente paralelas;
- Passa pelas etapas de síntese e implementação;

- Descreve um software;
- Instruções naturalmente sequenciais;
- Passa por etapa de compilação;

Linguagem de descrição de hardware:

- Descreve um circuito eletrônico;
- Instruções naturalmente paralelas;
- Passa pelas etapas de síntese e implementação;
- Gera um arquivo bitstream, que mapeia o circuito no dispositivo.


- Descreve um software;
- Instruções naturalmente sequenciais;
- Passa por etapa de compilação;

Linguagem de descrição de hardware:


- Descreve um circuito eletrônico;
- Instruções naturalmente paralelas;
- Passa pelas etapas de síntese e implementação;
- Gera um arquivo bitstream, que mapeia o circuito no dispositivo.

- Descreve um software;
- Instruções naturalmente sequenciais;
- Passa por etapa de compilação;
- Gera um arquivo executável, que permite que o software "rode"no dispositivo.

Dispositivos Lógicos Programáveis



Dispositivos Lógicos Programáveis




O que é um FPGA?

O que é um FPGA?

Definicão de FPGA


FPGA (Field Programmable Gate Array) é um dispositivo lógico programável que permite a implementação de circuitos lógicos relativamente grandes, implementando as funções desejadas com o uso de blocos lógicos.


FPGA - Estrutura Interna



FPGA - Estrutura Interna

- Os blocos lógicos são compostos por:
 - » LUTs (Look Up Tables);
 - » Multiplexadores;
 - » Flip-flops.
- Tamanhos e quantidades de elementos podem variar de acordo com a arquitetura e modelo de FPGA.





	Descrição do componente		Descrição do componente
1	LED da alimentação	9	Botão de reset da FPGA
2	Conectores Pmod	10	Jumper de modo de programação
3	Conector Pmod sinal analógico (XADC)	11	Conector host USB
4	Displays 7-segmentos (4)	12	Conector VGA
5	Chaves (16)	13	Porta partilhada UART/JTAG
6	LEDs (16)	14	Conector para alimentação externa
7	Pushbuttons (5)	15	Chave de alimentação
8	LED de programação completa	16	Jumper de seleção de alimentação

Basys 3: Recursos

- 33280 células lógicas CLBs (com 4 LUTs de 6 entradas e 8 flip-flops cada);
- 1800 KB de memória RAM;
- 90 blocos de DSP (Digital Signal Processors);
- Clock interno de 100 MHz, com capacidade de frequência de até 450 MHz.

Ferramentas de desenvolvimento

- Altera (Quartus II);
- Cadence (NCLaunch e NC-Sim);
- Mentor Graphics (Leonardo Spectrum e ModelSim);
- Symplicity (Symplify);
- Xilinx (ISE Design Suite e Vivado).

cādence™


















 Entrada do projeto: Desecrição de um circuito por meio de um código VHDL;



- Entrada do projeto: Desecrição de um circuito por meio de um código VHDL;
- Simulação funcional: Teste do funcionamento do circuito sem levar em consideração condições de temporização;




- Entrada do projeto: Desecrição de um circuito por meio de um código VHDL;
- Simulação funcional: Teste do funcionamento do circuito sem levar em consideração condições de temporização;
- Síntese: Geração de um netlist, uma lista de componentes necessários para implementar o circuito.



 Implementação: mapeamento de toda a estrutura lógica definida na etapa anterior para que o circuito possa ser implementado no FPGA;


12 / 56



- Implementação: mapeamento de toda a estrutura lógica definida na etapa anterior para que o circuito possa ser implementado no FPGA;
- Simulação de temporização: testa o funcionamento do circuito mediante condicões de temporização;

12 / 56

Fluxo de desenvolvimento



- Implementação: mapeamento de toda a estrutura lógica definida na etapa anterior para que o circuito possa ser implementado no FPGA;
- Simulação de temporização: testa o funcionamento do circuito mediante condições de temporização;
- Download: gera um bitstream, que é baixado no FPGA para implementar o circuito desenvolvido.

Sumário


1 Introdução

2 Fundamentos básicos de VHDL

3 Portas Lógicas e Circuitos Combinacionais

4 D > 4 A > 4 B > 4 B > 9 Q O

Estrutura de um código VHDL



Libraries

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
```

Coleção de trechos de código amplamente utilizados.

Libraries

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
```

- Coleção de trechos de código amplamente utilizados.
- Podem ser reutilizados e aproveitadas em vários códigos VHDL;

Libraries

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
```

- Coleção de trechos de código amplamente utilizados.
- Podem ser reutilizados e aproveitadas em vários códigos VHDL;
- Declarada no início do código.

Library IEEE

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
```

• Duas das principais bibliotecas utilizadas em VHDL são:

Library IEEE

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
```

- Duas das principais bibliotecas utilizadas em VHDL são:
 - » **std_logic_1164**: Especifica os tipos *std_logic* e *std_logic_vector*.

15 / 56

Library IEEE

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
```

- Duas das principais bibliotecas utilizadas em VHDL são:
 - » **std_logic_1164**: Especifica os tipos *std_logic* e *std_logic_vector*.
 - » numeric_std: Especifica os tipos signed e unsigned, além de funções para realizar operações aritméticas e de comparação. Contém várias vários de conversão de tipos em VHDL.

```
ENTITY entity_name IS
   PORT (
        port_name : signal_mode signal_type;
        port_name : signal_mode signal_type;
        ...);
END entity_name;
```

Especificação com todas as entradas e saídas do circuito;.

```
ENTITY entity_name IS
   PORT (
        port_name : signal_mode signal_type;
        port_name : signal_mode signal_type;
        ...);
END entity_name;
```

- Especificação com todas as entradas e saídas do circuito;.
- Declaração após a seção library.

```
ENTITY entity_name IS
    PORT (
        port_name : signal_mode signal_type;
        port_name : signal_mode signal_type;
        ...);
END entity_name;

• signal_mode: in, out;
```

Entity: exemplo

```
PORT (a, b : IN STD_LOGIC;
     x : OUT STD_LOGIC);
END nand_gate;
```



```
ARCHITECTURE architecture_name OF entity_name IS
    [declarations]

BEGIN
    (code)

END architecture_name;
```

Descrição de como o circuito deve funcionar;

```
ARCHITECTURE architecture_name OF entity_name IS
    [declarations]

BEGIN
    (code)

END architecture_name;
```

- Descrição de como o circuito deve funcionar;
- Composto por duas partes:

```
ARCHITECTURE architecture_name OF entity_name IS
    [declarations]

BEGIN
    (code)

END architecture_name;
```

- Descrição de como o circuito deve funcionar;
- Composto por duas partes:
 - » Declarativa: Opcional. Declaração de signals e constants para auxiliar na implementação de lógica do circuito;

```
ARCHITECTURE architecture_name OF entity_name IS
    [declarations]

BEGIN
    (code)


END architecture_name;
```

- Descrição de como o circuito deve funcionar;
- Composto por duas partes:
 - » Declarativa: Opcional. Declaração de signals e constants para auxiliar na implementação de lógica do circuito;
 - » Código: Código que representa a descrição do comportamento do circuito em VHDL.

Architecture: exemplo

ARCHITECTURE myarch OF nand_gate IS BEGIN

x <= a NAND b; END myarch;



```
LIBRARY ieee:
  USE ieee.std logic 1164.all;
   ENTITY encoder IS
      PORT ( x: IN STD LOGIC VECTOR (7 DOWNTO 0);
             y: OUT STD LOGIC VECTOR (2 DOWNTO 0));
   END encoder:
  ARCHITECTURE encoder2 OF encoder IS
  BEGIN
11
12
      WITH x SELECT
13
         y <= "000" WHEN "0000001",
14
                "001" WHEN "00000010",
15
                "010" WHEN "00000100",
16
                "011" WHEN "00001000",
17
                "100" WHEN "00010000",
18
                "101" WHEN "00100000",
19
                "110" WHEN "01000000",
20
                "111" WHEN "10000000",
21
                "ZZZ" WHEN OTHERS;
22 END encoder2:
```

22 / 56

22

```
LIBRARY ieee:
  USE ieee.std logic 1164.all;
   ENTITY encoder IS
      PORT ( x: IN STD LOGIC VECTOR (7 DOWNTO 0);
             y: OUT STD LOGIC VECTOR (2 DOWNTO 0));
   END encoder:
  ARCHITECTURE encoder2 OF encoder IS
  BEGIN
11
12
      WITH x SELECT
13
         v <=
                "000" WHEN "0000001",
14
                "001" WHEN "00000010",
15
                "010" WHEN "00000100",
16
                "011" WHEN "00001000",
17
                "100" WHEN "00010000",
18
                "101" WHEN "00100000",
19
                "110" WHEN "01000000",
20
                "111" WHEN "10000000",
21
                "ZZZ" WHEN OTHERS;
  END encoder2:
```

22

```
LIBRARY ieee:
   USE ieee.std logic 1164.all;
   ENTITY encoder IS
      PORT ( x: IN STD LOGIC VECTOR (7 DOWNTO 0);
             y: OUT STD LOGIC VECTOR (2 DOWNTO 0));
   END encoder:
   ARCHITECTURE encoder2 OF encoder IS
11
   BEGIN
12
      WITH x SELECT
13
         v <=
                "000" WHEN "0000001",
14
                 "001" WHEN "00000010",
15
                 "010" WHEN "00000100",
16
                 "011" WHEN "00001000",
17
                 "100" WHEN "00010000",
18
                 "101" WHEN "00100000",
19
                 "110" WHEN "01000000",
20
                 "111" WHEN "10000000",
21
                 "ZZZ" WHEN OTHERS;
22 END encoder2:
```

22

 Signals são estruturas utilizadas para alguns fins específicos em VHDI:

23 / 56

- Signals são estruturas utilizadas para alguns fins específicos em VHDI:
 - » Armazenar informações temporárias do código;

- Signals são estruturas utilizadas para alguns fins específicos em VHDI:
 - » Armazenar informações temporárias do código;
 - » Armazenar dados de saídas para que os mesmos possam ser lidos e utilizados na lógica do código;

- Signals são estruturas utilizadas para alguns fins específicos em VHDI:
 - » Armazenar informações temporárias do código;
 - » Armazenar dados de saídas para que os mesmos possam ser lidos e utilizados na lógica do código;
 - » Conectar entradas e saídas de diferentes circuitos;

- Signals são estruturas utilizadas para alguns fins específicos em VHDI:
 - » Armazenar informações temporárias do código;
 - » Armazenar dados de saídas para que os mesmos possam ser lidos e utilizados na lógica do código;
 - » Conectar entradas e saídas de diferentes circuitos;
 - » Conectar entradas e saídas de um circuito aos sinais de teste do mesmo em um testbench.

```
SIGNAL x: STD_LOGIC;
-- x is declared as a one-digit (scalar) signal of type STD_LOGIC.

SIGNAL y: STD_LOGIC_VECTOR (3 DOWNTO 0) := "0001";
-- y is declared as a 4-bit vector, with the leftmost bit being
-- the MSB. The initial value (optional) of y is "0001". Notice
-- that the ":=" operator is used to establish the initial value.
```

Atribuição de valores em VHDL

- Bits são retratados com aspas simples.
 - » Ex: '0' ou '1'.
- Vetores de bits entre aspas duplas.
 - » Ex: "0100", "110100"
- Atribuição de valores a saídas e sinais é feita através de '<=':
 - » out <= "1000";</pre>
 - » Saída/sinal e valor devem ser do mesmo tamanho e do mesmo tipo.

25 / 56

Atribuição de valores em VHDL

Sumário

1 Introdução

2 Fundamentos básicos de VHDL


3 Portas Lógicas e Circuitos Combinacionais

Portas lógicas

- Blocos fundamentais de sistemas digitais.
- Dispositivos que implementam funções booleanas básicas.
 - » AND;
 - » OR:
 - » NOT;
 - » NAND;
 - » NOR;
 - » XOR;
 - » XNOR

Fundamentos básicos de VHDL

Portas Lógicas



EXCLUSIVE OR


Portas Lógicas em VHDL





inputs		Output
A	В	C
0	0	0
0	1	0
1	0	0
1	1	1

Portas Lógicas em VHDL




Inputs		Output
A	В	C
0	0	0
0	1	0
1	0	0
1	1	1

```
library IEEE;
    use IEEE.STD LOGIC 1164.ALL;
23
    entity and gate is
        Port ( a : in STD LOGIC;
                b : in STD LOGIC;
27
               c : out STD LOGIC);
    end and gate;
29
    architecture Behavioral of and gate is
31
    begin
32
33
        c <= a and b:
34
35 Aend Behavioral;
```





inputs		Output
A	В	C
0	0	0
0	1	0
1	0	0
1	1	1



OR



inputs		Output
A	В	C
0	0	0
0	1	1
1	0	1
1	1	1





Output


inpuis		Ծաւթաւ
A	В	C
0	0	0
0	1	1
1	0	1
-	4	4

```
library IEEE;
    use IEEE.STD LOGIC 1164.ALL;
24
    entity gate is
26
        Port ( a : in STD LOGIC;
27
               b : in STD LOGIC;
28
               c : out STD LOGIC);
29 end gate;
30
    architecture Behavioral of gate is
32
    begin
33
34
        c <= a or b:
35
36 Aend Behavioral;
```

OR



inputs		Output
A	В	C
0	0	0
0	1	1
1	0	1
- 1	1	1







Input	Output
A	C
0	1
1	0




Input	Output
A	C
0	1
1	0


```
library IEEE;
    use IEEE.STD_LOGIC_1164.ALL;
24
    entity gate is
26
         Port ( a : in STD LOGIC;
                b : in STD LOGIC;
28
                c : out STD LOGIC);
29
   Aend gate;
30
31
    architecture Behavioral of gate is
32
    begin
33
34
        c <= not a;
35
36 Aend Behavioral:
```






Input	Output
A	C
0	1
1	0










```
library IEEE:
    use IEEE.STD LOGIC 1164.ALL;
24
    entity gate is
26
        Port ( a : in STD LOGIC;
               b : in STD_LOGIC;
               f : out STD LOGIC);
  Aend gate;
30
    architecture Behavioral of gate is
32
    begin
33
34
        f <= a nand b;
35
36 Aend Behavioral:
```







Inputs		Output
Α	В	F
0	0	1
1	0	0
0	1	0
1	1	0




Inputs		Output
Α	В	F
0	0	1
1	0	0
0	1	0
1	1	0

```
library IEEE:
    use IEEE.STD LOGIC 1164.ALL;
24
25 entity gate is
26
        Port ( a : in STD LOGIC;
               b : in STD LOGIC;
                f : out STD LOGIC);
29 end gate;
30
    architecture Behavioral of gate is
32
    begin
33
34
        f <= a nor b;
35
36 Aend Behavioral:
```



Inputs		Output
Α	В	F
0	0	1
1	0	0
0	1	0
1	1	0





Inputs		Output
Α	В	F
0	0	0
0	1	1
1	0	1
1	1	0


EXCLUSIVE OR




Inputs		Output
Α	В	F
0	0	0
0	1	1
1	0	1
1	1	0

EXCLUSIVE OR

```
library IEEE:
    use IEEE.STD_LOGIC_1164.ALL;
24
  entity gate is
26
        Port ( a : in STD LOGIC;
                b : in STD LOGIC;
28
                f : out STD LOGIC);
29
  Aend gate;
30
31
    architecture Behavioral of gate is
32
    begin
33
34
        f <= a xor b;
35
36 Aend Behavioral:
```



EXCLUSIVE OR





EXCLUSIVE NOR

Inputs		Output	
Α	В	F	
0	0	1	
0	1	0	
1	0	0	
1	1	1	




Inputs		Output	
Α	В	F	
0	0	1	
0	1	0	
1	0	0	
1	1	1	

```
library IEEE;
    use IEEE.STD LOGIC 1164.ALL;
24
    entity gate is
        Port ( a : in STD LOGIC;
               b : in STD LOGIC;
                f : out STD LOGIC);
    end gate;
30
    architecture Behavioral of gate is
32
    begin
33
34
        f <= a xnor b:
35
36 Aend Behavioral;
```



EXCLUSIVE NOR

Inputs		Output	
Α	В	F	
0	0	1	
0	1	0	
1	0	0	
1	1	1	



Circuitos combinacionais

Circuitos combinacionais

Definição de circuitos combinacionais

Circuitos cujo valor de(s) saída(s) depende exclusivamente da combinação dos valores presentes nas entradas.

43 / 56

Circuitos combinacionais

- Circuitos puramente combinacionais podem ser facilmente descritos em VHDL usando operações lógicas.
- Entretanto, nem sempre é simples obter a(s) expressão(ões) lógica(s) que representa(m) a(s) saída(s) do circuito. Para isso, existem técnicas de obtenção e simplificação de circuitos combinacionais, como:
 - » Levantamento da tabela-verdade do circuito;
 - » Algebra de Boole;
 - » Mapa de Karnaugh.

 Vamos considerar um circuito de votação por maioria: temos 3 votos de entrada ('0' = não, '1' = sim) e a saída (decisão) recebe o resultado votado pela maioria.


Voto 1	Voto 2	Voto 3	Decisão
0	0	0	0
0	0	1	0
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	1
1	1	0	1
1	1	1	1

• Temos a princípio a seguinte expressão booleana de saída:

$$\overline{v1}v2v3 + v1\overline{v2}v3 + v1v2\overline{v3} + v1v2v3$$

v1	v2	v3	Decisão
0	0	0	0
0	0	1	0
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	1
1	1	0	1
1	1	1	1

Podemos verificar o esquemático gerado pelo Vivado na opção
 RTL Analysis -> Schematic.



 Podemos verificar a tabela verdade gerada pelo Vivado na opção Synthesized Design -> Schematic -> Selecionar a LUT no esquemático -> Cell Properties -> Truth Table



O próprio Vivado otimizou a expressão lógica da saída!



- E para testar o circuito?
 Usamos um arquivo .vhd de
 testbench (cuja entidade é
 vazia) que é composto por 4
 etapas:
 - Declarar o módulo a ser testado como componente;
 - Declarar os sinais de teste;
 - 3 Conectar o módulo a ser testado aos sinais de teste:
 - 4 Criar valores de testes para os sinais de teste.

```
- Sepio Library: declarando as bibliotecas necessárias para o nosso módulo.

- Library IEEE:
use IEEE.STO LOGIC_1164.ALL:

- Sepio Entity: declarando as entradas e saídas do nosso módulo, bem como o tipo

- e a quantidade de bits de cada um. Fara testbenches, a entidade geralmente é varia.

entity th_voto_maioria is
end th_voto_maioria;

- Sepio Architectures: descripão do teste comportamental.

architecture Behavioral of th voto maioria is
```

```
architecture Behavioral of tb_voto_maioria is
```

- E para testar o circuito?
 Usamos um arquivo .vhd de testbench (cuja entidade é vazia) que é composto por 4 etapas:
 - Declarar o módulo a ser testado como componente;
 - 2 Declarar os sinais de teste:
 - 3 Conectar o módulo a ser testado aos sinais de teste:
 - 4 Criar valores de testes para os sinais de teste.

```
-- Sinal de teste s voto 1, inicializando com '0'.

signala voto_1 : std_logic := '0';

-- Sinal de teste s voto 5, inicializando com '0'.

signal s_voto_2 : std_logic := '0';

-- Sinal de teste s voto 3, inicializando com '0'.

signal s_voto_3 : std_logic := '0';

-- Sinal de teste s_deciseo, inicializando com '0'.

signal s_deciseo : std_logic := '0';
```

- E para testar o circuito?
 Usamos um arquivo .vhd de testbench (cuja entidade é vazia) que é composto por 4 etapas:
 - Declarar o módulo a ser testado como componente;
 - Declarar os sinais de teste;
 - 3 Conectar o módulo a ser testado aos sinais de teste;
 - 4 Criar valores de testes para os sinais de teste.


```
-- Realizando a comesão dos simais de teste ás suas entradas e saídas
-- respectivas
uni: voto_maioria port map
{
    voto_l > a_voto_l,
    voto_l >> a_voto_l,
    voto_l >> a_voto_l,
    decisso > a_ectisso
```

49 / 56

- E para testar o circuito?
 Usamos um arquivo .vhd de testbench (cuja entidade é vazia) que é composto por 4 etapas:
 - Declarar o módulo a ser testado como componente;
 - Declarar os sinais de teste;
 - 3 Conectar o módulo a ser testado aos sinais de teste;
 - 4 Criar valores de testes para os sinais de teste.

- -- A seção após a conexão dos sinais de teste corresponde aos estímulos, ou seja, -- fazer com que os sinais de teste assumam determinados valores durante a
- -- simulação comportamental. Associamos valores de teste às entradas e verificamos -- nas saídas o comportamento do circuito.
- -- Os estímulos abaixo buscam emular a tabela-verdade de um circuito combinacional
- -- de 3 entradas: ---- Estímulo do sinal s voto 1: atribuir um novo valor a cada 10 ns
- '1' after 40 ns, '1' after 50 ns, '1' after 60 ns, '1' after 70 ns;
 -- Estímulo do sinal s voto 2: atribuit um novo valor a cada 10 ns
- -- Estímulo do sinal s voto 3: atribuir um novo valor a cada 10 ns

• Para realizar a simulação compportamental: Run Simulation



50 / 56


• E para testar no laboratório remoto?

- E para testar no laboratório remoto?
- Precisamos combinar o nosso circuito com um IP da Xilinx: o VIO IP Core

- E para testar no laboratório remoto?
- Precisamos combinar o nosso circuito com um IP da Xilinx: o VIO IP Core
- O VIO irá gerar entradas controladas virtualmente por nós e enviá-las para o FPGA para que possamos testar o circuito no FPGA.

51/56

• O VIO pode ser gerado em IP Catalog -> VIO.




52 / 56

 Temos que definir o número de entradas e saídas do VIO: não teremos entradas e o número de saídas do VIO será igual ao número de entradas do circuito a ser testado no laboratório remoto.

Show disabled ports	Component Name			0_1	
	To configure more than 64 probe ports use Vivado Tcl Console				
	General Options PROBE_OUT Ports		s(02)		
	Input Probe Count	0 🐵	[0 - 256]		
	Output Probe Count	t 3 🐵	[0 - 256]		
probe_out([0:0] = clk probe_out([0:0] = probe_out([0:0] = clk)	Enable Input Pro	obe Activity Detectors			

 Temos que definir o número de entradas e saídas do VIO: não teremos entradas e o número de saídas do VIO será igual ao número de entradas do circuito a ser testado no laboratório remoto.



- Criamos um arquivo que conecta nosso circuito ao VIO (top module);
- OBS: O VIO precisa de um sinal de clk, que dita a frequência de funcionamento do mesmo.

Seção Library: declarando as bibliotecas necessárias para o nosso módulo.	
THE THE PARTY OF T	
library IEEE;	
ise IEEE.STD_LOGIC_1164.ALL;	
Seção Entity: declarando as entradas e saídas do nosso módulo, bem como o tipo	
e a quantidade de bits de cada um.	
entity top module voto majoria is	
Port (
Entrade	
Entrada de clock de 1-bit.	
Descrição: Entrada de clock que implementa a frequência de operação	
do VIO Core. O circuito 'voto maioria' é puramente combinacional,	
não necessita do clock, mas o VIO IP core sim.	
clk : in STD_LDGIC;	
Serida	
38108	
Saída decisao de 1-bit	
Descrição: indica a decisão da maioria dos votos: se dois ou mais votos	
pescripao: indica a decisao da maioria dos votos: se dois ou mais votos forem 'l', a saida é 'l'; se dois ou mais votos forem '0', a saida é '0',	
lorem 11, a balua e 11, se dolo ou mals volos lorem 10, a balua e 10.	
decisao : out STD LDGIC):	
decises : out sip more;	

Fundamentos básicos de VHDL

- Criamos um arquivo que conecta nosso circuito ao VIO (top module);
- OBS: O VIO precisa de um sinal de clk, que dita a frequência de funcionamento do mesmo.

```
architecture Behavioral of top module voto majoria is
   -- Instanciação do componente voto maioria
   component voto majoria is
       Port (
               voto 1 : in STD LOGIC:
               voto 2 : in STD LOGIC;
               voto 3 : in STD LOGIC:
               decisao : out STD LOGIC);
   end component;
   -- Instanciação do componente vio 0
   component vio 0 is
       Port (
               clk : in STD LOGIC:
               probe out0 : out STD LOGIC VECTOR(0 DOWNTO 0);
               probe outl : out STD LOGIC VECTOR(0 DOWNTO 0);
               probe_out2 : out STD LOGIC VECTOR(0 DOWNTO 0));
   end component;
   -- Sinais de comexão entre os módulos voto maioria e vio 0:
   -- Sinal de conexão entre probe out0 e voto 1
   signal s voto 1 : std logic := '0';
   -- Sinal de conexão entre probe out1 e voto 2
   signal s_voto_2 : std logic := '0';
   -- Sinal de conexão entre probe out2 e voto 3
   signal s voto 3 : std logic := '0';
```

- Criamos um arquivo que conecta nosso circuito ao VIO (top module);
- OBS: O VIO precisa de um sinal de clk, que dita a frequência de funcionamento do mesmo.

```
begin
   -- Conexão dos pinos do módulo voto maioria aos seus respectivos sinais,
   -- entradas e saídas
   VOTO MAIORIA MODULO: voto maioria port map
       voto 1 => s voto 1.
       voto 2 => s voto 2.
       voto 3 => s voto 3,
       decisao => decisao
   -- Conexão dos pinos do módulo vio 0 aos seus respectivos sinais, entradas e
   -- saídas
   VIO IP CORE: vio 0 port map
       clk => clk.
       probe out0(0) => s voto 1.
       probe outl(0) => s voto 2.
       probe out2(0) => s voto 3
   ١:
```

- Por fim, precisamos do arquivo de constraints, que realiza o mapeamento das entradas e saídas do circuito para os recursos disponíveis no kit da Basys 3.
- Há um arquivo .xdc da Basys3 disponível na internet que facilita esse processo: descomentamos os recursos que serão utilizados e colocamos o nome das nossas entradas e saídas.

```
## This file is a general .xdc for the Basys3 rev B board

## To use it in a project:
## - uncomment the lines corresponding to used pins
## - rename the used ports (in each line, after get_ports) according to the top level signal names in the project

## Clock signal
set_property PACKAGE_PIN W5 [get_ports clk]
set_property IOSTANDARD LVCMOS33 [get_ports clk]
create_clock -add -name sys_clk_pin -period 10.00 -waveform {0 5} [get_ports clk]
```

- Por fim, precisamos do arquivo de constraints, que realiza o mapeamento das entradas e saídas do circuito para os recursos disponíveis no kit da Basys 3.
- Há um arquivo .xdc da Basys3 disponível na internet que facilita esse processo: descomentamos os recursos que serão utilizados e colocamos o nome das nossas entradas e saídas.

```
## LEDs
set_property PACKAGE_PIN U16 [get_ports decisao]
set property IOSTANDARD LVCMOS33 [get ports decisao]
```

Fim da 1 a aula. Muito obrigado pela atenção de todos.

Códigos e apresentação disponíveis aqui: https://github.com/ alceu-castanheira/Curso-VHDL-Eletronjun-2020

