Curso de Modelagem de Circuitos Digitais em VHDL - Aula 1

Alceu Bernardes Castanheira de Farias¹

¹Semana Universitária Universidade de Brasília Campus Gama - FGA

22 de setembro de 2020





Sumário

- 1 Introdução
- 2 Fundamentos básicos de VHDL
- 3 Portas Lógicas e Circuitos Combinacionais
- 4 Processos

Sumário

1 Introdução

2 Fundamentos básicos de VHDL

- 3 Portas Lógicas e Circuitos Combinacionais
- 4 Processos

O que é VHDL?

 VHDL é uma sigla derivada de Very High Speed Integrated Circuits (VHSIC) Hardware Description Language;

O que é VHDL?

- VHDL é uma sigla derivada de Very High Speed Integrated Circuits (VHSIC) Hardware Description Language;
- Linguagem de descrição de hardware.

O que é VHDL?

- VHDL é uma sigla derivada de Very High Speed Integrated Circuits (VHSIC) Hardware Description Language;
- Linguagem de descrição de hardware.

Definição de linguagem de descrição de hardware

È uma linguagem que permite descrever o comportamento de um circuito/sistema eletrônico, de forma que seja possível implementar o circuito posteriormente.

VHDL

 VHDL permite descrever o comportamento de um circuito eletrônico e pode ser utilizado tanto para síntese como para simulação;

VHDL

- VHDL permite descrever o comportamento de um circuito eletrônico e pode ser utilizado tanto para síntese como para simulação;
- É uma dentre várias linguagens de descrição de hardware existentes, como:

VHDL

- VHDL permite descrever o comportamento de um circuito eletrônico e pode ser utilizado tanto para síntese como para simulação;
- É uma dentre várias linguagens de descrição de hardware existentes, como:
 - » Verilog;
 - » Handel-C;
 - » SystemVerilog;
 - » SystemC;
 - » AHDL;
 - » Verilog-AMS.

 Facilidade para descrever funcionalidades complexas de hardware;

- Facilidade para descrever funcionalidades complexas de hardware;
- Funções que implementam portas lógicas e circuitos combinacionais de maneira muito simples;

- Facilidade para descrever funcionalidades complexas de hardware;
- Funções que implementam portas lógicas e circuitos combinacionais de maneira muito simples;
- O detalhamento da lógica de controle de sistemas sequenciais é feito de forma automática;

- Facilidade para descrever funcionalidades complexas de hardware;
- Funções que implementam portas lógicas e circuitos combinacionais de maneira muito simples;
- O detalhamento da lógica de controle de sistemas sequenciais é feito de forma automática:
- Portabilidade:

Fundamentos básicos de VHDL

- Facilidade para descrever funcionalidades complexas de hardware;
- Funções que implementam portas lógicas e circuitos combinacionais de maneira muito simples;
- O detalhamento da lógica de controle de sistemas sequenciais é feito de forma automática:
- Portabilidade:
 - » É comum, na indústria, o uso de FPGAs para protótipos iniciais em projetos que posteriormente possam ser implementados em ASICs (Application Specific Integrated Circuits).

Linguagem de descrição de hardware:

 Descreve um circuito eletrônico;

Linguagem de programação:

Linguagem de descrição de hardware:

 Descreve um circuito eletrônico;

Linguagem de programação:

Descreve um software;

Linguagem de descrição de hardware:

- Descreve um circuito eletrônico;
- Instruções naturalmente paralelas;

Linguagem de programação:

Descreve um software;

Linguagem de descrição de hardware:

- Descreve um circuito eletrônico;
- Instruções naturalmente paralelas;

Linguagem de programação:

- Descreve um software;
- Instruções naturalmente sequenciais;

Linguagem de descrição de hardware:

- Descreve um circuito eletrônico;
- Instruções naturalmente paralelas;
- Passa pelas etapas de síntese e implementação;

Linguagem de programação:

- Descreve um software;
- Instruções naturalmente sequenciais;

Linguagem de descrição de hardware:

- Descreve um circuito eletrônico;
- Instruções naturalmente paralelas;
- Passa pelas etapas de síntese e implementação;

Linguagem de programação:

- Descreve um software;
- Instruções naturalmente sequenciais;
- Passa por etapa de compilação;

4 / 69

Linguagem de descrição de *hardware* X Linguagem de programação

Linguagem de descrição de hardware:

- Descreve um circuito eletrônico;
- Instruções naturalmente paralelas;
- Passa pelas etapas de síntese e implementação;
- Gera um arquivo bitstream, que mapeia o circuito no dispositivo.

Linguagem de programação:

- Descreve um software;
- Instruções naturalmente sequenciais;
- Passa por etapa de compilação;



Linguagem de descrição de hardware:


- Descreve um circuito eletrônico;
- Instruções naturalmente paralelas;
- Passa pelas etapas de síntese e implementação;
- Gera um arquivo bitstream, que mapeia o circuito no dispositivo.


Linguagem de programação:

- Descreve um software;
- Instruções naturalmente sequenciais;
- Passa por etapa de compilação;
- Gera um arquivo executável, que permite que o software "rode"no dispositivo.

Dispositivos Lógicos Programáveis

Fundamentos básicos de VHDL






O que é um FPGA?

Definicão de FPGA

FPGA (Field Programmable Gate Array) é um dispositivo lógico programável que permite a implementação de circuitos lógicos relativamente grandes, implementando as funções desejadas com o uso de blocos lógicos.


FPGA - Estrutura Interna

Fundamentos básicos de VHDL




FPGA - Estrutura Interna

- Os blocos lógicos são compostos por:
 - » LUTs (Look Up Tables);
 - » Multiplexadores;
 - » Flip-flops.
- Tamanhos e quantidades de elementos podem variar de acordo com a arquitetura e modelo de EPGA.



Basys 3: Recursos



	Descrição do componente		Descrição do componente
1	LED da alimentação	9	Botão de reset da FPGA
2	Conectores Pmod	10	Jumper de modo de programação
3	Conector Pmod sinal analógico (XADC)	11	Conector host USB
4	Displays 7-segmentos (4)	12	Conector VGA
5	Chaves (16)	13	Porta partilhada UART/JTAG
6	LEDs (16)	14	Conector para alimentação externa
7	Pushbuttons (5)	15	Chave de alimentação
8	LED de programação completa	16	Jumper de seleção de alimentação

Basys 3: Recursos

- 33280 células lógicas CLBs (com 4 LUTs de 6 entradas e 8 flip-flops cada);
- 1800 KB de memória RAM;
- 90 blocos de DSP (Digital Signal Processors);
- Clock interno de 100 MHz, com capacidade de frequência de até 450 MHz.

Ferramentas de desenvolvimento

Fundamentos básicos de VHDL

- Altera (Quartus II);
- Cadence (NCLaunch e NC-Sim);
- Mentor Graphics (Leonardo Spectrum e ModelSim);
- Symplicity (Symplify);
- Xilinx (ISE Design Suite e Vivado).

cādence™
















 Entrada do projeto: Desecrição de um circuito por meio de um código VHDL;




- Entrada do projeto: Desecrição de um circuito por meio de um código VHDL;
- Simulação funcional: Teste do funcionamento do circuito sem levar em consideração condições de temporização;


Fundamentos básicos de VHDL



- Entrada do projeto: secrição de um circuito por meio de um código VHDL;
- Simulação funcional: Teste do funcionamento do circuito sem levar em consideração condições de temporização;
- Síntese: Geração de um netlist, uma lista de componentes necessários para implementar o circuito.




 Implementação: mapeamento de toda a estrutura lógica definida na etapa anterior para que o circuito possa ser implementado no FPGA; Fundamentos básicos de VHDL



- Implementação: mapeamento de toda a estrutura lógica definida na etapa anterior para que o circuito possa ser implementado no FPGA;
- Simulação de temporizacão: testa o funcionamento do circuito mediante condicões de temporização:

Fundamentos básicos de VHDL



- Implementação: mapeamento de toda a estrutura lógica definida na etapa anterior para que o circuito possa ser implementado no FPGA;
- Simulação de temporizacão: testa o funcionamento do circuito mediante condicões de temporização;
- Download: gera um bitsque é baixado no tream, FPGA para implementar o circuito desenvolvido.


Sumário

1 Introdução

2 Fundamentos básicos de VHDL

- 3 Portas Lógicas e Circuitos Combinacionais
- 4 Processos

Estrutura de um código VHDL



```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
```

• Coleção de trechos de código amplamente utilizados.

Libraries

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
```

- Coleção de trechos de código amplamente utilizados.
- Podem ser reutilizados e aproveitadas em vários códigos VHDL;

Libraries

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
```

- Coleção de trechos de código amplamente utilizados.
- Podem ser reutilizados e aproveitadas em vários códigos VHDL;
- Declarada no início do código.

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
```

Duas das principais bibliotecas utilizadas em VHDL são:

Library IEEE

```
library IEEE;
use IEEE.STD LOGIC 1164.ALL;
```

- Duas das principais bibliotecas utilizadas em VHDL são:
 - » **std logic 1164**: Especifica os tipos *std logic* e *std logic* vector.

Library IEEE

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
```

- Duas das principais bibliotecas utilizadas em VHDL são:
 - » **std_logic_1164**: Especifica os tipos *std_logic* e *std_logic_vector*.
 - » numeric_std: Especifica os tipos signed e unsigned, além de funções para realizar operações aritméticas e de comparação. Contém várias vários de conversão de tipos em VHDL.

Entities

```
ENTITY entity name IS
   PORT (
      port name : signal mode signal type;
      port name : signal mode signal type;
      ...);
END entity name;
```

Especificação com todas as entradas e saídas do circuito;.

Entities

```
ENTITY entity_name IS
   PORT (
        port_name : signal_mode signal_type;
        port_name : signal_mode signal_type;
        ...);
END entity_name;
```

- Especificação com todas as entradas e saídas do circuito;.
- Declaração após a seção library.

```
ENTITY entity name IS
      PORT (
          port name : signal mode signal_type;
          port name : signal mode signal type;
          ...);
   END entity name;
signal mode: in, out;
```

Entities

Entity: exemplo

```
PORT (a, b : IN STD_LOGIC;
     x : OUT STD_LOGIC);
END nand_gate;
```



Architectures

```
ARCHITECTURE architecture_name OF entity_name IS
    [declarations]

BEGIN
    (code)

END architecture_name;
```

Descrição de como o circuito deve funcionar;

Architectures

```
ARCHITECTURE architecture_name OF entity_name IS
    [declarations]

BEGIN
    (code)

END architecture_name;
```

- Descrição de como o circuito deve funcionar;
- Composto por duas partes:

Architectures

```
ARCHITECTURE architecture_name OF entity_name IS
    [declarations]

BEGIN
    (code)

END architecture_name;
```

- Descrição de como o circuito deve funcionar;
- Composto por duas partes:
 - » Declarativa: Opcional. Declaração de signals e constants para auxiliar na implementação de lógica do circuito;

```
ARCHITECTURE architecture_name OF entity_name IS
    [declarations]

BEGIN
    (code)


END architecture_name;
```

- Descrição de como o circuito deve funcionar;
- Composto por duas partes:
 - » Declarativa: Opcional. Declaração de signals e constants para auxiliar na implementação de lógica do circuito;
 - » Código: Código que representa a descrição do comportamento do circuito em VHDL.

Architecture: exemplo

ARCHITECTURE myarch OF nand_gate IS BEGIN

x <= a NAND b; END myarch;



```
LIBRARY ieee:
  USE ieee.std logic 1164.all;
   ENTITY encoder IS
      PORT ( x: IN STD LOGIC VECTOR (7 DOWNTO 0);
             y: OUT STD LOGIC VECTOR (2 DOWNTO 0));
   END encoder:
  ARCHITECTURE encoder2 OF encoder IS
  BEGIN
11
12
      WITH x SELECT
13
         y <= "000" WHEN "0000001",
14
                "001" WHEN "00000010",
15
                "010" WHEN "00000100",
16
                "011" WHEN "00001000",
17
                "100" WHEN "00010000",
18
                "101" WHEN "00100000",
19
                "110" WHEN "01000000",
20
                "111" WHEN "10000000",
21
                "ZZZ" WHEN OTHERS;
  END encoder2:
```

22

```
LIBRARY ieee:
  USE ieee.std logic 1164.all;
   ENTITY encoder IS
      PORT ( x: IN STD LOGIC VECTOR (7 DOWNTO 0);
             y: OUT STD LOGIC VECTOR (2 DOWNTO 0));
   END encoder:
  ARCHITECTURE encoder2 OF encoder IS
  BEGIN
11
12
      WITH x SELECT
13
         v <=
                "000" WHEN "0000001",
14
                "001" WHEN "00000010",
15
                "010" WHEN "00000100",
16
                "011" WHEN "00001000",
17
                "100" WHEN "00010000",
18
                "101" WHEN "00100000",
19
                "110" WHEN "01000000",
20
                "111" WHEN "10000000",
21
                "ZZZ" WHEN OTHERS;
  END encoder2:
```

22

```
LIBRARY ieee:
   USE ieee.std logic 1164.all;
   ENTITY encoder IS
      PORT ( x: IN STD LOGIC VECTOR (7 DOWNTO 0);
             y: OUT STD LOGIC VECTOR (2 DOWNTO 0));
   END encoder:
   ARCHITECTURE encoder2 OF encoder IS
11
   BEGIN
12
      WITH x SELECT
13
         v <=
                "000" WHEN "0000001",
14
                 "001" WHEN "00000010",
15
                 "010" WHEN "00000100",
16
                 "011" WHEN "00001000",
17
                 "100" WHEN "00010000",
18
                 "101" WHEN "00100000",
19
                 "110" WHEN "01000000",
20
                 "111" WHEN "10000000",
21
                 "ZZZ" WHEN OTHERS;
22 END encoder2:
```

22

 Signals são estruturas utilizadas para alguns fins específicos em VHDL:

- Signals são estruturas utilizadas para alguns fins específicos em VHDL:
 - » Armazenar informações temporárias do código;

- Signals são estruturas utilizadas para alguns fins específicos em VHDI:
 - » Armazenar informações temporárias do código;
 - » Armazenar dados de saídas para que os mesmos possam ser lidos e utilizados na lógica do código;

- Signals são estruturas utilizadas para alguns fins específicos em VHDI:
 - » Armazenar informações temporárias do código;
 - » Armazenar dados de saídas para que os mesmos possam ser lidos e utilizados na lógica do código;
 - » Conectar entradas e saídas de diferentes circuitos;

- Signals são estruturas utilizadas para alguns fins específicos em VHDL:
 - » Armazenar informações temporárias do código;
 - » Armazenar dados de saídas para que os mesmos possam ser lidos e utilizados na lógica do código;
 - » Conectar entradas e saídas de diferentes circuitos;
 - » Conectar entradas e saídas de um circuito aos sinais de teste do mesmo em um testbench.

```
SIGNAL x: STD_LOGIC;
-- x is declared as a one-digit (scalar) signal of type STD_LOGIC.

SIGNAL y: STD_LOGIC_VECTOR (3 DOWNTO 0) := "0001";
-- y is declared as a 4-bit vector, with the leftmost bit being
-- the MSB. The initial value (optional) of y is "0001". Notice
-- that the ":=" operator is used to establish the initial value.
```

Atribuição de valores em VHDL

- Bits são retratados com aspas simples.
 - » Ex: '0' ou '1'.
- Vetores de bits entre aspas duplas.
 - » Ex: "0100", "110100"
- Atribuição de valores a saídas e sinais é feita através de '<=':
 - » out <= "1000";</pre>
 - » Saída/sinal e valor devem ser do mesmo tamanho e do mesmo tipo.

Atribuição de valores em VHDL

```
SIGNAL a: BIT;
SIGNAL b: BIT VECTOR(7 DOWNTO 0);
SIGNAL c: STD LOGIC:
SIGNAL d: STD_LOGIC_VECTOR(7 DOWNTO 0);
SIGNAL e: INTEGER RANGE 0 TO 255;
a <= b(5); -- legal (same scalar type: BIT)
b(0) <= a; -- legal (same scalar type: BIT)
c <= d(5); -- legal (same scalar type: STD LOGIC)</pre>
d(0) <= c; -- legal (same scalar type: STD LOGIC)</pre>
a <= c:
             -- illegal (type mismatch: BIT x STD LOGIC)
b <= d;
             -- illegal (type mismatch: BIT VECTOR x
             -- STD LOGIC VECTOR)
             -- illegal (type mismatch: INTEGER x BIT VECTOR)
e <= b;
             -- illegal (type mismatch: INTEGER x
e <= d:
             -- STD LOGIC VECTOR)
```

Sumário


- 1 Introdução
- 2 Fundamentos básicos de VHDL

- 3 Portas Lógicas e Circuitos Combinacionais
- 4 Processos

Portas lógicas

- Blocos fundamentais de sistemas digitais.
- Dispositivos que implementam funções booleanas básicas.
 - » AND;
 - » OR;
 - » NOT;
 - » NAND;
 - » NOR;
 - » XOR;
 - » XNOR

Portas Lógicas



EXCLUSIVE OR


Portas Lógicas em VHDL

AND



inpuis		Output
A	В	C
0	0	0
0	1	0
1	0	0
1	1	1

Portas Lógicas em VHDL




inputs		Output
A	В	C
0	0	0
0	1	0
1	0	0
1	1	1

```
library IEEE;
    use IEEE.STD LOGIC 1164.ALL;
23
    entity and gate is
        Port ( a : in STD LOGIC;
26
                b : in STD LOGIC;
27
               c : out STD LOGIC);
    end and gate;
29
    architecture Behavioral of and gate is
31
    begin
32
33
        c <= a and b:
34
35 Aend Behavioral;
```





Inputs		Output
A	В	C
0	0	0
0	1	0
1	0	0
-		



OR

Fundamentos básicos de VHDL



Inputs		Output
A	В	C
0	0	0
0	1	1
1	0	1
1	1	1






inpuis		Output
A	В	C
0	0	0
0	1	1
1	0	1
- 1	1	1

```
library IEEE;
    use IEEE.STD LOGIC 1164.ALL;
24
    entity gate is
26
        Port ( a : in STD LOGIC;
27
               b : in STD LOGIC;
28
               c : out STD LOGIC);
29 end gate;
30
    architecture Behavioral of gate is
32
    begin
33
34
        c <= a or b:
35
36 Aend Behavioral;
```

OR



inputs		Output
A	В	C
0	0	0
0	1	1
1	0	1
1	1	1







Input	Output
A	C
0	1
1	0

library IEEE:

25 Dentity gate is

use IEEE.STD LOGIC 1164.ALL;

Portas Lógicas em VHDL






	25 Venotor gase in
_	<pre>26 Port (a : in STD_LOGIC;</pre>
>>- c	<pre>b : in STD LOGIC;</pre>
	<pre>c : out STD LOGIC);</pre>
	29 end gate;
Output	30
C	31 parchitecture Behavioral of gate is
<u> </u>	32 begin
1	33
0	34 c <= not a;
	35
	36 end Behavioral;


24







Input	Output
A	C
0	1
1	٥








```
library IEEE:
    use IEEE.STD LOGIC 1164.ALL;
24
    entity gate is
26
        Port ( a : in STD LOGIC;
                b : in STD LOGIC;
                f : out STD LOGIC);
  Aend gate;
30
    architecture Behavioral of gate is
32
    begin
33
34
        f <= a nand b;
35
36 Aend Behavioral:
```







Inputs		Output
Α	В	F
0	0	1
1	0	0
0	1	0
1	1	0




Inputs		Output
Α	В	F
0	0	1
1	0	0
0	1	0
1	1	0

```
library IEEE:
    use IEEE.STD_LOGIC_1164.ALL;
24
25 entity gate is
26
        Port ( a : in STD LOGIC;
               b : in STD LOGIC;
                f : out STD LOGIC);
29 Aend gate;
30
    architecture Behavioral of gate is
    begin
33
34
        f <= a nor b;
35
36 Aend Behavioral:
```



Inputs		Output
Α	В	F
0	0	1
1	0	0
0	1	0
1	1	0





Inputs		Output
Α	В	F
0	0	0
0	1	1
1	0	1
1	1	0

EXCLUSIVE OR




Inputs		Output
Α	В	F
0	0	0
0	1	1
1	0	1
1	1	0


Fundamentos básicos de VHDL

EXCLUSIVE OR

```
library IEEE:
    use IEEE.STD LOGIC 1164.ALL;
24
  entity gate is
26
        Port ( a : in STD LOGIC;
                b : in STD LOGIC;
28
                f : out STD LOGIC);
29
  Aend gate;
30
31
    architecture Behavioral of gate is
32
    begin
33
34
        f <= a xor b;
35
36 Aend Behavioral:
```



EXCLUSIVE OR





EXCLUSIVE NOR

Inputs		Output
Α	В	F
0	0	1
0	1	0
1	0	0
1	1	1



EXCLUSIVE NOR


Inputs		Output
Α	В	F
0	0	1
0	1	0
1	0	0
1	1	1

```
library IEEE;
    use IEEE.STD LOGIC 1164.ALL;
24
    entity gate is
        Port ( a : in STD LOGIC;
               b : in STD LOGIC;
                f : out STD LOGIC);
    end gate;
30
    architecture Behavioral of gate is
32
    begin
33
34
        f <= a xnor b:
35
36 Aend Behavioral;
```



EXCLUSIVE NOR

Inputs		Output
Α	В	F
0	0	1
0	1	0
1	0	0
1	1	1



Circuitos combinacionais

Definição de circuitos combinacionais

Circuitos cujo valor de(s) saída(s) depende exclusivamente da combinação dos valores presentes nas entradas.

Circuitos combinacionais

- Circuitos puramente combinacionais podem ser facilmente descritos em VHDL usando operações lógicas.
- Entretanto, nem sempre é simples obter a(s) expressão(ões) lógica(s) que representa(m) a(s) saída(s) do circuito. Para isso, existem técnicas de obtenção e simplificação de circuitos combinacionais, como:
 - » Levantamento da tabela-verdade do circuito;
 - » Algebra de Boole;
 - » Mapa de Karnaugh.

 Vamos considerar um circuito de votação por maioria: temos 3 votos de entrada ('0' = não, '1' = sim) e a saída (decisão) recebe o resultado votado pela maioria.

Voto 1	Voto 2	Voto 3	Decisão
0	0	0	0
0	0	1	0
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	1
1	1	0	1
1	1	1	1


• Temos a princípio a seguinte expressão booleana de saída: $\overline{v1}v2v3 + v1\overline{v2}v3 + v1v2\overline{v3} + v1v2v3$

v1	v2	v3	Decisão
0	0	0	0
0	0	1	0
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	1
1	1	0	1
1	1	1	1

48 / 69

Fundamentos básicos de VHDL

 Podemos verificar o esquemático gerado pelo Vivado na opção RTL Analysis -> Schematic.



49 / 69

 Podemos verificar a tabela verdade gerada pelo Vivado na opção Synthesized Design -> Schematic -> Selecionar a LUT no esquemático -> Cell Properties -> Truth Table



O próprio Vivado otimizou a expressão lógica da saída!



- E para testar o circuito?
 Usamos um arquivo .vhd de testbench (cuja entidade é vazia) que é composto por 4 etapas:
 - Declarar o módulo a ser testado como componente;
 - Declarar os sinais de teste;
 - Conectar o módulo a ser testado aos sinais de teste:
 - 4 Criar valores de testes para os sinais de teste.

```
-- Sepio Library declarando as bibliotecas necesarias para o nosso módulo.

-- Ilbrary IEEE;
use IEEE.STD_LOGIC_1164.ALL:

-- Sepio Exitivy declarando as entradas e saidas do nosso módulo, hem como o tipo

-- e a quantidade de bits de cada um. Para testênches, a entidade geralmente é varia.

-- entity th_voto_matoria is

-- Sepio Architecture: descripio do teste comportamental.

-- architecture: Behavioral of th_voto_matoria is
```

-- Instanciação do componente voto maioria para teste

component voto maioria is

voto_1 : in std_logic; voto 2 : in std logic;

voto_3 : in std_logic; decisao : out std_logic); end component voto_maioria;

Port (

Fundamentos básicos de VHDL

- E para testar o circuito? Usamos um arquivo .vhd de testbench (cuja entidade é vazia) que é composto por 4 etapas:
 - Declarar o módulo a ser testado como componente;
 - Declarar os sinais de teste:
 - Conectar o módulo a ser testado aos sinais de teste:
 - Criar valores de testes para os sinais de teste.

```
-- Sinal de teste s voto 1, inicializando com '0'.
signal s voto 1 : std logic := '0';
-- Sinal de teste s voto 2, inicializando com '0'.
signal s voto 2 : std logic := '0';
-- Sinal de teste s voto 3, inicializando com '0'.
signal s_voto_3 : std logic := '0';
-- Sinal de teste s decisao, inicializando com '0'.
signal s_decisao : std logic := '0';
```


- E para testar o circuito?
 Usamos um arquivo .vhd de testbench (cuja entidade é vazia) que é composto por 4 etapas:
 - Declarar o módulo a ser testado como componente;
 - Declarar os sinais de teste;
 - 3 Conectar o módulo a ser testado aos sinais de teste;
 - 4 Criar valores de testes para os sinais de teste.

Fundamentos básicos de VHDL

- E para testar o circuito? Usamos um arquivo .vhd de testbench (cuja entidade é vazia) que é composto por 4 etapas:
 - Declarar o módulo a ser testado como componente;
 - Declarar os sinais de teste:
 - Conectar o módulo a ser testado aos sinais de teste:
 - Criar valores de testes para os sinais de teste.

- -- A seção após a conexão dos sinais de teste corresponde aos estímulos, ou seja, -- fazer com que os sinais de teste assumam determinados valores durante a
- -- simulação comportamental. Associamos valores de teste às entradas e verificamos -- nas saídas o comportamento do circuito.
- -- Os estímulos abaixo buscam emular a tabela-verdade de um circuito combinacional
- -- Estímulo do sinal s voto 1: atribuir um novo valor a cada 10 ns
- s voto 1 <= '0', '0' after 10 ns, '0' after 20 ns, '0' after 30 ns, '1' after 40 ns, '1' after 50 ns, '1' after 60 ns, '1' after 70 ns;
- -- Estímulo do sinal s voto 2: atribuit um novo valor a cada 10 ns s voto 2 <= '0', '0' after 10 ns, '1' after 20 ns, '1' after 30 ns,
- '0' after 40 ns, '0' after 50 ns, '1' after 60 ns, '1' after 70 ns; -- Estímulo do sinal s voto 3: atribuir um novo valor a cada 10 ns
- s voto 3 <= '0', '1' after 10 ns, '0' after 20 ns, '1' after 30 ns,
 - '0' after 40 ns, '1' after 50 ns, '0' after 60 ns, '1' after 70 ns;

Para realizar a simulação compportamental: Run Simulation



52 / 69

Sumário

1 Introdução

2 Fundamentos básicos de VHDL

- 3 Portas Lógicas e Circuitos Combinacionais
- 4 Processos

Implementam instruções seguenciais;

- Implementam instruções sequenciais;
- Declarados dentro da arquitetura de um sistema;

- Implementam instruções sequenciais;
- Declarados dentro da arquitetura de um sistema;
- Possuem uma lista de sensibilidade, que possui todos os sinais que ao mudar, iniciam as instruções dentro de um processo.

```
process (ALARM_TIME, CURRENT_TIME)
begin
  if (ALARM_TIME = CURRENT_TIME) then
    SOUND_ALARM <= '1';
  else
    SOUND_ALARM <= '0';
  end if;
end process;</pre>
```

MUITO IMPORTANTE:

Processos ocorrem em paralelo em relação a outros processos.

54 / 69

Processos

```
process (ALARM_TIME, CURRENT_TIME)
begin
  if (ALARM_TIME = CURRENT_TIME) then
    SOUND_ALARM <= '1';
  else
    SOUND_ALARM <= '0';
  end if;
end process;</pre>
```

MUITO IMPORTANTE:


- Processos ocorrem em paralelo em relação a outros processos.
- Processos são atualizados somente ao final de todas as instruções, com exceção de variáveis.

Processos

```
process (ALARM_TIME, CURRENT_TIME)
begin
  if (ALARM_TIME = CURRENT_TIME) then
    SOUND_ALARM <= '1';
  else
    SOUND_ALARM <= '0';
  end if;
end process;</pre>
```

MUITO IMPORTANTE:

- Processos ocorrem em paralelo em relação a outros processos.
- Processos são atualizados somente ao final de todas as instruções, com exceção de variáveis.
- 3 Tomar muito cuidado ao acessar saídas e sinais em dois processos ao mesmo tempo. Processos ocorrem em paralelo, mas as instruções não.



Mandamentos de processos

- Não escreverás nos mesmos sinais, variáveis e saídas em processos diferentes.
- Não se esquecerás da lista de sensibilidade.
- Não esquecerás do begin.
- Não nomearás dois processos com o mesmo nome.
- Não utilizarás variáveis em vão.



Estrutura condicional - when/case

```
case expression is
  when choice =>
    sequential statements
  when choice =>
    sequential statements
end case;
```

- Dado valor de uma variável, realiza a instrução correspondente ao valor lido;
- Declarados dentro de um processo;
- Todas as opções devem ser declaradas, a não ser quando utilizada a opção when others.
- As opções não podem conflitar entre si.

Estrutura condicional - when/case

```
case SEL is
  when "01" => Z <= A;
  when "10" => Z <= B;
  when others => Z <= 'X';
end case;</pre>
```

Estrutura condicional - *if*

- Dentre um determinado números de condições, executa a que for verdadeira;
- Declarados dentro de um processo;
- O uso de elsif é opcional.
- Se existirem condições que não forem especificadas, um latch pode ser criado e problemas de temporização do circuito podem acontecer.

59 / 69

Estrutura condicional - if

```
if (X = 5) and (Y = 9) then
        Z <= A;
elsif (X >= 5) then
        Z <= B;
else
        Z < C;
end if;</pre>
```


60 / 69

Estrutura condicional - if

 Projetar em VHDL um decodificador para display de 7 segmentos;

Fundamentos básicos de VHDL

- O sistema recebe uma entrada pelas chaves e exibe o valor correspondente em um display;
- Cada segmento do display corresponde é ativo em nível lógico baixo;
- Cada display é acionado por um ânodo ativo em nível lógico baixo.



Processos

HEX	dp	Α	В	С	D	E	F	G
0	1	0	0	0	0	0	0	1
1	1	1	0	0	1	1	1	1
2	1	0	0	1	0	0	1	0
3	1	0	0	0	0	1	1	0
4	1	1	0	0	1	1	0	0
5	1	0	1	0	0	1	0	0
6	1	0	1	0	0	0	0	0
7	1	0	0	0	1	1	1	1
8	1	0	0	0	0	0	0	0
9	1	0	0	0	0	1	0	0
Α	1	0	0	0	1	0	0	0
В	1	1	1	0	0	0	0	0



HEX	dp	Α	В	С	D	Е	F	G
С	1	0	1	1	0	0	0	1
D	1	1	0	0	0	0	1	0
Е	1	0	1	1	0	0	0	0
F	1	1	1	1	0	0	0	0

E para testar no laboratório remoto?

- E para testar no laboratório remoto?
- Precisamos combinar o nosso circuito com um IP da Xilinx: o VIO IP Core

64 / 69

E para testar no laboratório remoto?


Fundamentos básicos de VHDL

- Precisamos combinar o nosso circuito com um IP da Xilinx: o VIO IP Core
- O VIO irá gerar entradas controladas virtualmente por nós e enviá-las para o FPGA para que possamos testar o circuito no FPGA.

64/69

Processos

• O VIO pode ser gerado em IP Catalog -> VIO.



 Temos que definir o número de entradas e saídas do VIO: não teremos entradas e o número de saídas do VIO será igual ao número de entradas do circuito a ser testado no laboratório remoto.

Switch to Defaults Component Name			
Component Name			
Component Name			vio_1
To configure more that	n 64 probe port	s use Vivado Tcl Conso	le
General Options	PROBE_OUT Po	rts(00)	
Input Probe Count	0	© [0 - 256]	
Output Probe Count	1		
Enable Input Pro	obe Activity Dete	ctors	
Enable Input Pro	obe Activity Dete	ctors	
	General Options Input Probe Count Output Probe Count	General Options PROBE_OUT Polinput Probe Count 0 Output Probe Count 1	Input Probe Count 0

 Temos que definir o número de entradas e saídas do VIO: não teremos entradas e o número de saídas do VIO será igual ao número de entradas do circuito a ser testado no laboratório remoto.

O (Virtual Input/Output	(3.0)						
Documentation 🗀 IP Locat	ion C Switch to Defaults						
Show disabled ports	Component Name		vio_1				
	To configure more than 64 probe ports use Vivado Tcl Console						
	General Options	PROBE_OUT Ports(00)					
	Probe Port	Probe Width [1 - 256]	Initial Value (in hex)				
	PROBE OUTO		0x0				

- Criamos um arquivo que conecta nosso circuito ao VIO (top module);
- OBS: O VIO precisa de um sinal de clk, que dita a frequência de funcionamento do mesmo.





- Criamos um arquivo que conecta nosso circuito ao VIO (top module);
- OBS: O VIO precisa de um sinal de clk, que dita a frequência de funcionamento do mesmo.

```
architecture Behavioral of top module display 7seg is
   -- Instanciação do componente display 7seq
   component display_7seg is
       Port (
               data in : in STD LOGIC VECTOR(3 DOWNTO 0);
               an : out STD LOGIC VECTOR(3 DOWNTO 0):
               seg : out STD LOGIC VECTOR(6 DOWNTO 0));
   end component;
   -- Instanciação do componente vio 0
   component vio_0 is
       Port (
               clk : in STD LOGIC;
               probe_out0 : out STD_LOGIC_VECTOR(3 DOWNTO 0));
   end component;
   -- Sinal de conexão entre a saida 'probe out0' do VIO core e
   -- a entrada 'data in' do módulo display 7seg.
   signal s data in : std logic vector(3 downto 0) := (others => '0');
```

- Criamos um arquivo que conecta nosso circuito ao VIO (top module);
- OBS: O VIO precisa de um sinal de clk, que dita a frequência de funcionamento do mesmo.

- Por fim, precisamos do arquivo de constraints, que realiza o mapeamento das entradas e saídas do circuito para os recursos disponíveis no kit da Basys 3.
- Há um arquivo .xdc da Basys3 disponível na internet que facilita esse processo: descomentamos os recursos que serão utilizados e colocamos o nome das nossas entradas e saídas.

```
## This file is a general .xdc for the Basys3 rev B board

## To use it in a project:
## - uncomment the lines corresponding to used pins
## - rename the used ports (in each line, after get_ports) according to the top level signal names in the project

## Clock signal
set_property PACKAGE_PIN W5 [get_ports clk]
set_property IOSIANDARD LVCNOS33 [get_ports clk]
create_clock -add -name sys_clk_pin -period 10.00 -waveform {0 5} [get_ports clk]
```

- Por fim, precisamos do arquivo de constraints, que realiza o mapeamento das entradas e saídas do circuito para os recursos disponíveis no kit da Basys 3.
- Há um arquivo .xdc da Basys3 disponível na internet que facilita esse processo: descomentamos os recursos que serão utilizados e colocamos o nome das nossas entradas e saídas.

```
#7 segment display
set_property PACKAGE_PIN W7 [get_ports {seg[0]}]
set_property IOSTANDARD LVCMOS33 [get_ports {seg[0]}]
set_property PACKAGE_PIN W6 [get_ports {seg[1]}]
set_property PACKAGE_PIN W6 [get_ports {seg[1]}]
set_property PACKAGE_PIN W5 [get_ports {seg[2]}]
set_property PACKAGE_PIN W5 [get_ports {seg[2]}]
set_property PACKAGE_PIN W5 [get_ports {seg[3]}]
set_property IOSTANDARD LVCMOS33 [get_ports {seg[3]}]
set_property PACKAGE_PIN W5 [get_ports {seg[4]}]
set_property PACKAGE_PIN W5 [get_ports {seg[4]}]
set_property IOSTANDARD LVCMOS33 [get_ports {seg[4]}]
set_property PACKAGE_PIN W5 [get_ports {seg[6]}]
set_property PACKAGE_PIN W7 [get_ports {seg[6]}]
set_property IOSTANDARD LVCMOS33 [get_ports {seg[6]}]
set_property IOSTANDARD LVCMOS33 [get_ports {seg[6]}]
```

- Por fim, precisamos do arquivo de constraints, que realiza o mapeamento das entradas e saídas do circuito para os recursos disponíveis no kit da Basys 3.
- Há um arquivo .xdc da Basys3 disponível na internet que facilita esse processo: descomentamos os recursos que serão utilizados e colocamos o nome das nossas entradas e saídas.

```
set property PACKAGE_PIN UZ [get ports (an[0])]
set_property IOSTANDARD LVCMOS33 [get_ports (an[0])]
set_property PACKAGE_PIN U4 [get_ports (an[1])]
set_property PACKAGE_PIN U4 [get_ports (an[1])]
set_property PACKAGE_PIN V4 [get_ports (an[2])]
set_property IOSTANDARD LVCMOS33 [get_ports (an[2])]
set_property PACKAGE_PIN W4 [get_ports (an[3])]
set_property IOSTANDARD LVCMOS33 [get_ports (an[3])]
```

Fim da 1 ^aaula. Muito obrigado pela atenção de todos. Códigos dos Exercícios: clique aqui

